JPH0799639A - フィールド間内挿回路及びデコード処理回路 - Google Patents

フィールド間内挿回路及びデコード処理回路

Info

Publication number
JPH0799639A
JPH0799639A JP5242402A JP24240293A JPH0799639A JP H0799639 A JPH0799639 A JP H0799639A JP 5242402 A JP5242402 A JP 5242402A JP 24240293 A JP24240293 A JP 24240293A JP H0799639 A JPH0799639 A JP H0799639A
Authority
JP
Japan
Prior art keywords
video signal
field
output
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5242402A
Other languages
English (en)
Inventor
Takashi Hiyama
隆 檜山
Makoto Adachi
誠 足立
Nobuhiko Nishi
信彦 西
Makoto Hashimoto
誠 橋本
Yoshiyuki Ikushima
良幸 生嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP5242402A priority Critical patent/JPH0799639A/ja
Publication of JPH0799639A publication Critical patent/JPH0799639A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Television Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 フレーム間内挿後の32.4MHzの映像信
号をフィールド間内挿する際に32.4MHzのサンプ
リングレートを変えずにフィールド間内挿する。 【構成】 所定のクロックでサンプリングされた入力映
像信号を1フィールド遅延するフィールドメモリ6と、
入力映像信号とフィールドメモリ6出力をそれぞれの水
平方向の第1のフィルタ7,9と、入力映像信号とフィ
ールドメモリ6出力をそれぞれに水平方向の第2のフィ
ルタ8,10と、入力映像信号の第1フィルタ7出力
と、フィールドメモリ6出力の第2のフィルタ10出力
とを加算する第1の加算回路11と、入力映像信号の第
2のフィルタ8出力と、フィールドメモリ6出力の第1
のフィルタ9出力とを加算する第2の加算回路12と、
入力映像信号と、フィールドメモリ6出力と、第1の加
算回路11出力と、第2の加算回路12出力とを選択し
て出力するセレクタ回路13とを具備してなる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、MUSE(Multi
ple Sub−Nyquist Sampling
Encoding;多重サブサンプリング伝送)方式に
おける、受信機側でのデコード回路およびデジタルフィ
ルタを用いたフィールド間内挿回路及びデコード処理回
路に関するものである。
【0002】
【従来の技術】従来のMUSE方式の受信機側でのデコ
ード処理回路における、輝度信号の静止領域もしくは動
領域の信号処理の例を図8乃至図10を用いて説明す
る。
【0003】図8は従来のデコード処理回路を示すブロ
ック図である。図9は輝度信号静止領域の水平方向のス
ペクトル分布を表した図である。図10は輝度信号動領
域の水平方向のスペクトル分布を表した図である。尚図
9及び図10中のスペクトル分布の形は意味を持つもの
でなく、折り返し関係が理解し易いように右下がりとし
た。
【0004】デコード入力映像信号S51は、図9
(a)に示すように、20MHz程度の帯域を有する輝
度信号静止領域をMUSE処理により、8.1MHzに
帯域圧縮した信号であり、もしくは図10(a)に示す
ように、14.85MHz程度の帯域を有する輝度信号
動領域をMUSE処理により、8.1MHzに帯域圧縮
した信号である。
【0005】映像信号S51は、8.1MHz程度の遮
断特性のローパスフィルタ51を通った後、8.1MH
z程度に帯域が遮断された映像信号S52はA/D変換
器52で図9(b)及び図10(b)に示すようなスペ
クトルを持つデジタル映像信号S53に変換される。こ
こで、A/D変換のリサンプリングクロックは、16.
2MHzである。
【0006】映像信号S53は、ディエンファシス、伝
送逆ガンマ回路53とコントロール信号分離回路63に
入力される。ディエンファシス、伝送逆ガンマ回路53
では、エンコーダにおけるエンファシス処理と逆の操作
であるディエンファシス処理と、エンコーダにおける伝
送ガンマ処理と逆の操作である伝送逆ガンマ処理を行
い、線形な映像信号S54を得る。前記映像信号S54
は、フレーム間内挿回路54、フィールド内内挿回路5
7そして動領域検出回路64に入力される。
【0007】映像信号S54において、輝度信号静止領
域の信号処理の説明をする。まず、フレーム間内挿回路
54でフレーム間内挿を行う。内挿は欠落サンプルを前
フレームのデータで補う完全なテンポラル内挿である。
フレーム間内挿時のサブサンプリング位置情報は、前記
コントロール信号分離回路63により32ビットのコン
トロール信号から分離した動きベクトルS64に含まれ
ているので、それを用いる。
【0008】フレーム間内挿された映像信号S55は、
図9(c)に示すようなスペクトルを持つサンプリング
周波数が2倍の32.4MHzとなる信号である。前記
映像信号S55は、サンプリング周波数が32.4MH
zであるが、フィールド間内挿するために周波数変換回
路55により、サンプリング周波数が24.3MHzの
映像信号S56に変換する。
【0009】周波数変換回路55では、サンプリング周
波数32.4MHzの映像信号S55を図9(c)に示
すような12.15MHzのローパス特性を持たせなが
ら、図9(d)に示すスペクトル分布となる3倍の9
7.2MHzにアップサンプルする。その97.2MH
zにアップサンプルしたものを4分の1にダウンサンプ
ルすることにより図9(e)に示すような24.3MH
zにサンプリング周波数変換された映像信号S56を得
る。
【0010】映像信号S56はフィールド間内挿回路5
6でフィールド間内挿が行われる。フィールド間内挿は
奇数フィールドと偶数フィールドを一緒にした1フレー
ム内での2次元内挿である。フィールド間内挿時のサン
プリング位置情報は、コントロール信号分離回路63に
より32ビットのコントロール信号から分離した動きベ
クトルS64に含まれているので、それを用いる。
【0011】フィールド間内挿された映像信号S57
は、図9(f)に示すようなスペクトルを持つサンプリ
ング周波数が2倍の48.6MHzとなる信号であり、
輝度信号の静止領域に対する完全な映像信号である。
【0012】次に、映像信号S54において輝度信号動
領域の信号処理の説明をする。まず、フィールド内内挿
回路57でフィールド内内挿を行う。フィールド内内挿
は1フィールドを1画面とみなした2次元内挿である。
フィールド内内挿された映像信号S58は、図10
(c)に示すようなスペクトルを持つサンプリング周波
数が2倍の32.4MHzとなる信号であり、輝度信号
の動領域に対する完全な映像信号である。前記映像信号
S58は、サンプリング周波数が32.4MHzである
が、静止領域に対する映像信号と混合して最終信号とす
る必要があるので、周波数変換回路58によりサンプリ
ング周波数を48.6MHzに変換する。
【0013】周波数変換回路58では、サンプリング周
波数32.4MHzの映像信号S58を図10(c)に
示す16.2MHzのローパス特性を持たせながら、図
10(d)に示すスペクトル分布となる3倍の97.2
MHzにアップサンプルする。その97.2MHzにア
ップサンプルしたものを2分の1にダウンサンプルする
ことにより、図10(e)に示す48.6MHzにサン
プリング周波数変換された映像信号S59を得る。
【0014】輝度信号の静止領域に対する完全な映像信
号S57と輝度信号の動領域に対する完全な映像信号S
59は、動領域回路64から映像信号S54の動きの激
しさに応じて出力する動領域検出信号S65により、静
止画/動画混合回路59で適切に混合される。静止画と
動画が混合した映像信号S60は、エンコーダにおいて
11/12に時間圧縮されているので、時間伸長回路6
0で12/11の時間伸長を行い、サンプリング周波数
が48.6MHzから44.55MHzに変換された図
9(g)及び図10(f)に示す映像信号S61とな
る。
【0015】映像信号S61は、D/A変換器61でア
ナログ映像信号S62に変換される。D/A変換のサン
プリングクロックは、44.55MHzである。そし
て、前記アナログ映像信号S62を、20MHz程度の
遮断特性のローパスフィルタ62で内挿して、図9
(h)及び図10(g)に示すようなデコーダ出力信号
S63を得る。
【0016】
【発明が解決しようとする課題】従来のMUSE方式の
受信機側でのデコーダ回路における、輝度信号の静止領
域の信号処理では、フレーム間内挿後の32.4MHz
のサンプリング周波数を周波数変換回路により24.3
MHzにより変換し、その後フィールド間内挿でサンプ
リング周波数を48.6MHzとする。また、従来のM
USE方式の受信機側でのデコーダ回路における、輝度
信号の動領域の信号処理では、フィールド内内挿後の3
2.4MHzのサンプリング周波数を周波数変換回路に
より変換し、サンプリング周波数を48.6MHzとす
る。
【0017】上述したように、従来のMUSE方式の受
信機側でのデコーダ回路では、静止領域、動領域ともに
サンプリング周波数を変換するため、クロックを数種類
用意しなければならず、これだけでもコストの上昇、回
路の複雑化や大規模化等が避けられない上に、いくつか
のデジタルフィルタの組み合わせで構成される周波数変
換回路が必要なため、さらなるコストの上昇、回路の複
雑化や大規模化、高消費電力化等の問題点があった。
【0018】
【課題を解決するための手段】上記の問題点を解決する
ために、本発明では、MUSE方式の受信機側でのデコ
ード処理回路における、輝度信号の静止領域の信号処理
では、フレーム間内挿後のサンプリング周波数が32.
4MHzの映像信号をフィールド間内挿する際に、前記
フレーム間内挿後の映像信号を1フィールド遅延するフ
ィールドメモリと、前記フレーム間内挿後の映像信号と
前記フィールドメモリ出力をそれぞれに水平方向にフィ
ルタリングする第1のフィルタと、前記フレーム間内挿
後の映像信号と前記フィールドメモリ出力をそれぞれに
水平方向にフィルタリングする第2のフィルタ出力と前
記フィールドメモリ出力をフィルタリングする第2のフ
ィルタを加算する第1の加算回路と、前記フレーム間内
挿後の映像信号をフィルタリングする第2のフィルタ出
力と前記フィールドメモリ出力をフィルタリングする第
1のフィルタを加算する第2の加算回路と、前記フレー
ム間内挿後の映像信号と前記フィールドメモリ出力と前
記第1の加算回路出力と前記第2の加算回路出力とを選
択して出力するセレクタ回路を具備したフィールド間内
挿回路を用いて、サンプリング周波数を変換せずに3
2.4MHzのままでフィールド間内挿を行うものであ
る。
【0019】また、MUSE方式の受信機側でのデコー
ド処理回路においては、回路の複雑化や大規模化、高消
費電力化等の問題点を解決するために、フレーム間内挿
後のサンプリング周波数が32.4MHzの輝度信号の
静止領域のフィールド間内挿処理回路は、上記の構成を
有するフィールド間内挿回路をもって内挿処理をするデ
コード処理回路とする。
【0020】
【作用】本発明のMUSE方式の受信機側でのデコーダ
回路における、輝度信号の静止領域の信号処理では、フ
レーム間内挿後の32.4MHzのサンプリング周波数
を変換せずにフィールド間内挿回路で内挿を行い内挿後
のサンプリング周波数も32.4MHzのままである。
【0021】また、MUSE方式の受信機側でのデコー
ダ回路における、輝度信号の動領域の信号処理では、フ
ィールド内内挿後に周波数変換を行わずサンプリング周
波数もフィールド内内挿後の32.4MHzのままであ
る。その後静止画/動画混合回路で適切に混合される。
このように輝度信号の静止領域の信号処理はフレーム間
内挿後から、動領域の信号処理はフィールド内内挿後か
ら、12/11の時間伸長をするまで32.4MHzの
単一周波数で動作するものである。
【0022】
【実施例】以下、本発明のMUSE方式の受信機側での
デコード処理回路における、輝度信号の静止領域もしく
は動領域の信号処理の1実施例を図1乃至図7を用いて
説明する。
【0023】図1(a)は本発明のデコード処理回路の
1実施例を示すブロック図である。図1(b)は本発明
のフィールド間内挿回路の1実施例を示すブロック図で
ある。図2は輝度信号静止領域の水平方向のスペクトル
分布を表した図である。図3は輝度信号動領域の水平方
向のスペクトル分布を表した図である。尚、図2及び図
3中のスペクトル分布の形は意味を持つものでなく、折
り返し関係が理解し易いように右下がりとした。
【0024】デコーダ入力映像信号S1は、図2(a)
に示すように、20MHz程度の帯域を有する輝度信号
静止領域をMUSE処理により、8.1MHzに帯域圧
縮した信号であり、もしくは図3(a)に示すように、
14.85MHz程度の帯域を有する輝度信号動領域を
MUSE処理により、8.1MHzに帯域圧縮した信号
である。
【0025】映像信号S1は、8.1MHz程度の遮断
特性のローパスフィルタ1を通った後、8.1MHz程
度に帯域が遮断された映像信号S2はA/D変換器2で
図2(b)及び図3(b)に示すようなスペクトルを持
つデジタル映像信号S3に変換される。ここで、A/D
変換のリサンプリングクロックは、16.2MHzであ
る。
【0026】映像信号S3は、ディエンファシス、伝送
逆ガンマ回路3とコントロール信号分離回路19に入力
される。ディエンファシス、伝送逆ガンマ回路3では、
エンコーダにおけるエンファシス処理と逆の操作である
ディエンファシス処理と、エンコーダにおける伝送ガン
マ処理と逆の操作である伝送逆ガンマ処理を行い、線形
な映像信号S4を得る。前記映像信号S4は、フレーム
間内挿回路4、フィールド内内挿回路14そして動領域
検出回路20に入力される。
【0027】映像信号S4において、輝度信号静止領域
の信号処理の説明をする。まずフレーム間内挿回路4で
フレーム間内挿を行う。内挿は欠落サンプルを前フレー
ムのデータで補う完全なテンポラル内挿である。フレー
ム間内挿時のサブサンプリング位置情報は、前記コント
ロール信号分離回路19により32ビットのコントロー
ル信号から分離した動きベクトルS19に含まれている
ので、それを用いる。
【0028】フレーム間内挿された映像信号S5は、図
2(c)に示すようなスペクトルを持つサブサンプリン
グ周波数が2倍の32.4MHzとなる信号である。前
記映像信号S5は、フィールド間内挿回路5に入力され
る。
【0029】フィールド間内挿回路5における奇数フィ
ールドのフィールド間内挿の動作を説明する。図4は奇
数フィールドにおけるフィールド間内挿を説明するため
の2次元空間を表した図であり、そのうち図4(a)は
フィールド間内挿する前の奇数フィールドとその1フィ
ールド前の偶数フィールドを一緒にして1フレームとし
て考えたサブサンプリング点を表し、図4(b)はフィ
ールド間内挿した後の奇数フィールドのサブサンプリン
グ点を表した図である。
【0030】図4において、○印はフレーム間内挿後の
映像信号S5のサブサンプリング点であり、水平方向の
サブサンプリング点の間隔は32.4MHz、垂直方向
のサブサンプリング点の間隔は1125lpHである。
また□印はエンコーダにおけるフィールド間サブサンプ
リング点とし、水平方向のサブサンプリング点の間隔は
24.3MHz、垂直方向のサブサンプリング点の間隔
は1125lpHである。
【0031】フィールド間内挿時のサブサンプリング位
置情報は、コントロール信号分離回路19により32ビ
ットのコントロール信号から分離した動きベクトルS1
9に含まれているので、それを用いる。奇数フィールド
の水平走査線を上から1、2、・・M、M+1ラインと
し、偶数フィールドの水平走査線を上から1、2、・
・、M、M+1ラインとしたとき、奇数フィールドのM
ラインの内挿は、偶数フィールドのMラインと奇数フィ
ールドのMラインの2ラインを用いて内挿を行う。内挿
の目的は、エンコーダにおけるフィールド間サブサンプ
リング点である□印を得ることであるが、同時にサンプ
リング周波数は32.4MHzを変えずに行うことであ
る。
【0032】図4(a)より、同じライン番号の奇数フ
ィールドと偶数フィールドの水平走査線上の○印をみる
と、1つおきに□印と重なっていることがわかる。また
その重なっている点は、図4(b)に示したように□印
と水平方向の位置が一致しているので、□印と重なって
いる○印はそれを選んで出力する。すなわち奇数フィー
ルドの内挿後のMラインにおけるサンプリング点は、水
平方向の位置がNでは、1フィールド前の偶数フィール
ドのNのデータを出力する。また水平方向の位置がN+
2では、そのまま奇数フィールドのN+2のデータを出
力する。水平方向の位置がN+1、N+3、すなわち図
4(b)中の△印は、図4(a)で水平方向に位置の一
致している□印がないので、次に述べる方法で生成す
る。
【0033】図6(a)に示すデジタルフィルタは、○
印から右に32.4MHzの3分の1すなわち97.2
MHzの間隔だけシフトした□印のサブサンプリング点
を、その両側2個ずつの○印から生成するような特性を
持たしたものである。例えば図中奇数フィールドMライ
ン上N+1/3のサブサンプリング点;0(M,N+1
+1/3)は、0(M,N+1+1/3)=c00
(M,N)+c10(M,N+1)+c20(M,N+
2)+c30(M,N+3)として生成される。
【0034】図6(b)に示すデジタルフィルタは、○
印から左に32.4MHzの3分の1すなわち97.2
MHzの間隔だけシフトした□印のサブサンプリング点
を、その両側2個ずつの○印から生成するような特性を
持たしたものである。例えば図中偶数フィールドMライ
ン上N+2/3のサブサンプリング点;E(M,N+2
/3)は、E(M,N+2/3)=c3E(M,N−
1)+c2E(M,N)+c1E(M,N+1)+c0E
(M,N+2)として生成される。
【0035】図6(c)に示すデジタルフィルタは、図
4(b)中の△印のサブサンプリング点を、その両側に
ある□印と○印の4個の点から生成するような特性を持
たしたものである。例えば図4(b)中Mライン上N+
1のサンプリング点;(M,N+1)は、(M,N+
1)=d00(M,N)+d0E(M,N+2/3)+d
00(M,N+1+1/3)+d1E(M,N+2)とし
て生成される。同様に図4(b)中Mライン上N+3の
サンプリング点;(M,N+3)は、(M,N+1)=
d1E(M,N+2)+d00(M,N+2+2/3)+
d0E(M,N+3+1/3)+d10(M,N+4)と
して生成される。
【0036】ところで、図6(a)乃至(c)に示すデ
ジタルフィルタは、フィールド間内挿で用いる1種の空
間フィルタである。前記デジタルフィルタのタップ数
は、多ければそのぶん特性が向上するが、図6(a)乃
至(c)に示す構成でもかなりの特性が得られ、また説
明上ここでは4タップとする。このように奇数フィール
ドの内挿後のMラインにおける水平方向の位置がN、N
+1、N+2、N+3の点を出力する。
【0037】以上述べたようなフィールド間内挿は、図
1(b)に示した構成で実現できる。水平方向の位置が
Nでは1フィールド前の偶数フィールドのNのデータを
出力するので、セレクタ13はフィールドメモリ6の出
力S8を選択する。また水平方向の位置がN+2ではそ
のまま奇数フィールドのN+2のデータを出力するので
フレーム間内挿後の映像信号S5を選択する。水平方向
の位置がN+1では前記映像信号S5を第1の非対称F
IRデジタルフィルタ7でフィルタリングした映像信号
S6と、前記フィールドメモリ6の出力S8を第2の非
対称FIRデジタルフィルタ10でフィルタリングした
映像信号S10を加算回路11で加算した出力S11を
選択する。水平方向の位置がN+3では前記映像信号S
5を第2の非対称FIRデジタルフィルタ8でフィルタ
リングした映像信号S7と、前記フィールドメモリ6の
出力S8を第1の非対称FIRデジタルフィルタ9でフ
ィルタリングした映像信号S9を加算回路12で加算し
た出力S10を選択する。N−1以前およびN+4以後
の点では、その繰り返しなので省略するが、このように
セレクタ13で適切に選択することでフィールド間内挿
ができることがわかる。
【0038】第1の非対称FIRデジタルフィルタと前
記第2の非対称FIRデジタルフィルタの構成を図7
(a)及び図7(b)にそれぞれ示す。図7中の係数
は、先にのべた図6(a)乃至(c)に示したデジタル
フィルタによりN+1、N+3の点の求め方から算出し
たものである。
【0039】フィールド間内挿回路5における偶数フィ
ールドのフィールド間内挿の動作を説明する。図5は偶
数フィールドにおけるフィールド間内挿を説明するため
の2次元空間を表した図であり、そのうち図5(a)は
フィールド間内挿する前の偶数フィールドとその1フィ
ールド前の奇数フィールドを一緒にして1フレームとし
て考えたサブサンプリング点を表し、図5(b)はフィ
ールド間内挿した後の偶数フィールドのサブサンプリン
グ点を表した図である。
【0040】図5において、○印はフレーム間内挿後の
映像信号S5のサブサンプリング点であり、水平方向の
サブサンプリング点の間隔は32.4MHz、垂直方向
のサブサンプリング点の間隔は1125lpHである。
また□印はエンコーダにおけるフィールド間サブサンプ
リング点とし、水平方向のサブサンプリング点の間隔は
24.3MHz、垂直方向のサブサンプリング点の間隔
は1125lpHである。
【0041】フィールド間内挿時のサブサンプリング位
置情報は、コントロール信号分離回路19により32ビ
ットのコントロール信号から分離した動きベクトルS1
9に含まれているので、それを用いる。偶数フィールド
の水平走査線を上から1、2、・・、M、M+1ライン
とし、奇数フィールドの水平走査線を上から1、2、・
・、M、M+1ラインとしたとき、偶数フィールドのM
ラインの内挿は、奇数フィールドのMラインと偶数フィ
ールドのMラインの2ラインを用いて内挿を行う。内挿
の目的は、エンコーダにおけるフィールド間サブサンプ
リング点である□印を得ることであるが、同時にサンプ
リング周波数は32.4MHzを変えずに行うことであ
る。
【0042】図5(a)より、同じライン番号の奇数フ
ィールドと偶数フィールドの水平走査線上の○印をみる
と、1つおきに□印と重なっていることがわかる。また
その重なっている点は、図5(b)に示したように□印
と水平方向の位置が一致しているので、□印と重なって
いる○印はそれを選んで出力する。すなわち偶数フィー
ルドの内挿後のラインにおけるサンプリング点は、水平
方向の位置がNでは、そのまま偶数フィールドのNのデ
ータを出力する。また水平方向の位置がN+2では、1
フィールド前の奇数フィールドのN+2のデータを出力
する。水平方向の位置がN+1、N+3、すなわち図5
(b)中の△印は、図5(a)で水平方向に位置の一致
している□印がないので、次に述べる方法で生成する。
【0043】図6(a)に示すデジタルフィルタは、○
印から右に32.4MHzの3分の1すなわち97.2
MHzの間隔だけシフトした□印のサブサンプリング点
を、その両側2個ずつの○印から生成するような特性を
持たしたものである。例えば図中奇数フィールドMライ
ン上N+1+1/3のサブサンプリング点;0(M,N
+1+1/3)は、0(M,N+1+1/3)=c00
(M,N+)+c10(M,N+1)+c20(M,N+
2)+c30(M,N+3)として生成される。
【0044】図6(b)に示すデジタルフィルタは、○
印から左に32.4MHzの3分の1すなわち97.2
MHzの間隔だけシフトした□印のサブサンプリング点
を、その両側2個ずつの○印から生成するような特性を
持たしたものである。例えば図中偶数フィールドMライ
ン上N+2/3のサブサンプリング点;E(M,N+2
/3)は、E(M,N+2/3)=c3E(M,N−
1)+c2E(M,N)+c1E(M,N+1)+c0E
(M,N+2)として生成される。
【0045】図6(c)に示すデジタルフィルタは、図
4(b)中の△印のサブサンプリング点を、その両側に
ある□印と○印の4個の点から生成するような特性を持
たしたものである。例えば図4(b)中Mライン上N+
1のサンプリング点;(M,N+1)は、(M,N+
1)=d10(M,N)+d0E(M,N+2/3)+d
00(M,N+1+1/3)+d1E(M,N+2)とし
て生成される。同様に図4(b)中Mライン上N+3の
サンプリング点;(M,N+3)は、(M,N+1)=
d1E(M,N+2)+d00(M,N+2+2/3)+
d0E(M,N+3+1/3)+d10(M,N+4)と
して生成される。
【0046】ところで、図6(a)乃至(c)に示すデ
ジタルフィルタは、フィールド間内挿で用いる1種の空
間フィルタである。前記デジタルフィルタのタップ数
は、多ければそのぶん特性が向上するが、図6(a)乃
至(c)に示す構成でもかなりの特性が得られ、また説
明上ここでは4タップとする。このように偶数フィール
ドの内挿後のMラインにおける水平方向の位置がN、N
+1、N+2、N+3の点を出力する。
【0047】以上述べたようなフィールド間内挿は、図
1(b)に示した構成で実現できる。水平方向の位置が
Nではそのまま偶数フィールドのNのデータを出力する
のでフレーム間内挿後の映像信号S5を選択する。また
水平方向の位置がN+2では1フィールド前の奇数フィ
ールドのN+2のデータを出力するので、セレクタ13
はフィールドメモリ6の出力S8を選択する。水平方向
の位置がN+1では前記映像信号S5を第1の非対称F
IRデジタルフィルタ7でフィルタリングした映像信号
S6と、前記フィールドメモリ6の出力S8を第2の非
対称FIRデジタルフィルタ10でフィルタリングした
映像信号S10を加算回路11で加算した出力S11を
選択する。水平方向の位置がN+3では前記映像信号S
5を第2の非対称FIRデジタルフィルタ8でフィルタ
リングした映像信号S7と、前記フィールドメモリ6の
出力S8を第1の非対称FIRデジタルフィルタ9でフ
ィルタリングした映像信号S9を加算回路12で加算し
た出力S10を選択する。N−1以前およびN+4以後
の点では、その繰り返しなので省略するが、このように
セレクタ13で適切に選択することでフィールド間内挿
ができることがわかる。
【0048】第1の非対称FIRデジタルフィルタと前
記第2の非対称FIRデジタルフィルタの構成を図7
(a)及び図7(b)にそれぞれ示す。図7中の係数
は、先に述べた図6(a)乃至(c)に示したデジタル
フィルタによりN+1、N+3の点の求め方から算出し
たものであり、当然奇数フィールドの場合と同じもので
ある。
【0049】よって、図1(b)に示したフィールド間
内挿回路5で奇数偶数両フィールドとも内挿できる。こ
のようにフィールド間内挿された映像信号S13は、図
2(d)に示すようなスペクトルを持つサンプリング周
波数が32.4MHzとなる信号であり、16.2MH
z以上の帯域が折り返されているが輝度信号の静止領域
に対する16.2MHzまで帯域をもつ準完全な映像信
号である。図2(d)より映像信号S13は、16.2
MHz以上の帯域が折り返されているが、実際の映像信
号には16.2MHz以上の高周波成分は発生頻度もエ
ネルギーも小なので、折り返しの影響は少ない。
【0050】次に、映像信号S4において輝度信号動領
域の信号処理の説明をする。まずフィールド内内挿回路
14でフィールド内内挿を行う。フィールド内内挿は1
フィールドを1画面とみなした2次元内挿である。フィ
ールド内内挿された映像信号S14は、図3(c)に示
すようなスペクトルを持つサンプリング周波数が2倍の
32.4MHzとなる信号であり、輝度信号の動領域に
対する完全な映像信号である。
【0051】輝度信号の静止領域に対する準完全な映像
信号S13と輝度信号の動領域に対する完全な映像信号
S14は、動領域検出回路20から映像信号S4の動き
の激しさに応じて出力する動領域検出信号S20によ
り、静止画/動画混合回路15で適切に混合される。静
止画と動画が混合した映像信号S15は、エンコーダに
おいて11/12I時間圧縮されているので時間伸長回
路16で12/11の時間伸長を行い、静止領域では図
2(e)、動領域では図3(d)に示すようなサンプリ
ング周波数が32.4MHzから29.7MHzに変換
された映像信号S16となる。
【0052】映像信号S16は、D/A変換器17でア
ナログ映像信号S17に変換される。D/A変換のサン
プリングクロックは、29.7MHzである。前記アナ
ログ映像信号S17を、静止領域では図2(f)、動領
域では図3(e)に示すように、14.85MHz程度
の遮断特性のローパスフイルタ18で内挿して、デコー
ダ出力信号S18を得る。
【0053】以上に述べたようなフィールド間内挿回路
またはフィールド間内挿回路を備えたデコード処理回路
を通すことにより、図2(a)に示すように20MHz
程度の帯域を有する輝度信号静止領域をMUSE処理に
より8.1MHzに帯域圧縮した信号、もしくは図3
(a)に示すように16MHz程度の帯域を有する輝度
信号動領域をMUSE処理により8.1MHzに帯域圧
縮した信号を、簡単、安価または小規模でデコード処理
を行うことができる。
【0054】
【発明の効果】本発明によれば、MUSE方式の受信機
側でのデコード処理回路における、輝度信号の静止領域
もしくは動領域の信号処理を、上記したようなフィール
ド間内挿回路またはフィールド間内挿回路を備えたデコ
ード処理回路で行うことにより、MUSE処理により
8.1MHzに帯域圧縮した輝度信号の静止領域と動領
域それぞれ14.85MHzの帯域の信号に簡単、安価
また小規模で復元するというデコード処理を行うことが
できる。
【図面の簡単な説明】
【図1】本発明のデコード処理回路1実施例を示すブロ
ック図である。
【図2】本発明の輝度信号静止領域の水平方向のスペク
トル分布を表した図である。
【図3】本発明の輝度信号動領域の水平方向のスペクト
ル分布を表した図である。
【図4】奇数フィールドの内挿の説明図である。
【図5】偶数フィールドの内挿の説明図である。
【図6】デジタルフィルタの構成を示すブロック図であ
る。
【図7】(a)は第1の非対称FIRデジタルフィルタ
の構成ブロック図であり、(b)は第2の構成を有する
非対称FIRデジタルフィルタの構成ブロック図であ
る。
【図8】従来デコード処理回路を示すブロック図であ
る。
【図9】従来の輝度信号静止領域の水平方向のスペクト
ル分布を表した図である。
【図10】従来の輝度信号動領域の水平方向のスペクト
ル分布を表した図である。
【符号の説明】
1、15 ローパスフィルタ 2、52 A/D変換器 3、53 ディエンファシス、伝送逆ガンマ回路 4、54 フレーム間内挿回路 5、56 フィールド間内挿回路 6 フィールドメモリ 7、8、9、10 デジタルフィルタ 11、12 加算回路 13 セレクタ 55、58 周波数変換回路 14、57 フィールド内内挿回路 15、59 静止画/動画混合回路 16、60 時間伸長 17、61 D/A変換器 18、62 ローパスフィルタ 19、63 信号分離回路 20、64 動領域検出回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 橋本 誠 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 生嶋 良幸 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 所定のクロックでサンプリングされた入
    力映像信号を1フィールド遅延するフィールドメモリ
    と、 前記入力映像信号と前記フィールドメモリ出力をそれぞ
    れに水平方向にフィルタリングする第1のフィルタと、 前記入力映像信号と前記フィールドメモリ出力をそれぞ
    れに水平方向にフィルタリングする第2のフィルタと、 前記入力映像信号をフィルタリングする第1のフィルタ
    出力と、前記フィールドメモリ出力をフィルタリングす
    る第2のフィルタ出力とを加算する第1の加算回路と、 前記入力映像信号をフィルタリングする第2のフィルタ
    出力と、前記フィールドメモリ出力をフィルタリングす
    る第1のフィルタ出力とを加算する第2の加算回路と、 前記入力映像信号と、前記フィールドメモリ出力と、前
    記第1の加算回路出力と、前記第2の加算回路出力とを
    選択して出力するセレクタ回路とを具備し、フィールド
    間内挿処理を行うことを特徴とするフィールド間内挿回
    路。
  2. 【請求項2】 映像信号の帯域圧縮伝送方式における受
    信機側でのデコード処理回路であって、請求項1記載の
    フィールド間内挿回路を具備したことを特徴とするデコ
    ード処理回路。
  3. 【請求項3】 入力される映像信号がMUSE信号であ
    ることを特徴とする請求項1または請求項2記載のフィ
    ールド間内挿回路またはデコード処理回路。
JP5242402A 1993-09-29 1993-09-29 フィールド間内挿回路及びデコード処理回路 Pending JPH0799639A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5242402A JPH0799639A (ja) 1993-09-29 1993-09-29 フィールド間内挿回路及びデコード処理回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5242402A JPH0799639A (ja) 1993-09-29 1993-09-29 フィールド間内挿回路及びデコード処理回路

Publications (1)

Publication Number Publication Date
JPH0799639A true JPH0799639A (ja) 1995-04-11

Family

ID=17088613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5242402A Pending JPH0799639A (ja) 1993-09-29 1993-09-29 フィールド間内挿回路及びデコード処理回路

Country Status (1)

Country Link
JP (1) JPH0799639A (ja)

Similar Documents

Publication Publication Date Title
JP3292486B2 (ja) インターレース高精細度テレビジョン信号デジタル処理装置
JPH06502748A (ja) ワイドスクリーンテレビジョン
US6040869A (en) Method and apparatus for converting an interlace-scan video signal into a non-interlace-scan video signal
JP3332093B2 (ja) テレビジョン信号処理装置
JPS5877373A (ja) テレビジヨン信号処理回路
CA2047320C (en) Television signal transmission processing apparatus and reception processing apparatus
JPH0898154A (ja) テレビジョン信号処理装置
US5949485A (en) Method of compressing a video signal band transmission and device therefor
JPH0225599B2 (ja)
JP2763346B2 (ja) 走査線数逓降ダウンコンバータ用走査線変換垂直フィルタ
JPH0832939A (ja) 走査線補間回路
JP3546857B2 (ja) 走査線変換装置および走査線変換方法
JP3241368B2 (ja) テレビジョン信号伝送方式
JP2891479B2 (ja) Muse―525本コンバータ
JP2809726B2 (ja) 映像信号変換装置
JP3349285B2 (ja) テレビジョン受像機
JPH0449832B2 (ja)
JPH07212718A (ja) 映像信号処理装置
JPH0346478A (ja) テレビジョン信号変換装置
JPH06113328A (ja) 方式変換器
JPH03289292A (ja) Muse/edtvコンバータ装置
JPH0366291A (ja) テレビジヨン方式変換装置
JPH06141293A (ja) 直流オフセット除去テレビジョン信号処理回路
JPH0723342A (ja) 映像信号の再生装置
JPS62260488A (ja) テレビジヨン信号受信装置