JPH0810197Y2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JPH0810197Y2 JPH0810197Y2 JP1989086046U JP8604689U JPH0810197Y2 JP H0810197 Y2 JPH0810197 Y2 JP H0810197Y2 JP 1989086046 U JP1989086046 U JP 1989086046U JP 8604689 U JP8604689 U JP 8604689U JP H0810197 Y2 JPH0810197 Y2 JP H0810197Y2
- Authority
- JP
- Japan
- Prior art keywords
- convex portion
- semiconductor element
- insulating frame
- metal
- metal base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Die Bonding (AREA)
Description
【考案の詳細な説明】 （産業上の利用分野） 本考案は半導体素子、特に半導体集積回路素子を収容
するための半導体素子収納用パッケージの改良に関する
ものである。
するための半導体素子収納用パッケージの改良に関する
ものである。
（考案の背景） 近時、情報処理装置の高性能化、高速度化に伴い、そ
れを構成する半導体素子も高密度、高集積化が急激に進
んでいる。そのため半導体素子の単位面積、単位体積当
たりの発熱量が増大し、半導体素子を正常、且つ安定に
作動させるためにはその熱をいかに効率的に除去するか
が課題となっている。
れを構成する半導体素子も高密度、高集積化が急激に進
んでいる。そのため半導体素子の単位面積、単位体積当
たりの発熱量が増大し、半導体素子を正常、且つ安定に
作動させるためにはその熱をいかに効率的に除去するか
が課題となっている。
（従来の技術） 従来、半導体素子の発生する熱の除去方法としては第
２図に示すように、上面中央部に凸部12を有する金属基
体11上に、前記凸部12を囲繞するようにして絶縁枠体13
をロウ付け取着した構造の半導体素子収納用パッケージ
を準備し、金属基体11の凸部12上面に半導体素子14を載
置して半導体素子14から発生される熱を金属基体11に吸
収させるとともに該吸収した熱を大気中に放出すること
によって行われている。
２図に示すように、上面中央部に凸部12を有する金属基
体11上に、前記凸部12を囲繞するようにして絶縁枠体13
をロウ付け取着した構造の半導体素子収納用パッケージ
を準備し、金属基体11の凸部12上面に半導体素子14を載
置して半導体素子14から発生される熱を金属基体11に吸
収させるとともに該吸収した熱を大気中に放出すること
によって行われている。
尚、前記半導体素子収納用パッケージにおいて、金属
基体11は、上面に取着される絶縁枠体13との間に大きな
熱応力が発生しないように熱膨張係数が絶縁枠体13と近
似する金属、例えば銅−タングステン合金により形成さ
れており、その外表面には絶縁枠体13をロウ付け取着す
る際のロウ材が強固に接合するようにロウ材と濡れ性が
良いニッケル（Ni）等から成る金属層15がメッキにより
層着されている。
基体11は、上面に取着される絶縁枠体13との間に大きな
熱応力が発生しないように熱膨張係数が絶縁枠体13と近
似する金属、例えば銅−タングステン合金により形成さ
れており、その外表面には絶縁枠体13をロウ付け取着す
る際のロウ材が強固に接合するようにロウ材と濡れ性が
良いニッケル（Ni）等から成る金属層15がメッキにより
層着されている。
また前記絶縁枠体13はその下面にモリブデン（Mo）、
マンガン（Mn）、タングステン（Ｗ）等の高融点金属か
ら成るメタライズ金属層16が被着形成されており、該メ
タライズ金属層16を金属基体11に銀ロウ（銀−銅合金）
等のロウ材17を介しロウ付けすることによって絶縁枠体
13は金属基体11上に取着される。
マンガン（Mn）、タングステン（Ｗ）等の高融点金属か
ら成るメタライズ金属層16が被着形成されており、該メ
タライズ金属層16を金属基体11に銀ロウ（銀−銅合金）
等のロウ材17を介しロウ付けすることによって絶縁枠体
13は金属基体11上に取着される。
（考案が解決しようとする課題） しかし乍ら、この従来の半導体素子収納用パッケージ
は、金属基体11の外表面全面、即ち、半導体素子14が載
置される凸部上面を含むすべての外表面にロウ材と濡れ
性の良い金属層15が層着されていること及び金属基体11
の凸部側面と絶縁枠体13の内周面との間に両者の熱膨張
係数の若干の相違に起因して発生する応力を有効に吸収
するため通常、0.5mm程度の間隙が形成されていること
等から金属基体11上に絶縁枠体13をロウ材17を介しロウ
付けする際、溶融したロウ材17の一部が前記間隙内を毛
管現象によりせり上がり、金属基体11の凸部上面に流出
付着して表面を粗面となし、その結果、金属基体の凸部
上面に半導体素子を強固に取着することができなかった
り、半導体素子が金属基体の凸部上面に傾斜をもって取
着され、半導体素子の各電極を外部リードピンに接続す
るワイヤボンディングの作業ができなくなったりすると
いう欠点を有していた。
は、金属基体11の外表面全面、即ち、半導体素子14が載
置される凸部上面を含むすべての外表面にロウ材と濡れ
性の良い金属層15が層着されていること及び金属基体11
の凸部側面と絶縁枠体13の内周面との間に両者の熱膨張
係数の若干の相違に起因して発生する応力を有効に吸収
するため通常、0.5mm程度の間隙が形成されていること
等から金属基体11上に絶縁枠体13をロウ材17を介しロウ
付けする際、溶融したロウ材17の一部が前記間隙内を毛
管現象によりせり上がり、金属基体11の凸部上面に流出
付着して表面を粗面となし、その結果、金属基体の凸部
上面に半導体素子を強固に取着することができなかった
り、半導体素子が金属基体の凸部上面に傾斜をもって取
着され、半導体素子の各電極を外部リードピンに接続す
るワイヤボンディングの作業ができなくなったりすると
いう欠点を有していた。
（考案の目的） 本考案は上記欠点に鑑み案出されたもので、その目的
は金属基体の凸部上面に絶縁枠体をロウ付けするための
ロウ材が流出付着するのを皆無となし、金属基体の凸部
上面に半導体素子を強固に取着することができるととも
に半導体素子の各電極を外部リードピンの各々に確実に
接続することができる半導体素子収納用パッケージを提
供することにある。
は金属基体の凸部上面に絶縁枠体をロウ付けするための
ロウ材が流出付着するのを皆無となし、金属基体の凸部
上面に半導体素子を強固に取着することができるととも
に半導体素子の各電極を外部リードピンの各々に確実に
接続することができる半導体素子収納用パッケージを提
供することにある。
（課題を解決するための手段） 本考案は中央部に半導体素子が載置される凸部を有す
る金属基体上に、前記凸部を囲繞するようにして絶縁枠
体をロウ付けして成る半導体素子収納用パッケージにお
いて、前記金属基体に設けた凸部の側面を下方に広がる
傾斜状と成したことを特徴とするものである。
る金属基体上に、前記凸部を囲繞するようにして絶縁枠
体をロウ付けして成る半導体素子収納用パッケージにお
いて、前記金属基体に設けた凸部の側面を下方に広がる
傾斜状と成したことを特徴とするものである。
（実施例） 次に本考案を第１図に示す実施例に基づき詳細に説明
する。
する。
第１図は本考案の半導体素子収納用パッケージの一実
施例を示し、１は金属基体、２は絶縁枠体である。
施例を示し、１は金属基体、２は絶縁枠体である。
前記金属基体１はその上面中央部に凸部1aが設けてあ
り、該凸部１の上には半導体素子が接着材を介し取着さ
れる。
り、該凸部１の上には半導体素子が接着材を介し取着さ
れる。
前記金属基体１は半導体素子が発する熱を直接伝導吸
収するとともに該吸収した熱を大気中に放出する作用を
為し、後述する絶縁枠体２との間に大きな熱応力が発生
しないよう熱膨張係数が絶縁枠体２と近似し、且つ良熱
伝導性である材料、即ち銅−タングステン合金（Cu-W合
金）より形成されている。
収するとともに該吸収した熱を大気中に放出する作用を
為し、後述する絶縁枠体２との間に大きな熱応力が発生
しないよう熱膨張係数が絶縁枠体２と近似し、且つ良熱
伝導性である材料、即ち銅−タングステン合金（Cu-W合
金）より形成されている。
尚、前記金属基体１は、例えばタングステン（Ｗ）の
粉末（約10μｍ）を1000kg/cm2の圧力で加圧成形すると
ともにこれを還元雰囲気中、約2300℃の温度で焼成して
多孔質のタングステン焼結体を得、次ぎに1100℃の温度
で加熱溶融させた銅（Cu）を前記タングステン焼結体の
多孔部分に毛管現象を利用して含浸させることによって
形成される。
粉末（約10μｍ）を1000kg/cm2の圧力で加圧成形すると
ともにこれを還元雰囲気中、約2300℃の温度で焼成して
多孔質のタングステン焼結体を得、次ぎに1100℃の温度
で加熱溶融させた銅（Cu）を前記タングステン焼結体の
多孔部分に毛管現象を利用して含浸させることによって
形成される。
また前記金属基体１はその外表面全面にロウ材と濡れ
性が良く、体蝕性に優れたニッケル（Ni）等から成る金
属層1bが従来周知の無電解メッキ法や電解メッキ法によ
り層着されている。この金属層1bは後述する絶縁枠体２
を金属基体１にロウ付けする際のロウ材と金属基体１と
の接合強度を大となすとともに金属基体１が酸化を受け
て腐食するのを防止する作用を為す。
性が良く、体蝕性に優れたニッケル（Ni）等から成る金
属層1bが従来周知の無電解メッキ法や電解メッキ法によ
り層着されている。この金属層1bは後述する絶縁枠体２
を金属基体１にロウ付けする際のロウ材と金属基体１と
の接合強度を大となすとともに金属基体１が酸化を受け
て腐食するのを防止する作用を為す。
前記金属層1bは、例えば無電解メッキ法により層着さ
せる場合、まず金属基体１を塩化アンミンバラジウム2g
/l、エチレンジアミンテトラアセティックアシッド（ED
TA）10g/l、水酸化ナトリウム100g/lから成る液温70℃
の活性液中に５〜10分間浸漬させて活性化処理するとと
もに硫酸ニッケル30g/l、クエン酸ナトリウム10g/l、コ
ハク酸ナトリウム20g/l、酢酸ナトリウム20g/l、ジメチ
ルアミンボラン3g/lから成る液温65℃のニッケルメッキ
液中に約10分間浸漬させてニッケルを析出被着させるこ
とによって金属基体１の外表面全面に層着される。
せる場合、まず金属基体１を塩化アンミンバラジウム2g
/l、エチレンジアミンテトラアセティックアシッド（ED
TA）10g/l、水酸化ナトリウム100g/lから成る液温70℃
の活性液中に５〜10分間浸漬させて活性化処理するとと
もに硫酸ニッケル30g/l、クエン酸ナトリウム10g/l、コ
ハク酸ナトリウム20g/l、酢酸ナトリウム20g/l、ジメチ
ルアミンボラン3g/lから成る液温65℃のニッケルメッキ
液中に約10分間浸漬させてニッケルを析出被着させるこ
とによって金属基体１の外表面全面に層着される。
前記金属基体１の上面外周端には金属基体１の上面に
設けた凸部1aを囲繞するようにして絶縁枠体２が取着さ
れており、金属基体１と絶縁枠体２とで半導体素子３を
収容するための空所が内部に形成される。
設けた凸部1aを囲繞するようにして絶縁枠体２が取着さ
れており、金属基体１と絶縁枠体２とで半導体素子３を
収容するための空所が内部に形成される。
前記絶縁枠体２は例えばアルミナセラミックスの粉末
に適当な有機溶剤、溶媒を添加して泥漿状となすととも
にこれをドクターブレード法を採用することによってグ
リーンシート（生シート）を形成し、しかる後、前記グ
リーンシートに適当な打ち抜き加工を施すとともに複数
枚積層し、高温で焼成することによって製作される。
に適当な有機溶剤、溶媒を添加して泥漿状となすととも
にこれをドクターブレード法を採用することによってグ
リーンシート（生シート）を形成し、しかる後、前記グ
リーンシートに適当な打ち抜き加工を施すとともに複数
枚積層し、高温で焼成することによって製作される。
また前記絶縁枠体２はその下面にタングステン
（Ｗ）、モリブデン（Mo）等の金属から成るメタライズ
金属層８が被着されており、該メタライズ金属層８と金
属基体１とを銀ロウ（銀−銅合金）等のロウ材９を介し
ロウ付けすることによって金属基体１上に取着される。
（Ｗ）、モリブデン（Mo）等の金属から成るメタライズ
金属層８が被着されており、該メタライズ金属層８と金
属基体１とを銀ロウ（銀−銅合金）等のロウ材９を介し
ロウ付けすることによって金属基体１上に取着される。
尚、この場合、金属基体１の外表面にはロウ材と濡れ
性（接合性）が良い金属層1bが層着されていることから
ロウ材９と金属層1b及びメタライズ金属層８との接合強
度を大となすことができ、これによって金属基体１上に
絶縁枠体２を強固に取着することが可能となる。
性（接合性）が良い金属層1bが層着されていることから
ロウ材９と金属層1b及びメタライズ金属層８との接合強
度を大となすことができ、これによって金属基体１上に
絶縁枠体２を強固に取着することが可能となる。
前記絶縁枠体２はまたその内部にモリブデン（Mo）、
タングステン（Ｗ）等の金属から成る導電層４が設けて
あり、該導電層４は半導体素子３の電極を外部リードピ
ン５に接続する作用を為し、その一端に外部リードピン
５が、また他端に半導体素子３の電極に接続されたワイ
ヤ６が取着される。
タングステン（Ｗ）等の金属から成る導電層４が設けて
あり、該導電層４は半導体素子３の電極を外部リードピ
ン５に接続する作用を為し、その一端に外部リードピン
５が、また他端に半導体素子３の電極に接続されたワイ
ヤ６が取着される。
前記絶縁枠体２に設けた導電層４に取着される外部リ
ードピン５は内部に収容する半導体素子３の各電極を外
部回路に接続する作用を為し、コバール（Fe-Ni-Co合
金）や42Alloy（Fe-Ni合金）等の金属をピン状に成形し
たものが使用される。
ードピン５は内部に収容する半導体素子３の各電極を外
部回路に接続する作用を為し、コバール（Fe-Ni-Co合
金）や42Alloy（Fe-Ni合金）等の金属をピン状に成形し
たものが使用される。
尚、前記外部リードピン５の外表面には該外部リード
ピン５と外部回路との電気的接続を良好とするために、
また外部リードピン５が酸化腐食するのを防止するだめ
にニッケル（Ni）、金（Au）等から成る良導電性で、か
つ耐蝕性に優れた金属を従来周知のメッキ法により被着
させておくことが望ましい。
ピン５と外部回路との電気的接続を良好とするために、
また外部リードピン５が酸化腐食するのを防止するだめ
にニッケル（Ni）、金（Au）等から成る良導電性で、か
つ耐蝕性に優れた金属を従来周知のメッキ法により被着
させておくことが望ましい。
また前記絶縁枠体２の上面には蓋体７がガラス、樹脂
等の接着材を介し取着され、これによって半導体素子収
納用パッケージの内部が完全に気密に封止される。
等の接着材を介し取着され、これによって半導体素子収
納用パッケージの内部が完全に気密に封止される。
かくして絶縁枠体２が取着された金属基体１の凸部1a
上に半導体素子３を取着し、半導体素子３の各電極をワ
イヤ６を介して導電層４に接続するとともに蓋体７を絶
縁枠体２の上面に取着することによって最終製品である
半導体装置となる。
上に半導体素子３を取着し、半導体素子３の各電極をワ
イヤ６を介して導電層４に接続するとともに蓋体７を絶
縁枠体２の上面に取着することによって最終製品である
半導体装置となる。
本考案の半導体素子収納用パッケージにおいては金属
基体の半導体素子が載置される凸部の側面を下方に向か
って広がるような傾斜状（台形状）となすことが重要で
ある。このため第１図に示す実施例においては、金属基
体１に設けた凸部1aの側面を、例えば機械研削等の加工
手段を採用し、凸部1a側面を斜めに削り取ることによっ
て下方に広がるような傾斜状となっている。このように
金属基体１に設けた凸部1aの側面を下方に広がる傾斜状
となすと、金属基体１上に絶縁枠体２をロウ材９を介し
ロウ付けする際、金属基体１の凸部1a側面と絶縁枠体２
の内周面との間に形成される間隙は凸部1a上面に向かっ
て徐々に広いものとなり、その結果、該間隙をロウ材９
が毛管現象によりせり上がり、ロウ材９が凸部1a上面に
流出付着することは皆無となる。
基体の半導体素子が載置される凸部の側面を下方に向か
って広がるような傾斜状（台形状）となすことが重要で
ある。このため第１図に示す実施例においては、金属基
体１に設けた凸部1aの側面を、例えば機械研削等の加工
手段を採用し、凸部1a側面を斜めに削り取ることによっ
て下方に広がるような傾斜状となっている。このように
金属基体１に設けた凸部1aの側面を下方に広がる傾斜状
となすと、金属基体１上に絶縁枠体２をロウ材９を介し
ロウ付けする際、金属基体１の凸部1a側面と絶縁枠体２
の内周面との間に形成される間隙は凸部1a上面に向かっ
て徐々に広いものとなり、その結果、該間隙をロウ材９
が毛管現象によりせり上がり、ロウ材９が凸部1a上面に
流出付着することは皆無となる。
従って、金属基体１の凸部1aはその上面を常に平坦と
なすことができ、該凸部1a上面に半導体素子を水平に、
且つ強固に取着することができるとともに半導体素子の
各電極を外部リードピンの各々に確実に接続することが
できる。
なすことができ、該凸部1a上面に半導体素子を水平に、
且つ強固に取着することができるとともに半導体素子の
各電極を外部リードピンの各々に確実に接続することが
できる。
尚、前記金属基体１に設けた凸部1aはその側面の傾斜
角αが30°未満であると凸部1a上面の面積が狭いものと
なり、該凸部1a上面に半導体素子を取着すること不可と
なる傾向にあり、また60°を越えると凸部1a側面と絶縁
枠体２の内周面との間に形成される間隙が狭くなり、該
間隙を介してロウ材９がせり上がり、凸部1a上面にロウ
材９が流出付着する傾向にあることから凸部1a側面の傾
斜角αは30°≦α≦60°の範囲としておくことが望まし
い。
角αが30°未満であると凸部1a上面の面積が狭いものと
なり、該凸部1a上面に半導体素子を取着すること不可と
なる傾向にあり、また60°を越えると凸部1a側面と絶縁
枠体２の内周面との間に形成される間隙が狭くなり、該
間隙を介してロウ材９がせり上がり、凸部1a上面にロウ
材９が流出付着する傾向にあることから凸部1a側面の傾
斜角αは30°≦α≦60°の範囲としておくことが望まし
い。
（考案の効果） 本考案の半導体素子収納用パッケージによれば、金属
基体の半導体素子が載置される凸部の側面を下方に広が
る傾斜状となしたことから金属基体上に絶縁枠体をロウ
付けする際、凸部上面に両者を接合するロウ材が毛管現
象によりせり上がることは一切なく、その結果、凸部上
面を常に平坦として半導体素子を水平、かつ強固に取着
させることができる。
基体の半導体素子が載置される凸部の側面を下方に広が
る傾斜状となしたことから金属基体上に絶縁枠体をロウ
付けする際、凸部上面に両者を接合するロウ材が毛管現
象によりせり上がることは一切なく、その結果、凸部上
面を常に平坦として半導体素子を水平、かつ強固に取着
させることができる。
また半導体素子の取着を水平となすことができること
から半導体素子の各電極と外部リードピンとの接続を自
動ワイヤーボンダーを使用して行うことが可能となり、
両者の接続を正確、かつ確実となすこともできる。
から半導体素子の各電極と外部リードピンとの接続を自
動ワイヤーボンダーを使用して行うことが可能となり、
両者の接続を正確、かつ確実となすこともできる。
第１図は本考案の半導体素子収納用パッケージの一実施
例を示す断面図、第２図は従来の半導体素子収納用パッ
ケージの断面図である。 １……金属基体 1a……凸部 ２……絶縁枠体
例を示す断面図、第２図は従来の半導体素子収納用パッ
ケージの断面図である。 １……金属基体 1a……凸部 ２……絶縁枠体
Claims (1)
- 【請求項１】中央部に半導体素子が載置される凸部を有
する金属基体上に、前記凸部を囲繞するようにして絶縁
枠体をロウ付けして成る半導体素子収納用パッケージに
おいて、前記金属基体の凸部側面と絶縁枠体の内周面と
の間に形成される間隙が凸部上面に向かって徐々に広く
なるように凸部側面に30°乃至60°の傾斜角を持たせた
ことを特徴とする半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989086046U JPH0810197Y2 (ja) | 1989-07-21 | 1989-07-21 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989086046U JPH0810197Y2 (ja) | 1989-07-21 | 1989-07-21 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0325242U JPH0325242U (ja) | 1991-03-15 |
| JPH0810197Y2 true JPH0810197Y2 (ja) | 1996-03-27 |
Family
ID=31635462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989086046U Expired - Lifetime JPH0810197Y2 (ja) | 1989-07-21 | 1989-07-21 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0810197Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100573619C (zh) * | 2005-12-14 | 2009-12-23 | 学校法人中村产业学园 | Led道路交通信号灯 |
-
1989
- 1989-07-21 JP JP1989086046U patent/JPH0810197Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0325242U (ja) | 1991-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0936186A (ja) | パワー半導体モジュール及びその実装方法 | |
| JPH0810197Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3210835B2 (ja) | 半導体素子収納用パッケージ | |
| JPH083009Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2604621B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3420469B2 (ja) | 配線基板 | |
| JP2571571Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3850313B2 (ja) | 半導体装置 | |
| JP2537835Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2537834Y2 (ja) | 半導体素子収納用パッケージ | |
| JP4174407B2 (ja) | 電子部品収納用パッケージ | |
| JPH0617303Y2 (ja) | 半導体素子収納用パツケ−ジ | |
| JP2570765Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH0610695Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2670208B2 (ja) | 半導体素子収納用パッケージ | |
| JP2510585Y2 (ja) | 半導体素子収納用パッケ―ジ | |
| JPH06334077A (ja) | 半導体素子収納用パッケージ | |
| JP2764340B2 (ja) | 半導体素子収納用パッケージ | |
| JP2543153Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2849865B2 (ja) | 放熱体の製造方法 | |
| JP4028808B2 (ja) | 電子部品収納用パッケージ | |
| JPH07211822A (ja) | 半導体素子収納用パッケージ | |
| JP3881542B2 (ja) | 配線基板 | |
| JP2515672Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3559457B2 (ja) | ロウ材 |