JPH08105920A - Ｈブリッジ用の双方向負荷電流検出装置 - Google Patents
Ｈブリッジ用の双方向負荷電流検出装置Info
- Publication number
- JPH08105920A JPH08105920A JP7201883A JP20188395A JPH08105920A JP H08105920 A JPH08105920 A JP H08105920A JP 7201883 A JP7201883 A JP 7201883A JP 20188395 A JP20188395 A JP 20188395A JP H08105920 A JPH08105920 A JP H08105920A
- Authority
- JP
- Japan
- Prior art keywords
- current
- bridge
- voltage
- transistor
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
- G11B5/54—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head into or out of its operative position or across tracks
- G11B5/55—Track change, selection or acquisition by displacement of the head
- G11B5/5521—Track change, selection or acquisition by displacement of the head across disk tracks
- G11B5/5526—Control therefor; circuits, track configurations or relative disposition of servo-information transducers and servo-information tracks for control thereof
Landscapes
- Amplifiers (AREA)
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
Abstract
(57)【要約】
【課題】 ＡＢ級で動作可能でありかつ低消費電力の負
荷電流検出回路を提供する。 【解決手段】 ＭＯＳトランジスタ（Ｍ１、Ｍ２、Ｍ
３、Ｍ４）を備えておりかつＡＢ級で動作するＨブリッ
ジの対角線に配置された負荷用の電流検出装置は、負荷
を流れる電流を測定するための、上述のＨブリッジとは
独立した第１の手段を備えている。電流−電圧変換器
は、検出器によって測定された電流を該電流に比例する
電圧に変換する。この電圧が、Ｈブリッジのトランジス
タの制御増幅器の相互コンダクタンスゲインを決定する
検出増幅器に印加される。
荷電流検出回路を提供する。 【解決手段】 ＭＯＳトランジスタ（Ｍ１、Ｍ２、Ｍ
３、Ｍ４）を備えておりかつＡＢ級で動作するＨブリッ
ジの対角線に配置された負荷用の電流検出装置は、負荷
を流れる電流を測定するための、上述のＨブリッジとは
独立した第１の手段を備えている。電流−電圧変換器
は、検出器によって測定された電流を該電流に比例する
電圧に変換する。この電圧が、Ｈブリッジのトランジス
タの制御増幅器の相互コンダクタンスゲインを決定する
検出増幅器に印加される。
Description
【０００１】
【発明の属する技術分野】本発明は、ＭＯＳトランジス
タを備えかつＡＢ級で動作するＨブリッジの制御回路用
の負荷電流を検出する装置に関する。
タを備えかつＡＢ級で動作するＨブリッジの制御回路用
の負荷電流を検出する装置に関する。
【０００２】本発明の装置は、例えば、所望のトラック
上へディスク制御装置の読出し／書込みヘッド又はアク
チュエータを位置決めするのに用いられるボイスコイル
の制御回路である。ヘッドの位置は、コイルを流れる電
流により制御される。可動コイルの制御には、出力電流
が入力電圧に比例している相互コンダクタンス増幅器が
用いられる。従って、負荷電流の大きさ及び方向を知る
ことが必要となる。相互コンダクタンス増幅器、即ち制
御増幅器は、Ｈブリッジの対角線に配置されたコイルに
ついてこのＨブリッジを介して作動させる。
上へディスク制御装置の読出し／書込みヘッド又はアク
チュエータを位置決めするのに用いられるボイスコイル
の制御回路である。ヘッドの位置は、コイルを流れる電
流により制御される。可動コイルの制御には、出力電流
が入力電圧に比例している相互コンダクタンス増幅器が
用いられる。従って、負荷電流の大きさ及び方向を知る
ことが必要となる。相互コンダクタンス増幅器、即ち制
御増幅器は、Ｈブリッジの対角線に配置されたコイルに
ついてこのＨブリッジを介して作動させる。
【０００３】
【従来の技術及び発明が解決しようとする課題】このよ
うな可動コイルの制御回路においては、従来より、負荷
に直列接続された検出抵抗を通って相互コンダクタンス
ループが形成されていた。
うな可動コイルの制御回路においては、従来より、負荷
に直列接続された検出抵抗を通って相互コンダクタンス
ループが形成されていた。
【０００４】図１は、従来回路の第１の例を示してい
る。図示されたＨブリッジは、供給電圧源Ｖｄｄとグラ
ンドとの間に接続された４つのＮチャネルＭＯＳトラン
ジスタを含んでいる。ブリッジは、４つのトランジスタ
のゲートに接続された制御増幅器（図示なし）によって
制御される。２つの一方のトランジスタＭ１及びＭ２、
即ち高電圧側のトランジスタのドレインは、供給電圧源
Ｖｄｄに接続されている。これらトランジスタのソース
は、２つの他方のトランジスタＭ３及びＭ４、即ち低電
圧側トランジスタのドレインにそれぞれ接続されてい
る。これらトランジスタＭ３及びＭ４のソースは接地さ
れている。第１の高電圧側トランジスタＭ１のソースは
負荷１の第１の端子に接続されており、この負荷１の第
２の端子は検出抵抗ｓを介して第２の高電圧側トランジ
スタＭ２のソースに接続されている。検出抵抗ｓの２つ
の端子は、検出増幅器（図示なし）に接続されている。
この検出増幅器は、抵抗Ｒｓの両端の電圧を制御増幅器
へそのゲインを制御するために送る。負荷１は、例えば
インダクタＬとこれに直列接続された抵抗Ｒとに相当す
る。
る。図示されたＨブリッジは、供給電圧源Ｖｄｄとグラ
ンドとの間に接続された４つのＮチャネルＭＯＳトラン
ジスタを含んでいる。ブリッジは、４つのトランジスタ
のゲートに接続された制御増幅器（図示なし）によって
制御される。２つの一方のトランジスタＭ１及びＭ２、
即ち高電圧側のトランジスタのドレインは、供給電圧源
Ｖｄｄに接続されている。これらトランジスタのソース
は、２つの他方のトランジスタＭ３及びＭ４、即ち低電
圧側トランジスタのドレインにそれぞれ接続されてい
る。これらトランジスタＭ３及びＭ４のソースは接地さ
れている。第１の高電圧側トランジスタＭ１のソースは
負荷１の第１の端子に接続されており、この負荷１の第
２の端子は検出抵抗ｓを介して第２の高電圧側トランジ
スタＭ２のソースに接続されている。検出抵抗ｓの２つ
の端子は、検出増幅器（図示なし）に接続されている。
この検出増幅器は、抵抗Ｒｓの両端の電圧を制御増幅器
へそのゲインを制御するために送る。負荷１は、例えば
インダクタＬとこれに直列接続された抵抗Ｒとに相当す
る。
【０００５】図２は、可動コイルの第２の従来の制御回
路を示している。図１の回路との相違点は、負荷電流検
出抵抗Ｒｓが２つの低電圧側トランジスタＭ３及びＭ４
の共通ソースとグランドとの間に接続されていることに
ある。抵抗Ｒｓの２つの端子は、この場合も検出増幅器
に接続されている。
路を示している。図１の回路との相違点は、負荷電流検
出抵抗Ｒｓが２つの低電圧側トランジスタＭ３及びＭ４
の共通ソースとグランドとの間に接続されていることに
ある。抵抗Ｒｓの２つの端子は、この場合も検出増幅器
に接続されている。
【０００６】上述した両方の回路においては、負荷電流
が検出抵抗Ｒｓを流れ、ここで比較的大きな電力消費が
なされてしまう。さらにこれは、与えられた供給電圧源
Ｖｄｄに対して、負荷電流を制限することにつながる。
が検出抵抗Ｒｓを流れ、ここで比較的大きな電力消費が
なされてしまう。さらにこれは、与えられた供給電圧源
Ｖｄｄに対して、負荷電流を制限することにつながる。
【０００７】第３の従来回路が図３に示されている。こ
の回路は、３つのＭＯＳトランジスタＭ１、Ｍ２及びＭ
３と、演算増幅器２と、２つのミラー接続されたＮＰＮ
トランジスタＴ１及びＴ２とを含んでいる。２つの高電
圧側トランジスタＭ１及びＭ２は供給電圧源Ｖｄｄに接
続されたそれぞれのドレインと制御増幅器の第１の端子
に接続されたそれぞれのゲートとを有している。トラン
ジスタＭ１のソースは、演算増幅器２の反転入力端子及
び低電圧側トランジスタＭ３のソースに接続されてい
る。演算増幅器２の出力端子はトランジスタＭ３のゲー
トに接続されており、このトランジスタのソースは第１
のバイポーラトランジスタＴ１のコレクタに接続されて
いる。２つのトランジスタＴ１及びＴ２は、トランジス
タＴ１のコレクタに接続されたゲートと、接地されたエ
ミッタとを有している。トランジスタＴ２のコレクタ
は、制御増幅器の第２の端子に接続されている。演算増
幅器２の非反転入力端子は、高電圧側トランジスタＭ２
のソース及び負荷１の第１の端子に接続されている。負
荷１の第２の端子は接地されている。このような回路に
よれば、負荷電流を検出するための直列抵抗を持たない
回路と同等に電力消費を抑えることができる。しかしな
がら、この回路は、Ａ級の制御回路用としてのみ動作可
能であり、このような回路では高電圧側パワートランジ
スタＭ２の電流が負荷１に常に流れてしまう。この回路
は、出力が、負荷電流がパワートランジスタを流れる電
流と異なっているＡＢ級で動作する場合には使用できな
い。
の回路は、３つのＭＯＳトランジスタＭ１、Ｍ２及びＭ
３と、演算増幅器２と、２つのミラー接続されたＮＰＮ
トランジスタＴ１及びＴ２とを含んでいる。２つの高電
圧側トランジスタＭ１及びＭ２は供給電圧源Ｖｄｄに接
続されたそれぞれのドレインと制御増幅器の第１の端子
に接続されたそれぞれのゲートとを有している。トラン
ジスタＭ１のソースは、演算増幅器２の反転入力端子及
び低電圧側トランジスタＭ３のソースに接続されてい
る。演算増幅器２の出力端子はトランジスタＭ３のゲー
トに接続されており、このトランジスタのソースは第１
のバイポーラトランジスタＴ１のコレクタに接続されて
いる。２つのトランジスタＴ１及びＴ２は、トランジス
タＴ１のコレクタに接続されたゲートと、接地されたエ
ミッタとを有している。トランジスタＴ２のコレクタ
は、制御増幅器の第２の端子に接続されている。演算増
幅器２の非反転入力端子は、高電圧側トランジスタＭ２
のソース及び負荷１の第１の端子に接続されている。負
荷１の第２の端子は接地されている。このような回路に
よれば、負荷電流を検出するための直列抵抗を持たない
回路と同等に電力消費を抑えることができる。しかしな
がら、この回路は、Ａ級の制御回路用としてのみ動作可
能であり、このような回路では高電圧側パワートランジ
スタＭ２の電流が負荷１に常に流れてしまう。この回路
は、出力が、負荷電流がパワートランジスタを流れる電
流と異なっているＡＢ級で動作する場合には使用できな
い。
【０００８】従って本発明の目的は、従来の検出回路の
上述した問題点を解決することにあり、ＡＢ級で動作可
能でありかつ低消費電力の負荷電流検出回路を提供する
ことにある。
上述した問題点を解決することにあり、ＡＢ級で動作可
能でありかつ低消費電力の負荷電流検出回路を提供する
ことにある。
【０００９】
【課題を解決するための手段】この目的を達成するた
め、本発明によれば、ＭＯＳトランジスタを備えており
かつＡＢ級で動作するＨブリッジの対角線に配置された
負荷用の電流検出装置であって、負荷を流れる電流を測
定するための、上述のＨブリッジとは独立した第１の手
段を備えた電流検出装置が提供される。
め、本発明によれば、ＭＯＳトランジスタを備えており
かつＡＢ級で動作するＨブリッジの対角線に配置された
負荷用の電流検出装置であって、負荷を流れる電流を測
定するための、上述のＨブリッジとは独立した第１の手
段を備えた電流検出装置が提供される。
【００１０】本発明の１つの実施態様によれば、電流検
出装置は、検出器によって測定された電流を該電流に比
例する電圧に変換する電流−電圧変換器を備えている。
この電圧が、Ｈブリッジのトランジスタの制御増幅器の
相互コンダクタンスゲインを決定する検出増幅器に印加
されるように構成されている。
出装置は、検出器によって測定された電流を該電流に比
例する電圧に変換する電流−電圧変換器を備えている。
この電圧が、Ｈブリッジのトランジスタの制御増幅器の
相互コンダクタンスゲインを決定する検出増幅器に印加
されるように構成されている。
【００１１】本発明の１つの実施態様によれば、電流検
出装置は、電圧をＨブリッジの２つの高電圧側トランジ
スタを流れる電流から独立させることによって、その電
圧を負荷を流れる電流に線形比例させるための比例装置
をさらに備えている。
出装置は、電圧をＨブリッジの２つの高電圧側トランジ
スタを流れる電流から独立させることによって、その電
圧を負荷を流れる電流に線形比例させるための比例装置
をさらに備えている。
【００１２】本発明の１つの実施態様によれば、電流検
出装置は、検出器が、Ｈブリッジの２つの低電圧側トラ
ンジスタを流れる電流を再生するための電流ミラー回路
を備えている。
出装置は、検出器が、Ｈブリッジの２つの低電圧側トラ
ンジスタを流れる電流を再生するための電流ミラー回路
を備えている。
【００１３】本発明の１つの実施態様によれば、電流検
出装置は、電流−電圧変換器が、その入力端子がＭＯＳ
トランジスタを具備する補助ブリッジの対角線に配置さ
れている抵抗の端子に接続された演算増幅器を備えてい
る。電流ミラー回路によって再生される電流が補助ブリ
ッジの制御信号を構成している。
出装置は、電流−電圧変換器が、その入力端子がＭＯＳ
トランジスタを具備する補助ブリッジの対角線に配置さ
れている抵抗の端子に接続された演算増幅器を備えてい
る。電流ミラー回路によって再生される電流が補助ブリ
ッジの制御信号を構成している。
【００１４】本発明の１つの実施態様によれば、電流検
出装置は、比例装置が、２つの電流比較器を備えてい
る。各比較器は、電流ミラー回路の一方によって再生さ
れる電流の一方とバイアス電流とを受け取る。さらに各
比較器は、電流ミラー回路によって再生される電流の一
方とバイアス電流との差を表わす電流を出力する。それ
が正であれば、比較の結果及びその反転値が補助ブリッ
ジの抵抗の端子に再生されるように構成されている。
出装置は、比例装置が、２つの電流比較器を備えてい
る。各比較器は、電流ミラー回路の一方によって再生さ
れる電流の一方とバイアス電流とを受け取る。さらに各
比較器は、電流ミラー回路によって再生される電流の一
方とバイアス電流との差を表わす電流を出力する。それ
が正であれば、比較の結果及びその反転値が補助ブリッ
ジの抵抗の端子に再生されるように構成されている。
【００１５】本発明の１つの実施態様によれば、電流検
出装置は、電流ミラー回路の各々が、ソースが接地され
ており、ゲートがＨブリッジの低電圧側トランジスタの
一方のゲートに接続されており、ドレインが相互コンダ
クタンス制御増幅器の１つの端子を構成しているＭＯＳ
トランジスタを備えている。
出装置は、電流ミラー回路の各々が、ソースが接地され
ており、ゲートがＨブリッジの低電圧側トランジスタの
一方のゲートに接続されており、ドレインが相互コンダ
クタンス制御増幅器の１つの端子を構成しているＭＯＳ
トランジスタを備えている。
【００１６】本発明の１つの実施態様によれば、電流検
出装置は、電流−電圧変換器の抵抗の値が、検出増幅器
を介してＨブリッジの制御増幅器の相互コンダクタンス
ゲインを決定するように構成されている。
出装置は、電流−電圧変換器の抵抗の値が、検出増幅器
を介してＨブリッジの制御増幅器の相互コンダクタンス
ゲインを決定するように構成されている。
【００１７】本発明の１つの実施態様によれば、電流検
出装置は、負荷が、ハードディスクの読出し／書込みヘ
ッドの位置決め用の可動コイルを備えている。
出装置は、負荷が、ハードディスクの読出し／書込みヘ
ッドの位置決め用の可動コイルを備えている。
【００１８】装置を、負荷電流を検出するＨブリッジと
独立させることによってそのブリッジで消費される電力
を低減することができる。この電力は、負荷で消費され
る電力にのみ相当することとなる。さらに、電流検出の
ためにブリッジで吸収される電流がないので、ブリッジ
の最大動作電流が大きくなる。
独立させることによってそのブリッジで消費される電力
を低減することができる。この電力は、負荷で消費され
る電力にのみ相当することとなる。さらに、電流検出の
ためにブリッジで吸収される電流がないので、ブリッジ
の最大動作電流が大きくなる。
【００１９】従来の全ての回路においては、電流検出が
Ｈブリッジによるものである。図２の回路では、検出抵
抗Ｒｓがブリッジの低電圧側トランジスタのソースの電
圧をシフトする。図３の回路は、ＡＢ級では動作でき
ず、しかもバイポーラトランジスタがブリッジに影響を
与える。
Ｈブリッジによるものである。図２の回路では、検出抵
抗Ｒｓがブリッジの低電圧側トランジスタのソースの電
圧をシフトする。図３の回路は、ＡＢ級では動作でき
ず、しかもバイポーラトランジスタがブリッジに影響を
与える。
【００２０】電流ミラー回路を形成するのにＭＯＳトラ
ンジスタを使用すると、これらトランジスタが電圧制御
されるのでミラー比が最適となる。
ンジスタを使用すると、これらトランジスタが電圧制御
されるのでミラー比が最適となる。
【００２１】ミラー回路で再生される電流をバイアス電
流と比較することにより、ＡＢ級での動作に基づくエラ
ーを抑圧することが可能となってＨブリッジの制御がさ
らに改善される。このエラーは変換器の電流−電圧特性
を、特に低い負荷電流の場合に非線形とする。
流と比較することにより、ＡＢ級での動作に基づくエラ
ーを抑圧することが可能となってＨブリッジの制御がさ
らに改善される。このエラーは変換器の電流−電圧特性
を、特に低い負荷電流の場合に非線形とする。
【００２２】電流−電圧変換器の内部において、ＭＯＳ
トランジスタによる補助ブリッジを使用することは、制
御増幅器の相互コンダクタンスゲインを決定するための
構成を簡単にすることができる。
トランジスタによる補助ブリッジを使用することは、制
御増幅器の相互コンダクタンスゲインを決定するための
構成を簡単にすることができる。
【００２３】
【発明の実施の形態】前述した本発明の目的、構成及び
効果等は、添付の図面に従ったこれに限定されない実施
形態についての以下の記載によって、より詳細に説明さ
れる。
効果等は、添付の図面に従ったこれに限定されない実施
形態についての以下の記載によって、より詳細に説明さ
れる。
【００２４】図４に示すように、Ｈブリッジは図２と同
様に４つのＮチャネルＭＯＳトランジスタＭ１、Ｍ２、
Ｍ３及びＭ４を含んでいる。一方の２つの高電圧側トラ
ンジスタＭ１及びＭ２のそれぞれのドレインは、供給電
圧源Ｖｄｄに接続されている。これらトランジスタのそ
れぞれのソースは、２つの低電圧側トランジスタＭ３及
びＭ４のドレインに接続されている。トランジスタＭ３
及びＭ４ののソースは接地されている。負荷１は、トラ
ンジスタＭ１のソースとトランジスタＭ２のソースとの
間に接続されている。トランジスタＭ１、Ｍ２、Ｍ３及
びＭ４のゲートは、相互コンダクタンス制御増幅器（図
示なし）に接続されている。低電圧側トランジスタＭ３
及びＭ４のゲートは、さらに、本発明による検出回路の
２つの入力端子（Ｉｓ+ 及びＩｓ- ）を構成している。
様に４つのＮチャネルＭＯＳトランジスタＭ１、Ｍ２、
Ｍ３及びＭ４を含んでいる。一方の２つの高電圧側トラ
ンジスタＭ１及びＭ２のそれぞれのドレインは、供給電
圧源Ｖｄｄに接続されている。これらトランジスタのそ
れぞれのソースは、２つの低電圧側トランジスタＭ３及
びＭ４のドレインに接続されている。トランジスタＭ３
及びＭ４ののソースは接地されている。負荷１は、トラ
ンジスタＭ１のソースとトランジスタＭ２のソースとの
間に接続されている。トランジスタＭ１、Ｍ２、Ｍ３及
びＭ４のゲートは、相互コンダクタンス制御増幅器（図
示なし）に接続されている。低電圧側トランジスタＭ３
及びＭ４のゲートは、さらに、本発明による検出回路の
２つの入力端子（Ｉｓ+ 及びＩｓ- ）を構成している。
【００２５】本発明による検出回路は、電流−電圧変換
器３、２つの電流ミラー回路４及び５、並びに２つの電
流比較器６及び７を含んでいる。
器３、２つの電流ミラー回路４及び５、並びに２つの電
流比較器６及び７を含んでいる。
【００２６】電流ミラー回路４及び５の各々は、低電圧
側トランジスタＭ３及びＭ４を流れる電流の差が電流−
電圧変換器３によって電圧に変換されるように、これら
トランジスタＭ３及びＭ４のうちの一方を流れる電流を
再生するものである。この差は、変換器３により電圧と
して検出増幅器へ送られる。検出増幅器は、制御増幅器
の相互コンダクタンスを決定する。制御増幅器は、Ｈブ
リッジのトランジスタのゲートに作用することによっ
て、負荷１の電流を変化させる。
側トランジスタＭ３及びＭ４を流れる電流の差が電流−
電圧変換器３によって電圧に変換されるように、これら
トランジスタＭ３及びＭ４のうちの一方を流れる電流を
再生するものである。この差は、変換器３により電圧と
して検出増幅器へ送られる。検出増幅器は、制御増幅器
の相互コンダクタンスを決定する。制御増幅器は、Ｈブ
リッジのトランジスタのゲートに作用することによっ
て、負荷１の電流を変化させる。
【００２７】図５に示すように、電流ミラー回路４及び
５の各々は、ＮチャネルＭＯＳトランジスタＭ５及びＭ
６を含んでいる。これらトランジスタＭ５及びＭ６のソ
ースは接地されている。各トランジスタＭ５及びＭ６の
ゲートは、各々結合されているトランジスタＭ３及びＭ
４のゲートに接続されている。トランジスタＭ５及びＭ
６のドレインは、検出増幅器（図示なし）に接続されて
いる。低電圧側トランジスタＭ３及びＭ４を流れる電流
の差が負荷１を流れる電流に対応するため、ミラー回路
を用いることにより回路動作を乱すことなくこの電流を
得ることができる。ＭＯＳトランジスタが電圧制御型で
あることは１つの利点である。バイポーラトランジスタ
の場合は、ベース電流が出力Ｉｓ+ 及びＩｓ- に影響を
与えるであろう。
５の各々は、ＮチャネルＭＯＳトランジスタＭ５及びＭ
６を含んでいる。これらトランジスタＭ５及びＭ６のソ
ースは接地されている。各トランジスタＭ５及びＭ６の
ゲートは、各々結合されているトランジスタＭ３及びＭ
４のゲートに接続されている。トランジスタＭ５及びＭ
６のドレインは、検出増幅器（図示なし）に接続されて
いる。低電圧側トランジスタＭ３及びＭ４を流れる電流
の差が負荷１を流れる電流に対応するため、ミラー回路
を用いることにより回路動作を乱すことなくこの電流を
得ることができる。ＭＯＳトランジスタが電圧制御型で
あることは１つの利点である。バイポーラトランジスタ
の場合は、ベース電流が出力Ｉｓ+ 及びＩｓ- に影響を
与えるであろう。
【００２８】ミラートランジスタＭ５及びＭ６を流れる
電流は、これらに結合されたトランジスタＭ３及びＭ４
を流れる電流にそれぞれ比例している。その比例係数
は、これら結合されたトランジスタ同士のゲート幅
（Ｗ）の比に等しい。ゲート長（Ｌ）は、結合された２
つのトランジスタＭ３−Ｍ５及びＭ４−Ｍ６については
それぞれ同一であるとみなされ、トランジスタのドレイ
ン−ソース電圧による変調は無視できる。結合された２
つのトランジスタのゲート長の比は、このタイプのミラ
ー回路では容易にかつ正確に決定できる。ＭＯＳパワー
トランジスタが複数の同じセルによる垂直ＤＭＯＳトラ
ンジスタである場合、パワートランジスタの幾つかのセ
ルはミラートランジスタを実現するために使用される。
これにより、ミラートランジスタのセルのチャネル長
は、パワートランジスタのセルのチャネル長に精確に等
しくなる。
電流は、これらに結合されたトランジスタＭ３及びＭ４
を流れる電流にそれぞれ比例している。その比例係数
は、これら結合されたトランジスタ同士のゲート幅
（Ｗ）の比に等しい。ゲート長（Ｌ）は、結合された２
つのトランジスタＭ３−Ｍ５及びＭ４−Ｍ６については
それぞれ同一であるとみなされ、トランジスタのドレイ
ン−ソース電圧による変調は無視できる。結合された２
つのトランジスタのゲート長の比は、このタイプのミラ
ー回路では容易にかつ正確に決定できる。ＭＯＳパワー
トランジスタが複数の同じセルによる垂直ＤＭＯＳトラ
ンジスタである場合、パワートランジスタの幾つかのセ
ルはミラートランジスタを実現するために使用される。
これにより、ミラートランジスタのセルのチャネル長
は、パワートランジスタのセルのチャネル長に精確に等
しくなる。
【００２９】トランジスタのドレイン−ソース電圧によ
る変調が無視できる理由は、ＡＢ級で動作しているトラ
ンジスタのバイアス電圧が、ブリッジの出力電圧が供給
電圧Ｖｄｄの約半分となるように、通常は固定されてい
るためである。従って、低い負荷電流の場合、出力電圧
はその初期値に対して小さな幅内で変動する。
る変調が無視できる理由は、ＡＢ級で動作しているトラ
ンジスタのバイアス電圧が、ブリッジの出力電圧が供給
電圧Ｖｄｄの約半分となるように、通常は固定されてい
るためである。従って、低い負荷電流の場合、出力電圧
はその初期値に対して小さな幅内で変動する。
【００３０】図６には、電流−電圧変換器３が概略的に
示されている。この変換器は、ミラートランジスタＭ３
及びＭ４によって再生される電流の差に比例する出力電
圧Ｖｏｕｔを出力する。電圧Ｖｏｕｔは、抵抗Ｒｇを流
れる電流に比例する。抵抗Ｒｇを流れるこの電流が負荷
１を流れる電流に比例する場合、電圧Ｖｏｕｔが負荷１
を流れる電流に比例する。
示されている。この変換器は、ミラートランジスタＭ３
及びＭ４によって再生される電流の差に比例する出力電
圧Ｖｏｕｔを出力する。電圧Ｖｏｕｔは、抵抗Ｒｇを流
れる電流に比例する。抵抗Ｒｇを流れるこの電流が負荷
１を流れる電流に比例する場合、電圧Ｖｏｕｔが負荷１
を流れる電流に比例する。
【００３１】変換器３の第１の入力端子Ｉｓ+ に対応す
るトランジスタＭ５（図５）のゲートは、エンハンスメ
ントＤＭＯＳトランジスタＭ７のゲートに接続されてい
る。このトランジスタＭ７の寄生ダイオードがダイオー
ドＤ１によって表わされている。トランジスタＭ７のソ
ースは接地されている。トランジスタＭ７のドレイン
は、抵抗Ｒｇの部分に形成された補助ブリッジの第１の
高電圧側トランジスタを構成するＰチャネルＭＯＳトラ
ンジスタＭ８のゲートに接続されている。トランジスタ
Ｍ８のドレインは、供給電圧源Ｖｄｄに接続されてお
り、そのソースは第１の低電圧側ＮチャネルＭＯＳトラ
ンジスタＭ９のドレインに接続されている。トランジス
タＭ９のソースは接地されている。変換器３の第２の入
力端子Ｉｓ+側にも同様の回路が形成されている。即
ち、トランジスタＭ６（図５）のゲートは、エンハンス
メントＤＭＯＳトランジスタＭ１０のゲートに接続され
ている。このトランジスタＭ１０の寄生ダイオードがダ
イオードＤ２によって表わされており、このトランジス
タＭ１０のソースは接地されている。トランジスタＭ１
０のドレインは、補助ブリッジの第２の高電圧側トラン
ジスタを構成するＰチャネルＭＯＳトランジスタＭ１１
のゲートに接続されている。トランジスタＭ１１のドレ
インは、供給電圧源Ｖｄｄに接続されており、そのソー
スは第２の低電圧側ＮチャネルＭＯＳトランジスタＭ１
２のドレインに接続されている。トランジスタＭ１２の
ソースは接地されている。
るトランジスタＭ５（図５）のゲートは、エンハンスメ
ントＤＭＯＳトランジスタＭ７のゲートに接続されてい
る。このトランジスタＭ７の寄生ダイオードがダイオー
ドＤ１によって表わされている。トランジスタＭ７のソ
ースは接地されている。トランジスタＭ７のドレイン
は、抵抗Ｒｇの部分に形成された補助ブリッジの第１の
高電圧側トランジスタを構成するＰチャネルＭＯＳトラ
ンジスタＭ８のゲートに接続されている。トランジスタ
Ｍ８のドレインは、供給電圧源Ｖｄｄに接続されてお
り、そのソースは第１の低電圧側ＮチャネルＭＯＳトラ
ンジスタＭ９のドレインに接続されている。トランジス
タＭ９のソースは接地されている。変換器３の第２の入
力端子Ｉｓ+側にも同様の回路が形成されている。即
ち、トランジスタＭ６（図５）のゲートは、エンハンス
メントＤＭＯＳトランジスタＭ１０のゲートに接続され
ている。このトランジスタＭ１０の寄生ダイオードがダ
イオードＤ２によって表わされており、このトランジス
タＭ１０のソースは接地されている。トランジスタＭ１
０のドレインは、補助ブリッジの第２の高電圧側トラン
ジスタを構成するＰチャネルＭＯＳトランジスタＭ１１
のゲートに接続されている。トランジスタＭ１１のドレ
インは、供給電圧源Ｖｄｄに接続されており、そのソー
スは第２の低電圧側ＮチャネルＭＯＳトランジスタＭ１
２のドレインに接続されている。トランジスタＭ１２の
ソースは接地されている。
【００３２】トランジスタＭ５を流れる電流Ｉ１をトラ
ンジスタＭ８内で再生するため、トランジスタＭ８のゲ
ートは２つのミラー接続されたＰチャネルＭＯＳトラン
ジスタＭ１３及びＭ１４のゲートに接続されている。ト
ランジスタＭ１３及びＭ１４のドレインは供給電圧源Ｖ
ｄｄに接続されている。トランジスタＭ１４はダイオー
ド接続されている。即ち、そのソースはそのゲートに接
続されている。トランジスタＭ１３のソースは、これも
ダイオード接続されているＮチャネルＭＯＳトランジス
タＭ１５のドレインに接続されている。トランジスタＭ
１５のソースは接地されており、そのゲートはそのドレ
インに接続されていると共に補助ブリッジの第２の低電
圧側トランジスタＭ１２のゲートに接続されている。ト
ランジスタＭ６を流れる電流Ｉ２をトランジスタＭ１１
内で再生するため、同様の回路が形成されている。即
ち、トランジスタＭ１１のゲートは２つのミラー接続さ
れたＰチャネルＭＯＳトランジスタＭ１６及びＭ１７の
ゲートに接続されている。トランジスタＭ１６及びＭ１
７のドレインは供給電圧源Ｖｄｄに接続されている。ト
ランジスタＭ１７はダイオード接続されている。即ち、
そのソースはそのゲートに接続されている。トランジス
タＭ１６のソースは、これもダイオード接続されている
ＮチャネルＭＯＳトランジスタＭ１８のドレインに接続
されている。トランジスタＭ１８のソースは接地されて
おり、そのゲートはそのドレインに接続されていると共
にトランジスタＭ９のゲートに接続されている。
ンジスタＭ８内で再生するため、トランジスタＭ８のゲ
ートは２つのミラー接続されたＰチャネルＭＯＳトラン
ジスタＭ１３及びＭ１４のゲートに接続されている。ト
ランジスタＭ１３及びＭ１４のドレインは供給電圧源Ｖ
ｄｄに接続されている。トランジスタＭ１４はダイオー
ド接続されている。即ち、そのソースはそのゲートに接
続されている。トランジスタＭ１３のソースは、これも
ダイオード接続されているＮチャネルＭＯＳトランジス
タＭ１５のドレインに接続されている。トランジスタＭ
１５のソースは接地されており、そのゲートはそのドレ
インに接続されていると共に補助ブリッジの第２の低電
圧側トランジスタＭ１２のゲートに接続されている。ト
ランジスタＭ６を流れる電流Ｉ２をトランジスタＭ１１
内で再生するため、同様の回路が形成されている。即
ち、トランジスタＭ１１のゲートは２つのミラー接続さ
れたＰチャネルＭＯＳトランジスタＭ１６及びＭ１７の
ゲートに接続されている。トランジスタＭ１６及びＭ１
７のドレインは供給電圧源Ｖｄｄに接続されている。ト
ランジスタＭ１７はダイオード接続されている。即ち、
そのソースはそのゲートに接続されている。トランジス
タＭ１６のソースは、これもダイオード接続されている
ＮチャネルＭＯＳトランジスタＭ１８のドレインに接続
されている。トランジスタＭ１８のソースは接地されて
おり、そのゲートはそのドレインに接続されていると共
にトランジスタＭ９のゲートに接続されている。
【００３３】抵抗Ｒｇがブリッジの対角線に挿入されて
おり、この抵抗の両端子は演算増幅器１４の入力端子に
それぞれ接続されている。この演算増幅器は、電流−電
圧変換器として接続されている。演算増幅器の非反転入
力端子は、抵抗Ｒ１を介してトランジスタＭ８のソー
ス、これは抵抗Ｒｇの端子Ａでもある、に接続されてい
る。この非反転入力端子は、さらに、抵抗Ｒ２を介して
基準電圧源Ｖｒｅｆに接続されている。演算増幅器の反
転入力端子は、抵抗Ｒ３を介してトランジスタＭ１１の
ソース、これは抵抗Ｒｇの端子Ｂでもある、に接続され
ている。演算増幅器１４の出力端子及び反転入力端子間
のフィードバックループは抵抗Ｒ４を備えている。演算
増幅器１４の出力Ｖｏｕｔは、基準電圧Ｖｒｅｆの近傍
で変動する。
おり、この抵抗の両端子は演算増幅器１４の入力端子に
それぞれ接続されている。この演算増幅器は、電流−電
圧変換器として接続されている。演算増幅器の非反転入
力端子は、抵抗Ｒ１を介してトランジスタＭ８のソー
ス、これは抵抗Ｒｇの端子Ａでもある、に接続されてい
る。この非反転入力端子は、さらに、抵抗Ｒ２を介して
基準電圧源Ｖｒｅｆに接続されている。演算増幅器の反
転入力端子は、抵抗Ｒ３を介してトランジスタＭ１１の
ソース、これは抵抗Ｒｇの端子Ｂでもある、に接続され
ている。演算増幅器１４の出力端子及び反転入力端子間
のフィードバックループは抵抗Ｒ４を備えている。演算
増幅器１４の出力Ｖｏｕｔは、基準電圧Ｖｒｅｆの近傍
で変動する。
【００３４】出力Ｖｏｕｔの基準電圧Ｖｒｅｆに対する
変動の振幅は、負荷１を流れる電流Ｉに比例する。その
振幅の方向は、負荷１の電流の方向に相当する。
変動の振幅は、負荷１を流れる電流Ｉに比例する。その
振幅の方向は、負荷１の電流の方向に相当する。
【００３５】もちろん、与えられた負荷電流Ｉに対し
て、トランジスタＭ３及びＭ４（図４）を流れる電流の
差はこの負荷電流Ｉの値に等しい。負荷電流の方向は、
この差の符号に対応する。トランジスタＭ５及びＭ６を
流れる電流Ｉ１及びＩ２の差は、負荷電流Ｉの値に比例
する。この負荷電流の方向は、この差の符号に常に対応
している。
て、トランジスタＭ３及びＭ４（図４）を流れる電流の
差はこの負荷電流Ｉの値に等しい。負荷電流の方向は、
この差の符号に対応する。トランジスタＭ５及びＭ６を
流れる電流Ｉ１及びＩ２の差は、負荷電流Ｉの値に比例
する。この負荷電流の方向は、この差の符号に常に対応
している。
【００３６】例えば負荷電流Ｉが全てトランジスタＭ３
を流れると仮定すると、即ちトランジスタＭ４を流れる
電流がゼロであると仮定すると、電流Ｉ１はＩ１＝Ｗ
（Ｍ５）／Ｗ（Ｍ３）×Ｉとなる。ただし、Ｗ（Ｍ５）
／Ｗ（Ｍ３）はトランジスタＭ５及びＭ３のゲート幅
（Ｗ）の比を表わしている。電流Ｉ１がトランジスタＭ
８内で再生されかつトランジスタＭ１１及びＭ９には電
流が流れないため（Ｉ２がゼロである）、電流Ｉ１は抵
抗Ｒｇを流れる。従って、Ｖｏｕｔ＝Ｗ（Ｍ５）／Ｗ
（Ｍ３）×Ｉ×Ｒｇ×Ａｖとなる。ただし、Ａｖは演算
増幅器１４のゲインである。
を流れると仮定すると、即ちトランジスタＭ４を流れる
電流がゼロであると仮定すると、電流Ｉ１はＩ１＝Ｗ
（Ｍ５）／Ｗ（Ｍ３）×Ｉとなる。ただし、Ｗ（Ｍ５）
／Ｗ（Ｍ３）はトランジスタＭ５及びＭ３のゲート幅
（Ｗ）の比を表わしている。電流Ｉ１がトランジスタＭ
８内で再生されかつトランジスタＭ１１及びＭ９には電
流が流れないため（Ｉ２がゼロである）、電流Ｉ１は抵
抗Ｒｇを流れる。従って、Ｖｏｕｔ＝Ｗ（Ｍ５）／Ｗ
（Ｍ３）×Ｉ×Ｒｇ×Ａｖとなる。ただし、Ａｖは演算
増幅器１４のゲインである。
【００３７】これとは逆に、負荷電流Ｉが全てトランジ
スタＭ４を流れると仮定すると、即ちトランジスタＭ３
を流れる電流がゼロであると仮定すると、電流Ｉ２はＩ
２＝Ｗ（Ｍ６）／Ｗ（Ｍ４）×Ｉとなる。ただし、Ｗ
（Ｍ６）／Ｗ（Ｍ４）はトランジスタＭ６及びＭ４のゲ
ート幅（Ｗ）の比を表わしている。電流Ｉ２がトランジ
スタＭ１１内で再生されかつトランジスタＭ８及びＭ１
２には電流が流れないため（Ｉ１がゼロである）、電流
Ｉ２は抵抗Ｒｇを流れる。従って、抵抗Ｒｇの両端の電
位差は−Ｉ２×Ｒｇであり、Ｖｏｕｔ＝−Ｗ（Ｍ６）／
Ｗ（Ｍ４）×Ｉ×Ｒｇ×Ａｖとなる。
スタＭ４を流れると仮定すると、即ちトランジスタＭ３
を流れる電流がゼロであると仮定すると、電流Ｉ２はＩ
２＝Ｗ（Ｍ６）／Ｗ（Ｍ４）×Ｉとなる。ただし、Ｗ
（Ｍ６）／Ｗ（Ｍ４）はトランジスタＭ６及びＭ４のゲ
ート幅（Ｗ）の比を表わしている。電流Ｉ２がトランジ
スタＭ１１内で再生されかつトランジスタＭ８及びＭ１
２には電流が流れないため（Ｉ１がゼロである）、電流
Ｉ２は抵抗Ｒｇを流れる。従って、抵抗Ｒｇの両端の電
位差は−Ｉ２×Ｒｇであり、Ｖｏｕｔ＝−Ｗ（Ｍ６）／
Ｗ（Ｍ４）×Ｉ×Ｒｇ×Ａｖとなる。
【００３８】出力電圧Ｖｏｕｔは、これら２つの値の間
で、負荷電流Ｉの変動の関数として変化する。出力電圧
Ｖｏｕｔは、検出増幅器が制御増幅器の最適な相互コン
ダクタンスを決定するようにこの検出増幅器に供給され
る。この電圧が抵抗Ｒｇの値に比例するため、この抵抗
Ｒｇは検出増幅器が相互コンダクタンスを所望に変化さ
せることができるような値に設定される。
で、負荷電流Ｉの変動の関数として変化する。出力電圧
Ｖｏｕｔは、検出増幅器が制御増幅器の最適な相互コン
ダクタンスを決定するようにこの検出増幅器に供給され
る。この電圧が抵抗Ｒｇの値に比例するため、この抵抗
Ｒｇは検出増幅器が相互コンダクタンスを所望に変化さ
せることができるような値に設定される。
【００３９】負荷１の周辺に配置されたＨブリッジは歪
を避けるためにＡＢ級で動作するようにバイアスされて
おり、トランジスタＭ１及びＭ２は恒久的に導通してい
る。その結果、低電圧側トランジスタＭ３及びＭ４を流
れる電流は、負荷１を流れる電流と高電圧側トランジス
タＭ１及びＭ２を流れる電流との和に相当する。高電圧
側トランジスタＭ１及びＭ２から発生する付加的な電流
が、特に低負荷電流時において、抵抗Ｒｇの両端の電圧
を非線形特性としてしまうことを防止するため、電流Ｉ
１及びＩ２はバイアス電流Ｉｂｉａｓと比較される。こ
の比較は、電流Ｉ１及びＩ２をバイアス電流Ｉｂｉａｓ
と比較する比較器６及び７（図４）によってなされる。
これら比較器は、電流Ｉｂｉａｓと電流Ｉ１及びＩ２と
の差を電流−電圧変換器３へ供給する。
を避けるためにＡＢ級で動作するようにバイアスされて
おり、トランジスタＭ１及びＭ２は恒久的に導通してい
る。その結果、低電圧側トランジスタＭ３及びＭ４を流
れる電流は、負荷１を流れる電流と高電圧側トランジス
タＭ１及びＭ２を流れる電流との和に相当する。高電圧
側トランジスタＭ１及びＭ２から発生する付加的な電流
が、特に低負荷電流時において、抵抗Ｒｇの両端の電圧
を非線形特性としてしまうことを防止するため、電流Ｉ
１及びＩ２はバイアス電流Ｉｂｉａｓと比較される。こ
の比較は、電流Ｉ１及びＩ２をバイアス電流Ｉｂｉａｓ
と比較する比較器６及び７（図４）によってなされる。
これら比較器は、電流Ｉｂｉａｓと電流Ｉ１及びＩ２と
の差を電流−電圧変換器３へ供給する。
【００４０】図７は、比較器６及び７によって実現され
る補償を示すものである。抵抗Ｒｇの回りで補助ブリッ
ジを構成するトランジスタＭ８、Ｍ９、Ｍ１１及びＭ１
２は、電流源８、９、１０及び１１として表わされてい
る。電流Ｉ１及びＩ２を再生するトランジスタＭ７、Ｍ
１３、Ｍ１４及びＭ１５と、トランジスタＭ１０、Ｍ１
６、Ｍ１７及びＭ１８とは、電流源１２及び１３として
表わされている。電流Ｉ１及びＩ２が流れるミラートラ
ンジスタＭ５及びＭ６は、電流源４及び５で表わされて
いる。破線は、種々のトランジスタのゲート間の接続に
よって実現されている電流源の制御リンクを表わしてい
る。
る補償を示すものである。抵抗Ｒｇの回りで補助ブリッ
ジを構成するトランジスタＭ８、Ｍ９、Ｍ１１及びＭ１
２は、電流源８、９、１０及び１１として表わされてい
る。電流Ｉ１及びＩ２を再生するトランジスタＭ７、Ｍ
１３、Ｍ１４及びＭ１５と、トランジスタＭ１０、Ｍ１
６、Ｍ１７及びＭ１８とは、電流源１２及び１３として
表わされている。電流Ｉ１及びＩ２が流れるミラートラ
ンジスタＭ５及びＭ６は、電流源４及び５で表わされて
いる。破線は、種々のトランジスタのゲート間の接続に
よって実現されている電流源の制御リンクを表わしてい
る。
【００４１】比較器６及び７は、２つのミラー接続され
た電流源１５及び１６と１７及び１８とによってそれぞ
れ実現されている。比較器６及び７にそれぞれ供給され
るバイアス電流Ｉｂｉａｓは、これら比較器に結合され
た電流源４及び５と供給電圧源Ｖｄｄとの間の電流源１
９及び２０としてそれぞれ表わされている。電流源１５
及び１７の入力端子は、電流源４及び１９の接続点並び
に電流源２０及び５の接続点にそれぞれ接続されてい
る。電流源１５及び１７の出力端子は、抵抗Ｒｇの一方
の端子に対応するノードＡに接続されている。２つのミ
ラー電流源１６及び１８は、抵抗Ｒｇの他方の端子に対
応するノードＢとグランドとの間に接続されている。
た電流源１５及び１６と１７及び１８とによってそれぞ
れ実現されている。比較器６及び７にそれぞれ供給され
るバイアス電流Ｉｂｉａｓは、これら比較器に結合され
た電流源４及び５と供給電圧源Ｖｄｄとの間の電流源１
９及び２０としてそれぞれ表わされている。電流源１５
及び１７の入力端子は、電流源４及び１９の接続点並び
に電流源２０及び５の接続点にそれぞれ接続されてい
る。電流源１５及び１７の出力端子は、抵抗Ｒｇの一方
の端子に対応するノードＡに接続されている。２つのミ
ラー電流源１６及び１８は、抵抗Ｒｇの他方の端子に対
応するノードＢとグランドとの間に接続されている。
【００４２】このような回路において、バイアス電流Ｉ
ｂｉａｓと電流Ｉ１又はＩ２との差は、それが正であれ
ば、ノードＢから抽出されノードＡに送られる。正の差
のみが考慮される。もちろん、例えばＩｂｉａｓがＩ１
より大きければ、差Ｉｂｉａｓ−Ｉ１が電流源１５から
ノードＡへ送られる。また、この差に相当する電流が、
電流源１６によってノードＢから抽出される。一方、Ｉ
２がＩｂｉａｓより大きければ、値Ｉｂｉａｓ−Ｉ２は
負となる。負の電流は接地されている電流源１８によっ
て吸収できないので、この値はノードＡから抽出するこ
とができない。Ｉ１がＩｂｉａｓより大きければ、即ち
負荷１の電流の方向が反転した場合は、同じことがノー
ドＢ及び電流源１６についてもあてはまる。
ｂｉａｓと電流Ｉ１又はＩ２との差は、それが正であれ
ば、ノードＢから抽出されノードＡに送られる。正の差
のみが考慮される。もちろん、例えばＩｂｉａｓがＩ１
より大きければ、差Ｉｂｉａｓ−Ｉ１が電流源１５から
ノードＡへ送られる。また、この差に相当する電流が、
電流源１６によってノードＢから抽出される。一方、Ｉ
２がＩｂｉａｓより大きければ、値Ｉｂｉａｓ−Ｉ２は
負となる。負の電流は接地されている電流源１８によっ
て吸収できないので、この値はノードＡから抽出するこ
とができない。Ｉ１がＩｂｉａｓより大きければ、即ち
負荷１の電流の方向が反転した場合は、同じことがノー
ドＢ及び電流源１６についてもあてはまる。
【００４３】その結果、抵抗Ｒｇを流れる電流は、トラ
ンジスタＭ３及びＭ５とトランジスタＭ４及びＭ６との
ゲート幅の比に対応する固定の比で負荷電流Ｉに比例す
ることとなる。比較器６及び７に関して図７に機能的に
示した回路は、当業者によれば容易に実現することがで
きる。
ンジスタＭ３及びＭ５とトランジスタＭ４及びＭ６との
ゲート幅の比に対応する固定の比で負荷電流Ｉに比例す
ることとなる。比較器６及び７に関して図７に機能的に
示した回路は、当業者によれば容易に実現することがで
きる。
【００４４】もちろん本発明は、当業者によれば明らか
な種々の変更及び修正を行うことができる。特に、本発
明は、ＡＢ級で動作しているＨブリッジの対角線に配置
されたいかなる負荷１についても適用可能である。さら
に、記載した各要素は、同様の機能を有する１つ又は複
数の要素で置換することができる。
な種々の変更及び修正を行うことができる。特に、本発
明は、ＡＢ級で動作しているＨブリッジの対角線に配置
されたいかなる負荷１についても適用可能である。さら
に、記載した各要素は、同様の機能を有する１つ又は複
数の要素で置換することができる。
【００４５】以上本発明の例示的な実施形態について記
載したが、当業者によれば、これらについて種々の変
更、修正及び改良を容易に行うことができるであろう。
このような変更、修正及び改良は、本発明の精神及び範
囲を逸脱することなく行われるものであり、従って以上
の記載は単なる例示であって本発明を限定するものでは
ない。本発明は、特許請求の範囲及びその均等物につい
てのみ限定されるものである。
載したが、当業者によれば、これらについて種々の変
更、修正及び改良を容易に行うことができるであろう。
このような変更、修正及び改良は、本発明の精神及び範
囲を逸脱することなく行われるものであり、従って以上
の記載は単なる例示であって本発明を限定するものでは
ない。本発明は、特許請求の範囲及びその均等物につい
てのみ限定されるものである。
【図１】従来のＨブリッジ及び電流検出構成例を概略的
に示す回路図である。
に示す回路図である。
【図２】従来のＨブリッジ及び電流検出構成例を概略的
に示す回路図である。
に示す回路図である。
【図３】従来のＨブリッジ及び電流検出構成例を概略的
に示す回路図である。
に示す回路図である。
【図４】本発明の検出装置の一実施形態を概略的に示す
ブロック図である。
ブロック図である。
【図５】図４の装置における電流ミラー回路の一例を示
す回路図である。
す回路図である。
【図６】図４の装置における電流−電圧変換器の一例を
示す回路図である。
示す回路図である。
【図７】図４の装置における電流比較器の一例を示す回
路図である。
路図である。
１ 負荷 ３ 電流−電圧変換器 ４、５ 電流ミラー回路 ６、７ 電流比較器 Ｍ１、Ｍ２、Ｍ３、Ｍ４ ＭＯＳトランジスタ
Claims (9)
- 【請求項１】 ＭＯＳトランジスタ（Ｍ１、Ｍ２、Ｍ
３、Ｍ４）を備えておりかつＡＢ級で動作するＨブリッ
ジの対角線に配置された負荷用の電流検出装置であっ
て、前記負荷（１）を流れる電流（Ｉ）を測定するため
の、前記Ｈブリッジとは独立した第１の手段を備えたこ
とを特徴とする電流検出装置。 - 【請求項２】 前記第１の手段によって測定された電流
を該電流に比例する電圧（Ｖｏｕｔ）に変換する電流−
電圧変換器を備えており、該電圧が、前記Ｈブリッジの
トランジスタの制御増幅器の相互コンダクタンスゲイン
を決定する検出増幅器に印加されるように構成されてい
ることを特徴とする請求項１に記載の電流検出装置。 - 【請求項３】 前記電圧（Ｖｏｕｔ）を前記Ｈブリッジ
の２つの高電圧側トランジスタ（Ｍ１、Ｍ２）を流れる
電流から独立させることによって、該電圧（Ｖｏｕｔ）
を前記負荷（１）を流れる電流（Ｉ）に線形比例させる
ための第２の手段をさらに備えたことを特徴とする請求
項２に記載の電流検出装置。 - 【請求項４】 前記第１の手段が、前記Ｈブリッジの２
つの低電圧側トランジスタ（Ｍ３、Ｍ４）を流れる電流
を再生するための電流ミラー回路（４、５）を備えてい
ることを特徴とする請求項１から３のいずれか１項に記
載の電流検出装置。 - 【請求項５】 前記電流−電圧変換器（３）が、その入
力端子がＭＯＳトランジスタ（Ｍ８、Ｍ９）を具備する
補助ブリッジの対角線に配置されている抵抗（Ｒｇ）の
端子（Ａ、Ｂ）に接続された演算増幅器（１４）を備え
ており、前記電流ミラー回路によって再生される電流
（Ｉ１、Ｉ２）が該補助ブリッジの制御信号を構成して
いることを特徴とする請求項４に記載の電流検出装置。 - 【請求項６】 前記第２の手段が、２つの電流比較器
（６、７）を備えており、該各比較器が前記電流ミラー
回路（４、５）の一方によって再生される電流（Ｉ１、
Ｉ２）の一方とバイアス電流（Ｉｂｉａｓ）とを受け取
り、該各比較器が該電流ミラー回路（４、５）によって
再生される電流（Ｉ１、Ｉ２）の一方とバイアス電流
（Ｉｂｉａｓ）との差を、それが正であれば、表わす電
流を出力し、該比較の結果及びその反転値が前記補助ブ
リッジの抵抗（Ｒｇ）の端子（Ａ、Ｂ）に再生されるよ
うに構成されていることを特徴とする請求項５に記載の
電流検出装置。 - 【請求項７】 前記電流ミラー回路（４、５）の各々
が、ソースが接地されており、ゲートが前記Ｈブリッジ
の低電圧側トランジスタ（Ｍ３、Ｍ４）の一方のゲート
に接続されており、ドレインが相互コンダクタンス制御
増幅器の１つの端子を構成しているＭＯＳトランジスタ
（Ｍ５、Ｍ６）を備えていることを特徴とする請求項４
から６のいずれか１項に記載の電流検出装置。 - 【請求項８】 前記電流−電圧変換器（３）の抵抗（Ｒ
ｇ）の値が、検出増幅器を介して前記Ｈブリッジの制御
増幅器の相互コンダクタンスゲインを決定するように構
成されていることを特徴とする請求項５から７のいずれ
か１項に記載の電流検出装置。 - 【請求項９】 前記負荷（１）が、ハードディスクの読
出し／書込みヘッドの位置決め用の可動コイルを備えて
いることを特徴とする請求項１から８のいずれか１項に
記載の電流検出装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP94410051A EP0693749B1 (en) | 1994-07-19 | 1994-07-19 | A bidirectional load current sense circuit for a H-bridge |
| FR94410051.0 | 1994-07-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08105920A true JPH08105920A (ja) | 1996-04-23 |
| JP2996145B2 JP2996145B2 (ja) | 1999-12-27 |
Family
ID=8218079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7201883A Expired - Lifetime JP2996145B2 (ja) | 1994-07-19 | 1995-07-17 | Ｈブリッジ用の双方向負荷電流検出装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5644484A (ja) |
| EP (1) | EP0693749B1 (ja) |
| JP (1) | JP2996145B2 (ja) |
| DE (1) | DE69427292D1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2742280A1 (fr) * | 1995-12-06 | 1997-06-13 | Philips Electronics Nv | Circuit de commutation de courant dans une charge principalement inductive |
| US6151186A (en) * | 1996-10-03 | 2000-11-21 | Texas Instruments Incorporated | Trim circuitry and method for accuracy improvement in current sensing for a voice coil driver of the type used to move read/write heads in a hard disk drive, or the like |
| US6031740A (en) * | 1998-07-03 | 2000-02-29 | Endress + Hauser Flowtec Ag | Method of regulating the coil current of electromagnetic flow sensors |
| JP3813045B2 (ja) * | 2000-02-29 | 2006-08-23 | ローム株式会社 | Ｈブリッジドライバ |
| EP1207618B1 (en) * | 2000-11-20 | 2005-10-05 | STMicroelectronics S.r.l. | Circuit for the speed recovery of a direct current motor and method using said circuit |
| DE10103817B4 (de) * | 2001-01-29 | 2005-10-06 | Siemens Ag | DC-DC-Wandler |
| US6353298B1 (en) * | 2001-04-11 | 2002-03-05 | Texas Instruments Incorporated | Low distortion audio range class-AB full H-bridge pre-driver amplifier |
| JP3580297B2 (ja) * | 2002-04-01 | 2004-10-20 | 日産自動車株式会社 | 電流検出機能付き半導体装置 |
| US6784698B1 (en) * | 2003-06-11 | 2004-08-31 | Agere Systems Inc. | Sense amplifier with improved common mode rejection |
| DE102004010331B4 (de) | 2004-02-25 | 2014-03-20 | Newfrey Llc | Verfahren und Vorrichtung zum Erzeugen eines elektrischen Heizstroms, insbesondere zum induktiven Erwärmen eines Werkstücks |
| JP2007244083A (ja) * | 2006-03-08 | 2007-09-20 | Nec Electronics Corp | 電流制御回路 |
| WO2012143590A1 (es) * | 2011-04-18 | 2012-10-26 | Universitat De Barcelona | Circuito integrado con medios internos para la medición de la corriente de carga |
| EP2515126A1 (en) | 2011-04-19 | 2012-10-24 | Dialog Semiconductor GmbH | Bidirectional current sense |
| FR3060759B1 (fr) * | 2016-12-20 | 2019-05-10 | Continental Automotive France | Procede de detection d'un courant inverse dans une structure de commutation alimentant une charge inductive |
| US10516955B2 (en) | 2017-03-31 | 2019-12-24 | Synaptics Incorporated | Correction of current measurement in an amplifier |
| US10819351B1 (en) * | 2019-05-28 | 2020-10-27 | Texas Instruments Incorporated | Gate driver circuit with a closed loop overdrive generator |
| CN110646018B (zh) * | 2019-09-12 | 2021-10-19 | 东南大学 | 一种低速运放实现的高频电流源惠斯通电桥检测电路 |
| US11368112B2 (en) | 2019-09-27 | 2022-06-21 | Texas Instruments Incorporated | Current sensing and regulation for stepper motor driver |
| CN112857406B (zh) * | 2021-01-08 | 2023-05-23 | 重庆开谨科技有限公司 | 一种高压激励的惠斯顿电桥测量方法 |
| CN116047160B (zh) * | 2023-01-16 | 2025-09-30 | 麦歌恩电子(上海)有限公司 | 电机驱动芯片及其电流检测电路 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4581565A (en) * | 1983-03-01 | 1986-04-08 | Storage Technology Corporation | H-bridge power amplifier and method for controlling the same |
| JPS63117698A (ja) * | 1986-10-31 | 1988-05-21 | Nec Corp | ステツプモータ駆動回路 |
| US4939600A (en) * | 1989-01-05 | 1990-07-03 | Micropolis Corporation | Efficient head positioner power amplifier |
| US5032745A (en) * | 1989-02-22 | 1991-07-16 | National Semiconductor Corporation | Current sensing of DC or a stepper motor |
| US5210475B1 (en) * | 1989-05-09 | 1996-04-23 | United Technologies Automotive | Circuit sensing circuit for use with a current controlling device in a power delivery circuit |
| JP2623934B2 (ja) * | 1989-07-26 | 1997-06-25 | 日本電気株式会社 | 電流検出回路 |
| US5111378A (en) * | 1989-08-11 | 1992-05-05 | Siemens Aktiengesellschaft | DC chopper converter |
| IT1237211B (it) * | 1989-11-17 | 1993-05-27 | Eurodomestici Ind Riunite | Circuito per il pilotaggio di un motore a pistone oscillante, in particolare di un compressore per frigoriferi. |
| US5062023A (en) * | 1990-04-13 | 1991-10-29 | Squire John S | Disk file servo loop with improved track settling |
| US5495155A (en) * | 1991-06-28 | 1996-02-27 | United Technologies Corporation | Device in a power delivery circuit |
| US5463347A (en) * | 1994-12-12 | 1995-10-31 | Texas Instruments Incorporated | MOS uni-directional, differential voltage amplifier capable of amplifying signals having input common-mode voltage beneath voltage of lower supply and integrated circuit substrate |
-
1994
- 1994-07-19 DE DE69427292T patent/DE69427292D1/de not_active Expired - Lifetime
- 1994-07-19 EP EP94410051A patent/EP0693749B1/en not_active Expired - Lifetime
-
1995
- 1995-07-13 US US08/501,881 patent/US5644484A/en not_active Expired - Lifetime
- 1995-07-17 JP JP7201883A patent/JP2996145B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2996145B2 (ja) | 1999-12-27 |
| DE69427292D1 (de) | 2001-06-28 |
| EP0693749A1 (en) | 1996-01-24 |
| US5644484A (en) | 1997-07-01 |
| EP0693749B1 (en) | 2001-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2996145B2 (ja) | Ｈブリッジ用の双方向負荷電流検出装置 | |
| US5220207A (en) | Load current monitor for MOS driver | |
| US5309295A (en) | Method and apparatus for biasing a magneto-resistive head | |
| US10018658B2 (en) | Class D audio amplifier and method for reading a current supplied by the amplifier | |
| US8217615B2 (en) | Current sensing in a disk-drive spindle motor | |
| US6064267A (en) | Current mirror utilizing amplifier to match operating voltages of input and output transconductance devices | |
| US4689607A (en) | Bidirectional transconductance amplifier | |
| JPH07162240A (ja) | 演算増幅器のための改良された利得向上方法 | |
| JPH08307274A (ja) | 高精度デジタル／アナログコンバータ | |
| US7411451B2 (en) | Class AB folded cascode stage and method for low noise, low power, low-offset operational amplifier | |
| US6091300A (en) | Method and apparatus for adjusting the input common mode voltage of a differential amplifier | |
| JP3011559B2 (ja) | 電力乗算回路 | |
| US5349304A (en) | Operational amplifier having multiple positive inputs | |
| US20020047734A1 (en) | Driving circuit for a voice coil motor and driving method thereof | |
| US20200304085A1 (en) | Fully differential operational amplifier common mode current sensing feedback | |
| JP3680513B2 (ja) | 電流検出回路 | |
| JP4251826B2 (ja) | 定電圧回路 | |
| JP7438694B2 (ja) | 増幅回路 | |
| JPH07229928A (ja) | 電流検出装置 | |
| JP3147986B2 (ja) | 伸長回路 | |
| JP3105716B2 (ja) | カレントミラー回路 | |
| JPH0548294Y2 (ja) | ||
| CN113556103B (zh) | 具迟滞功能的比较电路与比较模块 | |
| JP2722769B2 (ja) | 利得制御回路 | |
| KR200239810Y1 (ko) | 기준전압 발생기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990406 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990928 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071029 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121029 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121029 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |