JPH08107178A - 樹脂封止型半導体装置及びその製造方法 - Google Patents

樹脂封止型半導体装置及びその製造方法

Info

Publication number
JPH08107178A
JPH08107178A JP6241441A JP24144194A JPH08107178A JP H08107178 A JPH08107178 A JP H08107178A JP 6241441 A JP6241441 A JP 6241441A JP 24144194 A JP24144194 A JP 24144194A JP H08107178 A JPH08107178 A JP H08107178A
Authority
JP
Japan
Prior art keywords
lead
semiconductor element
semiconductor device
resin
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6241441A
Other languages
English (en)
Inventor
Atsushi Kitamura
厚 北村
Hisamitsu Ishikawa
寿光 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP6241441A priority Critical patent/JPH08107178A/ja
Publication of JPH08107178A publication Critical patent/JPH08107178A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/853On the same surface
    • H10W72/865Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 一層の高密度化、高集積化、小型化及び薄型
化を図ることが可能な樹脂封止型半導体装置及びその製
造方法を提供することである。 【構成】 半導体素子と、電極を兼ね前記半導体素子を
接着部材で下面に固定するリードと、該リードと前記半
導体素子上の電極とを接合するワイヤとを備え、前記リ
ードの一部を外部に引き出す形で前記半導体素子を含む
全体を樹脂封止した樹脂封止型半導体装置において、前
記半導体素子とは別の半導体素子を前記リードの上面に
接着部材で固定し、この半導体素子の電極と前記リード
をワイヤで接合したものである。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、高密度化、高集積化や
小型化等を可能とする樹脂封止型半導体装置及びその製
造方法に関する。
【0002】
【従来の技術】従来、この種の分野の技術としては、例
えば図4、図5及び図6に示すようなものがあった。
【0003】図4は、従来の樹脂封止型半導体装置の一
例を示すTSOP(Thin Small Outli
ne Package)型半導体装置の断面図である。
【0004】このTSOP型半導体装置は、ベッド10
1の上面に接着剤によって固着された半導体チップ10
2を有し、この半導体チップ102の電極とリード10
3とがボンディングワイヤ104を介して接合され、前
記リード103の一部を外部に引き出す形で前記半導体
チップ102、前記リード103及び前記ボンディング
ワイヤ104を含む全体が樹脂105でモールドされて
いる。
【0005】この種のTSOP型半導体装置は、高密度
に実装できる半導体装置として幅広く使用されている
が、最近はさらに一層の高密度化、高集積化と共に、小
型化が求められている。しかし、リードが外力を受けた
時に抜けないようにする等の制約があるため、リードを
樹脂の中にある程度挿入した構造を有する必要があり、
これが一層の高密度化、高集積化、及び小型化の妨げと
なっている。
【0006】そこで、考案されたのが図5に示すTSO
P型LOC(Lead On Chip)タイプの半導
体装置である。
【0007】このLOCタイプの半導体装置は、半導体
チップ111がテープ等の接着剤112により電極を兼
ねたリード113の下面に固定され、そしてそのリード
113の上面と半導体チップ111の電極とがボンディ
ングワイヤ114を介して接合され、前記リード113
を外部に引き出す形で前記半導体チップ111、前記リ
ード113及び前記ボンディングワイヤ114を含む全
体が樹脂115によってモールドされている。
【0008】このようにTSOP型LOCタイプの半導
体装置では、電極を兼ねたリードの下面にテープ等で半
導体素子を固定し封止することにより、さらに樹脂封止
型半導体装置の小型化を図っている。
【0009】また、樹脂封止型半導体装置の高密度化、
高集積化を実現するものとして、図6に示すような1つ
のパーケージの中に2枚分の半導体素子を組み込むタイ
プの樹脂封止型半導体装置が提案されている。
【0010】このタイプの半導体装置は、ベッド121
の表裏両面に各々半導体素子122,123が固定さ
れ、その内の半導体素子122の電極とリード124と
がボンディングワイヤ125を介して接続され、半導体
素子123の電極とリード124の裏面とがボンディン
グワイヤ126を介して接続されている。
【0011】
【発明が解決しようとする課題】しかしながら、上記従
来の樹脂封止型半導体装置では次のような問題点があっ
た。
【0012】樹脂封止型半導体装置の小型化は、前述し
たTSOP型LOCタイプ半導体装置で既に限界に達し
ている。そこで、例えば樹脂封止型半導体装置としてメ
モリを構成する場合に、更に飛躍的に単位面積当たりの
メモリ容量を増大させるためには、半導体装置の小型化
だけではなく、一層の高密度化、高集積化を図る必要が
ある。
【0013】上述の図6に示すタイプの樹脂封止型半導
体装置は、この高密度化、高集積化を実現するものであ
るが、製造しずらいという問題があった。
【0014】すなわち、ベッド121の片面に半導体チ
ップをマウントするのは、比較的簡単に行うことができ
るが、そのもう一方側の面にチップをマウントするのは
困難である。さらに、ボンディングワイヤ125,12
6によるボンディング作業も、一方側のボンディングは
容易であるものの、他方側においてはベッド121に固
定された半導体チップ122,123を中空に浮かせた
状態で行う必要があるため、容易に行うことができな
い。
【0015】さらに、図6に示すタイプの半導体装置で
は、ワイヤ125,126が上下両側にあるので上下両
側のモールディングを厚くする必要があり、この点が薄
型化を妨げる原因になっていた。
【0016】本発明は、上述の如き従来の問題点を解決
するためになされたもので、その目的は、一層の高密度
化、高集積化、小型化及び薄型化を図ることが可能な樹
脂封止型半導体装置を提供することである。またその他
の目的は、一層の高密度化、高集積化、小型化及び薄型
化を実現する樹脂封止型半導体装置を簡単に製造するこ
とができる樹脂封止型半導体装置の製造方法を提供する
ことである。
【0017】
【課題を解決するための手段】上記目的を達成するため
に、第1の発明である樹脂封止型半導体装置の特徴は、
半導体素子と、電極を兼ね前記半導体素子を接着部材で
下面に固定するリードと、該リードと前記半導体素子上
の電極とを接合するワイヤとを備え、前記リードの一部
を外部に引き出す形で前記半導体素子を含む全体を樹脂
封止した樹脂封止型半導体装置において、前記半導体素
子とは別の半導体素子を前記リードの上面に接着部材で
固定し、この半導体素子の電極と前記リードをワイヤで
接合したことにある。
【0018】第2の発明である樹脂封止型半導体装置の
製造方法の特徴は、下面に第1の接着部材が、上面に第
2の接着部材がそれぞれ設けられたリードを用い、前記
第1の接着部材によって前記リードの下面に第1の半導
体素子を固定する第1の工程と、前記第2の接着部材の
高さより低い位置で前記リードと前記半導体素子上の電
極とをワイヤを介して接合する第2の工程と、前記第1
の半導体素子とは別の第2の半導体素子を前記リードの
上面に前記第2の接着部材で固定する第3の工程と、前
記第2の半導体素子上の電極と前記リードとをワイヤを
介して接合する第4の工程とを有することにある。
【0019】第3の発明である樹脂封止型半導体装置の
製造方法の特徴は、下面に第1の接着部材が設けられた
リードを用い、前記第1の接着部材によって前記リード
の下面に第1の半導体素子を固定する第1の工程と、前
記リードと前記半導体素子上の電極とをワイヤを介して
接合する第2の工程と、前記ワイヤのトップ位置よりも
高くなるように前記リードの上面に所定の厚さの第2の
接着部材を設ける第3の工程と、前記第1の半導体素子
とは別の第2の半導体素子を前記リードの上面に前記第
2の接着部材で固定する第4の工程と、前記リードと前
記第2の半導体素子上の電極とをワイヤを介して接合す
る第4の工程とを有することにある。
【0020】
【作用】上述の如き構成の第1の発明によれば、1つの
パッケージの中に2枚の半導体素子が組み込まれるの
で、実装密度が倍加され、また、ワイヤの接合方向が上
下面の片側のみであるため、構造的に薄型に形成され
る。
【0021】第2及び第3の発明によれば、1つのパッ
ケージの中に2枚の半導体素子を組み込むタイプの半導
体装置を簡単に製造することができる。
【0022】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図1は、本発明を実施した樹脂封止型半導体装
置の断面図である。
【0023】この樹脂封止型半導体装置は、電極を兼ね
たリード1の上下両面に接着部材であるポリイミドテー
プ2,3がそれぞれ設けられ、そのリード1の下面側の
ポリイミドテープ3によって半導体チップ4が固定され
ている。この半導体チップ4の上面にはポリイミドテー
プ5が設けられ、さらに半導体チップ4上の電極とリー
ド1の上面とがボンディングワイヤ6を介して接合され
ている。
【0024】さらに、リード1の上面側のポリイミドテ
ープ2と、前記半導体チップ4の上面に設けられたポリ
イミドテープ5とにより、リード1の上面側に半導体チ
ップ7が固定され、該半導体チップ7上の電極とリード
1の上面側とがボンディングワイヤ8を介して接合され
ている。
【0025】そして、前記リード1の一部を外部に引き
出す形で、半導体チップ4,7を含む全体が樹脂9によ
ってモールドされている。
【0026】次に、以上のように構成される樹脂封止型
半導体装置の製造方法を図2(a),(b),(c)及
び図3(d),(e)を用いて説明する。
【0027】まず、図2(a)に示すように、リード1
の内側先端部の上下面の各々に予めポリイミドテープ
2,3を張り付けておき(テープ2はテープ3よりもリ
ード1の先端部より外側にずれた位置にある)、リード
1の下面側のポリイミドテープ3(第1の接着部材)に
よって1枚目の半導体チップ4を固定し、さらにポリイ
ミドテープ5を半導体チップ4の上面側に張り付ける。
この時、ポリイミドテープ2,5の上面が、後に設ける
ボンディングワイヤ6の立上がり部のトップ位置よりも
高くなるように、ポリイミドテープ2及び5の厚みを設
定する。
【0028】続いて、図2(b)に示すように、前記リ
ード1の上面先端部と半導体チップ4上の電極とをボン
ディングワイヤ6を介して接合し、さらに図2(c)に
示すように、ポリイミドテープ2,5によってリード1
の上面側に2枚目の半導体素子7を固定する。ここで、
ポリイミドテープ2,5は、半導体素子7をリード1に
固定する役割を果たすと同時に、半導体チップ4とリー
ド1とを電気的に接合するワイヤ6が半導体チップ7と
接触しないようにする役割も果たしている。
【0029】その後、図3(d)に示すように、半導体
素子7上の電極とリード1の上面側とをボンディングワ
イヤ8(第2の接着部材)を介して接合し、さらに、こ
の状態で図3(e)に示すように、例えばトランスファ
ーモールド法により樹脂封止を行う。すなわち、リード
1にワイヤボンディングされた半導体チップ4,7を専
用成形機に取り付けられた金型に装填して型締めを行っ
た後、既に成形温度(例えば170℃)に加熱されてい
る前記金型に樹脂材料を装入してモールド樹脂9として
硬化させる。そして、リード1を図3(e)に示すよう
な形状に折曲げ加工することにより、図1に示す半導体
装置を得ることができる。
【0030】本実施例では、1つのパッケージの中に2
枚の半導体素子を組み込むタイプの半導体装置(図6参
照)を、従来より簡単に製造することができる。しか
も、従来のLOCタイプに類似した構造を有するので、
従来装置よりも一層の高集積化と共に小型化を実現する
ことができる。さらに、図6に示す従来の半導体装置で
は、ワイヤ125,126が上下両側にあるため上下両
側のモールディングが厚くなっていたが、本実施例で
は、ワイヤの接合方向の片側のみであるため、構造的に
薄型に形成することができる。
【0031】なお、上記図1に示す樹脂封止型半導体装
置の製造方法としては、上記図2及び図3に示したもの
に限定されず、例えば次のようなものがある。
【0032】すなわち、まず、通常のLOC構造で、下
面にポリイミドテープ3が設けられたリード1を用い、
前記ポリイミドテープ3によって前記リード1の下面に
半導体素子4を固定した後、前記リード1と前記半導体
素子4上の電極とをワイヤ6を介して接合する。そし
て、前記ワイヤ6のトップ位置よりも高くなるように、
前記リード1の上面にポリイミドテープ2を、半導体チ
ップ4上面にポリイミドテープ5をそれぞれ設ける。そ
の後は、上述した図2(c)及び図3(d),(e)に
示す工程と同一の工程を行う。
【0033】また、例えば半導体チップ4はマイコンチ
ップ、半導体チップ7はメモリ素子というように、半導
体チップ4と7を異なる半導体素子とすることも可能で
ある。
【0034】
【発明の効果】以上詳細に説明したように、第1の発明
の樹脂封止型半導体装置によれば、次のような効果があ
る。
【0035】(1)1つのパッケージの中に2枚分の半
導体素子を組み込むことができる。これにより、実装密
度を倍加することが可能になり、装置の小型化、高集積
化に絶大なる効果を発揮する。
【0036】(2)ワイヤの接合方向が片側のみである
ため構造的に薄型に形成することが可能である。
【0037】(3)2種類の異なる半導体素子を1つの
パーケージに封止することができるため、多種多様な用
途に対応することができる。
【0038】第2及び第3の樹脂封止型半導体装置の製
造方法によれば、1つのパッケージの中に2枚分の半導
体素子を組み込む構造の樹脂封止型半導体装置を、従来
より簡単に製造することが可能となる。
【図面の簡単な説明】
【図1】本発明を実施した樹脂封止型半導体装置の断面
図である。
【図2】図1に示した樹脂封止型半導体装置の製造工程
を示す図である(その1)。
【図3】図1に示した樹脂封止型半導体装置の製造工程
を示す図である(その2)。
【図4】従来のTSOP型半導体装置の断面図である。
【図5】従来のTSOP型LOCタイプの半導体装置の
断面図である。
【図6】2枚分の半導体素子を組み込むタイプの従来の
樹脂封止型半導体装置の断面図である。
【符号の説明】
1 リード 2,3,5 ポリイミドテープ 4,7 半導体チップ 6,8 ボンディングワイヤ
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/28 Z 6921−4E

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子と、電極を兼ね前記半導体素
    子を接着部材で下面に固定するリードと、該リードと前
    記半導体素子上の電極とを接合するワイヤとを備え、前
    記リードの一部を外部に引き出す形で前記半導体素子を
    含む全体を樹脂封止した樹脂封止型半導体装置におい
    て、 前記半導体素子とは別の半導体素子を前記リードの上面
    に接着部材で固定し、この半導体素子の電極と前記リー
    ドをワイヤで接合したことを特徴とする樹脂封止型半導
    体装置。
  2. 【請求項2】 下面に第1の接着部材が、上面に第2の
    接着部材がそれぞれ設けられたリードを用い、前記第1
    の接着部材によって前記リードの下面に第1の半導体素
    子を固定する第1の工程と、 前記第2の接着部材の高さより低い位置で前記リードと
    前記半導体素子上の電極とをワイヤを介して接合する第
    2の工程と、 前記第1の半導体素子とは別の第2の半導体素子を前記
    リードの上面に前記第2の接着部材で固定する第3の工
    程と、 前記第2の半導体素子上の電極と前記リードとをワイヤ
    を介して接合する第4の工程とを有することを特徴とす
    る樹脂封止型半導体装置の製造方法。
  3. 【請求項3】 下面に第1の接着部材が設けられたリー
    ドを用い、前記第1の接着部材によって前記リードの下
    面に第1の半導体素子を固定する第1の工程と、 前記リードと前記半導体素子上の電極とをワイヤを介し
    て接合する第2の工程と、 前記ワイヤのトップ位置よりも高くなるように前記リー
    ドの上面に所定の厚さの第2の接着部材を設ける第3の
    工程と、 前記第1の半導体素子とは別の第2の半導体素子を前記
    リードの上面に前記第2の接着部材で固定する第4の工
    程と、 前記リードと前記第2の半導体素子上の電極とをワイヤ
    を介して接合する第4の工程とを有することを特徴とす
    る樹脂封止型半導体装置の製造方法。
JP6241441A 1994-10-05 1994-10-05 樹脂封止型半導体装置及びその製造方法 Withdrawn JPH08107178A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6241441A JPH08107178A (ja) 1994-10-05 1994-10-05 樹脂封止型半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6241441A JPH08107178A (ja) 1994-10-05 1994-10-05 樹脂封止型半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH08107178A true JPH08107178A (ja) 1996-04-23

Family

ID=17074362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6241441A Withdrawn JPH08107178A (ja) 1994-10-05 1994-10-05 樹脂封止型半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH08107178A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020056283A (ko) * 2000-12-29 2002-07-10 박종섭 적층형 멀티칩 반도체 패키지의 구조 및 그 제조 방법
US6545365B2 (en) 2000-04-26 2003-04-08 Mitsubishi Denki Kabushiki Kaisha Resin-sealed chip stack type semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6545365B2 (en) 2000-04-26 2003-04-08 Mitsubishi Denki Kabushiki Kaisha Resin-sealed chip stack type semiconductor device
KR20020056283A (ko) * 2000-12-29 2002-07-10 박종섭 적층형 멀티칩 반도체 패키지의 구조 및 그 제조 방법

Similar Documents

Publication Publication Date Title
US6958261B2 (en) Optical sensor package
US5331235A (en) Multi-chip semiconductor package
JP2972096B2 (ja) 樹脂封止型半導体装置
US6750080B2 (en) Semiconductor device and process for manufacturing the same
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
US6483181B2 (en) Multi-chip package
JP3494901B2 (ja) 半導体集積回路装置
JP3670853B2 (ja) 半導体装置
JPH08264569A (ja) 樹脂封止型半導体装置の製造方法
JP2000156464A (ja) 半導体装置の製造方法
JPH08107178A (ja) 樹脂封止型半導体装置及びその製造方法
KR20010008926A (ko) 다층 반도체 칩 패키지 제작 방법
JP3468206B2 (ja) 半導体装置
JP2824175B2 (ja) 半導体装置及びその製造方法
JP3954585B2 (ja) 半導体装置
JPH05109976A (ja) 半導体装置
JPH0936300A (ja) 半導体装置およびその製造方法
US20080038872A1 (en) Method of manufacturing semiconductor device
JP3954586B2 (ja) 半導体装置
JP3036339B2 (ja) 半導体装置
JPH05121462A (ja) 半導体装置の製造方法
KR950014116B1 (ko) 반도체 장치 및 그 제조방법
JP2000091490A (ja) 半導体装置
JPH08162596A (ja) リードフレーム及び半導体装置
JP2944590B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020115