JPH08107251A - 反射ディジタル同調レーザの作製方法 - Google Patents

反射ディジタル同調レーザの作製方法

Info

Publication number
JPH08107251A
JPH08107251A JP7239344A JP23934495A JPH08107251A JP H08107251 A JPH08107251 A JP H08107251A JP 7239344 A JP7239344 A JP 7239344A JP 23934495 A JP23934495 A JP 23934495A JP H08107251 A JPH08107251 A JP H08107251A
Authority
JP
Japan
Prior art keywords
quantum well
layer
well material
deposited
waveguides
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7239344A
Other languages
English (en)
Inventor
Charles H Joyner
エッチ．ジョイナー チャールズ
Judith P Meester
ピー．ミースター ジュディス
Martin Zirngibl
ザーンジブル マーチン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of JPH08107251A publication Critical patent/JPH08107251A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2907—Materials being Group IIIA-VA materials
    • H10P14/2909—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4031—Edge-emitting structures
    • H01S5/4062—Edge-emitting structures with an external cavity or using internal filters, e.g. Talbot filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2907—Materials being Group IIIA-VA materials
    • H10P14/2911—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3218—Phosphides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3221—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3418—Phosphides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3421—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0268—Integrated waveguide grating router, e.g. emission of a multi-wavelength laser array is combined by a "dragon router"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/14—External cavity lasers
    • H01S5/141—External cavity lasers using a wavelength selective device, e.g. a grating or etalon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2077—Methods of obtaining the confinement using lateral bandgap control during growth, e.g. selective growth, mask induced
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4031—Edge-emitting structures
    • H01S5/4068—Edge-emitting structures with lateral coupling by axially offset or by merging waveguides, e.g. Y-couplers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/095—Laser devices

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【目的】 本発明は反射ディジタル同調レーザの作製方
法を提供する。 【構成】 領域選択エピタクシーを用いた反射ディジタ
ル同調レーザの形成方法が、明らかにされている。レー
ザは受動導波路及び複数の光増幅器を含む。導波路及び
光増幅器は、適切な禁制帯を有する多量子井戸材料を、
堆積させることにより、形成される。本方法に従うと、
受動導波路及び光増幅器の両方を形成するための多量子
井戸は、誘電体マスクを用いて、同時に堆積させる。マ
スクは間隙を形成するよう間隔をあけた誘電体材料の二
重の長方形ストライプから成る。間隙中に成長させた多
量子井戸は、光増幅器として用いるのに適し、間隙の外
側に成長させたそれらは、受動導波路として用いるのに
適する。

Description

【発明の詳細な説明】
【０００１】関連した出願の相互参照 本発明は“反射ディジタル同調レーザ”と題するイワン
・カミノウ（ＩｖａｎＫａｍｉｎｏｗ）及びマーチン・
ジルンジブル（Ｍａｒｔｉｎ Ｚｉｒｎｇｉｂｌ）の特
許出願第０８／１５２，６０３に関連する。
【０００２】本発明の分野 本発明はレーザ形成のためのエピタキシャル成長法、よ
り具体的には反射ディジタル同調レーザを形成するため
の領域選択エピタキシーの使用に係る。
【０００３】本発明の背景 光集積回路は典型的な場合、半導体基板上に配置された
複数の光デバイスから成り、それらは相互に光学的に連
結されている。光集積回路のほとんどの作製方法は、一
時に１つの光デバイスを形成することを含む。これは与
えられたエピタキシャル成長において堆積させる量子井
戸（ＱＷ）材料の禁制帯を、領域毎に変えることが、不
可能なことによる。
【０００４】上で述べた方法において、レーザのような
第１の型の光デバイスを形成するために必要なエピタキ
シャル層は、基板全体上に成長させる。成長に用いられ
る温度、圧力及び原料は、堆積させる量子井戸（ＱＷ）
材料が、所望のデバイスの機能を果たすように、必要な
特性、すなわち禁制帯幅をもつように、選択される。次
に層は、第１の光デバイスに必要な領域が、マスクされ
る。その後、保護されていない領域中の層は、変調器や
導波路といった他のデバイスに必要な部分が、エッチン
グ除去される。エッチング後、第２の型の光デバイスに
対応する層を、エッチされた領域の基板上に、成長させ
る。成長条件はＱＷ材料が適切な禁制帯を示すように、
調整される。もし第３の型の光デバイスが必要なら、層
は再びマスクし、エッチングし、条件を調整して、エッ
チされた領域中に３回目のエピタキシャル層を、成長さ
せる。
【０００５】上述のように、順次成長を行う方法は、
“エッチ及び再成長”と総称してもよい。エッチ及び再
成長法で成長させたデバイスは、しばしば質の劣る光学
界面特性を示し、それによって内部反射及び結合損が、
生じうる。
【０００６】選択領域エピタキシー（ＳＡＥ）は、エッ
チ及び再成長法に伴う低品質の光学界面の問題を、最小
にする。ＳＡＥを用いると、ＱＷ材料の禁制帯は単一の
成長で、同一面内で変えられる。従って、各種光デバイ
スを規定する層は、同時に成長できる。ジョイナ（Ｊｏ
ｙｎｅｒ）ら、“ＳｉＯ2 マスク基板上の選択エピタキ
シーによるＭＱＷ構造のきわめて大きな禁制帯シフ
ト”、アイ・イー・イー・イー・フォト・テクニカル・
レターズ（ＩＥＥＥ Ｐｈｏｔ．Ｔｅｃｈ．Ｌｅｔ
ｔ．）第４巻、第９号（１９９２年９月）、１００６−
０９頁及びカノー（Ｃａｎｅａｕ）ら、“Ｇａ及びＩｎ
の選択有機金属気相エピタキシー：ＴＭＩｎ及びＴＭＧ
ａとＴＭＩｎ及びＴＥＧａの比較”ジャーナル・クリス
タル・グロウス（Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ、
第１３２巻（１９９３年）、３６４−７０頁を参照のこ
と。
【０００７】ＳＡＥ法において、ＳｉＯｘ又はＳｉＮｘ
といった誘電体マスクは、基板上に堆積させる。そのよ
うなマスクは典型的な場合、間隙を形成するよう間隔を
おいた誘電体材料の２つの帯を含む。インジウム（Ｉ
ｎ）、ガリウム（Ｇａ）、ヒ素（Ａｓ）及びリン（Ｐ）
といったエピタキシャル層を形成するための原料は、典
型的な場合、有機金属気相エピタキシャル（ＭＯＶＰ
Ｅ）法を通して供給される。
【０００８】気相から到達した原料は、マスクが開いて
いる領域、すなわち基板が被覆されていない領域中に、
エピタキシャル成長する。マスク上に着陸した原料は、
それ自身では容易に核生成しない。適切な温度とマスク
幅が与えられれば、マスク上に着陸した原料のほとんど
は、再び気相に入り、局所的な濃度勾配により、拡散
し、マスクされていない領域を見つける。
【０００９】完全にマスクされていない基板に比べ、Ｉ
ｎＧａＡｓ及びＩｎＧａＡｓＰの両方のエピタキシャル
層に対し、間隙中で起こるＱＷ成長は、より厚く、イン
ジウムがより多くなる傾向がある。この効果は、典型的
なＭＯＶＰＥ成長条件下におけるＩｎ及びＧａの相対的
な拡散係数差による。ＱＷ層が厚くなるにつれ、量子閉
じ込めシュタルク効果に変化が起こり、より長波長の
（より低いエネルギー禁制帯の）ＱＷ材料が生じる。イ
ンジウム含有量が増しても、より長成長のＱＷ材料が生
じる。従って、量子サイズ効果及び合金組成の変化の両
方から、間隙中のＱＷはマスクより遠い領域より、低エ
ネルギー禁制帯へシフトする。間隙に対して、マスク幅
の比を変えることにより、ＱＷ材料の組成、従って禁制
帯が変えられる。
【００１０】本発明の要約 反射ディジタル同調レーザの形成方法が、明らかにされ
ており、その場合、光学的活性領域とともに、受動導波
路を形成するＱＷ材料は、ＳＡＥを用いた単一のＱＷ成
長工程で、堆積させる。この方法は、間隙を形成するよ
う間隔をあけた誘電体材料の、二重の長方形ストライプ
を含むマスクを用いる。マスク及び間隙寸法は、間隙中
に堆積させるＱＷ材料が、光増幅器として用いるのに適
した禁制帯を有し、一方他の領域に堆積させるＱＷ材料
は、導波路材料として用いるのに適した禁制帯をもつよ
うに、変化させる。
【００１１】詳細な記述 反射ディジタル同調レーザ１が、概略的に図１に示され
ている。反射ディジタル同調レーザ１については、Ｓ．
Ｎ．０８／１５２，６０３に述べられており、その明細
書は全体が、ここに参照文献として、ここに含まれてい
る。レーザ１は光増幅のためのやはり光増幅器とよぶべ
き複数の光活性領域３1-N 、複数の導波路５1-N 及び波
長選択を行うための波長選択デバイスを含む。波長選択
デバイス７は導波路５1-N の１つから、光信号を拡大す
るための自由空間領域９及び複数の導波路又は回折格子
アーム１２1-M から成る導波路回折格子１１を含む。各
回折格子アームは他のすべての回折格子アームとは異な
る長さをもつ。レーザ１は更に、２つのへき開ファセッ
ト又は表面１３及び１５を含み、それはレーザ動作が維
持される空胴を規定する高反射ミラーの働きをする。
【００１２】光増幅器３1-N は導波路５1-N の一端を、
第１のへき開面１３に接続する。導波路５1-N の数と、
光増幅器３1-N の数が、１対１に対応することが、望ま
しい。導波路５1-N はその他端が、自由空間領域９に接
続される。自由空間領域９は回折格子１１を形成する回
折格子アーム１２1-M に接続される。上述のように、回
折格子１１及び自由空間領域１１は、波長選択デバイス
７を含む。回折格子１１は第２のへき開面１５で終端す
る。光増幅器３1-N の１つに選択的に電気エネルギーを
供給することにより、ミラー１３、１５間のレーザ動作
のために、特定の透明ルートが生じる。ルートは特定の
波長の光が伝搬するのを、支持する。レーザの動作につ
いては、０８／１５２，６０３により詳細に述べられて
いる。
【００１３】図１に示されたレーザは、１２の光学的活
性部分３1-N 、１２の導波路５1-Nおよび３６の回折格
子アーム１２1-M をもつが、反射ディジタル同調レーザ
１はこの特定の構成に、限定されない。異なる数の光学
活性部分３1-N 、導波路５1- N 及び回折格子アーム１２
1-M をもつ他の構成も、許容される。しかし、典型的な
場合、回折格子１１中には、導波路５1-N より多くの回
折格子アーム１２1-Mがある。Ｎに対するＭの比は、通
常約３である。ここで用いるように、受動導波路、受動
導波路領域という用語は、導波路５1-N 及び波長選択デ
バイス７をさす。
【００１４】図２には、レーザ１の断面が示されてい
る。図２の左の部分は、光増幅器３1- N の実施例の断面
を示す。右側の部分は、受動導波路領域の実施例の断面
図である。レーザ１はＳＡＥを用いて成長してもよい。
【００１５】本発明の第１の実施例において、レーザ１
は以下に述べるように、６つの基本的な工程で、形成さ
れる。図３ａに示されるように、第１の工程では、イン
ジウム−ガリウム−ヒ素−リン（ＩｎＧａＡｓＰ）の導
波路層２２を、ＭＯＶＰＥを用いて、基板２０上に堆積
させる。導波路層２２は垂直方向の導波路となる。導波
路２２は１．０ないし１．４μｍの禁制帯、好ましくは
１．１ないし１．３５μｍの禁制帯の範囲となるよう、
連続的に傾斜した領域を、形成する。
【００１６】適切な厚さ及び屈折率を有するバルク均一
層も、導波路層２２に適している。基板２０はレーザの
成長に適した任意の材料又は化合物でよく、インジウム
リン（ＩｎＰ）又はガリウムヒ素（ＧａＡｓ）が含まれ
るが、それらに限定されない。当業者には認識されるで
あろうが、分子線エピタキシー（ＭＢＥ）又は有機金属
分子線エピタキシー（ＭＯＭＢＥ）を含む他の適当な堆
積技術を、本発明に従う各種成長工程に用いてよいが、
それらに限定されない。
【００１７】リブスペーサとして機能する層２４は、導
波路層２２の最上部上に、堆積させる。層２４は導波路
のモード閉じ込め因子を、予測する。層２４は約７５な
いし２２５オングストロームの厚さが好ましく、以下で
述べるように、導波路層２２及びリブ４６より、低い屈
折率を有する合金組成でよい。層２４はアンドープＩｎ
Ｐで形成されるのが、好ましい。
【００１８】図３ｂ及び図３ｃは、レーザ１形成の第２
の工程を、示す。図３ｂは上面図、図３ｃは図３ｂ中の
線ａａでとった断面図である。図３ｃ−図３ｈに示され
た断面から、（それらの図の右側に示されている）受動
導波路領域は、実際には光増幅器３1-N の前に配置さ
れ、図３ｂで４２と印された領域を占めることが、認識
されるはずである。領域４２に堆積させた多量子井戸
（ＭＱＷ）のみが、以下で述べるように、受動導波路に
パターン形成される。
【００１９】第２の工程において、マスク４０は光増幅
器３が形成される層２４上に、堆積させる。マスクは誘
電体材料で形成するのが好ましく、ＳｉＯｘ及びＳｉＮ
ｘが含まれるが、それらに限定されない。マスクはＳｉ
Ｏ2 で形成するのが好ましい。マスク４０はプラズマ補
助化学気相堆積、電子ビーム蒸着又はスパッタリングと
いった任意の適当な方法で作成できるが、それらに限定
されない。
【００２０】マスク４０にパターン形成される材料は、
約３０００オングストロームの厚さに堆積し、次にエッ
チングし、所望のマスク形態を生成する。マスク４０の
厚さは、フォトリソグラフィ・パターン形成中、フォト
レジストを露出するのに用いる光の波長に、ほぼ等しく
すべきである。これにより、他の厚さに比べ、マスク形
状すなわち端部の鋭さが、改善される。
【００２１】図３ｂ−図３ｄに示された実施例におい
て、マスク４０は、間隙４１を形成するよう間隔をもた
せた一対の誘電体長方形を含む。マクス４０を形成する
２つのストライプの幅及び間隙４１は、間隙中に成長さ
せるＭＱＷ材料が、光学的に活性な領域３1-N を形成す
るのに適するように、すなわち約１．４−１．６μｍ、
好ましくは１．５５μｍの禁制帯波長を有するように、
寸法を決めなければならない。マスク４０を形成するス
トライプの場合、４０μｍの幅及びストライプ間の１５
μｍミクロンの間隙４１が、そのような禁制帯をもつＭ
ＱＷを成長させるのに、適していることが、わかってい
る。他のマスク形状及び間隙も、光増幅器を形成するの
に適した禁制帯を有するＱＷ材料を、堆積させるのに適
したマスク４０の形成に、使用してもよい。ジョイナ
（Ｊｏｙｎｅｒ）ら、“ＳｉＯ2 マスク構造上の選択エ
ピタキシーによるＭＱＷ構造におけるきわめて大きな禁
制帯シフト”アイ・イー・イー・イー・フォト・テクノ
ロジー・レターズ（ＩＥＥＥＰｈｏｔｏ．ＴｅｃＨ．Ｌ
ｅｔｔ．）４（９）（１９９２年９月）１００６−０９
頁を参照のこと。この明細書に述べられたこの文献及び
すべての他の文献は、参照文献として、ここに含まれて
いる。
【００２２】マスク４０の外側、すなわち間隙４１の外
側の領域において、ＭＱＷ材料は約１．０−１．４μ
ｍ、好ましくは１．３５μｍの禁制帯をもつ。それはレ
ーザの受動導波路を形成するのに、適している。
【００２３】名目上１．５５の禁制帯ＱＷ材料と、１．
３５の禁制帯ＱＷ材料の間には、遷移領域がある。この
遷移領域は、間隙４１に平行に、マスク４０から、間隙
幅の約１．５倍の距離、離れて延びる。この領域は、透
明にポンピングする必要性が生じることがある。後方反
射が問題の場合、遷移領域はもしパワーが許すなら、吸
収緩衝体として、働かせてもよい。
【００２４】マスクを堆積させた後、ＭＱＷ堆積層を、
ＳＡＥを用いて成長させる。ＭＱＷ堆積層２６ａ及び２
６ｂは、複数のＱＷ層を含む。堆積層の各ＱＷ層は、障
壁層により、分離されている。図３ｄに示された実施例
において、ＭＱＷ堆積層２６ａは、障壁層６３、ＱＷ層
６２及び障壁層６１を含む。当業者には認識されるであ
ろうが、多くのパラメータが、ＱＷ材料の特性に影響を
及ぼす。当業者には、具体的な用途に適したＱＷ材料を
成長させるために、そのようなパラメータをいかに変え
るか、よく知られている。通信用に適したレーザ１の場
合、ＱＷは出力パワー、量子効率及び帯域特性が適切に
満たされるように、調整する必要がある。典型的な場
合、３ないし１０のＱＷ層と、対応する障壁層が、光増
幅幅に適したＭＱＷ堆積層中に、存在する。好ましい実
施例において、ＭＱＷ堆積層２６ａは５つのＱＷ層を含
む。
【００２５】ＭＱＷ堆積層２６ｂは障壁層６７、ＱＷ層
６６及び障壁層６５を含む。ＭＱＷ堆積層２６ｂの各Ｑ
Ｗ層は、光閉じ込めを最大にし、損失を少くするよう、
調整すべきである。低損失に関しては、自由キャリヤ吸
収特性、散乱及び他の損失機構を、考えるべきである。
【００２６】図３ｄに示されるように、間隙４１中に成
長させるＱＷは、その外側に成長させるものより厚い。
加えて、間隙４１中に成長させるＱＷは、より高いイン
ジウム含有量を有する。厚さ及びインジウム含有量のこ
の差により、禁制帯エネルギー、従って機能の差が生じ
る。
【００２７】図面に示されていない２つのヘテロ構造閉
じ込め層を、光増幅器３1-N のモード閉じ込めを改善す
るために、堆積させてもよい。この目的のために、１つ
のヘテロ構造閉じ込め層は、ＭＱＷ堆積層２６ａのすぐ
下及びすぐ上に、堆積させる必要がある。
【００２８】図３ｅに描かれた第３の成長の前に、マス
ク４０は、ＨＦ又は気相化学エッチングといった適当な
エッチャントを用いて、除去する。
【００２９】第３の工程において、エッチ停止層２８
を、ＭＱＷ堆積層２６ａ及び２６ｂ上に、堆積させる。
この層は約７５ないし２２５オングストロームの厚さに
すべきで、低濃度Ｐ−ドープ（約５×１０15／ｃｍ3 ）
のＩｎＰである。次に、層３０を層２８上に堆積させ
る。層３０はエッチ工程に続き、レーザ１の受動導波路
を鋭く規定するのを助けるエッチマスクとして、働く。
層３０は約１５０ないし４５０オングストロームの厚さ
にすべきで、約１．３５μｍの禁制帯波長を有するＩｎ
ＧａＡｓＰで形成される。
【００３０】次に、ＭＱＷ堆積層２６ａが以下で述べる
ように、半絶縁層５２中に十分埋められるように、層３
０上に層３２を堆積させる。層３２はまた、光増幅器３
の幅を規定するフォトリソグラフィの精密さを与える。
層３２は約３００ないし９００オングストロームの厚さ
で、低濃度Ｐ−ドープＩｎＰで形成される。層３２に続
いて、その後のエッチ工程でのアンダーカットを防止す
るため、キャップ層３４を形成する。キャップ層３４は
約１５０ないし４５０オングストロームの厚さを有し、
ＩｎＧａＡｓＰで形成される。
【００３１】次に、ＭＱＷ堆積層２６ｂを被覆する各種
層２８、３０、３２及び３４が除去され、導波路領域中
のＭＱＷ堆積層２６ｂを、図３ｆの右側に示されるよう
に、リブ４６にパターン形成するため、一連のマスク及
びエッチ工程で、ウエハを処理はする。幅を約２ないし
４μｍにすべきこれらのリブは、下のスラブ導波路２２
を保持するための屈折率を生じる。リブはレーザ１の光
学的に好ましい光路を規定する受動導波路を形成するた
め、図１に示されるように、パターン形成される。リブ
４６がパターン形成された後、光増幅器部分２は、Ｓｉ
Ｏ2 のような適当な材料のストライプ５０で、保護され
る。
【００３２】第４の工程において、図３ｆに示されたア
ンドープＩｎＰの層５１を、堆積させる。層５１は次に
堆積させる電流阻止層５２に付随した信号損失を減す。
次に、受動導波路領域４１は光増幅器３1-N を規定する
ために形成された層５１上に堆積させたＳｉＯ2 及びフ
ォトレジストのような適当な材料で、保護される。
【００３３】図３ｆの左側に、メサにパターン形成され
た光増幅器３を示す。キャップ層３４の最上部上に堆積
させたストライプ５０は、マスクとして働き、一方光増
幅器領域２中の層は、適当なエッチングにより、図３ｆ
に示されたメサ型に、パターン形成される。メサはエッ
チ工程により生じるチャネル４８の底面上、約２ないし
４μｍの高さが好ましい。エッチング後、層５１はウエ
ハが図３ｆに示されるように、ストライプ５０で被覆さ
れたメサ最上部をもつよう第５の成長工程を行うため、
被覆が除かれる。
【００３４】第５の成長工程の終りにおけるウエハが、
図３ｇに示されている。電流阻止層５２を図３ｆに示さ
れるように、露出された表面全体の上に、成長させる。
これにより、光増幅器３のための電流阻止ができ、受動
導波路が埋め込まれる。電流阻止は、逆バイアスされた
Ｐ−Ｎ接合のような埋込み構造により、実現してもよ
い。電流阻止層はＦｅドープＩｎＰ上に形成するのが、
好ましい。次に、Ｎ形ＩｎＰの障壁層５３を、電流阻止
層５２上に、堆積させる。障壁層５３は以下に述べるよ
うに、層５４から層５２への亜鉛（Ｐ−ドパント）の移
動と、層５２から層５４への鉄の移動を、最小にする。
次に、ストライプ５０及び下のキャップ層３４は、最後
の成長工程前に、メサの最上部から除去される。
【００３５】第６の成長工程では、図３ｈに描かれるよ
うに、Ｐ−含有層を完成させ、その後堆積させる金属接
触から、光モードを分離させるため、表面全体上に層５
４を成長させる。層５４に続いて、金又は金合金のよう
な金属が好ましいオーム性接触を堆積させるため、層５
６を堆積させる。層５４は高濃度Ｐ−ドープＩｎＰ（約
２×１０18／ｃｍ3 ）が好ましく、層５６はより高濃度
Ｐ−ドープＩｎＧａＡｓＰ（約５×１０18／ｃｍ3 ）が
好ましい。
【００３６】接触５８を堆積させ、図１に示されたファ
セット１３、１５をへき開する。好ましい実施例におい
て、ファセット１３、１５はファセット１３が本質的に
完全な反射性で、ファセット１５は半透過で、それによ
って光はデバイス１のファセット１５から放出されるよ
う、適切に被覆してよい。最も好ましい実施例におい
て、ファセット１５における任意の波長の光に対し、単
一の出力部１８が、形成される。この場合、ファセット
１３及び１５は回折格子アーム１２の一端に付随した出
力部１８を除いて、著しく反射性である。出力部１８に
おいて、ファセット１５はそれが本質的に透過性である
ように、反射防止材料１９で被覆される。いずれの回折
格子アームが、出力部１８の位置として選択されるか
は、この時点では、差がない。
【００３７】本発明の好ましい実施例において、ＭＱＷ
堆積層２６ａ及び２６ｂは、光モードが最も強い導波路
層２２の中央に、組込まれる。導波路層の所望の厚さの
約半分が堆積した時、マスク４０を形成し、ＭＱＷ材料
を堆積させる。次に、マスクは除去され、導波路層２２
の残りを堆積させる。当業者には認識されるであろう
が、本実施例では、いくつかの層の相対的な厚さを変え
ることが必要で、リブ４６を形成するＭＱＷ堆積層２６
ｂをもとに戻すため、四元層を用いることを更に必要と
する。
【００３８】１つの光増幅３1-N を形成する方法につい
て、上で述べたが、複数のそのような光増幅器３1-N と
付随した導波路５1-N を、本発明に従って形成してよい
ことを、理解する必要がある。そのような場合、複数の
マスク４０を、基板上の複数の位置に、光増幅器３1-N
を形成するため、適切な禁制帯の複数のＭＱＷ堆積層を
成長させる目的で、用いることになるであろう。
【００３９】Ｓ．Ｎ．０８／１５２，６０３に述べられ
ているように、反射ディジタル同調レーザは、ここに半
分が参照文献として含まれているＳ．Ｎ．０８／０１
９，９５２に述べられているように、レーザをへき開す
ることによって、形成してもよい。Ｓ．Ｎ．０８／０１
９，９５２に述べられているレーザで用いられている波
長選択デバイスは、反射デバイスとしての特徴をもつこ
こで述べた波長選択デバイスと異なり、透過デバイスを
特徴としてもよい。
【００４０】透過デバイスは等しくない長さの導波路か
ら成る光回折格子により結合された２つの自由空間領域
を含む。各自由空間領域はまた、本明細書の導波路５
1-N と等価な別の複数の導波路に接続されている。光増
幅器は透過デバイスの各端部に配置されたこれら導波路
を、先に述べた要素が上に形成されるウエハ中に形成さ
れたへき開ファセットに接続する。２つのへき開ファセ
ットは、レーザ動作を維持できる空胴を規定するミラー
を含む。
【００４１】対称線は、透過デバイスの光回折格子を貫
いて、存在する。この線は回折格子を形成する導波路に
垂直である。対称線において透過デバイスをへき開する
ことにより、２つの鏡像反射性デバイスが生じる。本発
明のレーザを形成するために用いられるのと同じ成長工
程を、透過波長選択デバイスに基いたレーザの形成に用
いてもよいことは、認識する必要がある。事実、透過デ
バイスに基いたレーザが一度形成されたら、本発明の２
つの反射ディジタル同調レーザを形成するため、対称線
でへき開してもよい。
【００４２】例 レーザ１の一実施例を、本発明に従って形成した。デバ
イス全体を、上述の６つの基本工程で作製した。ソース
材料を、１００ｔｏｒｒ、６１５℃において、ＭＯＶＰ
Ｅを用いて堆積させた。エチルジメチルインジウム（１
０℃）、トリメチルガリウム（−１１℃）、１００パー
セント・アルシン及び１００パーセント・ホスフィン
を、ソース材料として用いた。基板は２インチ、＜１０
０＞面、約１０18／ｃｍ3 に高濃度Ｓドープしたインジ
ウムリン（ＩｎＰ）であった。
【００４３】第１に、１．１ないし１．３５μｍで変化
する禁制帯波長を有するＩｎＧａＡｓＰの４０００オン
グストローム厚の導波路層を、基板上に堆積させた。次
に、約１５０オングストローム厚のアンドープＩｎＰの
層を、導波路層上に、堆積させた。
【００４４】第２の工程において、光増幅器用に必要な
位置で、アンドープＩｎＰ層上に、１２個のＳｉＯ2 マ
スクを堆積させた。ＳｉＯ2 は約３０００オングストロ
ームの厚さに堆積させ、次に所望のマスク形態を生じる
よう、緩衝ＨＦを用いて、裸のフォトレジストマスクを
通して、ウエットエッチした。各マスクは一対のＳｉＯ
2 長方形から成り、それぞれが４０μｍ幅で、相互に１
５μｍ離れていた。
【００４５】ＳＡＥを用いて、ＭＱＷ堆積層を成長させ
た。光学的に活性な領域におけるＩｎＧａＡｓＰＱＷ層
は、９５オングストロームの厚さであった。ＩｎＧａＡ
ｓＰ障壁層は１７３オングストロームの厚さであった。
受動導波路領域中のＩｎＧａＡｓＰＱＷ層は５０オング
ストロームの厚さで、ＩｎＧａＡｓＰ障壁層は６５オン
グストロームの厚さであった。光学的に活性な領域と受
動導波路領域の両方に、５つのＱＷ層を成長させた。
【００４６】ＭＱＷ堆積層を堆積させた後、マスクはＨ
Ｆを用いてエッチング除去した。
【００４７】第３の工程において、１５０オングストロ
ーム厚の低濃度ドープｎ形（約５×１０15／ｃｍ3 ）Ｉ
ｎＰ層を、ＭＱＷ堆積層上に堆積させた。約１．３５μ
ｍの禁制帯波長を有する３００オングストローム厚のＩ
ｎＧａＡｓＰ層を、次にＩｎＰ層上に堆積させた。約６
０００オングストローム厚の低濃度ＺｎドープＩｎＰ層
を、ＩｎＧａＡｓＰ層上に堆積させた。次に、３００オ
ングストローム厚のＩｎＧａＡｓＰキャップ層を、Ｉｎ
Ｐ層上に堆積させた。
【００４８】次に、受動導波路領域中のＭＱＷ堆積層の
被覆をとり、２ないし４μｍ幅のリブにパターン形成し
た。リブ４６がパターン形成された後、光増幅器領域を
ＳｉＯ2 で保護した。
【００４９】第４の成長において、アンドープＩｎＰの
３０００オングストロームの層を、堆積させた。次に、
受動導波路領域を、ＳｉＯ2 及びフォトレジストで保護
した。次に、光増幅器領域を湿式化学ＨＢｒエッチを用
いて、メサにパターン形成した。次に、導波路の被覆を
とった。
【００５０】第５の工程において、２ミクロン厚のＦｅ
ドープＩｎＰ電流阻止層を、露出させた表面全体に、堆
積させた。次に、低濃度ｎドープＩｎＰの１０００オン
グストロームの層を、堆積させた。最後の成長の準備と
して、ＳｉＯ2 のストライプ及びＩｎＧａＡｓＰのキャ
ップ層を、除去した。
【００５１】第６の最後の成長において、高濃度Ｚｎド
ープＩｎＰ（２×１０18／ｃｍ3 ）の層を、表面全体に
堆積させ、続いてより高濃度ＺｎドープＩｎＧａＡｓＰ
（５×１０18／ｃｍ3 ）の層を、堆積させた。金接触を
各光増幅器上に堆積させ、レーザ空胴を規定するため、
２つの位置で、ウエハをへき開した。
【００５２】ここで述べた実施例は、本発明の原理の例
で、本発明の視野及び精神を離れることなく、当業者に
は各種の修正や改善が考えられることを、認識する必要
がある。たとえば、変調器のような他のデバイス用の量
子井戸層は、光増幅器及び受動導波路を堆積させるのと
同じＱＷ成長工程で、堆積できる。従って、反射ディジ
タル同調レーザを形成するための本発明の方法は、各種
の光集積回路の形成に、使用できる。
【図面の簡単な説明】
【図１】ディジタルレーザの概略構成図である。
【図２】本発明に従い形成されるディジタルレーザの断
面図である。
【図３ａ】本発明に従うディジタルレーザの作製におけ
る段階を示す図である。
【図３ｂ】本発明に従うディジタルレーザの作製におけ
る段階を示す図である。
【図３ｃ】本発明に従うディジタルレーザの作製におけ
る段階を示す図である。
【図３ｄ】本発明に従うディジタルレーザの作製におけ
る段階を示す図である。
【図３ｅ】本発明に従うディジタルレーザの作製におけ
る段階を示す図である。
【図３ｆ】本発明に従うディジタルレーザの作製におけ
る段階を示す図である。
【図３ｇ】本発明に従うディジタルレーザの作製におけ
る段階を示す図である。
【図３ｈ】本発明に従うディジタルレーザの作製におけ
る段階を示す図である。
【符号の説明】
１ レーザ ３1-N 光活性領域、光増幅器、領域 ５1-N 導波路 ７ 波長選択デバイス ９ 自由空間領域 １１ 回折格子 １２1-N 回折格子アーム １３ 表面、ミラー、ファセット １５ 表面、へき開面、ミラー、ファセット １８ 出力部 １９ 反射防止材料 ２０ 基板 ２２ 導波路層 ２４ 層 ２６ａ、２６ｂ ＭＱＷ堆積層 ２８ エッチ停止層 ３０ 層 ３２ 層 ３４ キャップ層 ４０ マスク ４１ 間隙 ４２ 領域 ４６ リブ（図中にはない） ４８ チャネル ５０ ストライプ ５１ 層 ５２ 電流阻止層 ５３ 障壁層 ５４ 層 ５６ 層 ５８ 接触 ６１ 障壁層 ６２ ＱＷ層 ６３ 障壁層 ６５ 障壁層 ６６ ＱＷ層 ６７ 障壁層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジュディス ピー．ミースター アメリカ合衆国 07748 ニュージャーシ ィ，ミドルタウン，メルローズ テラス 29 (72)発明者 マーチン ザーンジブル アメリカ合衆国 07734 ニュージャーシ ィ，ミドルタウン，ハンターズポイント 30

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 （ａ）単一の成長で、受動導波路を形成
    するのに適した第１の形の多量子井戸材料と、光増幅器
    を形成するのに適した第２の形の多量子井戸材料を、堆
    積させる工程； （ｂ）工程（ａ）で堆積させた第１の形の多量子井戸材
    料を、（ｉ）自由空間領域及び複数の導波路を有し、各
    導波路は異なる長さを有し、複数の導波路は自由空間領
    域の一端に接続された光回折格子を、全体で規定する波
    長選択デバイス及び（ｉｉ）自由空間領域に接続する複
    数の入力導波路；にパターン形成し、工程（ａ）で堆積
    させた第２の形の多量子井戸材料を、複数の入力導波路
    の少くなくとも２つの導波路中の、少くとも２つの制御
    可能な光増幅器にパターン形成する工程； （ｃ）第１及び第２のファセットミラーを形成するた
    め、２つの離れた位置で、半導体基板をへき開し、第１
    のファセットミラーは、光増幅器を含む入力導波路によ
    り、波長選択デバイスに接続され、第２のファセットミ
    ラーは光回折格子を規定する複数の導波路に接続される
    工程；及び （ｄ）少くとも２個の電極を堆積し、１つは各制御可能
    な光増幅器用で、各電極は１つの制御可能な光増幅器
    と、電気的に接触し、バイアス電流が少くとも２つの制
    御可能な増幅器のいずれか１つに、選択的に供給できる
    ようにする工程を含む半導体基板上への同調レーザ形成
    方法。
  2. 【請求項２】 単一の成長で、第１及び第２の形の多量
    子井戸材料を堆積させる工程は、更に少くとも２つのマ
    スクを堆積させることを含み、各マスクは間隙を形成す
    るよう分離された２つの誘導体ストライプを含み、マス
    クは第１の形の量子井戸材料を、間隙の外に堆積させ、
    第２の形の量子井戸材料を、間隙中に堆積させる請求項
    １記載の方法。
  3. 【請求項３】 誘導体ストライプは、ＳｉＯｘ及びＳｉ
    Ｎｘから成る類から選択された材料で形成される請求項
    ２記載の方法。
  4. 【請求項４】 間隙は１５μｍ幅で、マスクを形成する
    各ストライプは、４０μｍ幅である請求項２記載の方
    法。
  5. 【請求項５】 第１及び第２の形の多量子井戸材料は、
    四元化合物ＩｎＧａＡｓＰである請求項１記載の方法。
  6. 【請求項６】 第１の形の多量子井戸材料は、約１．０
    ないし１．４μｍの禁制帯波長を有し、第２の形の多量
    子井戸材料は、約１．４ないし１．６μｍの禁制帯波長
    を有する請求項１記載の方法。
  7. 【請求項７】 第１の形の多量子井戸材料は、約１．３
    ５の禁制帯波長を有し、第２の形の多量子井戸材料は約
    １．５５μｍの禁制帯波長を有する請求項１記載の方
    法。
  8. 【請求項８】 第１及び第２の形の多量子井戸材料は、
    １００ｔｏｒｒ及び６１５℃において、有機金属気相エ
    ピタキシーを用いて堆積させる請求項１記載の方法。
  9. 【請求項９】 基板は１０18／ｃｍ3 にＳドープした＜
    １００＞ＩｎＰである請求項１記載の方法。
  10. 【請求項１０】 部分的に透過性であるように、材料で
    第２のファセットミラーを被覆することを更に含む請求
    項１記載の方法。
  11. 【請求項１１】 著しく反射的であるように、材料で第
    １のファセットミラーを被覆することを更に含む請求項
    １記載の方法。
  12. 【請求項１２】 単一位置において、反射防止材料で第
    ２のファセットミラーを被覆することを更に含む請求項
    １記載の方法。
  13. 【請求項１３】 受動導波路を形成するのに適した第１
    の形の多量子井戸材料及び光増幅器を形成するのに適し
    た第２の形の多量子井戸材料の堆積工程は、垂直導波路
    用に、半導体基板上に導波路層を堆積させることを更に
    含み、第１及び第２の形の多量子井戸材料は、導波路層
    内に堆積させる請求項１記載の方法。
JP7239344A 1994-09-19 1995-09-19 反射ディジタル同調レーザの作製方法 Withdrawn JPH08107251A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/308,248 US5418183A (en) 1994-09-19 1994-09-19 Method for a reflective digitally tunable laser
US08/308248 1994-09-19

Publications (1)

Publication Number Publication Date
JPH08107251A true JPH08107251A (ja) 1996-04-23

Family

ID=23193190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7239344A Withdrawn JPH08107251A (ja) 1994-09-19 1995-09-19 反射ディジタル同調レーザの作製方法

Country Status (4)

Country Link
US (1) US5418183A (ja)
EP (1) EP0702435A1 (ja)
JP (1) JPH08107251A (ja)
CA (1) CA2155776A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002344067A (ja) * 2001-05-21 2002-11-29 Sumitomo Electric Ind Ltd 光集積素子の製造方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0680163A3 (en) * 1994-04-25 1996-07-03 At & T Corp Integrated detector / photo transmitter with non-imaging director.
US5418183A (en) * 1994-09-19 1995-05-23 At&T Corp. Method for a reflective digitally tunable laser
JP3755090B2 (ja) * 1995-06-14 2006-03-15 三菱電機株式会社 半導体装置の製造方法，及び半導体装置
US5659640A (en) * 1995-06-27 1997-08-19 Lucent Technologies Inc. Integrated waveguide having an internal optical grating
US5960024A (en) * 1998-03-30 1999-09-28 Bandwidth Unlimited, Inc. Vertical optical cavities produced with selective area epitaxy
US6760357B1 (en) 1998-04-14 2004-07-06 Bandwidth9 Vertical cavity apparatus with tunnel junction
US6493371B1 (en) 1998-04-14 2002-12-10 Bandwidth9, Inc. Vertical cavity apparatus with tunnel junction
US6535541B1 (en) 1998-04-14 2003-03-18 Bandwidth 9, Inc Vertical cavity apparatus with tunnel junction
US6493372B1 (en) 1998-04-14 2002-12-10 Bandwidth 9, Inc. Vertical cavity apparatus with tunnel junction
US6493373B1 (en) 1998-04-14 2002-12-10 Bandwidth 9, Inc. Vertical cavity apparatus with tunnel junction
US6487230B1 (en) 1998-04-14 2002-11-26 Bandwidth 9, Inc Vertical cavity apparatus with tunnel junction
US5991326A (en) 1998-04-14 1999-11-23 Bandwidth9, Inc. Lattice-relaxed verticle optical cavities
US6487231B1 (en) 1998-04-14 2002-11-26 Bandwidth 9, Inc. Vertical cavity apparatus with tunnel junction
DE19824142A1 (de) * 1998-05-29 1999-12-09 Siemens Ag Verfahren zum Ätzen von flourwasserstofflöslichen Schichten
GB9815573D0 (en) * 1998-07-18 1998-09-16 Secr Defence Electro-optic semiconductor devices and methods for making the same
US6226425B1 (en) 1999-02-24 2001-05-01 Bandwidth9 Flexible optical multiplexer
US6233263B1 (en) 1999-06-04 2001-05-15 Bandwidth9 Monitoring and control assembly for wavelength stabilized optical system
US6275513B1 (en) 1999-06-04 2001-08-14 Bandwidth 9 Hermetically sealed semiconductor laser device
KR100325687B1 (ko) * 1999-12-21 2002-02-25 윤덕용 주입된 비간섭성 광에 파장 잠김된 페브리-페롯 레이저다이오드를 이용한 파장분할 다중방식 광통신용 광원
DE10108079A1 (de) * 2000-05-30 2002-09-12 Osram Opto Semiconductors Gmbh Optisch gepumpte oberflächenemittierende Halbleiterlaservorrichtung und Verfahren zu deren Herstellung
DE60208416T2 (de) * 2001-10-09 2006-06-22 Infinera Corp., Sunnyvale Digitale optische netzwerkarchitektur
US20080044128A1 (en) * 2001-10-09 2008-02-21 Infinera Corporation TRANSMITTER PHOTONIC INTEGRATED CIRCUITS (TxPICs) AND OPTICAL TRANSPORT NETWORK SYSTEM EMPLOYING TxPICs
US7672546B2 (en) * 2001-10-09 2010-03-02 Infinera Corporation Optical transport network having a plurality of monolithic photonic integrated circuit semiconductor chips
CA2463278C (en) * 2001-10-09 2013-04-02 Infinera Corporation Transmitter photonic integrated circuits (txpic) and optical transport networks employing txpics
US7751658B2 (en) * 2001-10-09 2010-07-06 Infinera Corporation Monolithic transmitter photonic integrated circuit (TxPIC) having tunable modulated sources with feedback system for source power level or wavelength tuning
US7058246B2 (en) * 2001-10-09 2006-06-06 Infinera Corporation Transmitter photonic integrated circuit (TxPIC) chip with enhanced power and yield without on-chip amplification
US7116851B2 (en) * 2001-10-09 2006-10-03 Infinera Corporation Optical signal receiver, an associated photonic integrated circuit (RxPIC), and method improving performance
US7006719B2 (en) * 2002-03-08 2006-02-28 Infinera Corporation In-wafer testing of integrated optical components in photonic integrated circuits (PICs)
US7747114B2 (en) * 2002-10-08 2010-06-29 Infinera Corporation Tilted combiners/decombiners and photonic integrated circuits (PICs) employing the same
US20040202403A1 (en) * 2003-04-09 2004-10-14 Lucent Technologies Inc. Integrated apparatus for processing optical signals
KR100955129B1 (ko) * 2003-05-30 2010-04-28 정보통신연구진흥원 비간섭성　광대역　광원을 이용한 파장분할다중방식　수동형　광 네트워크 구현 방법
US7313157B2 (en) * 2003-12-19 2007-12-25 Novera Optics, Inc. Integration of laser sources and detectors for a passive optical network
US20060288933A1 (en) * 2005-06-27 2006-12-28 Arima Computer Corporation Chemical vapor deposition reactor
KR100698766B1 (ko) * 2005-09-07 2007-03-23 한국과학기술원 파장분할 다중방식 수동형 광 가입자 망 시스템에 사용되는장애 위치 감시 장치 및 이를 구비한 파장분할 다중방식수동형 광 가입자 망 시스템
KR100785436B1 (ko) 2005-09-20 2007-12-13 한국과학기술원 방송 서비스와 통신 서비스를 융합한 파장분할 다중방식수동형 광 가입자망
US8571410B2 (en) * 2006-10-11 2013-10-29 Novera Optics, Inc. Mutual wavelength locking in WDM-PONS
CN101752482B (zh) * 2008-12-17 2011-08-31 中国科学院半导体研究所 宽光谱自组织量子点材料的生长方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6077486A (ja) * 1983-10-05 1985-05-02 Matsushita Electric Ind Co Ltd 半導体レ−ザ素子の製造方法
JPS62194691A (ja) * 1986-02-21 1987-08-27 Kokusai Denshin Denwa Co Ltd <Kdd> 光導波路領域を有する半導体光集積装置の製造方法
US5147825A (en) * 1988-08-26 1992-09-15 Bell Telephone Laboratories, Inc. Photonic-integrated-circuit fabrication process
EP0411145A4 (en) * 1989-02-02 1991-07-24 Fujitsu Limited Integrated optical semiconductor device and method of producing the same
US4922500A (en) * 1989-04-21 1990-05-01 Bell Communications Research, Inc. Cross-coupled quantum-well stripe laser array
JP3263949B2 (ja) * 1991-02-25 2002-03-11 日本電気株式会社 光集積回路の製造方法
JP2754957B2 (ja) * 1991-07-10 1998-05-20 日本電気株式会社 半導体光制御素子およびその製造方法
EP0606093B1 (en) * 1993-01-07 1997-12-17 Nec Corporation Semiconductor optical integrated circuits and method for fabricating the same
DE4304993A1 (de) * 1993-02-18 1994-08-25 Sel Alcatel Ag Verfahren zur Herstellung eines kaskadierten optischen Raumschalters und nach diesem Verfahren hergestellter kaskadierter optischer Raumschalter
US5418183A (en) * 1994-09-19 1995-05-23 At&T Corp. Method for a reflective digitally tunable laser

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002344067A (ja) * 2001-05-21 2002-11-29 Sumitomo Electric Ind Ltd 光集積素子の製造方法

Also Published As

Publication number Publication date
CA2155776A1 (en) 1996-03-20
US5418183A (en) 1995-05-23
EP0702435A1 (en) 1996-03-20

Similar Documents

Publication Publication Date Title
US5418183A (en) Method for a reflective digitally tunable laser
US7941024B2 (en) Buried heterostructure device having integrated waveguide grating fabricated by single step MOCVD
US8249122B2 (en) Spatial filters
JPH0381317B2 (ja)
US5260230A (en) Method of manufacturing buried heterostructure semiconductor laser
JPH0653619A (ja) 化合物半導体装置及びその製造方法
JPH0864906A (ja) 半導体装置の製法
US5763287A (en) Method of fabricating semiconductor optical device
JP4194844B2 (ja) 複数の光学活性領域を備える半導体レーザ
JP2900824B2 (ja) 光半導体装置の製造方法
JP5027647B2 (ja) 単一のステップｍｏｃｖｄによって製造される埋め込みヘテロ構造デバイス
JP2882335B2 (ja) 光半導体装置およびその製造方法
JP2894186B2 (ja) 光半導体装置
JPH0983071A (ja) 半導体レーザ
JPH0936487A (ja) 半導体装置の製造方法
JPH09191150A (ja) 半導体レーザ装置とその製造方法
JPH05327111A (ja) 半導体レーザ装置及びその製造方法
WO2021209114A1 (en) Optical device
JP3208860B2 (ja) 半導体レーザ装置
JPH1140885A (ja) 半導体レーザ装置
EP0955709A2 (en) Blue edge emitting laser
JP3108789B2 (ja) 埋め込み構造半導体レーザとその製造方法
JP2973215B2 (ja) 半導体レーザ装置
JP3022351B2 (ja) 光半導体装置及びその製造方法
US20050008055A1 (en) Facet passivation for edge emitting semiconductor lasers

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20021203