JPH0810859B2

JPH0810859B2 - 位相同期回路

Info

Publication number: JPH0810859B2
Application number: JP8024285A
Authority: JP
Inventors: 弘幸伊賀; 佑一二宮; 吉道大塚; 吉則和泉; 清一合志
Original assignee: Toshiba Corp; Japan Broadcasting Corp
Current assignee: Toshiba Corp; Japan Broadcasting Corp
Priority date: 1985-04-17
Filing date: 1985-04-17
Publication date: 1996-01-31
Anticipated expiration: 2011-01-31
Also published as: JPS61239739A

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は、クロツク再生に適した位相同期回路に関
する。

〔発明の技術的背景とその問題点〕

近年、NTSCカラーテレビジヨン方式に比してより高精
細な画像伝送ができる、いわゆる高品位テレビジヨン方
式が種々で提案されており、そのうちの一つに文献：二
宮ほか「高品位テレビの衛星１チヤンネル伝送方式（MU
SE）」テレビジヨン学会技術報告、TEBS95−２、昭和59
年３月、で提案されたMUSE（Multiple Sub−Nyquist Sa
mpling Encoding）がある。

MUSE方式は、信号伝送に要する周波数帯域幅を極力小
さくするために格子点毎のサンプル値で表現した画像情
報を所定の法則に従つて格子点を間引いて伝送し、受信
側ではフイールド内、フイールド間、フレーム間内挿を
用いて、伝送されなかつた格子点情報を近似的に再現す
る方式である。この方式では伝送すべき格子点情報は、
一定サンプリング周期、例えば1/（16.2MHz）周期のPAM
（パルス振幅変調）信号として伝送されるが、伝送帯域
幅節約のためベースバンド換算総合伝達特性はナイキス
ト条件、すなわち孤立パルスのサンプル値がｔ＝nT（ｎ
≠Ｏ、Ｔはサンプリング周期）でＯになるという条件を
満す範囲内で、できるだけ狭帯域に選ばれる。従つて、
受信側のPAM復調器（サンプリング回路）のサンプリン
グ・クロツクの位相が本来の位相から僅かでもずれる
と、それに応じて復調出力にサンプル間洩話を生ずる。
このサンプル間洩話は最終的には再生画面上での水平・
垂直両方向の解像度低下につながるから、高品位の画像
伝送を目的とするMUSE方式においては、極力小さく抑え
られなければならない。すなわち、MUSE方式においては
受信側におけるサンプリング・クロツクの位相を極めて
正確に送信側のクロツクに同期させる必要がある。

ところで、MUSE方式においてはサンプリング・クロツ
クそのものは伝送されておらず、代りに同期信号として
第２図（ａ）（ｂ）に示すようなHD（水平同期）信号お
よびFP（フレームバルス）信号が伝送されている。HD信
号は各水平走査線信号の頭の部分に挿入される。１水平
走査線はクロツク周期をＴ＝1/（16.2MHz）として480T
の長さを有するが、その第１〜第12サンプリング点が第
２図（ａ）のように規定されている。一方、FP信号は11
25本の水平走査線からなる１フレームの中の隣り合う２
水平走査線１組に挿入されており、第２図（ｂ）のよう
に規定されている。

このように、HD信号およびFP信号はいずれもクロツク
周波数（16.2MHz）を分周して作成されたものであり、
特にHD信号の波形はサンプリング時刻での振幅値が正確
に規定された波形であるから、受信側ではHD信号を基準
にしてサンプリング・クロツクを再生することができ
る。

受信側におけるサンプリング・クロツクの再生は、具
体的には受信された入力信号を一方の入力とする位相比
較器と、この位相比較器の出力を入力とするループフイ
ルタ、およびループフイルタの出力により発振周波数が
制御される電圧制御発振器からなる位相同期回路を用い
て行なわれる。すなわち、入力信号から検出したFP信号
と電圧制御発振器の出力に基き内部で作成した内部FP信
号との位相比較により得られた位相誤差信号で電圧制御
発振器を制御して、電圧制御発振器の出力に得られるサ
ンプリング・クロツクの位相誤差を一定範囲内に追込ん
だ後、入力信号中のHD信号と電圧制御発振器の出力に基
き内部で作成した内部HD信号との位相比較により得られ
た位相誤差信号で電圧制御発振器を制御することによ
り、サンプリング・クロツクの位相誤差を極めて零に近
い値まで追込むことによつて、送信側のクロツクに正し
く位相同期したサンプリング・クロツクが再生される。

しかしながら、このような位相同期回路では初期引込
み時間が長くかかるという問題がある。すなわち、従来
の位相同期回路において初期引込みはFP信号に基く位相
同期ループによつて行なわれるのであるが、FP信号は1/
30秒に１回しか到来しないので、この位相同期ループに
よるサンプリング・クロツクの位相修正は、１秒間に高
々30回しか行なわれない。初期状態におけるサンプリン
グ・クロツクの位相ずれの程度や、位相同期ループによ
る１回分の修正量等によつて異なるが、初期引込みに要
する時間、つまりサンプリング・クロツクの位相誤差が
HD信号に基く位相同期ループの引込み範囲内に入るのに
要する時間は通常、数秒〜十数秒のオーダーであり、こ
れは一般のテレビ受像機では到底許容できない長さであ
る。また、入力信号源として、信号欠落（ドロツプアウ
ト）の多いビデオデイスクやVTRを用いた時は、FP信号
の検出を誤つたり、HD信号による位相誤差値が誤つた値
となつたりして同期が不安定となるという問題があつ
た。

〔発明の目的）この発明の目的は、周期の異なる２種の同期信号に基
いて２段階の動作で再生クロツクを送信側のクロツクに
位相同期させる場合、位相同期が確立するまでに要する
時間を大幅に短縮できるとともに、ドロツプアウトの多
いビデオデイスクやVTRの再生信号に対しても、安定に
位相同期を保持できる位相同期回路を提供することであ
る。

〔発明の概要〕

この発明による位相同期回路は、クロツク周期Ｔのｍ
倍（ｍは１より大なる有理数）の周期の第１の同期信号
と、クロツク周期Ｔのmn倍（ｎは１より大なる有理数）
の周期の第２の同期信号とを含む入力信号を受け、前記
クロツクに位相同期した再生クロツクを生成する位相同
期回路において、前記入力信号に含まれる第１の同期信
号と第１の再生同期信号との位相を比較する位相比較器
と、この位相比較器の出力を入力とするループフイルタ
と、このループフイルタの出力により発振周波数が制御
され周期Ｔの再生クロツクを発生する電圧制御発振器
と、この電圧制御発振器の出力の再生クロツクを1/mお
よび1/mnに分周して第１および第２の同期信号にそれぞ
れ対応する第１および第２の再生同期信号を得る分周回
路と、前記入力信号中の第２の同期信号の存在タイミン
グを検出する手段と、この第２の同期信号の検出タイミ
ングと前記第２の再生同期信号のタイミングとの比較に
より前記再生クロツクの同期外れを検知し、この同期外
れ状態が所定時間以上連続して検知されたとき前記第２
の同期信号の次の検出タイミングで前記分周回路を所定
の初期状態にリセツトするとともに、ビデオデイスクや
VTRの再生信号に含まれるドロツプアウトなどの異常信
号を示す信号によつて、前記同期外れの検出を停止する
とともにループフイルタの演算を停止する手段とを備え
たことを特徴としている。

すなわち、FP信号のような周期の長い第２の同期信号
による位相同期ループを形成する代りに入力信号中の第
２の同期信号の検出タイミングとこれに対応して受信側
で生成された第２の再生同期信号のタイミングとの比較
により再生クロツクの同期外れを検出し、同期外れ状態
がある程度以上の時間にわたつて連続して生じ、かつ、
前記入力信号が異常でない時に、分周回路をリセツトす
ることで強制的に引き込み動作を行うようにしたもので
ある。

〔発明の効果〕

この発明によれば、初期状態において再生クロツクの
位相が強制的に第１の同期信号に基く位相同期ループの
引込み範囲内に追込まれるため、第２の同期信号の到来
毎に再生クロツクの位相修正を行なう従来の方式に比
べ、位相同期が確立するまでの時間を著しく短縮するこ
とができるだけでなく、ドロツプアウトを含む入力信号
に対しても安定に同期を保持することができる。

〔発明の実施例〕

第１図はこの発明をMUSE方式のテレビジヨン伝送にお
ける受信側のサンプリング・クロツク再生用位相同期回
路に適用した一実施例を示すものである。図において、
入力端子１には第２図（ａ）（ｂ）に示すHD信号（第１
の同期信号）、FP信号（第２の同期信号）を含むベース
バンド・テレビ信号が印加され、まずA/D変換器２で８
ビツト程度のデイジタル信号に変換される。

A/D変換器２はVCXO（電圧制御水晶発振器）８から供給
されるサンプリング・クロツクによつて動作する。VCXO
8は必要なサンプリング・クロツクの周波数16.2MHzを直
接出力する発振器であつてもよいし、16.2MHzと一定の
比にある別の周波数で発振する発振器と分周器との組合
せであつてもよい。VCXO8から出力されるサンプリング
・クロツクは出力端子９に導き出される。

A/D変換器２の出力は二分され、一方はFP（フレーム
パルス）検出回路３に、他方はHD（水平同期）信号に関
する位相比較回路（以下、HD位相比較回路という）５に
導入される。A/D変換器２の出力のうちFP検出回路３に
入力されるのは、MSB（Most Significant Bit）だけで
よい。FP検出回路３の機能は、FP信号が第２図（ｂ）の
ように規定された特定の形状の波形であることに着目し
て、A/D変換器２の出力中にこれと一致するパターンが
出現する時刻を検出することである。すなわち、A/D変
換器２の出力のMSBの系列の中に第３図に示すような２
値パターンと、これの１、Ｏを逆にした２値パターンと
が、ちようど480クロツクだけずれて存在するという事
象を検出するものである。第３図の２値パターン系列の
うち、最後の“1"の連続のうちの最初の“1"の時刻（口
で示す）を検出FP点と呼び、入力信号から検出されるFP
信号の時刻基準とする。

一方、VCXO8の出力は分周回路11、12によつて1/mn、
すなわち1/（480×1125）に分周され、30Hzの内部FP信
号（IFP）としてFP（フレームパルス）に関する位相同
期回路（以下、FP位相比較回路という）４に導入され
る。

なお、このFP位相比較回路４には、入力端子１に入力
される入力信号の欠落を示すドロツプアウト信号が端子
20を通して供給されている。

FP位相比較回路４では検出FP点と、分周回路12の出力で
ある内部FP信号の特定の点（内部FP点という）との位相
比較がなされ、両者の差が±１クロツクの範囲内にあれ
ば“O"が、そうでなければ“1"が出力される。これは具
体的には内部FP信号の立ち下がり点を立ち上がりとする
３クロツクの幅の窓パルスを作成し、この窓パルス内に
検出FP点が入るかどうかをゲート回路で検出することで
達成される。

FP位相比較回路４の出力は判定回路13に供給される。
判定回路13は内部FP信号の周期でFP位相比較回路４の出
力を観測し、予め定めた回数（例えば８回）だけ連続し
て“1"が観測されたとき、“1"をリセツトパルス発生回
路14へ出力する。判定回路13は例えばカウンタによつて
実現される。

リセツトパルス発生回路14は判定回路13の出力が“O"
から“1"に遷移したとき待機状態になり、この待機状態
になつてから最初に到来する検出FP点のタイミングでリ
セツトパルス15を発生する。このリセツトパルス15によ
つて、ループフイルタ６および分周回路11、12が所定の
初期状態にリセツトされる。

なお、ループフイルタ６にも、ドロツプアウト信号が
端子20を通じて供給されている。

このときの分周回路11、12の初期状態は、検出FP点と内
部FP点とが±１クロツクの範囲内に、かつ入力信号中の
HD信号と分周回路11の出力である内部HD信号との位相差
が±１クロツクの範囲内になるように設定されているも
のとする。

この時点で、A/D変換器２とHD位相比較回路５によつ
て構成される位相比較器10〜ループフイルタ６〜D/A変
換器７〜VCXO8〜分周回路11〜位相比較器10のループか
らなる位相同期ループが形成される。

第４図にFP位相比較回路４と判定回路13およびリセッ
トパルス発生回路14の具体的構成図を示し、その動作を
第５図のタイミング図を用いて説明する。分周回路12か
らの内部FP信号IFPは、カウンタによつて構成された窓
パルス発生回路41に供給され、内部FP信号IFPの立ち下
がり点を立ち上がりとする３クロツク（クロツク…φ）
巾の窓パルスIFPWが作られる。この窓パルスIFPWは、端
子20から入力され、ＮＴ回路で反転されたドロツプア
ウト信号Ｄによつて、AND回路43において、マスクさ
れ、信号ａとなる。信号ａは、NAND回路42とカウンタ13
1のクロツク（CK）入力とに供給される。FP検出回路３
から、FP信号がNAND回路42とAND回路141に供給される。
NAND回路42の出力信号ｂは、カウンタ131のクリア（C
^-L）入力に供給される。カウンタ132の出力信号Ｃは、A
ND回路141とＮＴ回路132とに供給され、ＮＴ回路13
2の出力は、カウンタ132のイネーブル（EP）入力に供給
される。

AND回路141の出力信号ｄは、クロツクφで動作するラツ
チ142の入力に供給され、その出力信号15は、リセツト
パルスであつて、分周回路12に供給される。

まず、電源が投入されると、非同期状態であつて、内
部FP信号IFPとFP信号との位相が異つている。簡単のた
め、入力信号は正常であつて、その異常を示すドロツプ
アウト信号Ｄはローレベルとする。従つて、FP信号
は、窓パルスIFPW外にあるので、カウンタ131はクリア
されず、窓パルスIFPWによつて、カウントアツプされ
る。８回連続してカウントアツプされた時に、信号Ｃが
ハイレベルとなり、カウンタ131のイネーブルがローレ
ベルとなつて、クリアされないかぎり、このカウンタ
は、動作を停止する。これと同時に、AND回路141が通過
状態となつて、FP信号がラツチ142に供給され、そのラ
ツチ出力が、リセツトパルス15として、ループフイルタ
６および分周回路11、12を所定の初期状態にリセツトす
る。リセツト後の同期引き込み状態の動作については後
述する。所定時間の後に同期が確定し、同期保持状態と
なる。同期保持状態においては、FP信号は、窓パルスIF
PW内にあるので、カウンタ131は、FP信号ごとにクリア
され、リセツトはかからず、安定に同期が保持される。
ここで、ドロツプアウトによつて入力信号が欠落した状
態を考える。ドロツプアウトは、入力信号源として、VT
Rやビデオデイスクを使用した場合に生じるものであ
る。入力信号源からのドロツプアウト信号Ｄがハイレ
ベルになると、窓パルス信号ａがローレベルとなつて、
カウンタ131のクロツクがなくなるので、カウントアツ
プせず、リセツトパルス15が発生されない。従つて、ド
ロツプアウトが生じて、FP信号が正しく発生されなくて
も、リセツトがかからない。

HD位相比較回路５は具体的には第６図に示すような構
成で実現される。すなわち、A/D変換器２からの８ビツ
ト並列信号からなるサンプル値系列は４段のシフトレジ
スタ21〜24、係数回路26、27、加算回路25、28、シフト
レジスタ29を経て位相誤差信号として出力される。ここ
で、シフトレジスタ21〜24はA/D変換器２と同様16.2Hz
のサンプリング・クロツクで駆動されるのに対し、シフ
トレジスタ29はサンプリング・クロツクを1/480分周し
て得た内部HD信号で駆動される。位相比較器10で実行し
ている演算を式で示せば、A/D変換器２へのアナログ入
力を×（ｔ）、シフトレジスタ29のデイジタル出力値を
ｙ、A/D変換器２のサンプリング・クロツクの位相誤差
をサンプリング周期Ｔで規格化したものをφ（なお、1/
480分周回路13の初期条件で決まる内部HD信号のタイミ
ング語差もφに含めるので、｜φ｜は１以上にもなり得
る）としてｙ＝1/2｛×（φＴ−2T）＋×（φＴ＋2T）−×（φ
Ｔ） …（１）となる。φを横軸、ｙを縦軸にとつて（１）式の演算結
果を図示すると、第７図に示すようになる。ｙはφに関
して周期480の周期関数であるが、位相比較特性を示し
ているのは−３＜φ＜３の限られた区間だけである。こ
れ以外の区間については、位相比較器10からはサンプリ
ング・クロツクの位相誤差φに関して意味のある情報は
得られない。

ところで、上記位相同期ループが形成された初期状態
においては、サンプリング・クロツクの位相誤差φは第
７図で−１＜φ＜１の範囲に入つている。但し、このと
きVCXO8の発振周波数は、まだ本来のクロツク周波数と
はずれているので、放置すれば｜φ｜は短時間のうちに
大きな値になる。しかしながら、既に位相同期ループが
形成されており、その初期状態は第７図の位相比較特性
が有効な範囲内（−３＜φ＜３）に入つているので、ル
ープフイルタ６のパラメータが適切であればφはこの範
囲を逸脱することなく、やがてＯ近傍に収束する。

なお、このときのループフイルタ６の伝達関数はサン
プリング周期480T（HD信号の周期）のＺ変換表示で Kf:ゲイン定数〔VOlt〕 b:積分系配分比（Ｏ＜ｂ≪１）と表される完全積分形とする。このとき位相同期ループ
全体の伝達関係は、 Kd:位相比較器感度〔1/red〕 Kv:VCXOの変調感度〔Hz/volt〕となる。Ｋはループ利得で、通常Ｋ≪１である。この位
相同期ループの動作特性はＫとｂで決まり、ｂ≒K/4 …（４）のときクリテイカル・ダンピング、ｂがこれより大きい
ときアンダー・ダンピング、小さいときオーバー・ダン
ピングになる。クリテイカル・ダンピングのときの再生
サンプリング・クロツクの位相ジツタは、入力信号のS/
N（電圧値）のＫ倍のオーダである。

第８図は上述したループフイルタ６の具体的な構成例
を示したもので、ゲイン定数Kf、積分系配分比ｂをそれ
ぞれ与える係数回路31、32と、加算回路33とラツチ34で
構成される累積加算回路（デイジタル積分回路）および
加算回路35とその出力を保持するラツチ38からなつてい
る。リセツトパルス15が与えられた場合は、（２）式右
辺の（）内の第２項を保持しているラツチ34の内容が
Ｏにクリアされる。

通常、（２）式に示すように完全積分形のループフイ
ルタを用いた位相同期ループでは同期引込み範囲は無限
大であるが、位相比較器10の出力ｙが第５図のようにφ
の１周期のうちの一部だけで非ゼロであるような位相比
較特性の場合には、同期引込み範囲は有限になる。その
理由は次のように説明される。今、入力信号のクロツク
周波数とVCXO8の発振周波数との間にずれがあるとする
と、ある時刻に前述のリセツトパルスによつて一旦φ＝
Ｏに初期設定されたとしても、時間の経過と共に｜φ｜
は大きくなる。

位相同期ループはこの｜φ｜をＯの方向に引戻すように
動作するが、その引戻す力は｜φ｜が小さい範囲ではル
ープ利得Ｋに比例する。周波数差のために大きくなつて
ゆく｜φ｜と、これを引戻そうとするＫとの力関係次第
で｜φ｜がＯに収束するか、または｜φ｜が次第に大き
くなつて３を越えてしまい制御不能に陥るかが決まる。

Ｋのある値に対して、｜φ｜がＯに収束するためには初
期周波数差に一定の限界が存在する。

この限界を同期引込み範囲と呼ぶ。同期引込み範囲は、
リセツト時のφの値によつても変わるが、Ｋについてみ
れば、Ｋが大きいほど広い。

なお、計算機シミユレーシヨンによれば、Ｋ＝1/10
0、ｂ＝K/4（クリテイカル・ダンピング）のときの同期
引込み範囲は、初期位相ずれφを横軸にとつて第９図の
ように表わされる。縦軸ΔｆはVCXOの初期周波数16.2MH
zからのずれである。第１、第３象限のようにΔｆとφ
の符号が同じ場合は、この図のように同期引込み範囲は
はつきりしているが、第２、第４象限のように、Δｆと
φが異符号の場合には、やや様子が異なる。例えば第２
象限では−３≦φ≦Ｏのときは、急速な同期引込みが行
われ、またφ＜−３でも時間はかかるが、やがて同期引
込みは行なわれる。それは、VCXO8に制御電圧を与えな
くても、この場合はΔｆが正なのでφは時間と共に右へ
移り、やがてφ＝−３を越えて同期引込み範囲内に入る
からである。位相同期ループのメカニズムが積極的に働
いて同期状態に至るのは図の斜線の範囲内である。リセ
ツトパルス発生回路14からのリセツトパルス15によつて
分周回路11、12およびループフイルタ６がリセツトされ
たときのサンプリング・クロツクの初期位相誤差φおよ
び初期周波数差が上述の同期引込み範囲内に入つていれ
ば、位相同期ループは正常に動作し、φはやがてＯに収
束する。

位相同期が確立した定常状態においては、位相誤差φ
は通常ほぼＯであるからFP位相比較回路４の出力は高い
確立で“O"である。この出力が“1"になるのは、入力雑
音によるものか、または何らかの原因で位相同期が外れ
た場合（電源投入時を含む）のみである。前者の場合は
“1"は単発的にしか現われないのに対し、後者の場合
は、“1"は数フレームにわたつて連続的に出現する。判
定回路13によつて両者の区別がなされ、同期外れの場合
にはリセツトパルス発生回路14からリセツトパルス15が
発生されて、位相同期ループの動作は最初からやり直さ
れることになる。

また、ドロツプアウトによつて、入力信号が欠落した
時は、HD位相比較回路５の出力は、異常な値になるの
で、ループフイルタ６の演算動作を停止する。これは、
ドロツプアウト信号Ｄによつて、ラツチ34、38のクロ
ツクを停止させることによつて実現される。この時DAC7
には、ドロツプアウト直前の値が供給され続けているの
で、同期の安定性は、VCX８の安定度そのものとな
る。しかしながら、通常のドロツプアウト期間（長くて
１秒程度）であれば、VCX８の周波数位相ドリフト
は、十分無視できるので、この期間ループフイルタ６の
演算動作を停止することによつて、同期は安定に保持さ
れる。

また、ループフイルタ６の入力信号を強制的にＯ、す
なわち係数器31の入力信号をＯ、にしても同一の効果が
ある。

この発明によれば、一回同期外れが起つてから再び同
期が確立するまでに要する時間は、同期外れ発生からリ
セツトパルス15の発生時点までの時間T₁と、リセツト時
点から位相誤差φが定常状態に落着くまでの時間T₂との
和である。

T₁は判定回路13で同期外れと判定される“1"の連続の数
をいくつに設定するかによつて異なるが、例えばこれを
８に設定すると、T₁は8/30〔sec〕になる。T₂はループ
利得Ｋ、ダンピングの程度（ｂによつて決まる）、初期
周波数差（分周回路11、12のリセツト時のクロツク周波
数とVCXO8の発振周波数との差）およびリセツト直後の
位相誤差の値によつて異なるが、クリテイカル・ダンピ
ング近傍ではおよそNT/K（NTはHD信号の周期）のオーダ
である。一例としてＫ＝1/100とするとT₂＝３〔msec〕
のオーダであるから、これをT₁に加えても同期外れが生
じてから同期が確立するまでの全所要時間は1/3〔sec〕
のオーダにしかならず、従来の方式では数秒を要してい
たのに比較して大幅な短縮になる。

第10図はこの発明の他の実施例を示すもので、第１図
の実施例と異なるところは位相同期ループのループフイ
ルタとして伝達関数（特に閉ループ帯域幅）が２段階に
可変のループフイルタ16が用いられ、その伝達関数がタ
イマ17によって切換えられるようになつている点であ
る。

本実施例の目的は周波数引込み範囲の拡大と、定常状
態における再生サンプリング・クロツクの位相ジツタの
低減の両立にある。一般に両者は互に矛盾する要求で、
ループ利得Ｋを大きくとれば周波数引込み範囲は広くな
るが、位相ジツタは増える。Ｋを小さくとれば位相ジツ
タは小さくできるが、周波数引込み範囲が狭くなる。こ
の矛盾を解決するには、位相同期ループの動作開始直後
はＫを大きくとり、ある時間が経過したらＫを小さい値
に変更すればよい。これを実現したのが第10図に示す実
施例である。

第11図は第10図におけるループフイルタ16の具体的な
構成例を示したもので、ゲイン定数Kf、積分系配分比ｂ
を与える係数回路が31a、31bおよび32a、32bの如く２組
づつ用意され、切換スイツチ36、37によつていずれか１
つが選択されるようになつている。切換スイツチ36、37
はタイマ回路17の出力18によつて制御される。

今、判定回路13で同期外れが検出されてリセツトパル
ス発生回路14からリセツトパルス15が発生されると、こ
れによつて分周回路11、12、判定回路13およびリセツト
パルス発生回路14がリセツトされると共に、タイマ15が
セツトされ、切換スイツチ36、37が係数回路31a、32a側
にそれぞれ接続される。このときループフイルタ16にお
けるラツチ34も所定の初期状態にリセツトされる。但
し、このラツチ34のリセツトは短時間の同期外れの場合
には行わなくてもよい。そして、タイマ17の出力18によ
りリセツトパルス15の発生から所定時間後に切換スイツ
チ36、37は係数回路31b、32b側にそれぞれ切換えられ
る。これによつて、ループフイルタ16は例えばゲイン定
数Kfに依存するループ利得Ｋが1/100から1/1000に、ま
た積分系配分比ｂが1/400から1/4000にそれぞれ切換え
られる。すなわち、閉ループ帯域幅が狭い方に切換られ
る。但し、この場合ループフイルタ16中のラツチ34に保
持されている積分値そのものは、係数回路31a、32aが接
続されていたときの値がそのまま受け継がれる。このよ
うにすることによつて、同期引込み範囲は第１図の実施
例の場合（その特性は第７図）と変わることなく、再生
サンプリング・クロツクの位相ジツタをRMS値でに減らすことができる。

この実施例ではループフイルタ16の伝達関数を２種用
意しておき、所定時間経過後に切換えるものとしたが、
伝達関数を３種以上用意しておき、順次切換えるもので
あつても同様の効果が得られることは自明である。

第12図は、リセツト停止手段の他の実施例である。第
４図と異る点は、ドロツプアウト信号Ｄによつて、カ
ウンタ131のクロツク信号だけを停止させる点である。

また、リセツトパルス15をドロツプアウト信号Ｄに
よつてマスクして、ドロツプアウト信号が来た時は、リ
セツトをかけないようにしても類似の効果がある。

この発明は上記した実施例に限定されるものではな
く、例えば実施例ではこの発明をMUSE方式のテレビジヨ
ン伝送における受信側でのクロツク再生用の位相同期回
路に適用した例について述べたが、この発明はこれ以外
の種々の位相同期回路に適用が可能である。また、位相
同期ループ中にA/D変換器やD/A変換器を含まず位相比較
器やループフイルタがアナログ回路で構成されている位
相同期回路、あるいはループフイルタ等がマイクロプロ
セツサのソフトウエアで実現されているようなデイジタ
ル位相同期回路にも適用可能である。その他、この発明
は要旨を逸脱しない範囲で種々変形実施することが可能
である。

【図面の簡単な説明】

第１図はこの発明の一実施例の位相同期回路の構成図、
第２図（ａ）（ｂ）はMUSE方式における伝送信号に挿入
される水平同期信号およびフレームパルスの波形図、第
３図はフレームパルス検出回路が検出する２値パターン
を示す図。第４図は、第１図の実施例におけるFP位相比較回路４と
判定回路13およびリセツトパルス発生回路14の具体的構
成図、第５図は第４図を説明するタイミング図。第６図は水平同期信号に関する位相比較回路の具体的構
成図、第７図は水平同期信号に関する位相比較回路を含
む位相比較器の出力とサンプリング・クロツクの位相誤
差との関係を示す特性図、第８図は第１図の実施例にお
けるループフイルタの具体的構成図、第９図は位相同期
ループの周波数引込み範囲に関する計算機シミユレーシ
ヨンの結果を示す図、第10図はこの発明の他の実施例の
位相同期回路の構成図、第11図は同実施例におけるルー
プフイルタの具体的構成図、第12図はリセツト停止手段
の他の実施例である。３…フレームパルス検出回路、４…フレームパルスに関
する位相比較回路、５…水平同期信号に関する位相比較
回路、６…ループフイルタ、８…電圧制御発振器、10…
位相比較器、11.12…分周回路、13…判定回路、14…リ
セツトパルス発生回路、16…ループフイルタ、17…タイ
マ回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者大塚吉道東京都世田谷区砧１丁目10番11号日本放送協会放送技術研究所内 (72)発明者和泉吉則東京都世田谷区砧１丁目10番11号日本放送協会放送技術研究所内 (72)発明者合志清一東京都世田谷区砧１丁目10番11号日本放送協会放送技術研究所内

Claims

【特許請求の範囲】

【請求項１】クロック周期Ｔのｍ倍（ｍは１より大なる
有理数）の周期の第１の同期信号と、クロック周期Ｔの
mn倍（ｎは１より大なる有理数）の周期の第２の同期信
号とを含む入力信号を受け、前記クロックに位相同期し
た再生クロックを生成する位相同期回路において、前記入力信号に含まれる第１の同期信号と、第１の再生
同期信号との位相を比較する位相比較器と、この位相比較器の出力を入力とするループフィルタと、このループフィルタの出力により発振周波数が制御され
周期Ｔの再生クロックを発生する電圧制御発振器と、この電圧制御発振器の出力の再生クロックを1/mおよび1
/mnに分周して第１および第２の同期信号にそれぞれ対
応する第１および第２の再生同期信号を得る分周回路
と、前記入力信号中の第２の同期信号の存在タイミングを検
出する手段と、この第２の同期信号の検出タイミングと前記第２の再生
同期信号のタイミングとの比較により前記再生クロック
の同期外れを検知し、この同期外れ状態が所定時間以上
連続して検知されたとき前記第２の同期信号の次の検出
タイミングで前記分周回路を所定の初期状態にリセット
するリセット手段と、前記入力信号の異常を示す信号によって、前記リセット
動作を停止するとともに前記ループフィルタの演算動作
を停止する手段と、を備えたことを特徴とする位相同期回路。
【請求項２】前記リセット動作停止手段は、第２の同期
信号の検出タイミングと第２の再生同期信号のタイミン
グとの比較を停止するものであることを特徴とする特許
請求の範囲第１項記載の位相同期回路。