JPH08111420A - 半導体装置の製造方法及び製造装置 - Google Patents
半導体装置の製造方法及び製造装置Info
- Publication number
- JPH08111420A JPH08111420A JP24586494A JP24586494A JPH08111420A JP H08111420 A JPH08111420 A JP H08111420A JP 24586494 A JP24586494 A JP 24586494A JP 24586494 A JP24586494 A JP 24586494A JP H08111420 A JPH08111420 A JP H08111420A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- processing
- film
- plasma
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の製造方法及び製造装置に関し、
大気中に被処理半導体基板を取り出したときのコロージ
ョンの発生を防止し、信頼性の高い銅配線パターンを再
現性良く形成する。 【構成】 半導体基板上に層間絶縁膜１を介して設けた
バリアメタル膜２とカバー膜４によって上下を挟まれた
Ｃｕ膜３を第１の処理室において塩素系反応ガスを用い
たプラズマ・エッチングによりパターニングしたのち、
半導体基板を大気中に晒すことなく第２の処理室に搬送
して、水素プラズマ１０中で処理する。
大気中に被処理半導体基板を取り出したときのコロージ
ョンの発生を防止し、信頼性の高い銅配線パターンを再
現性良く形成する。 【構成】 半導体基板上に層間絶縁膜１を介して設けた
バリアメタル膜２とカバー膜４によって上下を挟まれた
Ｃｕ膜３を第１の処理室において塩素系反応ガスを用い
たプラズマ・エッチングによりパターニングしたのち、
半導体基板を大気中に晒すことなく第２の処理室に搬送
して、水素プラズマ１０中で処理する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法及
び製造装置に関するものであり、特に、半導体集積回路
装置に用いる銅配線のプラズマ・エッチング工程後の腐
食を防止する方法及びそれに用いる処理装置に関するも
のである。
び製造装置に関するものであり、特に、半導体集積回路
装置に用いる銅配線のプラズマ・エッチング工程後の腐
食を防止する方法及びそれに用いる処理装置に関するも
のである。
【０００２】
【従来の技術】近年、半導体集積回路の集積度が向上す
るに連れて、設計ルールの微細化が要求され、そのため
に配線材料としてもアルミニウムを主体とした合金より
も体積抵抗率が低く、且つ、エレクトロマイグレーショ
ン耐性及びストレス・マイグレーション耐性の大きな銅
を用いた配線構造が検討されている。
るに連れて、設計ルールの微細化が要求され、そのため
に配線材料としてもアルミニウムを主体とした合金より
も体積抵抗率が低く、且つ、エレクトロマイグレーショ
ン耐性及びストレス・マイグレーション耐性の大きな銅
を用いた配線構造が検討されている。
【０００３】銅を配線材料として用いた場合には、ハロ
ゲン化合物の中で最も蒸気圧の高い塩素或いは塩素原子
を含むガスまたはその混合ガスをもちいたプラズマ・エ
ッチングを行うことになるが、この場合には、エッチン
グ終了後においても被エッチング基板の表面に塩素が吸
着して残留している。この残留塩素は、処理を終了した
被エッチング基板を大気中に取り出す際に、被エッチン
グ基板の表面を腐食し続けるので、高精度にパターニン
グした配線層のパターンが崩れていくコロージョンとう
い問題が生ずることになる。
ゲン化合物の中で最も蒸気圧の高い塩素或いは塩素原子
を含むガスまたはその混合ガスをもちいたプラズマ・エ
ッチングを行うことになるが、この場合には、エッチン
グ終了後においても被エッチング基板の表面に塩素が吸
着して残留している。この残留塩素は、処理を終了した
被エッチング基板を大気中に取り出す際に、被エッチン
グ基板の表面を腐食し続けるので、高精度にパターニン
グした配線層のパターンが崩れていくコロージョンとう
い問題が生ずることになる。
【０００４】また、従来のアルミニウム・銅合金のプラ
ズマ・エッチングにおいても、コロージョンの発生が見
られ、これを解決するために、水素プラズマ処理を行う
ことが提案されている（特公昭５８−４１７６６号公
報）。この提案は、基板上に設けた４重量％のＣｕを含
んだ厚さ１μｍのアルミニウム・銅合金層を圧力：０．
１Ｔｏｒｒ、エッチャント：ＢＣｌ3 、高周波電力：２
００Ｗ、エッチング時間：２０分の条件でプラズマ・エ
ッチングしたのち、ガスを切り換えて、圧力：１Ｔｏｒ
ｒ、高周波電力：２００Ｗ、処理時間：５分の条件で水
素プラズマ処理を行うことにより、コロージョンの発生
を防止するものである。そして、この場合のエッチング
にはマスクとしてフォトレジストを用いるため、処理温
度をフォトレジストの変形が生じない１５０℃以下の温
度に設定する必要があった。
ズマ・エッチングにおいても、コロージョンの発生が見
られ、これを解決するために、水素プラズマ処理を行う
ことが提案されている（特公昭５８−４１７６６号公
報）。この提案は、基板上に設けた４重量％のＣｕを含
んだ厚さ１μｍのアルミニウム・銅合金層を圧力：０．
１Ｔｏｒｒ、エッチャント：ＢＣｌ3 、高周波電力：２
００Ｗ、エッチング時間：２０分の条件でプラズマ・エ
ッチングしたのち、ガスを切り換えて、圧力：１Ｔｏｒ
ｒ、高周波電力：２００Ｗ、処理時間：５分の条件で水
素プラズマ処理を行うことにより、コロージョンの発生
を防止するものである。そして、この場合のエッチング
にはマスクとしてフォトレジストを用いるため、処理温
度をフォトレジストの変形が生じない１５０℃以下の温
度に設定する必要があった。
【０００５】一方、銅配線パターンにおけるコロージョ
ンの問題を解決するために、エッチング温度を高温にす
ることにより、エッチングガス成分の塩素の吸着係数を
低下させて、エッチング終了後に塩素が被エッチング基
板表面に残留しないようにすることが検討されている。
しかし、銅配線パターンの場合には、アルミニウム合金
の場合と異なって、腐食の原因となる塩素は、被処理基
板表面ではなく、Ｃｕ膜とバリアメタル膜或いはカバー
膜との界面に存在しているため、高温にして吸着係数を
低下させるという手段が有効ではなく、温度を上昇させ
てもコロージョンが発生することが発見されたため、ウ
ェット処理を組み合わせることによりコロージョンの発
生を防止することが提案されている。
ンの問題を解決するために、エッチング温度を高温にす
ることにより、エッチングガス成分の塩素の吸着係数を
低下させて、エッチング終了後に塩素が被エッチング基
板表面に残留しないようにすることが検討されている。
しかし、銅配線パターンの場合には、アルミニウム合金
の場合と異なって、腐食の原因となる塩素は、被処理基
板表面ではなく、Ｃｕ膜とバリアメタル膜或いはカバー
膜との界面に存在しているため、高温にして吸着係数を
低下させるという手段が有効ではなく、温度を上昇させ
てもコロージョンが発生することが発見されたため、ウ
ェット処理を組み合わせることによりコロージョンの発
生を防止することが提案されている。
【０００６】この提案されているコロージョン防止法
を、図６及び図７を用いて説明するが、先ず、この製造
工程に用いるプラズマ・エッチング装置を図７により説
明する。 図７参照 このプラズマ・エッチング装置１１は真空処理室１２内
に被処理半導体基板１３を載置する高周波印加電極１４
及び接地電極１５からなる平行平板電極を配置し、この
高周波印加電極１４に高周波電源１６を接続すると共
に、反応ガスを導入する反応ガス導入管１７及び反応後
のガスを排出する排気系に接続される排気管１８からな
るものである。
を、図６及び図７を用いて説明するが、先ず、この製造
工程に用いるプラズマ・エッチング装置を図７により説
明する。 図７参照 このプラズマ・エッチング装置１１は真空処理室１２内
に被処理半導体基板１３を載置する高周波印加電極１４
及び接地電極１５からなる平行平板電極を配置し、この
高周波印加電極１４に高周波電源１６を接続すると共
に、反応ガスを導入する反応ガス導入管１７及び反応後
のガスを排出する排気系に接続される排気管１８からな
るものである。
【０００７】次に、このプラズマ・エッチング装置を用
いた銅配線のパターニングの際のコロージョン防止法を
図６を用いて説明する。 図６（ａ）参照 先ず、半導体基体上に設けた層間絶縁膜１上に、バリア
メタル膜となるＴｉＮ膜２、Ｃｕ膜３、及び、カバー膜
となるＴｉＮ膜４を順次堆積させたのち、エッチングマ
スクなるＳｉＯ2 膜を堆積させ、パターニングすること
によりエッチングマスク５を形成して、被処理半導体基
板１３を用意する。
いた銅配線のパターニングの際のコロージョン防止法を
図６を用いて説明する。 図６（ａ）参照 先ず、半導体基体上に設けた層間絶縁膜１上に、バリア
メタル膜となるＴｉＮ膜２、Ｃｕ膜３、及び、カバー膜
となるＴｉＮ膜４を順次堆積させたのち、エッチングマ
スクなるＳｉＯ2 膜を堆積させ、パターニングすること
によりエッチングマスク５を形成して、被処理半導体基
板１３を用意する。
【０００８】図６（ｂ）参照 次いで、プラズマ・エッチング装置内の高周波印加電極
上に被処理半導体基板１３を載置し、処理室内を真空に
したのち、基板温度を２００〜３００℃にした状態で、
Ｃｌ2 、ＳｉＣｌ4 、Ｎ2 、及び、ＮＨ3 の混合ガスか
らなる塩素系ガスを反応ガス導入管より導入して、高周
波電力を印加してプラズマ化し、この塩素系プラズマ６
によってＳｉＯ2 膜からなるエッチングマスク５をマス
クとしてＴｉＮ膜４、Ｃｕ膜３、及び、ＴｉＮ膜２をエ
ッチングして、配線パターンを形成する。
上に被処理半導体基板１３を載置し、処理室内を真空に
したのち、基板温度を２００〜３００℃にした状態で、
Ｃｌ2 、ＳｉＣｌ4 、Ｎ2 、及び、ＮＨ3 の混合ガスか
らなる塩素系ガスを反応ガス導入管より導入して、高周
波電力を印加してプラズマ化し、この塩素系プラズマ６
によってＳｉＯ2 膜からなるエッチングマスク５をマス
クとしてＴｉＮ膜４、Ｃｕ膜３、及び、ＴｉＮ膜２をエ
ッチングして、配線パターンを形成する。
【０００９】図６（ｃ）参照 次いで、後の他の処理工程を行うために被処理半導体基
板１３を大気７中に取り出すことになるが、この際、被
処理半導体基板１３の表面に残留した塩素によって反応
が進行し、Ｃｕ膜３の露出表面に銅の塩化物からなる腐
食物８が生成される。
板１３を大気７中に取り出すことになるが、この際、被
処理半導体基板１３の表面に残留した塩素によって反応
が進行し、Ｃｕ膜３の露出表面に銅の塩化物からなる腐
食物８が生成される。
【００１０】図６（ｄ）参照 次に、この腐食物８を除去するために、被処理半導体基
板１３を２０℃の温度にしたアンモニア濃度２８％のア
ンモニア水９に２０秒の間浸す。 図６（ｅ）参照 次いで、被処理半導体基板１３を２分間純水洗浄するこ
とによって、腐食物が完全に除去され、且つ、その後の
腐食の発生が生じない銅配線パターンが得られる。
板１３を２０℃の温度にしたアンモニア濃度２８％のア
ンモニア水９に２０秒の間浸す。 図６（ｅ）参照 次いで、被処理半導体基板１３を２分間純水洗浄するこ
とによって、腐食物が完全に除去され、且つ、その後の
腐食の発生が生じない銅配線パターンが得られる。
【００１１】
【発明が解決しようとする課題】しかしながら、従来の
コロージョン防止法は、ウェット・エッチング処理を伴
うので、余分にウェット・エッチング装置を必要とし、
コストアップの要因となる。また、アンモニア水はＣｕ
を若干溶解するので寸法精度の確保が容易ではなく、更
に、プラズマ・エッチング後に必然的に腐食物が生成さ
れるので、プラズマ・エッチング工程からウェット・エ
ッチング工程の時間により腐食の量が異なることにな
り、プラズマ・エッチングで形成した配線パターンの精
度の維持が困難になる欠点があり、完全なコロージョン
防止法ではなかった。
コロージョン防止法は、ウェット・エッチング処理を伴
うので、余分にウェット・エッチング装置を必要とし、
コストアップの要因となる。また、アンモニア水はＣｕ
を若干溶解するので寸法精度の確保が容易ではなく、更
に、プラズマ・エッチング後に必然的に腐食物が生成さ
れるので、プラズマ・エッチング工程からウェット・エ
ッチング工程の時間により腐食の量が異なることにな
り、プラズマ・エッチングで形成した配線パターンの精
度の維持が困難になる欠点があり、完全なコロージョン
防止法ではなかった。
【００１２】また、コロージョン防止対策として、アル
ミニウム合金に対するコロージョン防止法を転用した場
合には、得られる配線パターンが完全ではなく、且つ、
依然としてコロージョンも発生し、且つ、複数の被処理
半導体基板を連続的に処理する場合に、プラズマ・エッ
チング工程におけるエッチングレートが低下し、エッチ
ング時間に再現性がなくなる欠点があった。
ミニウム合金に対するコロージョン防止法を転用した場
合には、得られる配線パターンが完全ではなく、且つ、
依然としてコロージョンも発生し、且つ、複数の被処理
半導体基板を連続的に処理する場合に、プラズマ・エッ
チング工程におけるエッチングレートが低下し、エッチ
ング時間に再現性がなくなる欠点があった。
【００１３】したがって、本発明は、プラズマ・エッチ
ング工程後、被処理半導体基板を大気中に晒すことなく
塩素を除去することによって、大気中に被処理半導体基
板を取り出したときのコロージョンの発生を防止し、信
頼性の高い銅配線パターンを再現性良く形成することを
目的とする。
ング工程後、被処理半導体基板を大気中に晒すことなく
塩素を除去することによって、大気中に被処理半導体基
板を取り出したときのコロージョンの発生を防止し、信
頼性の高い銅配線パターンを再現性良く形成することを
目的とする。
【００１４】
【課題を解決するための手段】本発明は、半導体装置の
製造方法において、半導体基板上に層間絶縁膜（図１の
１）を介して設けたバリアメタル膜（図１の２）とカバ
ー膜（図１の４）によって上下を挟まれたＣｕ膜（図１
の３）を第１の処理室において塩素系反応ガスを用いた
プラズマ・エッチングによりパターニングするプラズマ
・エッチング工程と、プラズマ・エッチング工程後大気
中に晒すことなく、第２の処理室に半導体基板を搬送し
て、水素プラズマ（図１の１０）中で処理する水素プラ
ズマ処理工程とを有することを特徴とする。
製造方法において、半導体基板上に層間絶縁膜（図１の
１）を介して設けたバリアメタル膜（図１の２）とカバ
ー膜（図１の４）によって上下を挟まれたＣｕ膜（図１
の３）を第１の処理室において塩素系反応ガスを用いた
プラズマ・エッチングによりパターニングするプラズマ
・エッチング工程と、プラズマ・エッチング工程後大気
中に晒すことなく、第２の処理室に半導体基板を搬送し
て、水素プラズマ（図１の１０）中で処理する水素プラ
ズマ処理工程とを有することを特徴とする。
【００１５】また、本発明は、プラズマ・エッチング工
程における被処理半導体基板の基板温度を１５０℃乃至
３００℃にすることを特徴とする。また、本発明は、水
素プラズマ処理工程における被処理半導体基板の基板温
度を１５０℃以上にすることを特徴とする。
程における被処理半導体基板の基板温度を１５０℃乃至
３００℃にすることを特徴とする。また、本発明は、水
素プラズマ処理工程における被処理半導体基板の基板温
度を１５０℃以上にすることを特徴とする。
【００１６】また、本発明は、プラズマ・エッチング処
理を行う第１の処理室と、水素プラズマ処理を行う第２
の処理室とを基板の搬送が可能な径を有する接合部で接
続したことを特徴とする。
理を行う第１の処理室と、水素プラズマ処理を行う第２
の処理室とを基板の搬送が可能な径を有する接合部で接
続したことを特徴とする。
【００１７】また、本発明は、プラズマ・エッチング処
理を行う第１の処理室と、水素プラズマ処理を行う第２
の処理室とを基板の搬送が可能な径を有する予備室で接
続したことを特徴とする。
理を行う第１の処理室と、水素プラズマ処理を行う第２
の処理室とを基板の搬送が可能な径を有する予備室で接
続したことを特徴とする。
【００１８】
【作用】プラズマ・エッチングによりパターニングした
のち、大気中に晒すことなく、水素プラズマ中で処理す
ることにより、腐食物を生成することなく塩素系ガス成
分を除去することができるので、配線パターンの高精度
の維持が可能になり、また、処理室を別にしたので、水
素プラズマ処理工程における残留水素がプラズマ・エッ
チング工程に影響を与えることがないので、プラズマ・
エッチングの再現性が向上する。
のち、大気中に晒すことなく、水素プラズマ中で処理す
ることにより、腐食物を生成することなく塩素系ガス成
分を除去することができるので、配線パターンの高精度
の維持が可能になり、また、処理室を別にしたので、水
素プラズマ処理工程における残留水素がプラズマ・エッ
チング工程に影響を与えることがないので、プラズマ・
エッチングの再現性が向上する。
【００１９】また、プラズマ・エッチング工程における
基板温度を１５０℃以上にすることにより、反応生成物
の付着を防止し、３００℃以下にすることにより、エッ
チングシフト量を少なくすることができ、さらに、水素
プラズマ処理工程における基板温度を１５０℃以上にす
ることによって、コロージョンの発生を完全に抑制する
ことが出来る。
基板温度を１５０℃以上にすることにより、反応生成物
の付着を防止し、３００℃以下にすることにより、エッ
チングシフト量を少なくすることができ、さらに、水素
プラズマ処理工程における基板温度を１５０℃以上にす
ることによって、コロージョンの発生を完全に抑制する
ことが出来る。
【００２０】また、プラズマ・エッチング処理を行う処
理室と、水素プラズマ処置を行う処理室とを別室にする
ことにより、多数のウェハを連続的処理しても、前のウ
ェハの処理の影響をうけることなく、安定した処理が可
能な製造装置を実現できる。
理室と、水素プラズマ処置を行う処理室とを別室にする
ことにより、多数のウェハを連続的処理しても、前のウ
ェハの処理の影響をうけることなく、安定した処理が可
能な製造装置を実現できる。
【００２１】また、プラズマ・エッチング処理を行う第
１の処理室と、水素プラズマ処理を行う第２の処理室と
を基板の搬送が可能な径を有する予備室で接続すること
により、処理室が互いに影響することを防止することが
でき、安定な処理が可能な製造装置を実現できる。
１の処理室と、水素プラズマ処理を行う第２の処理室と
を基板の搬送が可能な径を有する予備室で接続すること
により、処理室が互いに影響することを防止することが
でき、安定な処理が可能な製造装置を実現できる。
【００２２】
【実施例】図１乃至図４に基づいて、本発明の実施例を
説明する。なお、図１は本発明の製造工程の説明図であ
り、図２は本発明のプラズマ・エッチングを行った場合
の基板温度と、エッチングシフト量及び反応生成物付着
密度の相関の説明図であり、図３は、本発明の水素プラ
ズマ処理を行った場合の基板温度とコロージョン密度の
相関の説明図であり、更に、図４は本発明の実施に用い
る第１の製造装置の説明図である。
説明する。なお、図１は本発明の製造工程の説明図であ
り、図２は本発明のプラズマ・エッチングを行った場合
の基板温度と、エッチングシフト量及び反応生成物付着
密度の相関の説明図であり、図３は、本発明の水素プラ
ズマ処理を行った場合の基板温度とコロージョン密度の
相関の説明図であり、更に、図４は本発明の実施に用い
る第１の製造装置の説明図である。
【００２３】先ず、第１の製造装置の構成から説明す
る。 図４参照 本発明の実施に用いる製造装置は、プラズマ・エッチン
グ装置１１と水素プラズマ処理装置２１、及び、これら
の装置を接続する被処理半導体基板１３の搬送が可能な
径を有する接合部１９とからなるものであり、プラズマ
・エッチング装置１１の構成は図７の従来のエッチング
装置と同様である。
る。 図４参照 本発明の実施に用いる製造装置は、プラズマ・エッチン
グ装置１１と水素プラズマ処理装置２１、及び、これら
の装置を接続する被処理半導体基板１３の搬送が可能な
径を有する接合部１９とからなるものであり、プラズマ
・エッチング装置１１の構成は図７の従来のエッチング
装置と同様である。
【００２４】また、水素プラズマ処理装置２１の基本構
成もプラズマ・エッチング装置と同様であり、真空処理
室２２内に被処理半導体基板１３を載置する高周波印加
電極２３及び接地電極２４からなる平行平板電極を配置
し、この高周波印加電極２３に高周波電源２５を接続す
ると共に、水素ガスを導入する水素ガス導入管２６及び
反応後のガスを排出する排気系に接続される排気管２７
からなる。
成もプラズマ・エッチング装置と同様であり、真空処理
室２２内に被処理半導体基板１３を載置する高周波印加
電極２３及び接地電極２４からなる平行平板電極を配置
し、この高周波印加電極２３に高周波電源２５を接続す
ると共に、水素ガスを導入する水素ガス導入管２６及び
反応後のガスを排出する排気系に接続される排気管２７
からなる。
【００２５】そして、このプラズマ・エッチング装置１
１と水素プラズマ処理装置２１とを接続する被処理半導
体基板１３の搬送が可能な径を有する接合部１９には、
両者の間を完全に遮断できるゲート弁２０を設けると共
に、プラズマ・エッチング装置１１と水素プラズマ処理
装置２１との間には被処理半導体基板１３を搬送する搬
送装置（図示せず）を設ける。
１と水素プラズマ処理装置２１とを接続する被処理半導
体基板１３の搬送が可能な径を有する接合部１９には、
両者の間を完全に遮断できるゲート弁２０を設けると共
に、プラズマ・エッチング装置１１と水素プラズマ処理
装置２１との間には被処理半導体基板１３を搬送する搬
送装置（図示せず）を設ける。
【００２６】この様に、従来のように単一の処理装置で
連続処理を行わずに、各処理毎に別の処理装置を用い、
それらの間をゲート弁を有する接合部で接続するのは、
水素プラズマに晒された処理室で、次の被処理半導体基
板にプラズマ・エッチング処理を行う場合に、エッチン
グレートが低下するのを防ぐためである。
連続処理を行わずに、各処理毎に別の処理装置を用い、
それらの間をゲート弁を有する接合部で接続するのは、
水素プラズマに晒された処理室で、次の被処理半導体基
板にプラズマ・エッチング処理を行う場合に、エッチン
グレートが低下するのを防ぐためである。
【００２７】即ち、前の被処理半導体基板の処理が終了
して次の被処理半導体基板の処理を行う場合、真空処理
室壁表面には水素が吸着されており、反応ガス導入管か
ら導入された反応ガスが吸着している水素によりトラッ
プされることによりエッチングレートが約１／５に低下
する。
して次の被処理半導体基板の処理を行う場合、真空処理
室壁表面には水素が吸着されており、反応ガス導入管か
ら導入された反応ガスが吸着している水素によりトラッ
プされることによりエッチングレートが約１／５に低下
する。
【００２８】したがって、プラズマ・エッチング装置１
１から水素プラズマ処理装置２１へ被処理半導体基板１
３を搬送する場合には、プラズマ・エッチング装置１１
から水素プラズマ処理装置２１へ窒素ガスやアルゴンガ
ス等の不活性ガスを流すか、或いは、水素プラズマ処理
装置２１内の気圧をプラズマ・エッチング装置１１内の
気圧より低くして、水素ガス、或いは、水素プラズマが
プラズマ・エッチング装置１１内に混入しないようにす
る必要がある。
１から水素プラズマ処理装置２１へ被処理半導体基板１
３を搬送する場合には、プラズマ・エッチング装置１１
から水素プラズマ処理装置２１へ窒素ガスやアルゴンガ
ス等の不活性ガスを流すか、或いは、水素プラズマ処理
装置２１内の気圧をプラズマ・エッチング装置１１内の
気圧より低くして、水素ガス、或いは、水素プラズマが
プラズマ・エッチング装置１１内に混入しないようにす
る必要がある。
【００２９】次に、本発明の製造工程を説明する。 図１（ａ）参照 先ず、シリコン半導体基体上に設けたＳｉＯ2 からなる
層間絶縁膜１上に、基板温度を２００℃とし、１０ｍＴ
ｏｒｒのアルゴンガス雰囲気中において放電電力を１ｋ
Ｗのｄｃ電力を印加した状態で、バリアメタル膜となる
ＴｉＮ膜２をＴｉＮをターゲットにしたスパッタリング
法で５０ｎｍ堆積させたのち、４５０℃で３０分熱処理
することによりＴｉＮ膜２のバリア性を高める。
層間絶縁膜１上に、基板温度を２００℃とし、１０ｍＴ
ｏｒｒのアルゴンガス雰囲気中において放電電力を１ｋ
Ｗのｄｃ電力を印加した状態で、バリアメタル膜となる
ＴｉＮ膜２をＴｉＮをターゲットにしたスパッタリング
法で５０ｎｍ堆積させたのち、４５０℃で３０分熱処理
することによりＴｉＮ膜２のバリア性を高める。
【００３０】次いで、ＴｉＮ膜２と同じ成膜条件で、Ｃ
ｕ膜３をＣｕをターゲットにしたスパッタリング法で５
００ｎｍ堆積させたのち、真空容器内を搬送して他のス
パッタリング装置においてＴｉＮ膜２と同じ成膜条件
で、同じくカバー膜となるＴｉＮ膜４をＴｉＮをターゲ
ットにしたスパッタリング法で５０ｎｍ堆積させる。
ｕ膜３をＣｕをターゲットにしたスパッタリング法で５
００ｎｍ堆積させたのち、真空容器内を搬送して他のス
パッタリング装置においてＴｉＮ膜２と同じ成膜条件
で、同じくカバー膜となるＴｉＮ膜４をＴｉＮをターゲ
ットにしたスパッタリング法で５０ｎｍ堆積させる。
【００３１】次いで、エッチングマスクなるＳｉＯ2 膜
をＣＶＤ法によって堆積させ、この上に１μｍの厚さの
フォトレジストを塗布し露光した後、アルカリ現像液を
用いて現像してフォトレジスト・パターンを形成する。
次いで、このフォトレジスト・パターンをマスクとして
ＣＦ4 ／ＣＨＦ3 プラズマによる反応性イオンエッチン
グによりＳｉＯ2 膜を下地のＴｉＮ膜４が露出するまで
エッチングしてＳｉＯ2 からなるエッチングマスク５を
形成して、被処理半導体基板１３を用意する。
をＣＶＤ法によって堆積させ、この上に１μｍの厚さの
フォトレジストを塗布し露光した後、アルカリ現像液を
用いて現像してフォトレジスト・パターンを形成する。
次いで、このフォトレジスト・パターンをマスクとして
ＣＦ4 ／ＣＨＦ3 プラズマによる反応性イオンエッチン
グによりＳｉＯ2 膜を下地のＴｉＮ膜４が露出するまで
エッチングしてＳｉＯ2 からなるエッチングマスク５を
形成して、被処理半導体基板１３を用意する。
【００３２】なお、上記の成膜工程における各種条件は
上記の数値に限定されるものではなく、シリコン半導体
基板の基板温度は１５０℃〜３００℃であれば良く、こ
の理由を図２により説明する。
上記の数値に限定されるものではなく、シリコン半導体
基板の基板温度は１５０℃〜３００℃であれば良く、こ
の理由を図２により説明する。
【００３３】図２参照 図２は、被処理半導体基板の基板温度と、エッチングシ
フト量及び反応生成物付着密度の相関の説明図であり、
エッチングシフト量はエッチングマスクの幅と被エッチ
ング部材である配線パターンの幅との差、つまり、サイ
ドエッチングによる配線パターンの寸法のシフト量を表
すものであり、また、反応生成物付着密度とは、被処理
基板表面全体に対する反応生成物が付着している領域の
面積比を表すものである。
フト量及び反応生成物付着密度の相関の説明図であり、
エッチングシフト量はエッチングマスクの幅と被エッチ
ング部材である配線パターンの幅との差、つまり、サイ
ドエッチングによる配線パターンの寸法のシフト量を表
すものであり、また、反応生成物付着密度とは、被処理
基板表面全体に対する反応生成物が付着している領域の
面積比を表すものである。
【００３４】図２参照 １５０℃より基板温度が低くなると、反応生成物の付
着、及び、エッチングレートの低下により実用的に使用
できる条件ではなく、配線パターンが不完全で且つ、コ
ロージョンが発生しやすくなる。また、３００℃より基
板温度が高くなるとエッチングシフト量が大きくなりパ
ターン形状が劣化し、実用的に使用できる条件ではなく
なる。
着、及び、エッチングレートの低下により実用的に使用
できる条件ではなく、配線パターンが不完全で且つ、コ
ロージョンが発生しやすくなる。また、３００℃より基
板温度が高くなるとエッチングシフト量が大きくなりパ
ターン形状が劣化し、実用的に使用できる条件ではなく
なる。
【００３５】また、処理室のガス圧は９〜１１ｍＴｏｒ
ｒであれば良く、膜厚は製造する半導体装置のアスペク
ト比（＝段差の高さ／段差と段差との間の距離）に応じ
て適宜設定されるものであり、放電電力はスループット
と得られる膜質との相関により適宜決定されるものであ
り、さらに、ＴｉＮ膜２のアニール工程における温度
は、４００℃乃至５００℃であれば良い。
ｒであれば良く、膜厚は製造する半導体装置のアスペク
ト比（＝段差の高さ／段差と段差との間の距離）に応じ
て適宜設定されるものであり、放電電力はスループット
と得られる膜質との相関により適宜決定されるものであ
り、さらに、ＴｉＮ膜２のアニール工程における温度
は、４００℃乃至５００℃であれば良い。
【００３６】図１（ｂ）参照 次いで、プラズマ・エッチング装置内の高周波印加電極
上に被処理半導体基板１３を載置し、処理室内を真空に
したのち、基板温度を２６０℃にした状態で、Ｃｌ2 、
ＳｉＣｌ4 、Ｎ2 、及び、ＮＨ3 の混合ガスからなる塩
素系ガスを反応ガス導入管より導入して、１．６Ｗ／ｃ
ｍ2 の高周波電力を印加してプラズマ化し、この塩素系
プラズマ６によってＳｉＯ2 膜からなるエッチングマス
ク５をマスクとしてＴｉＮ膜４、Ｃｕ膜３、及び、Ｔｉ
Ｎ膜２をエッチングして、配線パターンを形成する。な
お、反応ガスの体積流量はＣｌ2 ：２０ｃｃ／分、Ｓｉ
Ｃｌ4 ：２０ｃｃ／分、Ｎ2 ：８０ｃｃ／分、及び、Ｎ
Ｈ3 ：１０ｃｃ／分であり、ガス圧は３０ｍＴｏｒｒで
あり、また、エッチング時間は５分間である。
上に被処理半導体基板１３を載置し、処理室内を真空に
したのち、基板温度を２６０℃にした状態で、Ｃｌ2 、
ＳｉＣｌ4 、Ｎ2 、及び、ＮＨ3 の混合ガスからなる塩
素系ガスを反応ガス導入管より導入して、１．６Ｗ／ｃ
ｍ2 の高周波電力を印加してプラズマ化し、この塩素系
プラズマ６によってＳｉＯ2 膜からなるエッチングマス
ク５をマスクとしてＴｉＮ膜４、Ｃｕ膜３、及び、Ｔｉ
Ｎ膜２をエッチングして、配線パターンを形成する。な
お、反応ガスの体積流量はＣｌ2 ：２０ｃｃ／分、Ｓｉ
Ｃｌ4 ：２０ｃｃ／分、Ｎ2 ：８０ｃｃ／分、及び、Ｎ
Ｈ3 ：１０ｃｃ／分であり、ガス圧は３０ｍＴｏｒｒで
あり、また、エッチング時間は５分間である。
【００３７】次いで、エッチングの終了後、速やかに塩
素系反応ガスの導入を停止し、暫く処理室内の排気を行
う。この場合、排気に要する時間は排気系能力にもよる
が、本実施例においては約１分間の排気を行った。
素系反応ガスの導入を停止し、暫く処理室内の排気を行
う。この場合、排気に要する時間は排気系能力にもよる
が、本実施例においては約１分間の排気を行った。
【００３８】図４参照 排気が終了したのち、接合部１９に設けたゲート弁２０
を開いて、エッチングの終了した被処理半導体基板１３
を水素プラズマ処理装置２１に搬入し、高周波印加電極
２３の上に載置し、ゲート弁２０を閉じる。この場合、
水素プラズマ処理装置２１内の水素ガスが接合部１９を
介してプラズマ・エッチング装置１１内に混入しないよ
うに真空処理室１２及び２２内の圧力を考慮する必要が
ある。
を開いて、エッチングの終了した被処理半導体基板１３
を水素プラズマ処理装置２１に搬入し、高周波印加電極
２３の上に載置し、ゲート弁２０を閉じる。この場合、
水素プラズマ処理装置２１内の水素ガスが接合部１９を
介してプラズマ・エッチング装置１１内に混入しないよ
うに真空処理室１２及び２２内の圧力を考慮する必要が
ある。
【００３９】図１（ｃ）参照 次いで、水素ガス導入管より１００ｃｃ／分の流量の水
素ガスを処理室内に導入し、基板温度を２２０℃とし、
ガス圧を１００ｍＴｏｒｒとし、高周波放電電力密度を
０．４Ｗ／ｃｍ2 とした状態で、水素プラズマ１０を発
生させ、被処理半導体基板１３に水素ラジカルと水素イ
オンとを照射して、１分間水素プラズマ処理を行う。
素ガスを処理室内に導入し、基板温度を２２０℃とし、
ガス圧を１００ｍＴｏｒｒとし、高周波放電電力密度を
０．４Ｗ／ｃｍ2 とした状態で、水素プラズマ１０を発
生させ、被処理半導体基板１３に水素ラジカルと水素イ
オンとを照射して、１分間水素プラズマ処理を行う。
【００４０】図１（ｄ）参照 次いで、適当な手段でエッチングマスク５を除去するこ
とにより、コロージョンの発生しない、銅配線パターン
が得られる。
とにより、コロージョンの発生しない、銅配線パターン
が得られる。
【００４１】なお、上記の水素プラズマ処理工程におけ
る各種条件は上記の数値に限定されるものではなく、被
処理半導体基板１３の基板温度は１５０℃以上であれば
良く、ガス圧は１００ｍＴｏｒｒ〜３００ｍＴｏｒｒで
あれば良い。
る各種条件は上記の数値に限定されるものではなく、被
処理半導体基板１３の基板温度は１５０℃以上であれば
良く、ガス圧は１００ｍＴｏｒｒ〜３００ｍＴｏｒｒで
あれば良い。
【００４２】ここで、被処理半導体基板１３の基板温度
を１５０℃以上にする理由を図３を用いて説明する。 図３参照 図３は、被処理半導体基板の基板温度とコロージョン密
度の相関の説明図であり、基板温度が１５０℃以下で
は、コロージョンが生じており、水素プラズマ処理の効
果がなくなる。なお、コロージョン密度とは、被処理半
導体基板表面全体に対するコロージョンが発生している
領域の面積比を表すものである。
を１５０℃以上にする理由を図３を用いて説明する。 図３参照 図３は、被処理半導体基板の基板温度とコロージョン密
度の相関の説明図であり、基板温度が１５０℃以下で
は、コロージョンが生じており、水素プラズマ処理の効
果がなくなる。なお、コロージョン密度とは、被処理半
導体基板表面全体に対するコロージョンが発生している
領域の面積比を表すものである。
【００４３】この場合、基板温度の上限温度を限定すべ
き理由はコロージョンの発生防止の観点からはあまりな
いが、あまり高温であれば、水素の吸着効果が低下し、
それに伴って水素プラズマ処理効果が低下する可能性が
あるほか、高温でのプラズマ処理は被処理半導体基板に
ダメージを与える可能性があるので、３００℃以下が好
適である。
き理由はコロージョンの発生防止の観点からはあまりな
いが、あまり高温であれば、水素の吸着効果が低下し、
それに伴って水素プラズマ処理効果が低下する可能性が
あるほか、高温でのプラズマ処理は被処理半導体基板に
ダメージを与える可能性があるので、３００℃以下が好
適である。
【００４４】次に、図５を用いて、本発明の実施に用い
る製造装置の第２の実施例を説明する。 図５参照 この第２の実施例の製造装置における、プラズマ・エッ
チング装置１１及び水素プラズマ処理装置２１の構成は
図４の第１の実施例の製造装置の構成と同様であるが、
接続部の構成において相違するものである。
る製造装置の第２の実施例を説明する。 図５参照 この第２の実施例の製造装置における、プラズマ・エッ
チング装置１１及び水素プラズマ処理装置２１の構成は
図４の第１の実施例の製造装置の構成と同様であるが、
接続部の構成において相違するものである。
【００４５】即ち、第２の実施例の製造装置において
は、プラズマ・エッチング装置１１と水素プラズマ処理
装置２１との間に予備室２８を設け、この予備室２８と
プラズマ・エッチング装置１１との間に第１のゲート弁
２９を、また、予備室２８と水素プラズマ処理装置２１
との間に第２のゲート弁３０を設けると共に、この予備
室内に進入したガスをパージするガスを導入するパージ
ガス導入管３１及び排気系に接続する排気管３２を設け
たものである。この場合にも、プラズマ・エッチング装
置１１と水素プラズマ処理装置２１との間には被処理半
導体基板１３を搬送する搬送装置（図示せず）を設け
る。
は、プラズマ・エッチング装置１１と水素プラズマ処理
装置２１との間に予備室２８を設け、この予備室２８と
プラズマ・エッチング装置１１との間に第１のゲート弁
２９を、また、予備室２８と水素プラズマ処理装置２１
との間に第２のゲート弁３０を設けると共に、この予備
室内に進入したガスをパージするガスを導入するパージ
ガス導入管３１及び排気系に接続する排気管３２を設け
たものである。この場合にも、プラズマ・エッチング装
置１１と水素プラズマ処理装置２１との間には被処理半
導体基板１３を搬送する搬送装置（図示せず）を設け
る。
【００４６】この場合には、プラズマ・エッチング処理
の終了した後、第１のゲート弁２９を開いて被処理半導
体基板１３を予備室２８に搬入し、第１のゲート弁２９
を閉じた後、パージガス導入管３１より窒素ガスやアル
ゴンガス等の不活性ガスからなるパージガスを予備室内
に導入し、排気を行なう。
の終了した後、第１のゲート弁２９を開いて被処理半導
体基板１３を予備室２８に搬入し、第１のゲート弁２９
を閉じた後、パージガス導入管３１より窒素ガスやアル
ゴンガス等の不活性ガスからなるパージガスを予備室内
に導入し、排気を行なう。
【００４７】次いで、第２のゲート弁３０を開いて、被
処理半導体基板１３を水素プラズマ処理装置２１内に搬
入し、高周波印加電極２３の上に載置し、第２のゲート
弁３０を閉じた後、水素プラズマ処理を開始する。この
場合には、夫々の真空処理室１２及び２２が互いに干渉
し合うことはなくなるので、このような処理工程を多数
回繰り返しても、再現性良く高精度の処理が可能にな
る。
処理半導体基板１３を水素プラズマ処理装置２１内に搬
入し、高周波印加電極２３の上に載置し、第２のゲート
弁３０を閉じた後、水素プラズマ処理を開始する。この
場合には、夫々の真空処理室１２及び２２が互いに干渉
し合うことはなくなるので、このような処理工程を多数
回繰り返しても、再現性良く高精度の処理が可能にな
る。
【００４８】なお、本願発明の第１の実施例及び第２の
実施例の製造装置は、平行平板電極型の反応性イオンエ
ッチング装置を組み合わせて構成しているが、この様な
構成に限られるものではなく、ＥＣＲプラズマ、或いは
誘導結合プラズマ等の高密度プラズマを用いたエッチン
グ装置を用いても良いものであり、且つ、互いに異なっ
た構成のエッチング装置を組み合わせても良いものであ
る。
実施例の製造装置は、平行平板電極型の反応性イオンエ
ッチング装置を組み合わせて構成しているが、この様な
構成に限られるものではなく、ＥＣＲプラズマ、或いは
誘導結合プラズマ等の高密度プラズマを用いたエッチン
グ装置を用いても良いものであり、且つ、互いに異なっ
た構成のエッチング装置を組み合わせても良いものであ
る。
【００４９】
【発明の効果】本発明によれば、塩素系反応ガスを用い
たプラズマ・エッチング工程後、被処理半導体基板を大
気中に晒すことなく水素プラズマ処理することにより、
銅配線パターン表面に残留した塩素によるコロージョン
の発生を完全に防止できるので、体積抵抗率が低く、エ
レクトロマイグレーション耐性及びストレス・マイグレ
ーション耐性の大きな銅を配線層として用いることがで
き、したがって、半導体集積回路装置のより一層の微細
化が可能になる。
たプラズマ・エッチング工程後、被処理半導体基板を大
気中に晒すことなく水素プラズマ処理することにより、
銅配線パターン表面に残留した塩素によるコロージョン
の発生を完全に防止できるので、体積抵抗率が低く、エ
レクトロマイグレーション耐性及びストレス・マイグレ
ーション耐性の大きな銅を配線層として用いることがで
き、したがって、半導体集積回路装置のより一層の微細
化が可能になる。
【図１】本発明の製造方法の実施例の説明図である。
【図２】本発明の製造方法の実施例における基板温度
と、エッチングシフト量及び反応生成物付着密度の相関
の説明図である。
と、エッチングシフト量及び反応生成物付着密度の相関
の説明図である。
【図３】本発明の製造方法の実施例における基板温度
と、コロージョン密度の相関の説明図である。
と、コロージョン密度の相関の説明図である。
【図４】本発明の製造装置の第１の実施例の説明図であ
る。
る。
【図５】本発明の製造装置の第２の実施例の説明図であ
る。
る。
【図６】従来のコロージョン防止法の説明図である。
【図７】従来の製造装置の説明図である。
１ 層間絶縁膜 ２ バリアメタル膜 ３ Ｃｕ膜 ４ カバー膜 ５ エッチングマスク ６ 塩素系プラズマ ７ 大気 ８ 腐食物 ９ アンモニア水 １０ 水素プラズマ １１ プラズマ・エッチング装置 １２ 真空処理室 １３ 被処理半導体基板 １４ 高周波印加電極 １５ 接地電極 １６ 高周波電源 １７ 反応ガス導入管 １８ 排気管 １９ 接合部 ２０ ゲート弁 ２１ 水素プラズマ装置 ２２ 真空処理室 ２３ 高周波印加電極 ２４ 接地電極 ２５ 高周波電源 ２６ 水素ガス導入管 ２７ 排気管 ２８ 予備室 ２９ 第１のゲート弁 ３０ 第２のゲート弁 ３１ パージガス導入管 ３２ 排気管
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/302 Ｎ 21/88 Ｒ
Claims (8)
- 【請求項１】 半導体基板上に層間絶縁膜を介して設け
たバリアメタル膜とカバー膜とによって上下を挟まれた
Ｃｕ膜を第１の処理室において塩素系反応ガスを用いた
プラズマ・エッチングによりパターニングするプラズマ
・エッチング工程と、前記プラズマ・エッチング工程
後、前記半導体基板を大気中に晒すことなく第２の処理
室に搬送し、水素プラズマ中で処理する水素プラズマ処
理工程とを有することを特徴とする半導体装置の製造方
法。 - 【請求項２】 上記バリアメタル膜及びカバー膜がＴｉ
Ｎ膜からなることを特徴とする請求項１記載の半導体装
置の製造方法。 - 【請求項３】 上記プラズマ・エッチング工程における
エッチングマスクとして酸化珪素膜を用いたことを特徴
とする請求項１または２記載の半導体装置の製造方法。 - 【請求項４】 上記プラズマ・エッチング工程における
上記半導体基板の温度を１５０℃乃至３００℃に設定し
たことを特徴とする請求項３記載の半導体装置の製造方
法。 - 【請求項５】 上記水素プラズマ処理工程における上記
半導体基板の温度を１５０℃以上に設定したことを特徴
とする請求項３または４記載の半導体装置の製造方法。 - 【請求項６】 上記プラズマ・エッチング処理を行う第
１の処理室と、上記水素プラズマ処理を行う第２の処理
室とを上記半導体基板の搬送が可能な径を有する接合部
で接続したことを特徴とする請求項１記載の半導体装置
の製造方法に用いる製造装置。 - 【請求項７】 上記プラズマ・エッチング処理を行う第
１の処理室と、上記水素プラズマ処理を行う第２の処理
室とを上記半導体基板の搬送が可能な径を有する予備室
で接続し、且つ、前記予備室と前記第１及び第２の処理
室との間に夫々第１及び第２のゲート弁を設けたことを
特徴とする請求項１記載の半導体装置の製造方法に用い
る製造装置。 - 【請求項８】 上記予備室にパージガス導入管及び排気
管を設けたことを特徴とする請求項７記載の製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24586494A JPH08111420A (ja) | 1994-10-12 | 1994-10-12 | 半導体装置の製造方法及び製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24586494A JPH08111420A (ja) | 1994-10-12 | 1994-10-12 | 半導体装置の製造方法及び製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08111420A true JPH08111420A (ja) | 1996-04-30 |
Family
ID=17139961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24586494A Withdrawn JPH08111420A (ja) | 1994-10-12 | 1994-10-12 | 半導体装置の製造方法及び製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08111420A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006080421A (ja) * | 2004-09-13 | 2006-03-23 | Sharp Corp | プラズマエッチングにおけるチャンバークリーニング方法 |
| US7064076B2 (en) * | 2001-10-31 | 2006-06-20 | Nagraj Kulkarni | Process for low temperature, dry etching, and dry planarization of copper |
| JP2008147526A (ja) * | 2006-12-12 | 2008-06-26 | Phyzchemix Corp | 基板周縁部の不要物除去方法及び装置、並びに半導体製造装置 |
| KR20160042396A (ko) * | 2014-10-09 | 2016-04-19 | 램 리써치 코포레이션 | 구리 배리어 막을 에칭하기 위한 새로운 방법 |
| KR20190038709A (ko) * | 2017-09-29 | 2019-04-09 | 삼성디스플레이 주식회사 | 구리 플라즈마 식각 방법 및 디스플레이 패널 제조 방법 |
| US20220367607A1 (en) * | 2019-09-11 | 2022-11-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diffusion barrier layer in top electrode to increase break down voltage |
-
1994
- 1994-10-12 JP JP24586494A patent/JPH08111420A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7064076B2 (en) * | 2001-10-31 | 2006-06-20 | Nagraj Kulkarni | Process for low temperature, dry etching, and dry planarization of copper |
| JP2006080421A (ja) * | 2004-09-13 | 2006-03-23 | Sharp Corp | プラズマエッチングにおけるチャンバークリーニング方法 |
| JP2008147526A (ja) * | 2006-12-12 | 2008-06-26 | Phyzchemix Corp | 基板周縁部の不要物除去方法及び装置、並びに半導体製造装置 |
| KR20160042396A (ko) * | 2014-10-09 | 2016-04-19 | 램 리써치 코포레이션 | 구리 배리어 막을 에칭하기 위한 새로운 방법 |
| JP2016105461A (ja) * | 2014-10-09 | 2016-06-09 | ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ | 銅バリア膜をエッチングするための新規方法 |
| KR20190038709A (ko) * | 2017-09-29 | 2019-04-09 | 삼성디스플레이 주식회사 | 구리 플라즈마 식각 방법 및 디스플레이 패널 제조 방법 |
| US20220367607A1 (en) * | 2019-09-11 | 2022-11-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diffusion barrier layer in top electrode to increase break down voltage |
| US12261197B2 (en) * | 2019-09-11 | 2025-03-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diffusion barrier layer in top electrode to increase break down voltage |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5670421A (en) | Process for forming multilayer wiring | |
| JP4901004B2 (ja) | 基板表面上の酸化銅を除去する方法 | |
| US20040029393A1 (en) | Method for removal of residue from a magneto-resistive random access memory (MRAM) film stack using a sacrificial mask layer | |
| US7014887B1 (en) | Sequential sputter and reactive precleans of vias and contacts | |
| US6979633B2 (en) | Method of manufacturing semiconductor device | |
| KR100259692B1 (ko) | 매립형 접촉 구조를 가진 반도체 장치의 제조 방법 | |
| US5863834A (en) | Semiconductor device and method of manufacturing the same | |
| JPH08111420A (ja) | 半導体装置の製造方法及び製造装置 | |
| JPH07230993A (ja) | 半導体装置の配線の形成方法 | |
| JP3270196B2 (ja) | 薄膜形成方法 | |
| JP5493165B2 (ja) | 半導体装置の製造方法 | |
| JP4646346B2 (ja) | 電子デバイスの製造方法 | |
| JPH07273120A (ja) | 半導体基板の処理方法 | |
| JPH08241923A (ja) | 配線形成方法およびこれに用いる配線形成装置 | |
| JPH0722417A (ja) | アルミニウム配線の形成方法 | |
| JPH11238732A (ja) | 配線構造およびボンディングパッド開口の形成法 | |
| JPH05347270A (ja) | 金属プラグの形成方法及びこれに用いるウェハ処理装置 | |
| US5418397A (en) | Semiconductor device having an interconnection pattern | |
| JPH05308074A (ja) | 金属配線の形成方法 | |
| JP2661355B2 (ja) | 半導体装置の製造方法 | |
| JPH04157721A (ja) | プラズマエッチング方法 | |
| JPH11214354A (ja) | 半導体装置の製造方法 | |
| KR0168890B1 (ko) | 알루미늄배선의 반도체장치의 제조방법 | |
| JPH0917796A (ja) | 配線形成方法 | |
| JPH06232093A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020115 |