JPH08115804A - 表面実装型セラミック電子部品とその製造方法 - Google Patents
表面実装型セラミック電子部品とその製造方法Info
- Publication number
- JPH08115804A JPH08115804A JP6249604A JP24960494A JPH08115804A JP H08115804 A JPH08115804 A JP H08115804A JP 6249604 A JP6249604 A JP 6249604A JP 24960494 A JP24960494 A JP 24960494A JP H08115804 A JPH08115804 A JP H08115804A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- ceramic electronic
- metal terminal
- electrode
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Thermistors And Varistors (AREA)
- Details Of Resistors (AREA)
Abstract
(57)【要約】
【目的】 抵抗値バラツキが少なく、高精度で、安価に
製造できる、表面実装型セラミック電子部品とその製造
方法を提供することにある。 【構成】 負特性サーミスタ３は、負の抵抗温度特性を
有する半導体セラミック１の両主面に電極２ａ，２ｂを
形成したものである。金属端子４は、その一端に前記電
極２ｂと接合する接合面を有し、その他端に他方の前記
電極２ａとは同じ平面に達しかつ間隔をおいて位置する
曲がり部４ａを有している。前記金属端子４の一端と前
記電極２ｂは、半田層６を介して接合されて、表面実装
型負特性サーミスタ７を構成している。
製造できる、表面実装型セラミック電子部品とその製造
方法を提供することにある。 【構成】 負特性サーミスタ３は、負の抵抗温度特性を
有する半導体セラミック１の両主面に電極２ａ，２ｂを
形成したものである。金属端子４は、その一端に前記電
極２ｂと接合する接合面を有し、その他端に他方の前記
電極２ａとは同じ平面に達しかつ間隔をおいて位置する
曲がり部４ａを有している。前記金属端子４の一端と前
記電極２ｂは、半田層６を介して接合されて、表面実装
型負特性サーミスタ７を構成している。
Description
【０００１】
【産業上の利用分野】この発明は、表面実装型セラミッ
ク電子部品とその製造方法に関する。
ク電子部品とその製造方法に関する。
【０００２】
【従来の技術】表面実装型セラミック電子部品は、セラ
ミックと外部電極あるいは端子とを一体化して構成され
るもので、代表的なものとして、正特性サーミスタ、負
特性サーミスタ、コンデンサ、インダクタ、バリスタ、
固定抵抗器等が知られている。
ミックと外部電極あるいは端子とを一体化して構成され
るもので、代表的なものとして、正特性サーミスタ、負
特性サーミスタ、コンデンサ、インダクタ、バリスタ、
固定抵抗器等が知られている。
【０００３】表面実装型セラミック電子部品の一例とし
て、負特性サーミスタがある。図１１（ａ）は負特性サ
ーミスタの斜視図を示している。図１１（ａ）に示すよ
うに、負特性サーミスタ７１は、負の抵抗温度特性を有
する半導体セラミック１と電極２ａ，２ｂとからなる。
て、負特性サーミスタがある。図１１（ａ）は負特性サ
ーミスタの斜視図を示している。図１１（ａ）に示すよ
うに、負特性サーミスタ７１は、負の抵抗温度特性を有
する半導体セラミック１と電極２ａ，２ｂとからなる。
【０００４】図１１（ｂ），図１１（ｃ）は、それぞれ
図１１（ａ）の負特性サーミスタ７１のＸ−Ｘ線の断面
図である。図１１（ｂ）のものは負の抵抗温度特性を有
する半導体セラミック１の内部に、内部電極がなにも形
成されていないタイプのものであり、図１１（ｃ）は内
部電極２３ａ，２３ｂが形成されたタイプのものであ
る。図１１（ｃ）に示した内部電極２３ａ，２３ｂは、
負特性サーミスタの端面において電極２ａ，２ｂと電気
的に接続されている。
図１１（ａ）の負特性サーミスタ７１のＸ−Ｘ線の断面
図である。図１１（ｂ）のものは負の抵抗温度特性を有
する半導体セラミック１の内部に、内部電極がなにも形
成されていないタイプのものであり、図１１（ｃ）は内
部電極２３ａ，２３ｂが形成されたタイプのものであ
る。図１１（ｃ）に示した内部電極２３ａ，２３ｂは、
負特性サーミスタの端面において電極２ａ，２ｂと電気
的に接続されている。
【０００５】図１２は従来例の別の負特性サーミスタの
斜視図を示している。図１２（ａ）に示すように、負特
性サーミスタ７２は、絶縁基板２４、櫛歯状の表面電極
２５ａ，２５ｂ、負の抵抗温度特性を有する半導体セラ
ミック１と電極２ａ，２ｂとからなる。図１２（ｂ）は
図１２（ａ）の負特性サーミスタ７２のＹ−Ｙ線の断面
図である。
斜視図を示している。図１２（ａ）に示すように、負特
性サーミスタ７２は、絶縁基板２４、櫛歯状の表面電極
２５ａ，２５ｂ、負の抵抗温度特性を有する半導体セラ
ミック１と電極２ａ，２ｂとからなる。図１２（ｂ）は
図１２（ａ）の負特性サーミスタ７２のＹ−Ｙ線の断面
図である。
【０００６】これらの負特性サーミスタ７１，７２は、
温度補償や温度検知用に使用されるが、特に温度検知用
の場合その検知精度を上げるために、抵抗値バラツキを
少なく（狭偏差化）する必要がある。
温度補償や温度検知用に使用されるが、特に温度検知用
の場合その検知精度を上げるために、抵抗値バラツキを
少なく（狭偏差化）する必要がある。
【０００７】
【発明が解決しようとする課題】負特性サーミスタ７１
の抵抗値は、主に図１１（ｂ）においては、Ｌ1，ｔ1、
図１１（ｃ）においては、Ｌ1，Ｌ2，ｔ1，ｔ2，ｔ3で
決定される。抵抗値は長さに比例するものであるから、
長さにバラツキが生じれば抵抗値にもバラツキの影響が
起きる。特に相対向する電極２ａ，２ｂ間の距離Ｌ1が
抵抗値に大きく影響する。
の抵抗値は、主に図１１（ｂ）においては、Ｌ1，ｔ1、
図１１（ｃ）においては、Ｌ1，Ｌ2，ｔ1，ｔ2，ｔ3で
決定される。抵抗値は長さに比例するものであるから、
長さにバラツキが生じれば抵抗値にもバラツキの影響が
起きる。特に相対向する電極２ａ，２ｂ間の距離Ｌ1が
抵抗値に大きく影響する。
【０００８】また図１１（ｃ）に示す負特性サーミスタ
７１の厚みｔ1，ｔ2，ｔ3や内部電極２３ａ，２３ｂ間
の距離Ｌ2は比較的精度良く作れるが、電極２ａ，２ｂ
間の距離Ｌ1は寸法コントロール精度や、電極材の粘度
等の影響を受け、バラツキを少なくする事は困難で、高
精度化できなかった。
７１の厚みｔ1，ｔ2，ｔ3や内部電極２３ａ，２３ｂ間
の距離Ｌ2は比較的精度良く作れるが、電極２ａ，２ｂ
間の距離Ｌ1は寸法コントロール精度や、電極材の粘度
等の影響を受け、バラツキを少なくする事は困難で、高
精度化できなかった。
【０００９】そのため、高精度の抵抗値をもつ負特性サ
ーミスタを得るには、それらを全数測定して、良品とな
るものを選んでいたが、歩留まりが悪く、コストがかか
っていた。
ーミスタを得るには、それらを全数測定して、良品とな
るものを選んでいたが、歩留まりが悪く、コストがかか
っていた。
【００１０】また、図１２に示した負特性サーミスタ７
２の抵抗値は、主にＬ1，Ｌ3で決定され、Ｌ3は精度良
く形成できるものの、Ｌ1は前記と図１１の負特性サー
ミスタ７１で説明したようにバラツキが生じやすい。し
かも負の抵抗温度特性を有する半導体セラミック１は、
ガラスを含有したペーストを低温焼成により形成するた
め、安定度が低く、抵抗値バラツキも大きかった。
２の抵抗値は、主にＬ1，Ｌ3で決定され、Ｌ3は精度良
く形成できるものの、Ｌ1は前記と図１１の負特性サー
ミスタ７１で説明したようにバラツキが生じやすい。し
かも負の抵抗温度特性を有する半導体セラミック１は、
ガラスを含有したペーストを低温焼成により形成するた
め、安定度が低く、抵抗値バラツキも大きかった。
【００１１】そこで、負特性サーミスタ７２は、負の抵
抗温度特性を有する半導体セラミック１や表面電極２５
ａ，２５ｂをレーザー照射によりトリミングして抵抗値
バラツキを調整していた。しかし、レーザー照射によ
り、負の抵抗温度特性を有する半導体セラミック１の温
度が上昇し、常温での抵抗値を正確に得ることは困難で
あった。
抗温度特性を有する半導体セラミック１や表面電極２５
ａ，２５ｂをレーザー照射によりトリミングして抵抗値
バラツキを調整していた。しかし、レーザー照射によ
り、負の抵抗温度特性を有する半導体セラミック１の温
度が上昇し、常温での抵抗値を正確に得ることは困難で
あった。
【００１２】さらにレーザーによる負の抵抗温度特性を
有する半導体セラミック１の温度上昇を少なくするため
に、レーザートリミングスピードを遅くして、その半導
体セラミックの温度上昇を抑制することも可能ではある
が、処理能力が低下し、コスト上昇につながり、問題の
根本的な解決には至っていなかった。
有する半導体セラミック１の温度上昇を少なくするため
に、レーザートリミングスピードを遅くして、その半導
体セラミックの温度上昇を抑制することも可能ではある
が、処理能力が低下し、コスト上昇につながり、問題の
根本的な解決には至っていなかった。
【００１３】この発明の目的は、抵抗値バラツキなど電
気的特性のバラツキが小さく、高精度で、安価に製造で
き、しかも表面実装が可能な、表面実装型セラミック電
子部品とその製造方法を提供することにある。
気的特性のバラツキが小さく、高精度で、安価に製造で
き、しかも表面実装が可能な、表面実装型セラミック電
子部品とその製造方法を提供することにある。
【００１４】
【課題を解決するための手段】請求項１に係る発明は、
両主面に電極が形成されたセラミック電子部品と金属端
子とからなり、金属端子は、その一端にセラミック電子
部品の一方の主面の電極と接合する接合面を有し、その
他端にセラミック電子部品の他方の主面の電極とは同じ
平面に達しかつ間隔をおいて位置する曲がり部を有して
おり、セラミック電子部品の一方の主面の電極が金属端
子の接合面と接合されている表面実装型セラミック電子
部品である。
両主面に電極が形成されたセラミック電子部品と金属端
子とからなり、金属端子は、その一端にセラミック電子
部品の一方の主面の電極と接合する接合面を有し、その
他端にセラミック電子部品の他方の主面の電極とは同じ
平面に達しかつ間隔をおいて位置する曲がり部を有して
おり、セラミック電子部品の一方の主面の電極が金属端
子の接合面と接合されている表面実装型セラミック電子
部品である。
【００１５】請求項２に係る発明は、両主面に電極が形
成されたセラミック電子部品と金属端子とからなり、金
属端子は、その一端にセラミック電子部品の一方の主面
の電極と接合する接合面を有し、その他端にセラミック
電子部品の他方の主面の電極とは同じ平面でかつ間隔を
おいて位置する脚部とを有しており、セラミック電子部
品の一方の主面の電極が金属端子の接合面と接合されて
いる表面実装型セラミック電子部品である。
成されたセラミック電子部品と金属端子とからなり、金
属端子は、その一端にセラミック電子部品の一方の主面
の電極と接合する接合面を有し、その他端にセラミック
電子部品の他方の主面の電極とは同じ平面でかつ間隔を
おいて位置する脚部とを有しており、セラミック電子部
品の一方の主面の電極が金属端子の接合面と接合されて
いる表面実装型セラミック電子部品である。
【００１６】請求項３に係る発明は、両主面に電極が形
成されたセラミック電子部品と耐熱性を有する絶縁材と
金属端子とからなり、金属端子は、その一端にセラミッ
ク電子部品の一方の主面の電極と接合する接合面を有
し、その他端にセラミック電子部品の他方の主面の電極
とは同じ平面に達しかつ間隔をおいて位置する曲がり部
を有しており、耐熱性を有する絶縁材は、金属端子の一
端と他端の曲がり部とで形成される空間に配置固定され
ており、セラミック電子部品の一方の主面の電極が前記
金属端子の接合面と接合されている表面実装型セラミッ
ク電子部品である。
成されたセラミック電子部品と耐熱性を有する絶縁材と
金属端子とからなり、金属端子は、その一端にセラミッ
ク電子部品の一方の主面の電極と接合する接合面を有
し、その他端にセラミック電子部品の他方の主面の電極
とは同じ平面に達しかつ間隔をおいて位置する曲がり部
を有しており、耐熱性を有する絶縁材は、金属端子の一
端と他端の曲がり部とで形成される空間に配置固定され
ており、セラミック電子部品の一方の主面の電極が前記
金属端子の接合面と接合されている表面実装型セラミッ
ク電子部品である。
【００１７】請求項４に係る発明は、両主面に電極が形
成されたセラミック電子部品と耐熱性を有する絶縁材と
金属端子とからなり、金属端子は、その一端にセラミッ
ク電子部品の一方の主面の電極と接合する接合面を有
し、その他端にセラミック電子部品の他方の主面の電極
とは同じ平面でかつ間隔をおいて位置する脚部とを有し
ており、耐熱性を有する絶縁材は、金属端子の脚部側で
あって、その一端と他端で囲まれた空間に配置固定され
ており、セラミック電子部品の一方の主面の電極が金属
端子の接合面と接合されている表面実装型セラミック電
子部品である。
成されたセラミック電子部品と耐熱性を有する絶縁材と
金属端子とからなり、金属端子は、その一端にセラミッ
ク電子部品の一方の主面の電極と接合する接合面を有
し、その他端にセラミック電子部品の他方の主面の電極
とは同じ平面でかつ間隔をおいて位置する脚部とを有し
ており、耐熱性を有する絶縁材は、金属端子の脚部側で
あって、その一端と他端で囲まれた空間に配置固定され
ており、セラミック電子部品の一方の主面の電極が金属
端子の接合面と接合されている表面実装型セラミック電
子部品である。
【００１８】請求項５に係る発明は、セラミック電子部
品が、正特性サーミスタ、負特性サーミスタ、コンデン
サ、インダクタ、バリスタ、固定抵抗器、およびそれら
の内の少なくとも１種である表面実装型セラミック電子
部品である。
品が、正特性サーミスタ、負特性サーミスタ、コンデン
サ、インダクタ、バリスタ、固定抵抗器、およびそれら
の内の少なくとも１種である表面実装型セラミック電子
部品である。
【００１９】請求項６に係る発明は、耐熱性を有する絶
縁材が、樹脂、ガラス、セラミック、およびそれらの複
合物の内の少なくとも１種である表面実装型セラミック
電子部品である。
縁材が、樹脂、ガラス、セラミック、およびそれらの複
合物の内の少なくとも１種である表面実装型セラミック
電子部品である。
【００２０】請求項７に係る発明は、両主面に電極を形
成したセラミック電子部品を準備する工程と、一端にセ
ラミック電子部品の一方の主面の電極と接合する接合面
を有し、その他端にセラミック電子部品の他方の主面の
電極とは同じ平面に達しかつ間隔をおいて位置する曲が
り部を形成した金属端子を準備する工程と、位置決め治
具と金属端子とによりセラミック電子部品の位置を決定
し、セラミック電子部品の一方の主面の電極と金属端子
の接合面と接合する工程とからなる表面実装型セラミッ
ク電子部品の製造方法である。
成したセラミック電子部品を準備する工程と、一端にセ
ラミック電子部品の一方の主面の電極と接合する接合面
を有し、その他端にセラミック電子部品の他方の主面の
電極とは同じ平面に達しかつ間隔をおいて位置する曲が
り部を形成した金属端子を準備する工程と、位置決め治
具と金属端子とによりセラミック電子部品の位置を決定
し、セラミック電子部品の一方の主面の電極と金属端子
の接合面と接合する工程とからなる表面実装型セラミッ
ク電子部品の製造方法である。
【００２１】請求項８に係る発明は、両主面に電極を形
成したセラミック電子部品を準備する工程と、一端にセ
ラミック電子部品の一方の主面の電極と接合する接合面
を有し、その他端にセラミック電子部品の他方の主面の
電極とは同じ平面に達しかつ間隔をおいて位置する曲が
り部が形成された金属端子と送り部とからなる連続板状
金属部材を準備する工程と、連続板状金属部材の金属端
子の一端と他端の曲がり部とで形成される空間に耐熱性
を有する絶縁材を配置固定する工程と、連続位置決め治
具と耐熱性を有する絶縁材との間に形成される空間に、
セラミック電子部品を配置する工程と、連続板状金属部
材とセラミック電子部品とを接合する工程とからなる表
面実装型セラミック電子部品の製造方法である。
成したセラミック電子部品を準備する工程と、一端にセ
ラミック電子部品の一方の主面の電極と接合する接合面
を有し、その他端にセラミック電子部品の他方の主面の
電極とは同じ平面に達しかつ間隔をおいて位置する曲が
り部が形成された金属端子と送り部とからなる連続板状
金属部材を準備する工程と、連続板状金属部材の金属端
子の一端と他端の曲がり部とで形成される空間に耐熱性
を有する絶縁材を配置固定する工程と、連続位置決め治
具と耐熱性を有する絶縁材との間に形成される空間に、
セラミック電子部品を配置する工程と、連続板状金属部
材とセラミック電子部品とを接合する工程とからなる表
面実装型セラミック電子部品の製造方法である。
【００２２】
【作用】この発明の表面実装型セラミック電子部品によ
れば、セラミックの両主面に電極を形成することで、抵
抗値などの電気的特性のバラツキが小さくなる。金属端
子を電極にすることにより、実装基板への対応が容易で
ある。
れば、セラミックの両主面に電極を形成することで、抵
抗値などの電気的特性のバラツキが小さくなる。金属端
子を電極にすることにより、実装基板への対応が容易で
ある。
【００２３】この発明の表面実装型セラミック電子部品
の製造方法によれば、電極となる金属端子を低温でセラ
ミックと接合するため、完成に至るまでの加工時のセラ
ミックへの熱の影響を抑えられる。位置決め治具を用い
ることにより、金属端子とセラミック電子部品の位置が
簡単に決定でき、接合により発生する位置バラツキを抑
えられる。
の製造方法によれば、電極となる金属端子を低温でセラ
ミックと接合するため、完成に至るまでの加工時のセラ
ミックへの熱の影響を抑えられる。位置決め治具を用い
ることにより、金属端子とセラミック電子部品の位置が
簡単に決定でき、接合により発生する位置バラツキを抑
えられる。
【００２４】また、この発明の表面実装型セラミック電
子部品の製造方法によれば、連続板状金属部材や連続位
置決め治具により、連続した生産が行える。
子部品の製造方法によれば、連続板状金属部材や連続位
置決め治具により、連続した生産が行える。
【００２５】
【実施例】以下、この発明に係る表面実装型セラミック
電子部品の実施例を図面に基づいて説明する。上記の従
来技術に相当する部分に付いては、同一符号を付して説
明する。
電子部品の実施例を図面に基づいて説明する。上記の従
来技術に相当する部分に付いては、同一符号を付して説
明する。
【００２６】図１は第１の実施例の表面実装型セラミッ
ク電子部品の斜視図である。負特性サーミスタ３は、負
の抵抗温度特性を有する半導体セラミック１の両主面に
電極２ａ，２ｂを形成したものである。
ク電子部品の斜視図である。負特性サーミスタ３は、負
の抵抗温度特性を有する半導体セラミック１の両主面に
電極２ａ，２ｂを形成したものである。
【００２７】金属端子４は、その一端に前記電極２ｂと
接合する接合面を有し、その他端に他方の前記電極２ａ
とは同じ平面に達しかつ間隔をおいて位置する曲がり部
４ａを有している。前記金属端子４の一端と前記電極２
ｂは、半田層６を介して接合されて、表面実装型負特性
サーミスタ７を形成している。
接合する接合面を有し、その他端に他方の前記電極２ａ
とは同じ平面に達しかつ間隔をおいて位置する曲がり部
４ａを有している。前記金属端子４の一端と前記電極２
ｂは、半田層６を介して接合されて、表面実装型負特性
サーミスタ７を形成している。
【００２８】負の抵抗温度特性を有する半導体セラミッ
ク１は、酸化マンガン、酸化ニッケル、酸化コバルト、
酸化鉄、酸化銅などを所定の比率で調合し、仮焼し、仮
焼後、粉砕、成形、焼成して焼結体を得る。得られた焼
結体の両主面に、Ａｇ、Ａｇ−Ｐｄ等のペーストを焼き
付けて電極２ａ，２ｂを形成して負特性サーミスタ３が
得られる。
ク１は、酸化マンガン、酸化ニッケル、酸化コバルト、
酸化鉄、酸化銅などを所定の比率で調合し、仮焼し、仮
焼後、粉砕、成形、焼成して焼結体を得る。得られた焼
結体の両主面に、Ａｇ、Ａｇ−Ｐｄ等のペーストを焼き
付けて電極２ａ，２ｂを形成して負特性サーミスタ３が
得られる。
【００２９】そして、半田付け可能な金属端子４の一端
の接合面に半田ペーストを塗布して、負特性サーミスタ
３を半田ペーストを介して金属端子４と接着、配置し、
２００〜２５０℃に加熱された半田リフロー炉を通して
接合する。こうして２．０×１．２５×０．７０mmの表
面実装型負特性サーミスタ７が得られる。
の接合面に半田ペーストを塗布して、負特性サーミスタ
３を半田ペーストを介して金属端子４と接着、配置し、
２００〜２５０℃に加熱された半田リフロー炉を通して
接合する。こうして２．０×１．２５×０．７０mmの表
面実装型負特性サーミスタ７が得られる。
【００３０】図２は第２の実施例の表面実装型セラミッ
ク電子部品の斜視図であり、金属端子４の一端部に脚部
４ｂを形成したこと以外は、第１の実施例と同じように
して表面実装型負特性サーミスタ７が構成されている。
ク電子部品の斜視図であり、金属端子４の一端部に脚部
４ｂを形成したこと以外は、第１の実施例と同じように
して表面実装型負特性サーミスタ７が構成されている。
【００３１】図３は第３の実施例の表面実装型セラミッ
ク電子部品の斜視図である。負特性サーミスタ３は、負
の抵抗温度特性を有する半導体セラミック１の両主面に
電極２ａ，２ｂを形成したものである。
ク電子部品の斜視図である。負特性サーミスタ３は、負
の抵抗温度特性を有する半導体セラミック１の両主面に
電極２ａ，２ｂを形成したものである。
【００３２】金属端子４は、その一端に前記電極２ｂと
接合する接合面を有し、その他端に他方の前記電極２ａ
とは同じ平面に達しかつ間隔をおいて位置する曲がり部
４ａを有している。
接合する接合面を有し、その他端に他方の前記電極２ａ
とは同じ平面に達しかつ間隔をおいて位置する曲がり部
４ａを有している。
【００３３】耐熱性を有する絶縁材５は、前記金属端子
４の一端と他端の曲がり部４ａとで形成される空間に配
置固定され、前記金属端子４の一端と前記電極２ｂは半
田層６を介して接合され、表面実装型負特性サーミスタ
７が構成されている。
４の一端と他端の曲がり部４ａとで形成される空間に配
置固定され、前記金属端子４の一端と前記電極２ｂは半
田層６を介して接合され、表面実装型負特性サーミスタ
７が構成されている。
【００３４】耐熱性を有する絶縁材５はエポキシ樹脂か
らなり、エポキシ樹脂を金属端子４の形状に合わせて成
形し、半田付け可能な金属端子４の一端と他端４ａで形
成される空間に耐熱性を有する絶縁材５を接着剤で接着
し、金属端子４の一端には半田ペーストを塗布して、負
特性サーミスタ３を半田ペーストを介して金属端子４と
接着、配置し、２００〜２５０℃に加熱された半田リフ
ロー炉を通して接合する。こうして２．０×１．２５×
０．７０mmの表面実装型負特性サーミスタ７が得られ
る。
らなり、エポキシ樹脂を金属端子４の形状に合わせて成
形し、半田付け可能な金属端子４の一端と他端４ａで形
成される空間に耐熱性を有する絶縁材５を接着剤で接着
し、金属端子４の一端には半田ペーストを塗布して、負
特性サーミスタ３を半田ペーストを介して金属端子４と
接着、配置し、２００〜２５０℃に加熱された半田リフ
ロー炉を通して接合する。こうして２．０×１．２５×
０．７０mmの表面実装型負特性サーミスタ７が得られ
る。
【００３５】図４は第４の実施例の表面実装型セラミッ
ク電子部品の斜視図であり、金属端子４の他端に脚部４
ｂを形成したものである。金属端子４の他端に脚部４ｂ
を形成したこと以外は、第３の実施例と同じようにして
表面実装型負特性サーミスタ７が構成されている。
ク電子部品の斜視図であり、金属端子４の他端に脚部４
ｂを形成したものである。金属端子４の他端に脚部４ｂ
を形成したこと以外は、第３の実施例と同じようにして
表面実装型負特性サーミスタ７が構成されている。
【００３６】図５は表面実装型セラミック電子部品の回
路基板への実装正面図である。回路基板８にはランド９
ａ，９ｂが形成されており、ランド９ａ，９ｂ部分に半
田ペースト１０を印刷して、図２で得られた表面実装型
負特性サーミスタ７を半田ペースト１０の上に置いて、
半田リフロー炉を通して、回路基板８に接合固定してい
る。
路基板への実装正面図である。回路基板８にはランド９
ａ，９ｂが形成されており、ランド９ａ，９ｂ部分に半
田ペースト１０を印刷して、図２で得られた表面実装型
負特性サーミスタ７を半田ペースト１０の上に置いて、
半田リフロー炉を通して、回路基板８に接合固定してい
る。
【００３７】表面実装型負特性サーミスタ７を回路基板
８に実装する際、回路基板８のランド９に対する表面実
装型負特性サーミスタ７の電極は、金属端子４と負特性
サーミスタ３の電極２ａとになる。半田で実装する場
合、金属端子４側はフィレットが形成されるが、電極２
ａ側はフィレットが形成されない。このため左右のバラ
ンス状態によってはいわゆるチップ立ち（ツームストー
ン）現象が発生する恐れがあるため、これを防止するた
め、サーミスタ側部から内側にのびるランドの寸法ｘ
1、ｘ2をｘ1≦ｘ2とすることが望ましい。
８に実装する際、回路基板８のランド９に対する表面実
装型負特性サーミスタ７の電極は、金属端子４と負特性
サーミスタ３の電極２ａとになる。半田で実装する場
合、金属端子４側はフィレットが形成されるが、電極２
ａ側はフィレットが形成されない。このため左右のバラ
ンス状態によってはいわゆるチップ立ち（ツームストー
ン）現象が発生する恐れがあるため、これを防止するた
め、サーミスタ側部から内側にのびるランドの寸法ｘ
1、ｘ2をｘ1≦ｘ2とすることが望ましい。
【００３８】負特性サーミスタ３と金属端子４との接合
位置を正確に行うには図６のような治具を用いて行う。
図６（ａ）はＬ字状位置決め治具１１ａと耐熱性を有す
る絶縁材５が配置固定された金属端子４と負特性サーミ
スタ３の斜視図であり、図６（ｂ）はコ字状位置決め治
具１１ｂと耐熱性を有する絶縁材５が配置固定された金
属端子４と負特性サーミスタ３の斜視図であり、図６
（ｃ）はロ字状位置決め治具１１ｃと耐熱性を有する絶
縁材５が配置固定された金属端子４と負特性サーミスタ
３の斜視図である。
位置を正確に行うには図６のような治具を用いて行う。
図６（ａ）はＬ字状位置決め治具１１ａと耐熱性を有す
る絶縁材５が配置固定された金属端子４と負特性サーミ
スタ３の斜視図であり、図６（ｂ）はコ字状位置決め治
具１１ｂと耐熱性を有する絶縁材５が配置固定された金
属端子４と負特性サーミスタ３の斜視図であり、図６
（ｃ）はロ字状位置決め治具１１ｃと耐熱性を有する絶
縁材５が配置固定された金属端子４と負特性サーミスタ
３の斜視図である。
【００３９】Ｌ字状位置決め治具１１ａ、コ字状位置決
め治具１１ｂ、ロ字状位置決め治具１１ｃと耐熱性を有
する絶縁材５とでできる空間に負特性サーミスタ３を挿
入することにより、容易に、確実に、接合位置を決定で
きる。
め治具１１ｂ、ロ字状位置決め治具１１ｃと耐熱性を有
する絶縁材５とでできる空間に負特性サーミスタ３を挿
入することにより、容易に、確実に、接合位置を決定で
きる。
【００４０】また、図７は、金属端子と負特性サーミス
タを自動化する工程を示したものでで、図７（ａ）は連
続コ字状位置決め治具の平面図、図７（ｂ）は連続板状
金属部材の平面図、図７（ｃ）は連続コ字状位置決め治
具と連続板状金属部材を重ねて一体にした平面図であ
る。図７（ｄ）は連続ロ字状位置決め治具の平面図、図
７（ｅ）は連続ロ字状位置決め治具と連続板状金属部材
を重ねて一体にした平面図である。
タを自動化する工程を示したものでで、図７（ａ）は連
続コ字状位置決め治具の平面図、図７（ｂ）は連続板状
金属部材の平面図、図７（ｃ）は連続コ字状位置決め治
具と連続板状金属部材を重ねて一体にした平面図であ
る。図７（ｄ）は連続ロ字状位置決め治具の平面図、図
７（ｅ）は連続ロ字状位置決め治具と連続板状金属部材
を重ねて一体にした平面図である。
【００４１】図７（ａ）の連続コ字状位置決め治具１２
は、位置決め穴１３とコ字状凹部１４とが連続して形成
されている。図７（ｂ）の連続板状金属部材１５には、
送り穴１６とあらかじめ耐熱性を有する絶縁材５が配置
固定された金属端子１７を有している。図７（ｃ）に示
すように、連続コ字状位置決め治具１２の位置決め穴１
３と連続板状金属部材１５の送り穴１６は同じ位置にあ
り、自動組立装置による組立時に同時に搬送されるよう
になっている。
は、位置決め穴１３とコ字状凹部１４とが連続して形成
されている。図７（ｂ）の連続板状金属部材１５には、
送り穴１６とあらかじめ耐熱性を有する絶縁材５が配置
固定された金属端子１７を有している。図７（ｃ）に示
すように、連続コ字状位置決め治具１２の位置決め穴１
３と連続板状金属部材１５の送り穴１６は同じ位置にあ
り、自動組立装置による組立時に同時に搬送されるよう
になっている。
【００４２】連続コ字状位置決め治具１２と連続板状金
属部材１５を重ねて得られる空間１８には図示していな
いが負特性サーミスタが挿入される。空間１８で区切ら
れた金属端子１７の接合面にはあらかじめ半田ペースト
が塗布されており、半田リフロー炉を通して金属端子１
７と負特性サーミスタが接合される。連続板状金属部材
１５から金属端子１７を切り離して、表面実装型負特性
サーミスタが得られる。
属部材１５を重ねて得られる空間１８には図示していな
いが負特性サーミスタが挿入される。空間１８で区切ら
れた金属端子１７の接合面にはあらかじめ半田ペースト
が塗布されており、半田リフロー炉を通して金属端子１
７と負特性サーミスタが接合される。連続板状金属部材
１５から金属端子１７を切り離して、表面実装型負特性
サーミスタが得られる。
【００４３】図７（ｄ）の連続ロ字状位置決め治具１９
も、位置決め穴２０とロ字状空間部２１とが連続して形
成されている。図７（ｂ）の連続板状金属部材１５は、
送り穴１６とあらかじめ耐熱性を有する絶縁材５が配置
固定された金属端子１７を有している。図７（ｅ）に示
すように、連続ロ字状位置決め治具１９の位置決め穴２
０と連続板状金属部材１５の送り穴１６は同じ位置にあ
り、自動組立装置による組立時に同時に搬送されるよう
になっている。
も、位置決め穴２０とロ字状空間部２１とが連続して形
成されている。図７（ｂ）の連続板状金属部材１５は、
送り穴１６とあらかじめ耐熱性を有する絶縁材５が配置
固定された金属端子１７を有している。図７（ｅ）に示
すように、連続ロ字状位置決め治具１９の位置決め穴２
０と連続板状金属部材１５の送り穴１６は同じ位置にあ
り、自動組立装置による組立時に同時に搬送されるよう
になっている。
【００４４】連続ロ字状位置決め治具１９と連続板状金
属部材１５を重ねて得られる空間２２には図示していな
いが負特性サーミスタが挿入される。空間２２で区切ら
れた金属端子１７の接合面にはあらかじめ半田ペースト
が塗布されており、半田リフロー炉を通して金属端子１
７と負特性サーミスタが接合される。連続板状金属部材
１５から金属端子１７を切り離して、表面実装型負特性
サーミスタが得られる。
属部材１５を重ねて得られる空間２２には図示していな
いが負特性サーミスタが挿入される。空間２２で区切ら
れた金属端子１７の接合面にはあらかじめ半田ペースト
が塗布されており、半田リフロー炉を通して金属端子１
７と負特性サーミスタが接合される。連続板状金属部材
１５から金属端子１７を切り離して、表面実装型負特性
サーミスタが得られる。
【００４５】表面実装型負特性サーミスタ７の抵抗値
は、電極寸法とセラミックの厚みでコントロールでき
る。セラミック厚みのバラツキは研磨することにより極
めて容易に小さくすることができるとともに、電極寸法
により負特性サーミスタ３の抵抗がずれた場合でも、負
特性サーミスタ３のカット寸法を調整することで補え
る。また、負特性サーミスタ３に形成する電極２ａ，２
ｂも印刷等により極めて精度よく形成できる。このよう
に両主面に電極２ａ，２ｂを設けることによって極めて
高精度の抵抗値許容差（狭偏差）をもつ、負特性サーミ
スタ３が得られる。
は、電極寸法とセラミックの厚みでコントロールでき
る。セラミック厚みのバラツキは研磨することにより極
めて容易に小さくすることができるとともに、電極寸法
により負特性サーミスタ３の抵抗がずれた場合でも、負
特性サーミスタ３のカット寸法を調整することで補え
る。また、負特性サーミスタ３に形成する電極２ａ，２
ｂも印刷等により極めて精度よく形成できる。このよう
に両主面に電極２ａ，２ｂを設けることによって極めて
高精度の抵抗値許容差（狭偏差）をもつ、負特性サーミ
スタ３が得られる。
【００４６】また、金属端子４と負特性サーミスタ３の
接合は、半田ペーストを用いて、２００〜２５０℃の温
度にて半田リフロー炉で短時間で接合できるため、加工
による抵抗値変化を極めて小さく抑えることができる。
接合は、半田ペーストを用いて、２００〜２５０℃の温
度にて半田リフロー炉で短時間で接合できるため、加工
による抵抗値変化を極めて小さく抑えることができる。
【００４７】以上のように、低温処理にてセラミックと
金属端子と接合するため、完成に至るまでの加工時の熱
の影響を小さくすることができるので、従来品に比べ、
高精度の表面実装型負特性サーミスタが得られる。
金属端子と接合するため、完成に至るまでの加工時の熱
の影響を小さくすることができるので、従来品に比べ、
高精度の表面実装型負特性サーミスタが得られる。
【００４８】図８は第５の実施例の表面実装型セラミッ
ク電子部品の斜視図で金属端子４の一端が短く、負特性
サーミスタ３の電極２ｂ全体を覆っていないものであ
り、金属端子４と負特性サーミスタ３が一定の接合強度
であれば、金属端子４の一端の長さは用途に応じて調節
してもよい。
ク電子部品の斜視図で金属端子４の一端が短く、負特性
サーミスタ３の電極２ｂ全体を覆っていないものであ
り、金属端子４と負特性サーミスタ３が一定の接合強度
であれば、金属端子４の一端の長さは用途に応じて調節
してもよい。
【００４９】図９（ａ）、図９（ｂ）は、電極２ａ，２
ｂの異なるパターン形状を示す平面図であり、それぞれ
負の抵抗温度特性を有する半導体セラミックの両主面に
この両主面より小さな面積の電極２ａ，２ｂを形成した
ものである。パターン形状はこの図に示したものに限ら
ず、一定の接合強度が得られるパターン形状であれば良
い。また、これら電極２ａ，２ｂのパターン形状は抵抗
値や用途によりそれぞれ適宜形成してもよい。
ｂの異なるパターン形状を示す平面図であり、それぞれ
負の抵抗温度特性を有する半導体セラミックの両主面に
この両主面より小さな面積の電極２ａ，２ｂを形成した
ものである。パターン形状はこの図に示したものに限ら
ず、一定の接合強度が得られるパターン形状であれば良
い。また、これら電極２ａ，２ｂのパターン形状は抵抗
値や用途によりそれぞれ適宜形成してもよい。
【００５０】例えば、電極２ａを図９（ａ）のパターン
形状にすれば、図５で示した金属端子４の脚部４ｂの先
端と電極２ａとの対向間距離Ｌより長くなり、同じ部品
形状で抵抗値を変化させることができる。
形状にすれば、図５で示した金属端子４の脚部４ｂの先
端と電極２ａとの対向間距離Ｌより長くなり、同じ部品
形状で抵抗値を変化させることができる。
【００５１】なお、この発明に係る表面実装型セラミッ
ク電子部品は上記実施例に限定するものではなく、その
要旨の範囲内で種々に変形することができる。上記の負
の抵抗温度特性を有する半導体セラミックとしては、酸
化マンガン、酸化ニッケル、酸化コバルト、酸化鉄、酸
化銅からなるセラミックに限らず、負の抵抗温度特性を
有する半導体セラミック、例えばＢａＴｉＯ3にＬｉ2Ｏ
3を添加したものや、希土類元素系酸化物の一例である
ランタンコバルト系酸化物などでも良い。
ク電子部品は上記実施例に限定するものではなく、その
要旨の範囲内で種々に変形することができる。上記の負
の抵抗温度特性を有する半導体セラミックとしては、酸
化マンガン、酸化ニッケル、酸化コバルト、酸化鉄、酸
化銅からなるセラミックに限らず、負の抵抗温度特性を
有する半導体セラミック、例えばＢａＴｉＯ3にＬｉ2Ｏ
3を添加したものや、希土類元素系酸化物の一例である
ランタンコバルト系酸化物などでも良い。
【００５２】上記の負の抵抗温度特性を有する半導体セ
ラミック以外に、誘電体、磁性体、抵抗体、バリスタ、
正特性サーミスタなど、あらゆるセラミック材料を用い
て、表面実装型コンデンサ、表面実装型インダクタ、表
面実装型抵抗体、表面実装型バリスタ、表面実装型正特
性サーミスタなどのセラミック電子部品にも適用するこ
とができる。また、セラミック電子部品は、負特性サー
ミスタのみの構成に限らず、例えば、負特性サーミスタ
と正特性サーミスタを一体化した複合電子部品にも適用
できる。
ラミック以外に、誘電体、磁性体、抵抗体、バリスタ、
正特性サーミスタなど、あらゆるセラミック材料を用い
て、表面実装型コンデンサ、表面実装型インダクタ、表
面実装型抵抗体、表面実装型バリスタ、表面実装型正特
性サーミスタなどのセラミック電子部品にも適用するこ
とができる。また、セラミック電子部品は、負特性サー
ミスタのみの構成に限らず、例えば、負特性サーミスタ
と正特性サーミスタを一体化した複合電子部品にも適用
できる。
【００５３】また、セラミック電子部品の形状は特に限
定されるものではなく、実施例で示した角板状に限ら
ず、円板状など、少なくとも一対の対向平面を有する板
状であれば良い。
定されるものではなく、実施例で示した角板状に限ら
ず、円板状など、少なくとも一対の対向平面を有する板
状であれば良い。
【００５４】電極の材料としては、Ａｇ、Ａｇ−Ｐｄ、
Ｃｕ、Ｎｉあるいはそれらの合金でも良い。また、電極
の形成方法はめっき、塗布、蒸着、スパッタリング等や
未焼成のセラミック素体に導電ペースト電極を形成し
て、セラミック素体を焼成するときに、同時に電極を形
成しても良い。さらに金属端子の材料は鉄系、銅系でも
良い。
Ｃｕ、Ｎｉあるいはそれらの合金でも良い。また、電極
の形成方法はめっき、塗布、蒸着、スパッタリング等や
未焼成のセラミック素体に導電ペースト電極を形成し
て、セラミック素体を焼成するときに、同時に電極を形
成しても良い。さらに金属端子の材料は鉄系、銅系でも
良い。
【００５５】図１０（ａ）、図１０（ｂ）、図１０
（ｃ）、図１０（ｄ）、図１０（ｅ）は金属端子の他の
形状を示す正面図である。図１０（ａ），図１０（ｂ）
はＬ字状の変形金属端子４１ａ，４１ｂ、図１０（ｃ）
はＪ字状金属端子４１ｃ、図１０（ｄ），図１０（ｅ）
はその他の脚部を変形させた金属端子４１ｄ，４１ｅで
ある。
（ｃ）、図１０（ｄ）、図１０（ｅ）は金属端子の他の
形状を示す正面図である。図１０（ａ），図１０（ｂ）
はＬ字状の変形金属端子４１ａ，４１ｂ、図１０（ｃ）
はＪ字状金属端子４１ｃ、図１０（ｄ），図１０（ｅ）
はその他の脚部を変形させた金属端子４１ｄ，４１ｅで
ある。
【００５６】耐熱性を有する絶縁材としては、樹脂、セ
ラミック、ガラス等がある。樹脂としては、エポキシ樹
脂に限らず、ナイロン、フェノール樹脂、ポリフェニレ
ンサルファイド等がある。セラミックとしては、アルミ
ナ、ステアタイト、ムライト等があり、また、それらの
複合物でも良い。
ラミック、ガラス等がある。樹脂としては、エポキシ樹
脂に限らず、ナイロン、フェノール樹脂、ポリフェニレ
ンサルファイド等がある。セラミックとしては、アルミ
ナ、ステアタイト、ムライト等があり、また、それらの
複合物でも良い。
【００５７】ガラスとしてはホウケイ酸鉛ガラスやホウ
ケイ酸亜鉛ガラス、ホウケイ酸ビスマスガラスなどのホ
ウケイ酸系ガラス、ホウ酸系ガラス、ケイ酸系ガラスが
ある。また、これらのガラスに添加物としてアルカリ金
属酸化物、アルカリ土類金属酸化物、４族、５族の金属
酸化物を含むガラスを用いても良い。
ケイ酸亜鉛ガラス、ホウケイ酸ビスマスガラスなどのホ
ウケイ酸系ガラス、ホウ酸系ガラス、ケイ酸系ガラスが
ある。また、これらのガラスに添加物としてアルカリ金
属酸化物、アルカリ土類金属酸化物、４族、５族の金属
酸化物を含むガラスを用いても良い。
【００５８】耐熱性を有する絶縁材と金属端子の一体構
造とするには、接着剤で接着したり、金属端子と脚部で
挟むだけでなく、係り止めやかしめを用いても良い。ま
た、耐熱性を有する絶縁材が樹脂なる場合は、樹脂成形
時に金属端子と一体成形したものでもよい。また、回路
基板のランドとの半田付性をよくするために、金属端子
や電極の表面にメッキなどで、Ｓｎ、半田、Ａｇなどを
単層または複数層形成しておいても良い。
造とするには、接着剤で接着したり、金属端子と脚部で
挟むだけでなく、係り止めやかしめを用いても良い。ま
た、耐熱性を有する絶縁材が樹脂なる場合は、樹脂成形
時に金属端子と一体成形したものでもよい。また、回路
基板のランドとの半田付性をよくするために、金属端子
や電極の表面にメッキなどで、Ｓｎ、半田、Ａｇなどを
単層または複数層形成しておいても良い。
【００５９】
【発明の効果】この発明の表面実装型セラミック電子部
品は、両主面に電極が形成されたセラミック電子部品を
用いるため、高精度にセラミックあるいは電極を形成で
きることから、抵抗値等の電気的特性のバラツキを少な
くできる。また、金属端子とセラミックを低温で接合で
き、組み立て時における電気特性への影響を極めて小さ
くできる。
品は、両主面に電極が形成されたセラミック電子部品を
用いるため、高精度にセラミックあるいは電極を形成で
きることから、抵抗値等の電気的特性のバラツキを少な
くできる。また、金属端子とセラミックを低温で接合で
き、組み立て時における電気特性への影響を極めて小さ
くできる。
【００６０】しかも、この発明の表面実装型セラミック
電子部品の製造方法によれば、容易に、連続かつ自動生
産化が行え、多量に、効率よく、安価に表面実装型セラ
ミック電子部品を提供できる。
電子部品の製造方法によれば、容易に、連続かつ自動生
産化が行え、多量に、効率よく、安価に表面実装型セラ
ミック電子部品を提供できる。
【図１】この発明の第１の実施例の表面実装型セラミッ
ク電子部品の斜視図である。
ク電子部品の斜視図である。
【図２】この発明の第２の実施例の表面実装型セラミッ
ク電子部品の斜視図である。
ク電子部品の斜視図である。
【図３】この発明の第３の実施例の表面実装型セラミッ
ク電子部品の斜視図である。
ク電子部品の斜視図である。
【図４】この発明の第４の実施例の表面実装型セラミッ
ク電子部品の斜視図である。
ク電子部品の斜視図である。
【図５】この発明の表面実装型セラミック電子部品の回
路基板への実装正面図である。
路基板への実装正面図である。
【図６】この発明の表面実装型セラミック電子部品の位
置決め治具の斜視図であり、（ａ）はＬ字状位置決め治
具の例、（ｂ）はコ字状位置決め治具の例、（ｃ）はロ
字状位置決め治具の例を示した図である。
置決め治具の斜視図であり、（ａ）はＬ字状位置決め治
具の例、（ｂ）はコ字状位置決め治具の例、（ｃ）はロ
字状位置決め治具の例を示した図である。
【図７】この発明の表面実装型セラミック電子部品の連
続板状金属部材と連続位置決め治具の平面図であり、
（ａ）は連続コ字状位置決め治具、（ｂ）は連続板状金
属部材、（ｃ）は連続コ字状位置決め治具と連続板状金
属部材を重ねて一体化したもの、（ｄ）は連続ロ字状位
置決め治具、（ｅ）は連続ロ字状位置決め治具と連続板
状金属部材を重ねて一体化したものを示した図である。
続板状金属部材と連続位置決め治具の平面図であり、
（ａ）は連続コ字状位置決め治具、（ｂ）は連続板状金
属部材、（ｃ）は連続コ字状位置決め治具と連続板状金
属部材を重ねて一体化したもの、（ｄ）は連続ロ字状位
置決め治具、（ｅ）は連続ロ字状位置決め治具と連続板
状金属部材を重ねて一体化したものを示した図である。
【図８】この発明の第５の実施例の表面実装型セラミッ
ク電子部品の斜視図である。
ク電子部品の斜視図である。
【図９】この発明の表面実装型セラミック電子部品の電
極パターン形状を示す平面図であり、（ａ）は一部分に
形成した例、（ｂ）は円形に形成した例である。
極パターン形状を示す平面図であり、（ａ）は一部分に
形成した例、（ｂ）は円形に形成した例である。
【図１０】この発明の表面実装型セラミック電子部品の
金属端子の正面図である。（ａ），（ｂ）はＬ字状の変
形金属端子、（ｃ）はＪ字状金属端子、（ｄ），（ｅ）
は脚部を変形させた金属端子である。
金属端子の正面図である。（ａ），（ｂ）はＬ字状の変
形金属端子、（ｃ）はＪ字状金属端子、（ｄ），（ｅ）
は脚部を変形させた金属端子である。
【図１１】従来の表面実装型セラミック電子部品であ
り、（ａ）は斜視図、（ｂ）は内部電極が形成されてい
ない場合の（ａ）のＸ−Ｘ線の断面図、（ｃ）は内部電
極が形成されている場合の（ａ）のＸ−Ｘ線の断面図で
ある。
り、（ａ）は斜視図、（ｂ）は内部電極が形成されてい
ない場合の（ａ）のＸ−Ｘ線の断面図、（ｃ）は内部電
極が形成されている場合の（ａ）のＸ−Ｘ線の断面図で
ある。
【図１２】従来の他の表面実装型セラミック電子部品で
あり、（ａ）は斜視図、（ｂ）は（ａ）のＹ−Ｙ線の断
面図である。
あり、（ａ）は斜視図、（ｂ）は（ａ）のＹ−Ｙ線の断
面図である。
１ 負の抵抗温度特性を有する半導体セラミッ
ク ２ａ，２ｂ 電極 ３ 負特性サーミスタ ４ 金属端子 ４ａ 金属端子の曲がり部 ４ｂ 金属端子の脚部 ５ 耐熱性を有する絶縁材 ６ 半田層 ７ 表面実装型負特性サーミスタ １１ａ Ｌ字状位置決め治具 １１ｂ コ字状位置決め治具 １１ｃ ロ字状位置決め治具 １２ 連続コ字状位置決め治具 １５ 連続板状金属部材 １７ 金属端子 １８，２２ 空間 １９ 連続ロ字状位置決め治具 ２１ ロ字状空間部
ク ２ａ，２ｂ 電極 ３ 負特性サーミスタ ４ 金属端子 ４ａ 金属端子の曲がり部 ４ｂ 金属端子の脚部 ５ 耐熱性を有する絶縁材 ６ 半田層 ７ 表面実装型負特性サーミスタ １１ａ Ｌ字状位置決め治具 １１ｂ コ字状位置決め治具 １１ｃ ロ字状位置決め治具 １２ 連続コ字状位置決め治具 １５ 連続板状金属部材 １７ 金属端子 １８，２２ 空間 １９ 連続ロ字状位置決め治具 ２１ ロ字状空間部
Claims (8)
- 【請求項１】 両主面に電極が形成されたセラミック電
子部品と金属端子とからなり、 前記金属端子は、その一端に前記セラミック電子部品の
一方の主面の電極と接合する接合面を有し、その他端に
前記セラミック電子部品の他方の主面の電極とは同じ平
面に達しかつ間隔をおいて位置する曲がり部を有してお
り、 前記セラミック電子部品の一方の主面の電極が前記金属
端子の接合面と接合されていることを特徴とする表面実
装型セラミック電子部品。 - 【請求項２】 両主面に電極が形成されたセラミック電
子部品と金属端子とからなり、 前記金属端子は、その一端に前記セラミック電子部品の
一方の主面の電極と接合する接合面を有し、その他端に
前記セラミック電子部品の他方の主面の電極とは同じ平
面でかつ間隔をおいて位置する脚部とを有しており、 前記セラミック電子部品の一方の主面の電極が前記金属
端子の接合面と接合されていることを特徴とする表面実
装型セラミック電子部品。 - 【請求項３】 両主面に電極が形成されたセラミック電
子部品と耐熱性を有する絶縁材と金属端子とからなり、 前記金属端子は、その一端に前記セラミック電子部品の
一方の主面の電極と接合する接合面を有し、その他端に
前記セラミック電子部品の他方の主面の電極とは同じ平
面に達しかつ間隔をおいて位置する曲がり部を有してお
り、 前記耐熱性を有する絶縁材は、金属端子の一端と他端の
曲がり部とで形成される空間に配置固定されており、 前記セラミック電子部品の一方の主面の電極が前記金属
端子の接合面と接合されていることを特徴とする表面実
装型セラミック電子部品。 - 【請求項４】 両主面に電極が形成されたセラミック電
子部品と耐熱性を有する絶縁材と金属端子とからなり、 前記金属端子は、その一端に前記セラミック電子部品の
一方の主面の電極と接合する接合面を有し、その他端に
前記セラミック電子部品の他方の主面の電極とは同じ平
面でかつ間隔をおいて位置する脚部とを有しており、 前記耐熱性を有する絶縁材は、金属端子の脚部側であっ
て、その一端と他端で囲まれた空間に配置固定されてお
り、 前記セラミック電子部品の一方の主面の電極が前記金属
端子の接合面と接合されていることを特徴とする表面実
装型セラミック電子部品。 - 【請求項５】 前記セラミック電子部品は、正特性サー
ミスタ、負特性サーミスタ、コンデンサ、インダクタ、
バリスタ、固定抵抗器、およびそれらの内の少なくとも
１種であることを特徴とする請求項１から請求項４のい
ずれかに記載の表面実装型セラミック電子部品。 - 【請求項６】 前記耐熱性を有する絶縁材は、樹脂、ガ
ラス、セラミック、およびそれらの複合物の内の少なく
とも１種であることを特徴とする請求項３から請求項５
のいずれかに記載の表面実装型セラミック電子部品。 - 【請求項７】 両主面に電極を形成したセラミック電子
部品を準備する工程と、 一端に前記セラミック電子部品の一方の主面の電極と接
合する接合面を有し、その他端に前記セラミック電子部
品の他方の主面の電極とは同じ平面に達しかつ間隔をお
いて位置する曲がり部を形成した金属端子を準備する工
程と、 位置決め治具と前記金属端子とにより前記セラミック電
子部品の位置を決定し、前記セラミック電子部品の一方
の主面の電極と前記金属端子の接合面と接合する工程と
からなることを特徴とする表面実装型セラミック電子部
品の製造方法。 - 【請求項８】 両主面に電極を形成したセラミック電子
部品を準備する工程と、 一端に前記セラミック電子部品の一方の主面の電極と接
合する接合面を有し、その他端に前記セラミック電子部
品の他方の主面の電極とは同じ平面に達しかつ間隔をお
いて位置する曲がり部が形成された金属端子と送り部と
からなる連続板状金属部材を準備する工程と、 前記連続板状金属部材の金属端子の一端と他端の曲がり
部とで形成される空間に耐熱性を有する絶縁材を配置固
定する工程と、 連続位置決め治具と前記耐熱性を有する絶縁材との間に
形成される空間に、前記セラミック電子部品を配置する
工程と、 前記連続板状金属部材と前記セラミック電子部品とを接
合する工程とからなることを特徴とする表面実装型セラ
ミック電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6249604A JPH08115804A (ja) | 1994-10-14 | 1994-10-14 | 表面実装型セラミック電子部品とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6249604A JPH08115804A (ja) | 1994-10-14 | 1994-10-14 | 表面実装型セラミック電子部品とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08115804A true JPH08115804A (ja) | 1996-05-07 |
Family
ID=17195499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6249604A Pending JPH08115804A (ja) | 1994-10-14 | 1994-10-14 | 表面実装型セラミック電子部品とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08115804A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004015016A (ja) * | 2002-06-11 | 2004-01-15 | Murata Mfg Co Ltd | チップ型電子部品及びチップ型電子部品の製造方法 |
| JP2004128488A (ja) * | 2002-09-10 | 2004-04-22 | Murata Mfg Co Ltd | チップ型電子部品 |
| JP2007194671A (ja) * | 2007-04-23 | 2007-08-02 | Nippon Telegr & Teleph Corp <Ntt> | 波長ロッカー |
| JP2013258414A (ja) * | 2007-04-17 | 2013-12-26 | Korea Inst Of Machinery & Materials | 熱電モジュール |
| CN107093506A (zh) * | 2017-05-19 | 2017-08-25 | 华南理工大学 | 一种贴片式ZnO压敏电阻及其制备方法 |
| CN107146668A (zh) * | 2017-05-19 | 2017-09-08 | 华南理工大学 | 一种表面安装ZnO压敏电阻及其制备方法 |
| EP3371564A1 (de) * | 2015-11-02 | 2018-09-12 | Epcos AG | Sensoranordnung und verfahren zur herstellung einer sensoranordnung |
-
1994
- 1994-10-14 JP JP6249604A patent/JPH08115804A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004015016A (ja) * | 2002-06-11 | 2004-01-15 | Murata Mfg Co Ltd | チップ型電子部品及びチップ型電子部品の製造方法 |
| JP2004128488A (ja) * | 2002-09-10 | 2004-04-22 | Murata Mfg Co Ltd | チップ型電子部品 |
| JP2013258414A (ja) * | 2007-04-17 | 2013-12-26 | Korea Inst Of Machinery & Materials | 熱電モジュール |
| JP2007194671A (ja) * | 2007-04-23 | 2007-08-02 | Nippon Telegr & Teleph Corp <Ntt> | 波長ロッカー |
| EP3371564A1 (de) * | 2015-11-02 | 2018-09-12 | Epcos AG | Sensoranordnung und verfahren zur herstellung einer sensoranordnung |
| US10788377B2 (en) | 2015-11-02 | 2020-09-29 | Epcos Ag | Sensor element and method for producing a sensor element |
| US10908030B2 (en) | 2015-11-02 | 2021-02-02 | Epcos Ag | Sensor element and method for producing a sensor element |
| CN107093506A (zh) * | 2017-05-19 | 2017-08-25 | 华南理工大学 | 一种贴片式ZnO压敏电阻及其制备方法 |
| CN107146668A (zh) * | 2017-05-19 | 2017-09-08 | 华南理工大学 | 一种表面安装ZnO压敏电阻及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101031111B1 (ko) | 표면 실장 가능한 복합 세라믹 칩 부품 | |
| JPH1126241A (ja) | 積層型電子部品とその製造方法 | |
| CN108695051B (zh) | 电子部件 | |
| KR102292922B1 (ko) | 적층 세라믹 전자 부품 | |
| EP0982742A1 (en) | Module and method of manufacture | |
| JPH06283301A (ja) | チップ型複合電子部品及びその製造方法 | |
| KR20100048044A (ko) | 표면 실장 가능한 복합 세라믹 칩 부품 | |
| US4953273A (en) | Process for applying conductive terminations to ceramic components | |
| US20220310291A1 (en) | Multilayer electronic component production method | |
| JPH08115804A (ja) | 表面実装型セラミック電子部品とその製造方法 | |
| JP4063549B2 (ja) | 巻線型電子部品の製造方法 | |
| JP2946261B2 (ja) | 積層電子部品の製造方法 | |
| JPS6125234Y2 (ja) | ||
| KR100376221B1 (ko) | 표면 실장형 칩 인덕터 제조방법 | |
| JPH0917607A (ja) | チップ状回路部品とその製造方法 | |
| JPH10214722A (ja) | チップ部品 | |
| JPH11283804A (ja) | 抵抗器 | |
| JP3248294B2 (ja) | チップインダクタ及びその製造方法 | |
| JPH06124850A (ja) | 積層複合電子部品 | |
| JP3261880B2 (ja) | チップ型電子部品の製造方法 | |
| JPH0927438A (ja) | 積層体部品及びそれを用いた電子部品 | |
| JPH11260653A (ja) | 積層型電子部品とその製造方法 | |
| JPH10241908A (ja) | 複合素子及びその製造方法 | |
| JP2000082606A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH0737722A (ja) | 電子部品 |