JPH08115986A - 強誘電体不揮発性メモリの動作方法 - Google Patents
強誘電体不揮発性メモリの動作方法Info
- Publication number
- JPH08115986A JPH08115986A JP6278377A JP27837794A JPH08115986A JP H08115986 A JPH08115986 A JP H08115986A JP 6278377 A JP6278377 A JP 6278377A JP 27837794 A JP27837794 A JP 27837794A JP H08115986 A JPH08115986 A JP H08115986A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- voltage
- row
- line
- ferroelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【目的】 各メモリセルのキャパシタにおける強誘電体
の抗電圧にばらつきがあっても、ディスターブ現象を確
実に回避することができる様にする。 【構成】 選択したメモリセル１１に対する書き込みま
たは読み出しに際して、選択したメモリセル１１に対応
する行線１２と列線１３との間に、絶対値が強誘電体の
抗電圧よりも大きな電圧を印加し、その他の行線１２及
び列線１３は開放する。このため、選択したメモリセル
１１に対応する行線１２及び列線１３に如何なる電圧を
印加しても、選択していないメモリセル１１におけるキ
ャパシタの電極間には電圧が印加されない。
の抗電圧にばらつきがあっても、ディスターブ現象を確
実に回避することができる様にする。 【構成】 選択したメモリセル１１に対する書き込みま
たは読み出しに際して、選択したメモリセル１１に対応
する行線１２と列線１３との間に、絶対値が強誘電体の
抗電圧よりも大きな電圧を印加し、その他の行線１２及
び列線１３は開放する。このため、選択したメモリセル
１１に対応する行線１２及び列線１３に如何なる電圧を
印加しても、選択していないメモリセル１１におけるキ
ャパシタの電極間には電圧が印加されない。
Description
【０００１】
【産業上の利用分野】本発明は、キャパシタ絶縁膜が強
誘電体から成っているキャパシタによってメモリセルが
形成されている強誘電体不揮発性メモリの動作方法に関
するものである。
誘電体から成っているキャパシタによってメモリセルが
形成されている強誘電体不揮発性メモリの動作方法に関
するものである。
【０００２】
【従来の技術】強誘電体の分極は、図２に示す様に、印
加電圧に対してヒステリシス特性を示し、印加電圧が０
であっても自発分極Ｐr を有する。従って、図３に示す
様に、キャパシタ絶縁膜が強誘電体から成っている１個
のキャパシタのみでメモリセル１１を形成し、強誘電体
の分極の向きを１または０に対応させれば、このメモリ
セル１１にデータを記憶させることが可能であり且つ大
容量化も可能である。
加電圧に対してヒステリシス特性を示し、印加電圧が０
であっても自発分極Ｐr を有する。従って、図３に示す
様に、キャパシタ絶縁膜が強誘電体から成っている１個
のキャパシタのみでメモリセル１１を形成し、強誘電体
の分極の向きを１または０に対応させれば、このメモリ
セル１１にデータを記憶させることが可能であり且つ大
容量化も可能である。
【０００３】メモリセル１１にデータを書き込むために
は、強誘電体の抗電圧よりも大きな電圧をキャパシタの
電極間に印加して、１または０に対応する向きに強誘電
体を分極させる。メモリセル１１に記憶されているデー
タを読み出すためには、強誘電体の抗電圧よりも大きな
電圧をキャパシタの電極間に印加して、電極に接続され
ている配線の電位変動を調べる。
は、強誘電体の抗電圧よりも大きな電圧をキャパシタの
電極間に印加して、１または０に対応する向きに強誘電
体を分極させる。メモリセル１１に記憶されているデー
タを読み出すためには、強誘電体の抗電圧よりも大きな
電圧をキャパシタの電極間に印加して、電極に接続され
ている配線の電位変動を調べる。
【０００４】即ち、データの読み出しに際しては、電圧
の印加によって強誘電体の分極が反転すれば、キャパシ
タが電荷を放出して配線の電位が変動するのに対して、
電圧を印加しても強誘電体の分極が反転しなければ、キ
ャパシタが電荷を殆ど放出しなくて配線の電位が殆ど変
動しないので、メモリセル１１に記憶されているデータ
を判別することができる。つまり、データの書き込み及
び読み出しの何れに際しても、強誘電体の抗電圧よりも
大きな電圧をキャパシタの電極間に印加する必要があ
る。
の印加によって強誘電体の分極が反転すれば、キャパシ
タが電荷を放出して配線の電位が変動するのに対して、
電圧を印加しても強誘電体の分極が反転しなければ、キ
ャパシタが電荷を殆ど放出しなくて配線の電位が殆ど変
動しないので、メモリセル１１に記憶されているデータ
を判別することができる。つまり、データの書き込み及
び読み出しの何れに際しても、強誘電体の抗電圧よりも
大きな電圧をキャパシタの電極間に印加する必要があ
る。
【０００５】図４は、複数のメモリセル１１が行列状に
配置されているメモリセルアレイを示している。この様
なメモリセルアレイにおいて、選択したメモリセル１１
に対する書き込みまたは読み出しを行うためには、行線
１２のうちで選択したメモリセル１１に対応する行線１
２に電圧ＶROW を印加すると共にその他の行線１２に電
圧ＶN を印加し、また、列線１３のうちで選択したメモ
リセル１１に対応する列線１３に電圧ＶCOL を印加する
と共にその他の列線１３に電圧ＶN を印加することが考
えられていた。
配置されているメモリセルアレイを示している。この様
なメモリセルアレイにおいて、選択したメモリセル１１
に対する書き込みまたは読み出しを行うためには、行線
１２のうちで選択したメモリセル１１に対応する行線１
２に電圧ＶROW を印加すると共にその他の行線１２に電
圧ＶN を印加し、また、列線１３のうちで選択したメモ
リセル１１に対応する列線１３に電圧ＶCOL を印加する
と共にその他の列線１３に電圧ＶN を印加することが考
えられていた。
【０００６】そして、上述の各電圧を、強誘電体の抗電
圧ＶC に対して、 ｜ＶCOL −ＶROW ｜ ＞ ＶC ｜ＶCOL −ＶN ｜ ＜ ＶC ｜ＶROW −ＶN ｜ ＜ ＶC と設定すれば、式から、選択したメモリセル１１にお
けるキャパシタの電極には抗電圧ＶC よりも大きな電圧
が印加されるので、書き込みまたは読み出しのための分
極の反転が行われる。
圧ＶC に対して、 ｜ＶCOL −ＶROW ｜ ＞ ＶC ｜ＶCOL −ＶN ｜ ＜ ＶC ｜ＶROW −ＶN ｜ ＜ ＶC と設定すれば、式から、選択したメモリセル１１にお
けるキャパシタの電極には抗電圧ＶC よりも大きな電圧
が印加されるので、書き込みまたは読み出しのための分
極の反転が行われる。
【０００７】また、式から、選択していないメモリ
セル１１におけるキャパシタの電極には抗電圧ＶC より
も小さな電圧しか印加されないので、分極の反転は行わ
れない。なお、電圧ＶN としては通常は接地電位が用い
られ、電圧ＶROW 、ＶCOL の一方は正電位が用いられ他
方は負電位が用いられていた。この様に電圧ＶROW 、Ｖ
COL の片方を負電位にすれば、印加電圧の絶対値が小さ
くてよく、電圧の印加が容易である。
セル１１におけるキャパシタの電極には抗電圧ＶC より
も小さな電圧しか印加されないので、分極の反転は行わ
れない。なお、電圧ＶN としては通常は接地電位が用い
られ、電圧ＶROW 、ＶCOL の一方は正電位が用いられ他
方は負電位が用いられていた。この様に電圧ＶROW 、Ｖ
COL の片方を負電位にすれば、印加電圧の絶対値が小さ
くてよく、電圧の印加が容易である。
【０００８】
【発明が解決しようとする課題】ところで、上述の式
を満足させるためには、電圧ＶROW 、ＶCOL の絶対値を
大きくする必要があるが、電圧ＶROW 、ＶCOL の絶対値
を大きくすると、今度は式を満足させることに対す
る余裕が小さくなる。一方、各メモリセル１１のキャパ
シタにおける強誘電体の膜厚や材質等にはばらつきがあ
るのが現実であり、それらの抗電圧ＶC にもばらつきが
ある。
を満足させるためには、電圧ＶROW 、ＶCOL の絶対値を
大きくする必要があるが、電圧ＶROW 、ＶCOL の絶対値
を大きくすると、今度は式を満足させることに対す
る余裕が小さくなる。一方、各メモリセル１１のキャパ
シタにおける強誘電体の膜厚や材質等にはばらつきがあ
るのが現実であり、それらの抗電圧ＶC にもばらつきが
ある。
【０００９】このため、選択していないメモリセル１１
のうちで式を満足させることができないメモリセル
１１が発生して、そのメモリセル１１で分極が反転して
しまう可能性があった。従って、図４に示した動作方法
では、選択していないメモリセル１１のデータを変更し
てしまうというディスターブ現象が生じ易かった。
のうちで式を満足させることができないメモリセル
１１が発生して、そのメモリセル１１で分極が反転して
しまう可能性があった。従って、図４に示した動作方法
では、選択していないメモリセル１１のデータを変更し
てしまうというディスターブ現象が生じ易かった。
【００１０】
【課題を解決するための手段】請求項１の強誘電体不揮
発性メモリの動作方法は、キャパシタ絶縁膜が強誘電体
から成っているキャパシタによって形成されているメモ
リセル１１が行列状に配置されており、前記キャパシタ
の一対の電極に行線１２及び列線１３が夫々接続されて
いる強誘電体不揮発性メモリの動作方法において、選択
した前記メモリセル１１に対応する前記行線１２と前記
列線１３との間に、絶対値が前記強誘電体の抗電圧ＶC
よりも大きな電圧を印加すると共に、選択した前記メモ
リセル１１に対応する前記行線１２及び前記列線１３以
外の前記行線１２及び前記列線１３を開放することによ
って、選択した前記メモリセル１１に対する書き込みま
たは読み出しを行うことを特徴としている。
発性メモリの動作方法は、キャパシタ絶縁膜が強誘電体
から成っているキャパシタによって形成されているメモ
リセル１１が行列状に配置されており、前記キャパシタ
の一対の電極に行線１２及び列線１３が夫々接続されて
いる強誘電体不揮発性メモリの動作方法において、選択
した前記メモリセル１１に対応する前記行線１２と前記
列線１３との間に、絶対値が前記強誘電体の抗電圧ＶC
よりも大きな電圧を印加すると共に、選択した前記メモ
リセル１１に対応する前記行線１２及び前記列線１３以
外の前記行線１２及び前記列線１３を開放することによ
って、選択した前記メモリセル１１に対する書き込みま
たは読み出しを行うことを特徴としている。
【００１１】請求項２の強誘電体不揮発性メモリの動作
方法は、選択した前記メモリセル１１に対応する前記行
線１２及び前記列線１３の一方に正電圧を印加し、他方
に負電圧を印加することを特徴としている。
方法は、選択した前記メモリセル１１に対応する前記行
線１２及び前記列線１３の一方に正電圧を印加し、他方
に負電圧を印加することを特徴としている。
【００１２】
【作用】本発明による強誘電体不揮発性メモリの動作方
法では、選択したメモリセル１１に対応する行線１２及
び列線１３以外の行線１２及び列線１３を開放している
ので、選択したメモリセル１１に対応する行線１２及び
列線１３に如何なる電圧ＶROW 、ＶCOL を印加しても、
選択していないメモリセル１１におけるキャパシタの電
極間には電圧が印加されない。
法では、選択したメモリセル１１に対応する行線１２及
び列線１３以外の行線１２及び列線１３を開放している
ので、選択したメモリセル１１に対応する行線１２及び
列線１３に如何なる電圧ＶROW 、ＶCOL を印加しても、
選択していないメモリセル１１におけるキャパシタの電
極間には電圧が印加されない。
【００１３】
【実施例】以下、本発明の一実施例を、図１を参照しな
がら説明する。本実施例でも、メモリセルアレイのうち
で選択したメモリセル１１に対して書き込みまたは読み
出しを行うために、行線１２のうちで選択したメモリセ
ル１１に対応する行線１２に電圧ＶROW を印加し、列線
１３のうちで選択したメモリセル１１に対応する列線１
３に電圧ＶCOL を印加する点は、図４に示した先行例と
同様である。
がら説明する。本実施例でも、メモリセルアレイのうち
で選択したメモリセル１１に対して書き込みまたは読み
出しを行うために、行線１２のうちで選択したメモリセ
ル１１に対応する行線１２に電圧ＶROW を印加し、列線
１３のうちで選択したメモリセル１１に対応する列線１
３に電圧ＶCOL を印加する点は、図４に示した先行例と
同様である。
【００１４】また、本実施例でも、通常は、電圧
ＶROW 、ＶCOL の一方は正電位を用い他方は負電位を用
いる。しかし、本実施例では、選択したメモリセル１１
に対応する行線１２以外の行線１２と、選択したメモリ
セル１１に対応する列線１３以外の列線１３とを、開放
する。
ＶROW 、ＶCOL の一方は正電位を用い他方は負電位を用
いる。しかし、本実施例では、選択したメモリセル１１
に対応する行線１２以外の行線１２と、選択したメモリ
セル１１に対応する列線１３以外の列線１３とを、開放
する。
【００１５】このため、本実施例でも、上述の式を満
足させる様に電圧ＶROW 、ＶCOL を印加すれば、選択し
たメモリセル１１におけるキャパシタの電極には抗電圧
ＶCよりも大きな電圧が印加されて、書き込みまたは読
み出しのための分極の反転が行われる。
足させる様に電圧ＶROW 、ＶCOL を印加すれば、選択し
たメモリセル１１におけるキャパシタの電極には抗電圧
ＶCよりも大きな電圧が印加されて、書き込みまたは読
み出しのための分極の反転が行われる。
【００１６】しかし、選択したメモリセル１１に対応す
る行線１２及び列線１３以外の行線１２及び列線１３を
開放しているので、選択したメモリセル１１に対応する
行線１２及び列線１３に如何なる電圧ＶROW 、ＶCOL を
印加しても、選択していないメモリセル１１におけるキ
ャパシタの電極間には電圧が印加されず、分極は反転し
ない。
る行線１２及び列線１３以外の行線１２及び列線１３を
開放しているので、選択したメモリセル１１に対応する
行線１２及び列線１３に如何なる電圧ＶROW 、ＶCOL を
印加しても、選択していないメモリセル１１におけるキ
ャパシタの電極間には電圧が印加されず、分極は反転し
ない。
【００１７】つまり、本実施例では、上述の式を満
足させる必要がなく、式のみを満足させる様に電圧Ｖ
ROW 、ＶCOL を決定すればよいので、式を満足させる
ことに対する余裕が大きい。従って、本実施例では、各
メモリセル１１のキャパシタにおける強誘電体の膜厚や
材質等にばらつきがあって、それらの抗電圧ＶC にばら
つきがあっても、ディスターブ現象を確実に回避するこ
とができる。
足させる必要がなく、式のみを満足させる様に電圧Ｖ
ROW 、ＶCOL を決定すればよいので、式を満足させる
ことに対する余裕が大きい。従って、本実施例では、各
メモリセル１１のキャパシタにおける強誘電体の膜厚や
材質等にばらつきがあって、それらの抗電圧ＶC にばら
つきがあっても、ディスターブ現象を確実に回避するこ
とができる。
【００１８】
【発明の効果】本発明による強誘電体不揮発性メモリの
動作方法では、選択していないメモリセルにおけるキャ
パシタの電極間には電圧が印加されないので、各メモリ
セルのキャパシタにおける強誘電体の抗電圧にばらつき
があっても、ディスターブ現象を確実に回避することが
できる。
動作方法では、選択していないメモリセルにおけるキャ
パシタの電極間には電圧が印加されないので、各メモリ
セルのキャパシタにおける強誘電体の抗電圧にばらつき
があっても、ディスターブ現象を確実に回避することが
できる。
【図１】本発明の一実施例を示すメモリセルアレイの等
価回路図である。
価回路図である。
【図２】強誘電体のヒステリシス特性を示すグラフであ
る。
る。
【図３】強誘電体不揮発性メモリのメモリセルの等価回
路図である。
路図である。
【図４】本発明の先行例を示すメモリセルアレイの等価
回路図である。
回路図である。
１１ メモリセル １２ 行線 １３ 列線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/10 ４５１
Claims (2)
- 【請求項１】 キャパシタ絶縁膜が強誘電体から成って
いるキャパシタによって形成されているメモリセルが行
列状に配置されており、前記キャパシタの一対の電極に
行線及び列線が夫々接続されている強誘電体不揮発性メ
モリの動作方法において、 選択した前記メモリセルに対応する前記行線と前記列線
との間に、絶対値が前記強誘電体の抗電圧よりも大きな
電圧を印加すると共に、 選択した前記メモリセルに対応する前記行線及び前記列
線以外の前記行線及び前記列線を開放することによっ
て、 選択した前記メモリセルに対する書き込みまたは読み出
しを行うことを特徴とする強誘電体不揮発性メモリの動
作方法。 - 【請求項２】 選択した前記メモリセルに対応する前記
行線及び前記列線の一方に正電圧を印加し、他方に負電
圧を印加することを特徴とする請求項１記載の強誘電体
不揮発性メモリの動作方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6278377A JPH08115986A (ja) | 1994-10-18 | 1994-10-18 | 強誘電体不揮発性メモリの動作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6278377A JPH08115986A (ja) | 1994-10-18 | 1994-10-18 | 強誘電体不揮発性メモリの動作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08115986A true JPH08115986A (ja) | 1996-05-07 |
Family
ID=17596494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6278377A Pending JPH08115986A (ja) | 1994-10-18 | 1994-10-18 | 強誘電体不揮発性メモリの動作方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08115986A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7978495B2 (en) | 2005-02-02 | 2011-07-12 | Sharp Kabushiki Kaisha | Nonvolatile semiconductor storage device and method for operating same |
-
1994
- 1994-10-18 JP JP6278377A patent/JPH08115986A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7978495B2 (en) | 2005-02-02 | 2011-07-12 | Sharp Kabushiki Kaisha | Nonvolatile semiconductor storage device and method for operating same |
| USRE46022E1 (en) | 2005-02-02 | 2016-05-31 | Xenogenic Development Limited Liability Company | Nonvolatile semiconductor storage device and method for operating same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5031144A (en) | Ferroelectric memory with non-destructive readout including grid electrode between top and bottom electrodes | |
| US5373463A (en) | Ferroelectric nonvolatile random access memory having drive line segments | |
| US6717838B2 (en) | Semiconductor storage device with ferroelectric capacitor and read transistor having gate communicating with bit line | |
| KR19990013853A (ko) | 강유전체 기억 장치 | |
| US5963466A (en) | Ferroelectric memory having a common plate electrode | |
| JPH08180673A (ja) | 強誘電体メモリセル及びそのアクセス装置 | |
| US5341325A (en) | Ferroelectric memory device with crosstalk protection in reading/writing operation | |
| US6522570B1 (en) | System and method for inhibiting imprinting of capacitor structures of a memory | |
| US6639823B2 (en) | Ferroelectric memory device and method of driving the same | |
| US6038162A (en) | Semiconductor memory device | |
| EP1081713A1 (en) | Ferroelectric memory device with internally lowered supply voltage | |
| KR100745938B1 (ko) | 강유전체 메모리 및 그 동작 방법 | |
| JP3717097B2 (ja) | 強誘電体メモリ | |
| KR100615746B1 (ko) | 직렬 접속된 메모리 셀(ｃｆｒａｍ)을 갖는 강유전성판독/기록 메모리 | |
| US6901002B2 (en) | Ferroelectric memory | |
| JP3441154B2 (ja) | 半導体記憶装置 | |
| US6574134B1 (en) | Non-volatile ferroelectric capacitor memory circuit having nondestructive read capability | |
| KR19980087512A (ko) | 하나의 메모리셀에 다수비트의 정보를 저장할 수 있는 반도체 기억장치 | |
| US20040062107A1 (en) | Methods and apparatus for flexible memory access | |
| US5737180A (en) | Ferroelectric capacitor structure | |
| US6385077B1 (en) | Non-volatile memory cell and sensing method | |
| JP3467353B2 (ja) | データ記憶装置 | |
| US20260073962A1 (en) | Memory cell arrangement and method of reading a capacitive memory cell | |
| US7200027B2 (en) | Ferroelectric memory reference generator systems using staging capacitors | |
| KR100318435B1 (ko) | 강유전체 메모리 소자의 기준 전압 발생 장치 |