JPH08123363A - 気体放電パネルのメモリ駆動方法 - Google Patents
気体放電パネルのメモリ駆動方法Info
- Publication number
- JPH08123363A JPH08123363A JP6262459A JP26245994A JPH08123363A JP H08123363 A JPH08123363 A JP H08123363A JP 6262459 A JP6262459 A JP 6262459A JP 26245994 A JP26245994 A JP 26245994A JP H08123363 A JPH08123363 A JP H08123363A
- Authority
- JP
- Japan
- Prior art keywords
- display
- pulse
- discharge
- level
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 21
- 230000002459 sustained effect Effects 0.000 claims description 4
- 238000005513 bias potential Methods 0.000 abstract description 14
- 238000012423 maintenance Methods 0.000 abstract 3
- 201000006681 severe congenital neutropenia Diseases 0.000 description 61
- 238000010586 diagram Methods 0.000 description 21
- 239000007789 gas Substances 0.000 description 15
- 150000002500 ions Chemical class 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 229910052734 helium Inorganic materials 0.000 description 4
- 239000001307 helium Substances 0.000 description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052724 xenon Inorganic materials 0.000 description 3
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000037452 priming Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 125000000858 thiocyanato group Chemical group *SC#N 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/282—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using DC panels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【目的】 直流気体放電パネル（ＤＣ−ＰＤＰ）のメモ
リ駆動におけるメモリマージンを確保する。 【構成】 走査電極である複数陰極に印加される陰極信
号Ｋ1 〜ＫM には、走査パルスＰSCN と維持パルスＰ
SUS の期間がそれぞれ設けられ、走査パルスＰSCNと維
持パルスＰSUS が順次時間をずらされて各陰極に印加さ
れる。一方、表示電極である複数の表示放電電極には、
非書込みパルスＰNWを有する表示陽極信号Ａ1 〜ＡN が
与えられる。非書込みパルスＰNWは、表示セルに対する
表示情報が非表示の場合のみローレベルの電位ｖNWとな
るパルスである。走査パルスＰSCN のローレベルの電位
ｖSCN と非書込みパルスＰNWのハイレベルであるバイア
ス電位ｖBKとが印加されたとき、表示セルは書込み放電
を開始する。書込み放電の後、表示セルにおいては、維
持パルスルスＰSUS のローレベルの電位ｖSUS とバイア
スｖBKとで、パルス的な断続放電が起こり、メモリ駆動
される。
リ駆動におけるメモリマージンを確保する。 【構成】 走査電極である複数陰極に印加される陰極信
号Ｋ1 〜ＫM には、走査パルスＰSCN と維持パルスＰ
SUS の期間がそれぞれ設けられ、走査パルスＰSCNと維
持パルスＰSUS が順次時間をずらされて各陰極に印加さ
れる。一方、表示電極である複数の表示放電電極には、
非書込みパルスＰNWを有する表示陽極信号Ａ1 〜ＡN が
与えられる。非書込みパルスＰNWは、表示セルに対する
表示情報が非表示の場合のみローレベルの電位ｖNWとな
るパルスである。走査パルスＰSCN のローレベルの電位
ｖSCN と非書込みパルスＰNWのハイレベルであるバイア
ス電位ｖBKとが印加されたとき、表示セルは書込み放電
を開始する。書込み放電の後、表示セルにおいては、維
持パルスルスＰSUS のローレベルの電位ｖSUS とバイア
スｖBKとで、パルス的な断続放電が起こり、メモリ駆動
される。
Description
【０００１】
【産業上の利用分野】本発明は、例えば薄型でかつ大型
のハイビジョン画像等を実現するものとして期待されて
いる直流気体放電パネル（以下、ＤＣ−ＰＤＰという）
におけるメモリ駆動方法に関するものである。
のハイビジョン画像等を実現するものとして期待されて
いる直流気体放電パネル（以下、ＤＣ−ＰＤＰという）
におけるメモリ駆動方法に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば次のような文献に記載されるものがあった。 文献１；信学技報、［EID93-118 ］、(1993-01) 、電子
情報通信学会、高野善道“４０型ＰＤＰのＣＰＭ駆動”
P.37-42 文献２；特開平５−１１９７４０号公報 図２は、従来のＤＣ−ＰＤＰ及びその周辺回路の概略を
示す回路図である。ＤＣ−ＰＤＰ１０は、複数の表示放
電陽極（表示電極）１1 〜１N （Ｎ；正の整数）と、補
助陽極（補助電極）２1 〜２J と、陰極（走査電極）３
1 〜３M （Ｍ；正の整数）とを、備えている。各表示放
電陽極１1 〜１N と陰極３1 〜３Mとの交点には、放電
によって表示を行う表示セル４ｍｎ（１≦ｎ≦Ｎ，１≦
ｍ≦Ｍ）がそれぞれ形成され、さらに各補助陽極２1 〜
２J と陰極３1 〜３M との交点にも、補助放電セル５
ｍｊ（１≦ｊ≦Ｌ）がそれぞれ形成されている。各表示
放電陽極１1 〜１N には、陽極駆動回路１１1 〜１１N
が、それぞれ接続されている。補助陽極２1 〜２J は１
つの補助陽極駆動回路１２に接続され、さらに陰極３1
〜３M には陰極駆動回路１３1 〜１３M がそれぞれ接続
されている。
例えば次のような文献に記載されるものがあった。 文献１；信学技報、［EID93-118 ］、(1993-01) 、電子
情報通信学会、高野善道“４０型ＰＤＰのＣＰＭ駆動”
P.37-42 文献２；特開平５−１１９７４０号公報 図２は、従来のＤＣ−ＰＤＰ及びその周辺回路の概略を
示す回路図である。ＤＣ−ＰＤＰ１０は、複数の表示放
電陽極（表示電極）１1 〜１N （Ｎ；正の整数）と、補
助陽極（補助電極）２1 〜２J と、陰極（走査電極）３
1 〜３M （Ｍ；正の整数）とを、備えている。各表示放
電陽極１1 〜１N と陰極３1 〜３Mとの交点には、放電
によって表示を行う表示セル４ｍｎ（１≦ｎ≦Ｎ，１≦
ｍ≦Ｍ）がそれぞれ形成され、さらに各補助陽極２1 〜
２J と陰極３1 〜３M との交点にも、補助放電セル５
ｍｊ（１≦ｊ≦Ｌ）がそれぞれ形成されている。各表示
放電陽極１1 〜１N には、陽極駆動回路１１1 〜１１N
が、それぞれ接続されている。補助陽極２1 〜２J は１
つの補助陽極駆動回路１２に接続され、さらに陰極３1
〜３M には陰極駆動回路１３1 〜１３M がそれぞれ接続
されている。
【０００３】図３は、文献１に記載された従来のＤＣ−
ＰＤＰのメモリ駆動方法を示す波形図である。各表示放
電陽極１1 〜１N には表示情報として図３のような書込
みパルスＰwが、陽極駆動回路１１1 〜１１N からそれ
ぞれ印加される。書込みパルスＰW は、所望の表示セル
４ｍｎに書込み放電を得る時のみハイレベルとなるパル
スである。一方、各陰極３1 ，３2 ，…には該各陰極を
走査するための走査パルスＰSC N とそれに続く維持パル
スＰSUS が、陰極駆動回路１３1 ，１３2 ，…から順次
印加される。補助陽極２1 〜２J には補助放電パルスＰ
SAが、補助陽極駆動回路１２から同じタイミングで印加
される。即ち、表示放電陽極１1 〜１N が表示電極群と
され、陰極３1 〜３M が走査電極群とされている。図４
は、図２中の表示セルにおける電流と電圧間の特性図で
あり、横軸に放電電流Ｉ、縦軸に電圧Ｖがとられてい
る。表示セル４ｍｎにおける表示放電陽極１n と陰極３
m 間の電圧Ｖを上昇させると、図４に示すように、電圧
の上昇に対してほぼ同じ比率で放電電流も上昇する。こ
の電流Ｉと電圧Ｖ間の特性をＩ−Ｖ特性という。Ｖφ
は、このＩ−Ｖ特性のＶ切片を示しており、Ｖφ以下の
電圧では、放電は生成されない。ＤＣ−ＰＤＰに放電ガ
スとしてヘリウムとキセノンの混合ガスを封入している
場合、表示セル４ｍｎにおけるＩ−Ｖ特性では、例えば
電圧Ｖφが約２２０（Ｖ）であり、補助放電セル５ｍｊ
における電圧Ｖφは約２３０（Ｖ）である。
ＰＤＰのメモリ駆動方法を示す波形図である。各表示放
電陽極１1 〜１N には表示情報として図３のような書込
みパルスＰwが、陽極駆動回路１１1 〜１１N からそれ
ぞれ印加される。書込みパルスＰW は、所望の表示セル
４ｍｎに書込み放電を得る時のみハイレベルとなるパル
スである。一方、各陰極３1 ，３2 ，…には該各陰極を
走査するための走査パルスＰSC N とそれに続く維持パル
スＰSUS が、陰極駆動回路１３1 ，１３2 ，…から順次
印加される。補助陽極２1 〜２J には補助放電パルスＰ
SAが、補助陽極駆動回路１２から同じタイミングで印加
される。即ち、表示放電陽極１1 〜１N が表示電極群と
され、陰極３1 〜３M が走査電極群とされている。図４
は、図２中の表示セルにおける電流と電圧間の特性図で
あり、横軸に放電電流Ｉ、縦軸に電圧Ｖがとられてい
る。表示セル４ｍｎにおける表示放電陽極１n と陰極３
m 間の電圧Ｖを上昇させると、図４に示すように、電圧
の上昇に対してほぼ同じ比率で放電電流も上昇する。こ
の電流Ｉと電圧Ｖ間の特性をＩ−Ｖ特性という。Ｖφ
は、このＩ−Ｖ特性のＶ切片を示しており、Ｖφ以下の
電圧では、放電は生成されない。ＤＣ−ＰＤＰに放電ガ
スとしてヘリウムとキセノンの混合ガスを封入している
場合、表示セル４ｍｎにおけるＩ−Ｖ特性では、例えば
電圧Ｖφが約２２０（Ｖ）であり、補助放電セル５ｍｊ
における電圧Ｖφは約２３０（Ｖ）である。
【０００４】文献１では、書込みパルスＰW のハイレベ
ルの電位ｖW と走査パルスＰSCN のローレベルの電位ｖ
SCN 間の電圧を３０５（Ｖ）とし、表示セル４ｍｎに書
込み放電を開始させる。そして、引き続き一定期間印加
された維持パルスＰSUS のローレベルの電位ｖSUS と書
込みパルスＰW のローレベルの電位ｖWL間の電圧２５５
（Ｖ）で、維持放電を断続的に継続させてメモリ機能を
持たせている。補助放電セル５ｍｊにおいては、補助放
電パルスＰSAのハイレベルの電位ｖSAと電位ｖSCN 間の
電圧が３００Ｖとされて補助放電し、その補助放電によ
り、表示セル４ｍｎにおける表示放電の開始がスムーズ
にされる。ここで、電位ｖSCN と電位ｖSUS は同電位と
することで、回路の簡素化が図られている。図５は、文
献２に記載された従来のＤＣ−ＰＤＰにおける他のメモ
リ駆動方法の波形図である。文献２についても、書込み
パルスＰW のハイレベルの電位と走査パルスＰSCNのロ
ーレベルの電位間の電圧で、表示セル４ｍｎに書込み放
電を開始させ、引き続き一定期間印加された維持パルス
ＰSUS のローレベルの電位と書込みパルスＰW のローレ
ベルの電位間の電圧で、維持放電を断続的に継続させて
いる。これにより、陽極回路１１1 〜１１N の簡素化が
実現される。なお、図５では電位ｖSC N と電位ｖSUS が
異なる電位とされているが、文献２では電位ｖSCN と電
位ｖSU S を同電位にすることで、さらに陰極駆動回路１
３1 〜１３M の簡素化が可能であると記載されている。
ルの電位ｖW と走査パルスＰSCN のローレベルの電位ｖ
SCN 間の電圧を３０５（Ｖ）とし、表示セル４ｍｎに書
込み放電を開始させる。そして、引き続き一定期間印加
された維持パルスＰSUS のローレベルの電位ｖSUS と書
込みパルスＰW のローレベルの電位ｖWL間の電圧２５５
（Ｖ）で、維持放電を断続的に継続させてメモリ機能を
持たせている。補助放電セル５ｍｊにおいては、補助放
電パルスＰSAのハイレベルの電位ｖSAと電位ｖSCN 間の
電圧が３００Ｖとされて補助放電し、その補助放電によ
り、表示セル４ｍｎにおける表示放電の開始がスムーズ
にされる。ここで、電位ｖSCN と電位ｖSUS は同電位と
することで、回路の簡素化が図られている。図５は、文
献２に記載された従来のＤＣ−ＰＤＰにおける他のメモ
リ駆動方法の波形図である。文献２についても、書込み
パルスＰW のハイレベルの電位と走査パルスＰSCNのロ
ーレベルの電位間の電圧で、表示セル４ｍｎに書込み放
電を開始させ、引き続き一定期間印加された維持パルス
ＰSUS のローレベルの電位と書込みパルスＰW のローレ
ベルの電位間の電圧で、維持放電を断続的に継続させて
いる。これにより、陽極回路１１1 〜１１N の簡素化が
実現される。なお、図５では電位ｖSC N と電位ｖSUS が
異なる電位とされているが、文献２では電位ｖSCN と電
位ｖSU S を同電位にすることで、さらに陰極駆動回路１
３1 〜１３M の簡素化が可能であると記載されている。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
ＤＣ−ＰＤＰのメモリ駆動方法では、次のような課題が
あった。図６は、図３の電位を説明する波形図である。
文献１に記載されているように、電位ｖSCN と電位ｖ
SUS を等しくするＤＣ−ＰＤＰのメモリ駆動方法では、
表示セル４ｍｎにおける表示放電陽極と陰極間の非書込
み時の電圧が、維持放電を行う時の電圧と同じになり、
書込みパルスＰWの幅と振幅等の設定に自由度が無く、
調整が困難であった。即ち、十分なメモリマージン（正
常に維持放電が得られる維持放電電圧の範囲）を確保で
きなかった。
ＤＣ−ＰＤＰのメモリ駆動方法では、次のような課題が
あった。図６は、図３の電位を説明する波形図である。
文献１に記載されているように、電位ｖSCN と電位ｖ
SUS を等しくするＤＣ−ＰＤＰのメモリ駆動方法では、
表示セル４ｍｎにおける表示放電陽極と陰極間の非書込
み時の電圧が、維持放電を行う時の電圧と同じになり、
書込みパルスＰWの幅と振幅等の設定に自由度が無く、
調整が困難であった。即ち、十分なメモリマージン（正
常に維持放電が得られる維持放電電圧の範囲）を確保で
きなかった。
【０００６】例えば、書込みパルスＰW のハイレベルの
電位ｖW を５０（Ｖ）、書込みパルスＰW のローレベル
の電位ｖWLを０（Ｖ）、各陰極３1 〜３M のバイアス電
位ｖB を−１６０（Ｖ）、走査パルスＰSCN 及び維持パ
ルスＰSUS のローレベルの各電位ｖSCN ，ｖSUS を−２
５５（Ｖ）とすると、表示セル４ｍｎにおける表示放電
陽極１n と陰極３m 間の書込み時の電圧Ｖ１は３０５
（Ｖ）となる。また、非書込み時の電圧Ｖ２は２５５
（Ｖ）となり、継続パルスＰSUS による維持放電時の電
圧Ｖ３も２５５（Ｖ）となる。電圧Ｖ２が２５５（Ｖ）
である場合、電圧Ｖ２は表示セルのＩ−Ｖ特性における
Ｖ切片の電圧Ｖφである２２０（Ｖ）を越えるので、非
書込み時であるのにもかかわらず、表示セル４ｍｎで放
電する可能性がある。そのため、非書込み時に誤放電し
ないように走査パルスＰSCN の電位ｖSCN を高くしすぎ
ると（Ｖ２を小さくすると）、維持放電を設定するため
の電位ｖSUS も高くなることになり（Ｖ３が小さくな
り）、維持放電が形成されない放電セルが出現する。逆
に、確実に維持放電を得るために、維持パルスの電位ｖ
SU S を下げて電圧Ｖ３を大きくしすぎると、非書き込み
時の電圧Ｖ２が高くなり、誤り放電が生成される。以上
のように、十分なメモリマージンが確保できなかった。
電位ｖW を５０（Ｖ）、書込みパルスＰW のローレベル
の電位ｖWLを０（Ｖ）、各陰極３1 〜３M のバイアス電
位ｖB を−１６０（Ｖ）、走査パルスＰSCN 及び維持パ
ルスＰSUS のローレベルの各電位ｖSCN ，ｖSUS を−２
５５（Ｖ）とすると、表示セル４ｍｎにおける表示放電
陽極１n と陰極３m 間の書込み時の電圧Ｖ１は３０５
（Ｖ）となる。また、非書込み時の電圧Ｖ２は２５５
（Ｖ）となり、継続パルスＰSUS による維持放電時の電
圧Ｖ３も２５５（Ｖ）となる。電圧Ｖ２が２５５（Ｖ）
である場合、電圧Ｖ２は表示セルのＩ−Ｖ特性における
Ｖ切片の電圧Ｖφである２２０（Ｖ）を越えるので、非
書込み時であるのにもかかわらず、表示セル４ｍｎで放
電する可能性がある。そのため、非書込み時に誤放電し
ないように走査パルスＰSCN の電位ｖSCN を高くしすぎ
ると（Ｖ２を小さくすると）、維持放電を設定するため
の電位ｖSUS も高くなることになり（Ｖ３が小さくな
り）、維持放電が形成されない放電セルが出現する。逆
に、確実に維持放電を得るために、維持パルスの電位ｖ
SU S を下げて電圧Ｖ３を大きくしすぎると、非書き込み
時の電圧Ｖ２が高くなり、誤り放電が生成される。以上
のように、十分なメモリマージンが確保できなかった。
【０００７】図７は、図５の電位設定を説明する波形図
である。例えば、図５のように走査パルスＰSCN におけ
る電位ｖSCN と維持パルスＰSU S における電位ｖSUS と
が異なる電圧設定を試みる。陰極３m における走査パル
スＰSCN のローレベルの電位ｖSCN を０（Ｖ）とする
と、表示放電陽極１n に印加する書込み時の電圧Ｖ１は
３０５（Ｖ）、非書き込み時の電圧Ｖ２は放電が形成さ
れることのない最大電圧の２２０（Ｖ）と設定される。
即ち、書込みパルスＰW のハイレベルの電位ｖW が３０
５（Ｖ）、書込みパルスＰW のローレベルの電位ｖWLが
２２０（Ｖ）となる。一方、維持放電時の電圧Ｖ３は２
５５（Ｖ）であるので、維持パルスＰSUS におけるロー
レベルの電位ｖSUS は−３５（Ｖ）（＝２２０−２５
５）となる。陰極のバイアス電位ｖBKは、この電位ｖBK
と書込みパルスＰW の電位とで放電が形成されないよう
に、表示セルへの印加電圧Ｖ６が、放電の形成されるこ
とのない最大電圧である２２０（Ｖ）となるようにす
る。つまりｖBKを８５（Ｖ）（＝３０５−２２０）とす
る。また、補助放電の電圧Ｖ４を３００（Ｖ）とするた
めに、走査パルスＰSCN 及び維持パルスＰSUS のタイミ
ングで３００（Ｖ）の電位を補助陰極に印加する。走査
パルスＰSCN 及び維持パルスＰSUS 以外の期間で補助放
電セル５ｍｊが誤放電しないようするために、補助放電
セル５ｍｊへの印加電圧Ｖ５が、放電の形成されること
のない最大電圧である２３０（Ｖ）となるように、設定
される。つまり、補助パルスＰSAのローレベルの電位ｖ
SAL を１９５（Ｖ）（＝−３５＋２３０）とする。
である。例えば、図５のように走査パルスＰSCN におけ
る電位ｖSCN と維持パルスＰSU S における電位ｖSUS と
が異なる電圧設定を試みる。陰極３m における走査パル
スＰSCN のローレベルの電位ｖSCN を０（Ｖ）とする
と、表示放電陽極１n に印加する書込み時の電圧Ｖ１は
３０５（Ｖ）、非書き込み時の電圧Ｖ２は放電が形成さ
れることのない最大電圧の２２０（Ｖ）と設定される。
即ち、書込みパルスＰW のハイレベルの電位ｖW が３０
５（Ｖ）、書込みパルスＰW のローレベルの電位ｖWLが
２２０（Ｖ）となる。一方、維持放電時の電圧Ｖ３は２
５５（Ｖ）であるので、維持パルスＰSUS におけるロー
レベルの電位ｖSUS は−３５（Ｖ）（＝２２０−２５
５）となる。陰極のバイアス電位ｖBKは、この電位ｖBK
と書込みパルスＰW の電位とで放電が形成されないよう
に、表示セルへの印加電圧Ｖ６が、放電の形成されるこ
とのない最大電圧である２２０（Ｖ）となるようにす
る。つまりｖBKを８５（Ｖ）（＝３０５−２２０）とす
る。また、補助放電の電圧Ｖ４を３００（Ｖ）とするた
めに、走査パルスＰSCN 及び維持パルスＰSUS のタイミ
ングで３００（Ｖ）の電位を補助陰極に印加する。走査
パルスＰSCN 及び維持パルスＰSUS 以外の期間で補助放
電セル５ｍｊが誤放電しないようするために、補助放電
セル５ｍｊへの印加電圧Ｖ５が、放電の形成されること
のない最大電圧である２３０（Ｖ）となるように、設定
される。つまり、補助パルスＰSAのローレベルの電位ｖ
SAL を１９５（Ｖ）（＝−３５＋２３０）とする。
【０００８】以上のような電圧設定を行うことで、書込
みに関する電圧Ｖ１，Ｖ２と維持電圧Ｖ３とを個別に設
定することができる。よって、各表示セル４ｍｎの有す
るメモリマージン特性が損なわれない。しかし、このよ
うに設定された電圧では、陰極３m における振幅が１２
０（Ｖ）、表示放電陽極１n の振幅が８５（Ｖ）、及び
補助陰極２j に振幅が１０５（Ｖ）と大きくなり、周辺
回路のＩＣ化を困難なものにしている。本発明は、前記
従来技術が持っていた課題として、十分なメモリマージ
ンを確保できなかった点と、それを解決しようとすると
各電極に印加するパルスの振幅が大きくなる点とについ
て解決をしたＤＣ−ＰＤＰのメモリ駆動方法を提供する
ものである。
みに関する電圧Ｖ１，Ｖ２と維持電圧Ｖ３とを個別に設
定することができる。よって、各表示セル４ｍｎの有す
るメモリマージン特性が損なわれない。しかし、このよ
うに設定された電圧では、陰極３m における振幅が１２
０（Ｖ）、表示放電陽極１n の振幅が８５（Ｖ）、及び
補助陰極２j に振幅が１０５（Ｖ）と大きくなり、周辺
回路のＩＣ化を困難なものにしている。本発明は、前記
従来技術が持っていた課題として、十分なメモリマージ
ンを確保できなかった点と、それを解決しようとすると
各電極に印加するパルスの振幅が大きくなる点とについ
て解決をしたＤＣ−ＰＤＰのメモリ駆動方法を提供する
ものである。
【０００９】
【課題を解決するための手段】第１の発明は、前記課題
を解決するために、配列された複数の線状電極で構成さ
れた表示電極群と、放電ガスが封入され前記表示電極群
と対向して前記表示電極群と直交するように配列された
複数の線状電極で構成された走査電極群と、前記各表示
電極及び走査電極の交差箇所に設けられ該各表示電極及
び走査電極間の放電によりそれぞれ発光する複数の表示
セルとを、備えた気体放電パネル（以下、ＰＤＰとい
う）を次のような方法で駆動するようにしている。即
ち、本発明のＰＤＰのメモリ駆動方法では、前記各走査
電極に走査パルスを順次印加すると共に該各走査パルス
に引き続く維持パルス列を一定期間それぞれ印加する。
さらに、前記表示電極群には前記各表示セルに対する表
示情報が非表示の場合のみオフレベルとなる非書込みパ
ルスを、前記走査パルスに同期して印加する。そして、
前記走査電極に印加された走査パルスと前記表示電極に
印加された非書込みパルスの前記オフレベル以外のオン
レベルとに基づき、前記表示情報が非表示でない前記表
示セルに書込み放電を開始させ、該走査パルスに引き続
いて該走査電極に印加された前記維持パルス列と該表示
電極のオンレベルとに基づき、該放電を持続させるよう
にしている。第２の発明は、第１の発明のメモリ駆動方
法おいて、前記表示電極群及び前記走査電極群をそれぞ
れ陽極群及び陰極群とする。そして前記非書込みパルス
は、前記書込み放電を開始する場合のオンレベルがハイ
レベルで、前記非表示の場合のオフレベルがローレベル
の二値信号としている。第３の発明は、第１の発明のメ
モリ駆動方法おいて、前記表示電極群及び前記走査電極
群をそれぞれ陰極群及び陽極群とする。そして前記非書
込みパルスは、前記書込み放電を開始する場合のオンレ
ベルがローレベルで、前記非表示の場合のオフレベルが
ハイレベルの二値信号としている。
を解決するために、配列された複数の線状電極で構成さ
れた表示電極群と、放電ガスが封入され前記表示電極群
と対向して前記表示電極群と直交するように配列された
複数の線状電極で構成された走査電極群と、前記各表示
電極及び走査電極の交差箇所に設けられ該各表示電極及
び走査電極間の放電によりそれぞれ発光する複数の表示
セルとを、備えた気体放電パネル（以下、ＰＤＰとい
う）を次のような方法で駆動するようにしている。即
ち、本発明のＰＤＰのメモリ駆動方法では、前記各走査
電極に走査パルスを順次印加すると共に該各走査パルス
に引き続く維持パルス列を一定期間それぞれ印加する。
さらに、前記表示電極群には前記各表示セルに対する表
示情報が非表示の場合のみオフレベルとなる非書込みパ
ルスを、前記走査パルスに同期して印加する。そして、
前記走査電極に印加された走査パルスと前記表示電極に
印加された非書込みパルスの前記オフレベル以外のオン
レベルとに基づき、前記表示情報が非表示でない前記表
示セルに書込み放電を開始させ、該走査パルスに引き続
いて該走査電極に印加された前記維持パルス列と該表示
電極のオンレベルとに基づき、該放電を持続させるよう
にしている。第２の発明は、第１の発明のメモリ駆動方
法おいて、前記表示電極群及び前記走査電極群をそれぞ
れ陽極群及び陰極群とする。そして前記非書込みパルス
は、前記書込み放電を開始する場合のオンレベルがハイ
レベルで、前記非表示の場合のオフレベルがローレベル
の二値信号としている。第３の発明は、第１の発明のメ
モリ駆動方法おいて、前記表示電極群及び前記走査電極
群をそれぞれ陰極群及び陽極群とする。そして前記非書
込みパルスは、前記書込み放電を開始する場合のオンレ
ベルがローレベルで、前記非表示の場合のオフレベルが
ハイレベルの二値信号としている。
【００１０】
【作用】第１の発明によれば、走査パルスとそれに続く
維持パルス列とが各走査電極に順次印加される。各表示
セルに対する表示情報が非表示の場合のみオフレベルと
なる非書込みパルスが、走査パルスに同期して表示電極
群に印加される。各表示セルでは、走査電極に印加され
た走査パルスと表示電極に印加された非書込みパルスの
オンレベルとに基づき、書込み放電が行われる。即ち、
表示情報が非表示でない表示セルで書込み放電が開始さ
れる。書込み放電が開始された後、維持パルス列と表示
電極のオンレベルとに基づき該放電が持続される。第２
の発明によれば、第１の発明における表示電極群及び走
査電極群をそれぞれ陽極群及び陰極群とした場合、表示
情報が非表示でない表示セルにおける表示電極には、非
書込みパルスの二値のうちのハイレベルが印加され、表
示情報が非表示の表示電極には、ローレベルが印加され
る。走査電極に印加された走査パルスと表示電極に印加
された非書込みパルスのハイレベルとに基づき、書込み
放電が行われる。第３の発明によれば、第１の発明にお
ける表示電極群及び走査電極群をそれぞれ陰極群及び陽
極群とした場合、表示情報が非表示でない表示セルにお
ける表示電極には、非書込みパルスの二値のうちのロー
レベルが印加され、表示情報が非表示の表示電極には、
ハイレベルが印加される。そして、走査電極に印加され
た走査パルスと表示電極に印加された非書込みパルスの
ローレベルとに基づき、書込み放電が行われる。従っ
て、前記課題を解決できるのである。
維持パルス列とが各走査電極に順次印加される。各表示
セルに対する表示情報が非表示の場合のみオフレベルと
なる非書込みパルスが、走査パルスに同期して表示電極
群に印加される。各表示セルでは、走査電極に印加され
た走査パルスと表示電極に印加された非書込みパルスの
オンレベルとに基づき、書込み放電が行われる。即ち、
表示情報が非表示でない表示セルで書込み放電が開始さ
れる。書込み放電が開始された後、維持パルス列と表示
電極のオンレベルとに基づき該放電が持続される。第２
の発明によれば、第１の発明における表示電極群及び走
査電極群をそれぞれ陽極群及び陰極群とした場合、表示
情報が非表示でない表示セルにおける表示電極には、非
書込みパルスの二値のうちのハイレベルが印加され、表
示情報が非表示の表示電極には、ローレベルが印加され
る。走査電極に印加された走査パルスと表示電極に印加
された非書込みパルスのハイレベルとに基づき、書込み
放電が行われる。第３の発明によれば、第１の発明にお
ける表示電極群及び走査電極群をそれぞれ陰極群及び陽
極群とした場合、表示情報が非表示でない表示セルにお
ける表示電極には、非書込みパルスの二値のうちのロー
レベルが印加され、表示情報が非表示の表示電極には、
ハイレベルが印加される。そして、走査電極に印加され
た走査パルスと表示電極に印加された非書込みパルスの
ローレベルとに基づき、書込み放電が行われる。従っ
て、前記課題を解決できるのである。
【００１１】
【実施例】第１の実施例 図８及び図９は、本発明の第１の実施例を示すＤＣ−Ｐ
ＤＰの構造図であり、図２中の要素と共通の要素には共
通の符号が付されている。図８に示すように、ＤＣ−Ｐ
ＤＰは複数の線状の電極が配列された表示電極群（ここ
では表示放電陽極群）１1 〜１N と、補助電極（ここで
は補助陽極）２1〜２J と、該表示放電陽極１1 〜１N
及び補助陽極２1 〜２J が直交するように配列された走
査電極（ここでは陰極）３1 〜３M とを、備えている。
各表示放電陽極１1 〜１N と陰極３1 〜３M との交点に
は、放電によって表示を行う表示セル４ｍｎ（１≦ｎ≦
Ｎ，１≦ｍ≦Ｍ）がそれぞれ形成され、さらに各補助陽
極２1 〜２J と陰極３1 〜３M との交点にも、補助放電
セル５ｍｊ（１≦ｊ≦Ｌ）がそれぞれ形成されている。
各表示セル４ｍｎは障壁６で他の表示セルと空間的に隔
てられており、また隣接する補助セルとはプライミング
スリット７を介して結合されている。
ＤＰの構造図であり、図２中の要素と共通の要素には共
通の符号が付されている。図８に示すように、ＤＣ−Ｐ
ＤＰは複数の線状の電極が配列された表示電極群（ここ
では表示放電陽極群）１1 〜１N と、補助電極（ここで
は補助陽極）２1〜２J と、該表示放電陽極１1 〜１N
及び補助陽極２1 〜２J が直交するように配列された走
査電極（ここでは陰極）３1 〜３M とを、備えている。
各表示放電陽極１1 〜１N と陰極３1 〜３M との交点に
は、放電によって表示を行う表示セル４ｍｎ（１≦ｎ≦
Ｎ，１≦ｍ≦Ｍ）がそれぞれ形成され、さらに各補助陽
極２1 〜２J と陰極３1 〜３M との交点にも、補助放電
セル５ｍｊ（１≦ｊ≦Ｌ）がそれぞれ形成されている。
各表示セル４ｍｎは障壁６で他の表示セルと空間的に隔
てられており、また隣接する補助セルとはプライミング
スリット７を介して結合されている。
【００１２】図９に示すように、表示放電陽極１1 〜１
N と補助陽極２1 〜２J とが前面基板８に形成され、陰
極３1 〜３M が該前面基板８に対向した背面基板９に形
成さている。前面基板８と背面基板９との間には、放電
ガス（例えば、ヘリウムとキセノンの混合ガス）が封入
されている。各表示セル４ｍｎには図示しない蛍光体が
配置され、該表示セル４ｍｎにおける表示放電陽極１n
と陰極３m との間で放電が形成されると、紫外線が放射
され、蛍光体が励起されて可視光が発生するようになっ
ている。各表示放電陽極１1 〜１N と補助陽極２1 〜２
J と陰極３1 〜３M とは、図２と同様に接続され、表示
セル４ｍｎがそれぞれメモリ駆動されるようになってい
る。本実施例では、各表示放電陽極１1 〜１N を表示電
極とし、それらの各表示放電陽極１1 〜１N には、陽極
駆動回路１１1 〜１１N から各表示セル４ｍｎに対する
表示情報を表すパルスが印加される。一方、各陰極３1
〜３M は走査電極とされ、それら陰極３1 〜３M には、
陰極駆動回路１３1 〜１３M から走査用のパルスが印加
される。
N と補助陽極２1 〜２J とが前面基板８に形成され、陰
極３1 〜３M が該前面基板８に対向した背面基板９に形
成さている。前面基板８と背面基板９との間には、放電
ガス（例えば、ヘリウムとキセノンの混合ガス）が封入
されている。各表示セル４ｍｎには図示しない蛍光体が
配置され、該表示セル４ｍｎにおける表示放電陽極１n
と陰極３m との間で放電が形成されると、紫外線が放射
され、蛍光体が励起されて可視光が発生するようになっ
ている。各表示放電陽極１1 〜１N と補助陽極２1 〜２
J と陰極３1 〜３M とは、図２と同様に接続され、表示
セル４ｍｎがそれぞれメモリ駆動されるようになってい
る。本実施例では、各表示放電陽極１1 〜１N を表示電
極とし、それらの各表示放電陽極１1 〜１N には、陽極
駆動回路１１1 〜１１N から各表示セル４ｍｎに対する
表示情報を表すパルスが印加される。一方、各陰極３1
〜３M は走査電極とされ、それら陰極３1 〜３M には、
陰極駆動回路１３1 〜１３M から走査用のパルスが印加
される。
【００１３】図１は、本発明の第１の実施例におけるＤ
Ｃ−ＰＤＰのメモリ駆動方法を示す波形図である。図１
には、各補助陽極２1 〜２J に共通に与えられる補助陽
極信号Ｓと、各表示放電陽極１1 ，１2 ，…，１N にそ
れぞれ供給される表示陽極信号Ａ1 ，Ａ2，…，Ａ
N と、各陰極３1 ，３2 ，…，３M にそれぞれ供給され
る陰極信号Ｋ1，Ｋ2 ，…，ＫM とが、示されている。
陰極信号Ｋ1 ，Ｋ2 ，…，ＫM は、走査パルスＰ
SCN と、その走査パルスＰSCN に引き続き一定期間与え
られ、かつ該走査パルスＰSCN とは異なる位相のパルス
である維持パルスＰSUS とからなっている。走査パルス
ＰSCN 及び維持パルスＰSUS は、各陰極３1 ，３2 ，
…，３M に順次印加される。表示陽極信号Ａ1 ，Ａ2 ，
…，ＡN は二値信号であり、表示情報を表す非書込みパ
ルスＰNWを各表示電極１1 ，１2 ，…，１N にそれぞれ
供給する信号である。非書込みパルスＰNWは、表示セル
４ｍｎに書込み放電を生成しないときのみ、走査パルス
ＰSCN と同期してオフレベルのローレベルなり、他の期
間ではオンレベルのハイレベルとなるパルスである。補
助陽極信号Ｓは、走査パルスＰSCN と同期して補助パル
スＰSAを補助電極２1 〜２J に与える信号である。
Ｃ−ＰＤＰのメモリ駆動方法を示す波形図である。図１
には、各補助陽極２1 〜２J に共通に与えられる補助陽
極信号Ｓと、各表示放電陽極１1 ，１2 ，…，１N にそ
れぞれ供給される表示陽極信号Ａ1 ，Ａ2，…，Ａ
N と、各陰極３1 ，３2 ，…，３M にそれぞれ供給され
る陰極信号Ｋ1，Ｋ2 ，…，ＫM とが、示されている。
陰極信号Ｋ1 ，Ｋ2 ，…，ＫM は、走査パルスＰ
SCN と、その走査パルスＰSCN に引き続き一定期間与え
られ、かつ該走査パルスＰSCN とは異なる位相のパルス
である維持パルスＰSUS とからなっている。走査パルス
ＰSCN 及び維持パルスＰSUS は、各陰極３1 ，３2 ，
…，３M に順次印加される。表示陽極信号Ａ1 ，Ａ2 ，
…，ＡN は二値信号であり、表示情報を表す非書込みパ
ルスＰNWを各表示電極１1 ，１2 ，…，１N にそれぞれ
供給する信号である。非書込みパルスＰNWは、表示セル
４ｍｎに書込み放電を生成しないときのみ、走査パルス
ＰSCN と同期してオフレベルのローレベルなり、他の期
間ではオンレベルのハイレベルとなるパルスである。補
助陽極信号Ｓは、走査パルスＰSCN と同期して補助パル
スＰSAを補助電極２1 〜２J に与える信号である。
【００１４】図１０は、図１の電位設定を説明する波形
図である。例えば、陰極３m における走査パルスＰSCN
のローレベルの電位ｖSCN を０（Ｖ）とした場合、表示
セル４ｍｎに印加される書込み電圧Ｖ１１を３０５
（Ｖ）とするために、表示放電陽極１n のバイアス電位
ｖBAを３０５（Ｖ）とする。また、非書込み時の電圧Ｖ
１２を放電が形成されない最大の電圧である２２０
（Ｖ）とするために、非書込みパルスＰNWのローレベル
の電位ｖNWは２２０（Ｖ）に設定される。一方、表示セ
ル４ｍｎにおける維持放電電圧はＶ１６に対応し２５５
（Ｖ）必要であるので、維持パルスＰSUS のローレベル
の電位ｖSUS は５０（Ｖ）（＝３０５−２５５）と設定
される。陰極３m のバイアス電圧ｖBKにおいて、電位ｖ
BKと表示放電陽極１n のバイアスｖBAとの間の電圧Ｖ１
３が例えば放電を形成しない最大の電圧の２２０（Ｖ）
となるように、該陰極３m のバイアス電位ｖBKが８５
（Ｖ）（＝３０５−２２０）と設定される。補助放電電
圧Ｖ１４が３００（Ｖ）であるので、走査パルスＰSCN
のタイミングで補助パルスＰSAのハイレベルの電位ｖSA
は、３００（Ｖ）となるように設定される。また、走査
パルスＰSCN の非供給期間に補助セル５ｍｊが放電を起
こさないようにするために、補助セル５ｍｊへの印加電
圧Ｖ１５が、放電を形成しない最大の電圧の２３０
（Ｖ）となるように、補助陽極信号Ｓのバイアス電位ｖ
BSが２８０（Ｖ）（＝２３０＋５０）に設定される。
図である。例えば、陰極３m における走査パルスＰSCN
のローレベルの電位ｖSCN を０（Ｖ）とした場合、表示
セル４ｍｎに印加される書込み電圧Ｖ１１を３０５
（Ｖ）とするために、表示放電陽極１n のバイアス電位
ｖBAを３０５（Ｖ）とする。また、非書込み時の電圧Ｖ
１２を放電が形成されない最大の電圧である２２０
（Ｖ）とするために、非書込みパルスＰNWのローレベル
の電位ｖNWは２２０（Ｖ）に設定される。一方、表示セ
ル４ｍｎにおける維持放電電圧はＶ１６に対応し２５５
（Ｖ）必要であるので、維持パルスＰSUS のローレベル
の電位ｖSUS は５０（Ｖ）（＝３０５−２５５）と設定
される。陰極３m のバイアス電圧ｖBKにおいて、電位ｖ
BKと表示放電陽極１n のバイアスｖBAとの間の電圧Ｖ１
３が例えば放電を形成しない最大の電圧の２２０（Ｖ）
となるように、該陰極３m のバイアス電位ｖBKが８５
（Ｖ）（＝３０５−２２０）と設定される。補助放電電
圧Ｖ１４が３００（Ｖ）であるので、走査パルスＰSCN
のタイミングで補助パルスＰSAのハイレベルの電位ｖSA
は、３００（Ｖ）となるように設定される。また、走査
パルスＰSCN の非供給期間に補助セル５ｍｊが放電を起
こさないようにするために、補助セル５ｍｊへの印加電
圧Ｖ１５が、放電を形成しない最大の電圧の２３０
（Ｖ）となるように、補助陽極信号Ｓのバイアス電位ｖ
BSが２８０（Ｖ）（＝２３０＋５０）に設定される。
【００１５】次に、図１の波形を適用した場合のＤＣ−
ＰＤＰの動作を説明する。例えば、走査電極である各陰
極３1 ，３2 ，…，３M には、４μｓ毎にパルス幅τ
SCN ＝１．５μｓの走査パルスＰSCN が供給される。こ
の走査パルスＰSCNの供給は、陰極３1 ，３2 ，…，３
M に順次時間をずらして行われる。各走査パルスＰSCN
と同期したパルス幅τSA＝１．５μｓの補助放電パルス
ＰSAが、４μｓ毎に補助陽極２1 〜２J に印加され、該
補助放電セル５ｍｊにおける補助放電が、走査パルスＰ
SCN と共にシフトしていく。各陰極３1 ，３2 ，…，３
M には、走査パルスＰSCN に引き続き、パルス幅τSUS
＝１．５μｓの維持パルスＰSU S が、走査パルスＰSCN
と重ならないタイミングで、一定期間それぞれ印加され
る。維持パルスＰSUS が印加されている期間の補助陽極
２1 〜２J の電位ｖSAは２８０（Ｖ）なので、補助放電
セル５ｍｊに印加される電圧は２３０（Ｖ）（＝ｖBS−
ｖSUS ）である。そのため、このタイミングで補助放電
セル５ｍｊが放電することはない。走査パルスＰSCN も
維持パルスＰSUS も印加されない期間における陰極
３1 ，３2 ，…，３M のバイアス電位ｖBKは、８５
（Ｖ）である。表示情報が非表示でない場合、ｎ列目の
表示放電陽極１n の電位がバイアス電位ｖBAの３０５
（Ｖ）となる。
ＰＤＰの動作を説明する。例えば、走査電極である各陰
極３1 ，３2 ，…，３M には、４μｓ毎にパルス幅τ
SCN ＝１．５μｓの走査パルスＰSCN が供給される。こ
の走査パルスＰSCNの供給は、陰極３1 ，３2 ，…，３
M に順次時間をずらして行われる。各走査パルスＰSCN
と同期したパルス幅τSA＝１．５μｓの補助放電パルス
ＰSAが、４μｓ毎に補助陽極２1 〜２J に印加され、該
補助放電セル５ｍｊにおける補助放電が、走査パルスＰ
SCN と共にシフトしていく。各陰極３1 ，３2 ，…，３
M には、走査パルスＰSCN に引き続き、パルス幅τSUS
＝１．５μｓの維持パルスＰSU S が、走査パルスＰSCN
と重ならないタイミングで、一定期間それぞれ印加され
る。維持パルスＰSUS が印加されている期間の補助陽極
２1 〜２J の電位ｖSAは２８０（Ｖ）なので、補助放電
セル５ｍｊに印加される電圧は２３０（Ｖ）（＝ｖBS−
ｖSUS ）である。そのため、このタイミングで補助放電
セル５ｍｊが放電することはない。走査パルスＰSCN も
維持パルスＰSUS も印加されない期間における陰極
３1 ，３2 ，…，３M のバイアス電位ｖBKは、８５
（Ｖ）である。表示情報が非表示でない場合、ｎ列目の
表示放電陽極１n の電位がバイアス電位ｖBAの３０５
（Ｖ）となる。
【００１６】ここで、走査パルスＰSCN の印加で、ｍ行
目の陰極３m の電位が走査パルスＰSCN のローレベルの
電位ｖSCN の０（Ｖ）となったとき、表示放電陽極１n
と陰極３m 間の電圧が３０５（Ｖ）となり、表示セル４
ｍｎで書込み放電が開始される。このとき、表示セル４
ｍｎの近傍で放電しているｍ行目の補助セルｍｊから、
イオンや励起原子等が図８のプライミングスリット７を
介して表示セル４ｍｎに拡散される。表示セル４ｍｎで
は、それらイオンや励起原子等の助けを得て、ただちに
書込み放電を形成する。一方、表示セル４ｍｎで書込み
放電を行わない場合（即ち、非書込みの場合）、走査パ
ルスＰSCN が陰極３m に印加されるタイミングに合わせ
て、ｎ列目の表示放電陽極１n にパルス幅τNW＝１．５
μｓの非書込みパルスＰNWが印加される。このとき、表
示セル４ｍｎに印加された電圧は２２０（Ｖ）（＝ｖNW
−ｖSCN ）であり、放電を形成する電圧に達していな
い。よって、表示セル４ｍｎに対する書込み放電は形成
されない。気体放電では、放電によって生じたイオンや
励起原子が放電停止後に漸減し、また、イオンや励起原
子が存在すると、再放電しやすいという特性を持ってい
る。そのため、例えば、表示セル４ｍｎで書込み放電が
形成されると、その表示セル４ｍｎでは、走査パルスＰ
SCN に引き続いてあたえられる維持パルスＰSUS のタイ
ミングで、書込み電圧の３０５（Ｖ）よりも小さい電圧
の２５５（Ｖ）（＝ｖBA−ｖSUS ）であるにもかかわら
ず、放電を形成することができる。表示セル４ｍｎは、
維持パルスＰSUS によってパルス的な断続放電を維持す
る。これにより、メモリ駆動が実現される。放電で生じ
た紫外線は、表示セル４ｍｎ中の蛍光体に吸収され、そ
の蛍光体が発光する。陰極３m への維持パルスＰSUS の
印加が停止されると、表示セル４ｍｎでの維持放電が停
止される。また、書込み放電が形成されない表示セルで
は、イオンや励起原子が少ないため、走査パルスＰSCN
に引き続いて印加される維持パルスＰSUS では放電を形
成しない。
目の陰極３m の電位が走査パルスＰSCN のローレベルの
電位ｖSCN の０（Ｖ）となったとき、表示放電陽極１n
と陰極３m 間の電圧が３０５（Ｖ）となり、表示セル４
ｍｎで書込み放電が開始される。このとき、表示セル４
ｍｎの近傍で放電しているｍ行目の補助セルｍｊから、
イオンや励起原子等が図８のプライミングスリット７を
介して表示セル４ｍｎに拡散される。表示セル４ｍｎで
は、それらイオンや励起原子等の助けを得て、ただちに
書込み放電を形成する。一方、表示セル４ｍｎで書込み
放電を行わない場合（即ち、非書込みの場合）、走査パ
ルスＰSCN が陰極３m に印加されるタイミングに合わせ
て、ｎ列目の表示放電陽極１n にパルス幅τNW＝１．５
μｓの非書込みパルスＰNWが印加される。このとき、表
示セル４ｍｎに印加された電圧は２２０（Ｖ）（＝ｖNW
−ｖSCN ）であり、放電を形成する電圧に達していな
い。よって、表示セル４ｍｎに対する書込み放電は形成
されない。気体放電では、放電によって生じたイオンや
励起原子が放電停止後に漸減し、また、イオンや励起原
子が存在すると、再放電しやすいという特性を持ってい
る。そのため、例えば、表示セル４ｍｎで書込み放電が
形成されると、その表示セル４ｍｎでは、走査パルスＰ
SCN に引き続いてあたえられる維持パルスＰSUS のタイ
ミングで、書込み電圧の３０５（Ｖ）よりも小さい電圧
の２５５（Ｖ）（＝ｖBA−ｖSUS ）であるにもかかわら
ず、放電を形成することができる。表示セル４ｍｎは、
維持パルスＰSUS によってパルス的な断続放電を維持す
る。これにより、メモリ駆動が実現される。放電で生じ
た紫外線は、表示セル４ｍｎ中の蛍光体に吸収され、そ
の蛍光体が発光する。陰極３m への維持パルスＰSUS の
印加が停止されると、表示セル４ｍｎでの維持放電が停
止される。また、書込み放電が形成されない表示セルで
は、イオンや励起原子が少ないため、走査パルスＰSCN
に引き続いて印加される維持パルスＰSUS では放電を形
成しない。
【００１７】以上のように、この第１の実施例では、表
示セル４ｍｎに表示放電を形成する場合、表示放電陽極
１n の電位を非書込みパルスＰNWのハイレベルに相当す
るバイアス電位ｖBAにすると共に、陰極３m に走査パル
スＰSCN のローレベルの電位ｖSCN のを印加して書込み
放電を形成し、引き続いて維持パルスＰSUS におけるロ
ーレベルの電位ｖSUS とバイアス電位ｖBAとの間の電圧
でパルス的に維持放電を行うようにしている。また、非
書込みの場合、陰極３m に走査パルスＰSCN が印加され
るタイミングに合わせ、表示放電１n に非書込みパルス
ＰNWのオフレベルであるローレベルの電位ｖNWを印加す
るようにしている。よって、書込み時の電圧Ｖ１１と維
持放電の時の電圧Ｖ１３を、それぞれ個別に設定するこ
とができる。例えば、非書込みパルスＰNWのオフレベル
の電位ｖNWを低くすることで、非書込み時の電圧Ｖ１２
を、表示セル４ｍｎにおける図４のＩ−Ｖ特性のＶ切片
の電圧Ｖφよりも十分低く設定することが可能である。
こうした場合にも、継続放電を行うための図１０の電圧
Ｖ１３は変化しない。即ち、各表示セルにおける十分な
メモリマージンが得られる。ここで、表示放電陽極１1
〜１N 与えられる表示陽極信号は二値であり、陽極駆動
回路１１1 〜１１N が簡素な構成で行える。しかも、補
助陽極信号Ｓ、表示陽極信号Ａ1 ，Ａ2 ，…，ＡN 、及
び陰極信号Ｋ1 ，Ｋ2 ，…，ＫM の各振幅が、図１０の
ようにそれぞれ２０（Ｖ）、８５（Ｖ）、８５（Ｖ）と
従来に比べて小さくなり、各駆動回路の小型化が可能と
なってＩＣ化が容易となる。さらに、それらの各信号の
振幅が小さくなることにより、従来よりも低消費電力の
ＤＣ−ＰＤＰを実現できる。
示セル４ｍｎに表示放電を形成する場合、表示放電陽極
１n の電位を非書込みパルスＰNWのハイレベルに相当す
るバイアス電位ｖBAにすると共に、陰極３m に走査パル
スＰSCN のローレベルの電位ｖSCN のを印加して書込み
放電を形成し、引き続いて維持パルスＰSUS におけるロ
ーレベルの電位ｖSUS とバイアス電位ｖBAとの間の電圧
でパルス的に維持放電を行うようにしている。また、非
書込みの場合、陰極３m に走査パルスＰSCN が印加され
るタイミングに合わせ、表示放電１n に非書込みパルス
ＰNWのオフレベルであるローレベルの電位ｖNWを印加す
るようにしている。よって、書込み時の電圧Ｖ１１と維
持放電の時の電圧Ｖ１３を、それぞれ個別に設定するこ
とができる。例えば、非書込みパルスＰNWのオフレベル
の電位ｖNWを低くすることで、非書込み時の電圧Ｖ１２
を、表示セル４ｍｎにおける図４のＩ−Ｖ特性のＶ切片
の電圧Ｖφよりも十分低く設定することが可能である。
こうした場合にも、継続放電を行うための図１０の電圧
Ｖ１３は変化しない。即ち、各表示セルにおける十分な
メモリマージンが得られる。ここで、表示放電陽極１1
〜１N 与えられる表示陽極信号は二値であり、陽極駆動
回路１１1 〜１１N が簡素な構成で行える。しかも、補
助陽極信号Ｓ、表示陽極信号Ａ1 ，Ａ2 ，…，ＡN 、及
び陰極信号Ｋ1 ，Ｋ2 ，…，ＫM の各振幅が、図１０の
ようにそれぞれ２０（Ｖ）、８５（Ｖ）、８５（Ｖ）と
従来に比べて小さくなり、各駆動回路の小型化が可能と
なってＩＣ化が容易となる。さらに、それらの各信号の
振幅が小さくなることにより、従来よりも低消費電力の
ＤＣ−ＰＤＰを実現できる。
【００１８】第２の実施例 図１１は、本発明の第２の実施例におけるＤＣ−ＰＤＰ
のメモリ駆動方法を示す波形図である。第１の実施例で
は、図８及び図９の表示電極１1 ，１2 ，…，１N を表
示放電陽極として用い、それらの電極１1 ，１2 ，…，
１N に表示情報としての非書込みパルスＰNWを印加し、
走査電極３1 ，３2 ，…，３M を陰極として走査パルス
ＰSCN 及び維持パルスＰSUS を印加してＤＣ−ＰＤＰの
メモリ駆動を行っている。これに対して本実施例では、
表示電極１1 ，１2 ，…，１N を表示放電陰極として用
い、それら表示放電陰極１1 ，１2 ，…，１N に非書込
みの時ハイレベルとなる非書込みパルスを印加し、陽極
３1 ，３2 ，…，３M には、走査パルスＰSCN と維持パ
ルスＰSUS を印加するものである。図１１に表示放電陰
極１1 ，１2 ，…，１N にそれぞれ供給される表示陰極
信号Ｋn と、各陽極３1 ，３2 ，…，３M にそれぞれ供
給される陽極信号Ａ1 ，Ａ2 ，…，ＡM とが、示されて
いる。
のメモリ駆動方法を示す波形図である。第１の実施例で
は、図８及び図９の表示電極１1 ，１2 ，…，１N を表
示放電陽極として用い、それらの電極１1 ，１2 ，…，
１N に表示情報としての非書込みパルスＰNWを印加し、
走査電極３1 ，３2 ，…，３M を陰極として走査パルス
ＰSCN 及び維持パルスＰSUS を印加してＤＣ−ＰＤＰの
メモリ駆動を行っている。これに対して本実施例では、
表示電極１1 ，１2 ，…，１N を表示放電陰極として用
い、それら表示放電陰極１1 ，１2 ，…，１N に非書込
みの時ハイレベルとなる非書込みパルスを印加し、陽極
３1 ，３2 ，…，３M には、走査パルスＰSCN と維持パ
ルスＰSUS を印加するものである。図１１に表示放電陰
極１1 ，１2 ，…，１N にそれぞれ供給される表示陰極
信号Ｋn と、各陽極３1 ，３2 ，…，３M にそれぞれ供
給される陽極信号Ａ1 ，Ａ2 ，…，ＡM とが、示されて
いる。
【００１９】本実施例における電位設定では、例えば、
表示放電陰極１1 ，１2 ，…，１Nのバイアス電位ｖBK
を０（Ｖ）とした場合、陽極３1 ，３2 ，…，３M に与
えられるパルス幅＝１．５μｓの走査パルスＰSCN は、
ハイレベルの電位ｖSCNHが３０５（Ｖ）に設定される。
また、陽極３1 ，３2 ，…，３M に与えられる維持パル
スＰSUS もパルス幅＝１．５μｓであり、その維持パル
スＰSUS のハイレベルの電位ｖSUSHが２５５（Ｖ）に設
定される。走査パルスＰSCN 及び維持パルスＰSUS の非
供給期間において、各陽極３1 ，３2 ，…，３M にはバ
イアス電位ｖBAの２２０（Ｖ）がそれぞれ印加される。
各表示放電陰極１1 ，１2 ，…，１N には、表示情報に
応じた非書込みパルスＰNWがパルス幅１．５μｓで印加
される。図１１の非書込みパルスＰNWにおいては、表示
情報によって書込み放電を開始する場合のオンレベルが
ローレベルであり、非表示の場合のオフレベルがハイレ
ベルと設定される。その非書込みパルスＰNWがローレベ
ルの場合の電位がバイアス電位ｖBKの０（Ｖ）であり、
ハイレベルの電位ｖNWH が８５（Ｖ）に設定されて、各
電極１1 ，１2 ，…，１N に印加される。図１１のよう
に電位設定されたＤＣ−ＰＤＰおいて、例えば、走査電
極である各陽極３1 ，３2 ，…，３M には、４μｓ毎に
パルス幅τSCN ＝１．５μｓの走査パルスＰSCN が供給
される。この走査パルスＰSCN の供給は、陽極３1 ，３
2，…，３M に順次時間をずらして行われる。走査パル
スＰSCN に引き続き、各陽極３1 ，３2 ，…，３M に
は、パルス幅τSUS ＝１．５μｓの維持パルスＰ
SUSが、走査パルスＰSCN と重ならないタイミングで一
定期間それぞれ印加される。走査パルスＰSCN も維持パ
ルスＰSUS も印加されない期間における陽極３1 ，
３2 ，…，３M のバイアス電位ｖBAは、２２０（Ｖ）で
ある。
表示放電陰極１1 ，１2 ，…，１Nのバイアス電位ｖBK
を０（Ｖ）とした場合、陽極３1 ，３2 ，…，３M に与
えられるパルス幅＝１．５μｓの走査パルスＰSCN は、
ハイレベルの電位ｖSCNHが３０５（Ｖ）に設定される。
また、陽極３1 ，３2 ，…，３M に与えられる維持パル
スＰSUS もパルス幅＝１．５μｓであり、その維持パル
スＰSUS のハイレベルの電位ｖSUSHが２５５（Ｖ）に設
定される。走査パルスＰSCN 及び維持パルスＰSUS の非
供給期間において、各陽極３1 ，３2 ，…，３M にはバ
イアス電位ｖBAの２２０（Ｖ）がそれぞれ印加される。
各表示放電陰極１1 ，１2 ，…，１N には、表示情報に
応じた非書込みパルスＰNWがパルス幅１．５μｓで印加
される。図１１の非書込みパルスＰNWにおいては、表示
情報によって書込み放電を開始する場合のオンレベルが
ローレベルであり、非表示の場合のオフレベルがハイレ
ベルと設定される。その非書込みパルスＰNWがローレベ
ルの場合の電位がバイアス電位ｖBKの０（Ｖ）であり、
ハイレベルの電位ｖNWH が８５（Ｖ）に設定されて、各
電極１1 ，１2 ，…，１N に印加される。図１１のよう
に電位設定されたＤＣ−ＰＤＰおいて、例えば、走査電
極である各陽極３1 ，３2 ，…，３M には、４μｓ毎に
パルス幅τSCN ＝１．５μｓの走査パルスＰSCN が供給
される。この走査パルスＰSCN の供給は、陽極３1 ，３
2，…，３M に順次時間をずらして行われる。走査パル
スＰSCN に引き続き、各陽極３1 ，３2 ，…，３M に
は、パルス幅τSUS ＝１．５μｓの維持パルスＰ
SUSが、走査パルスＰSCN と重ならないタイミングで一
定期間それぞれ印加される。走査パルスＰSCN も維持パ
ルスＰSUS も印加されない期間における陽極３1 ，
３2 ，…，３M のバイアス電位ｖBAは、２２０（Ｖ）で
ある。
【００２０】ここで、走査パルスＰSCN の印加で、ｍ行
目の陽極３m の電位が走査パルスＰSCN のハイレベルの
電位ｖSCNHの３０５（Ｖ）となったとき、表示放電陰極
１nと陽極３m 間の電圧が３０５（Ｖ）となり、表示セ
ル４ｍｎで書込み放電が第１の実施例と同様に開始され
る。一方、表示セル４ｍｎで書込み放電を行わない場合
（即ち、非書込みの場合）、走査パルスＰSCN が陽極３
m に印加されるタイミングに合わせて、ｎ列目の表示放
電陰極１n にパルス幅τNW＝１．５μｓの非書込みパル
スＰNWが印加される。このとき、表示セル４ｍｎに印加
された電圧は２２０（Ｖ）（＝ｖSCNH−ｖNWH ）であ
り、放電を形成する電圧に達していない。よって、表示
セル４ｍｎに対する書込み放電は形成されない。表示セ
ル４ｍｎで書込み放電が形成されると、その表示セル４
ｍｎは、走査パルスＰSCN に引き続いてあたえられる維
持パルスＰSUS のタイミングで、書込み電圧の３０５
（Ｖ）よりも小さい電圧の２５５（Ｖ）（＝ｖSUSH−ｖ
BK）であるにもかかわらず、放電が形成される。よっ
て、表示セル４ｍｎでは、維持パルスＰSUS でパルス的
な断続放電が維持され、メモリ駆動が実現される。書込
み放電が形成されない表示セルでは、イオンや励起原子
が少ないため、走査パルスＰSC N に引き続いて印加され
る維持パルスＰSUS では放電を形成しない。
目の陽極３m の電位が走査パルスＰSCN のハイレベルの
電位ｖSCNHの３０５（Ｖ）となったとき、表示放電陰極
１nと陽極３m 間の電圧が３０５（Ｖ）となり、表示セ
ル４ｍｎで書込み放電が第１の実施例と同様に開始され
る。一方、表示セル４ｍｎで書込み放電を行わない場合
（即ち、非書込みの場合）、走査パルスＰSCN が陽極３
m に印加されるタイミングに合わせて、ｎ列目の表示放
電陰極１n にパルス幅τNW＝１．５μｓの非書込みパル
スＰNWが印加される。このとき、表示セル４ｍｎに印加
された電圧は２２０（Ｖ）（＝ｖSCNH−ｖNWH ）であ
り、放電を形成する電圧に達していない。よって、表示
セル４ｍｎに対する書込み放電は形成されない。表示セ
ル４ｍｎで書込み放電が形成されると、その表示セル４
ｍｎは、走査パルスＰSCN に引き続いてあたえられる維
持パルスＰSUS のタイミングで、書込み電圧の３０５
（Ｖ）よりも小さい電圧の２５５（Ｖ）（＝ｖSUSH−ｖ
BK）であるにもかかわらず、放電が形成される。よっ
て、表示セル４ｍｎでは、維持パルスＰSUS でパルス的
な断続放電が維持され、メモリ駆動が実現される。書込
み放電が形成されない表示セルでは、イオンや励起原子
が少ないため、走査パルスＰSC N に引き続いて印加され
る維持パルスＰSUS では放電を形成しない。
【００２１】以上のように、この第２の実施例では、走
査電極３1 ，３2 ，…，３M を陽極として用い、それら
陽極３1 ，３2 ，…，３M に走査パルスＰSCN と維持パ
ルスＰSUS を印加し、表示電極１1 ，１2 ，…，１N を
陰極として非書込みパルスＰNWを印加しているので、表
示セル４ｍｎの書込み時の電圧と維持放電の時の電圧を
それぞれ個別に設定することができる。ここで、表示放
電陰極１1 ，１2 ，…，１N に与えられる表示陰極信号
は二値であり、陰極駆動回路１１1 〜１１N が簡素な構
成で行える。しかも、第１の実施例と同様に、各表示セ
ル４ｍｎにおける十分なメモリマージンが得られると共
に、陽極信号Ａ1 ，Ａ2 ，…，ＡM 及び表示陰極信号Ｋ
1 ，Ｋ2 ，…，ＫN の各振幅が、８５（Ｖ）と小さくす
ることができる。よって、陽極駆動回路１３及び陰極駆
動回路１１等のＩＣ化が容易となる。さらに、それらの
各信号Ａ1 ，Ａ2 ，…，ＡM 及び陰極信号Ｋ1 ，Ｋ2 ，
…，ＫN の振幅が小さくなることにより、従来よりも低
消費電力のＤＣ−ＰＤＰを実現できる。
査電極３1 ，３2 ，…，３M を陽極として用い、それら
陽極３1 ，３2 ，…，３M に走査パルスＰSCN と維持パ
ルスＰSUS を印加し、表示電極１1 ，１2 ，…，１N を
陰極として非書込みパルスＰNWを印加しているので、表
示セル４ｍｎの書込み時の電圧と維持放電の時の電圧を
それぞれ個別に設定することができる。ここで、表示放
電陰極１1 ，１2 ，…，１N に与えられる表示陰極信号
は二値であり、陰極駆動回路１１1 〜１１N が簡素な構
成で行える。しかも、第１の実施例と同様に、各表示セ
ル４ｍｎにおける十分なメモリマージンが得られると共
に、陽極信号Ａ1 ，Ａ2 ，…，ＡM 及び表示陰極信号Ｋ
1 ，Ｋ2 ，…，ＫN の各振幅が、８５（Ｖ）と小さくす
ることができる。よって、陽極駆動回路１３及び陰極駆
動回路１１等のＩＣ化が容易となる。さらに、それらの
各信号Ａ1 ，Ａ2 ，…，ＡM 及び陰極信号Ｋ1 ，Ｋ2 ，
…，ＫN の振幅が小さくなることにより、従来よりも低
消費電力のＤＣ−ＰＤＰを実現できる。
【００２２】なお、本発明は、上記実施例に限定されず
種々の変形が可能である。その変形例としては、例えば
次のようなものがある。 （１） 第１及び第２の実施例で、放電ガスをヘリウム
とキセノンの混合ガスとしているが、例えば、放電ガス
はヘリウムとネオン或いはクリプトンの混合ガス等とし
ても、同様の効果が得られる。 （２） 第１及び第２の実施例における補助放電セル５
ｍｊは、表示セル４ｍ ｎに対する書込み放電を補助する
ために設けられたものである。そのため、例えば、表示
セル４ｍｎに１（ＫＶ）等の高電圧をかけて書込みを行
う場合には、補助放電セル５mjを省略できる。
種々の変形が可能である。その変形例としては、例えば
次のようなものがある。 （１） 第１及び第２の実施例で、放電ガスをヘリウム
とキセノンの混合ガスとしているが、例えば、放電ガス
はヘリウムとネオン或いはクリプトンの混合ガス等とし
ても、同様の効果が得られる。 （２） 第１及び第２の実施例における補助放電セル５
ｍｊは、表示セル４ｍ ｎに対する書込み放電を補助する
ために設けられたものである。そのため、例えば、表示
セル４ｍｎに１（ＫＶ）等の高電圧をかけて書込みを行
う場合には、補助放電セル５mjを省略できる。
【００２３】
【発明の効果】以上詳細に説明したように、第１の発明
によれば、走査電極には走査パルスと維持パルス列を印
加し、表示電極には各表示セルに対する表示情報が非表
示の場合のみオフレベルとなる非書込みパルスを印加
し、そして走査パルスと非書込みパルスのオフレベル以
外のオンレベルとに基づき、表示情報が非表示でない表
示セルに書込み放電を開始させ、かつ維持パルス列と表
示電極のオンレベルとに基づき放電を持続させる。その
ため、気体放電パネル中の表示セルにおける書込み電圧
と維持電圧とを個別に設定することができ、十分なメモ
リマージンを確保できる。その上、気体放電パネルのメ
モリ駆動のために表示電極、走査電極、及び補助電極に
与える信号の振幅を小さくすることが可能となり、低消
費電力のＰＤＰを実現できると共に、その周辺回路のＩ
Ｃ化を容易にすることができる。
によれば、走査電極には走査パルスと維持パルス列を印
加し、表示電極には各表示セルに対する表示情報が非表
示の場合のみオフレベルとなる非書込みパルスを印加
し、そして走査パルスと非書込みパルスのオフレベル以
外のオンレベルとに基づき、表示情報が非表示でない表
示セルに書込み放電を開始させ、かつ維持パルス列と表
示電極のオンレベルとに基づき放電を持続させる。その
ため、気体放電パネル中の表示セルにおける書込み電圧
と維持電圧とを個別に設定することができ、十分なメモ
リマージンを確保できる。その上、気体放電パネルのメ
モリ駆動のために表示電極、走査電極、及び補助電極に
与える信号の振幅を小さくすることが可能となり、低消
費電力のＰＤＰを実現できると共に、その周辺回路のＩ
Ｃ化を容易にすることができる。
【００２４】第２の発明によれば、第１の発明における
表示電極群及び走査電極群をそれぞれ陽極群及び陰極群
とした場合、非書込みパルスを、書込み放電を開始する
場合のオンレベルがハイレベルであり、非表示の場合の
オフレベルがローレベルである二値信号としているの
で、第１の発明と同様に、十分なメモリマージンを確保
すると共にＰＤＰの低消費電力化と周辺回路のＩＣ化を
容易にし、さらに、非書込みパルスの供給回路である陽
極駆動回路を簡単な構成にすることができる。
表示電極群及び走査電極群をそれぞれ陽極群及び陰極群
とした場合、非書込みパルスを、書込み放電を開始する
場合のオンレベルがハイレベルであり、非表示の場合の
オフレベルがローレベルである二値信号としているの
で、第１の発明と同様に、十分なメモリマージンを確保
すると共にＰＤＰの低消費電力化と周辺回路のＩＣ化を
容易にし、さらに、非書込みパルスの供給回路である陽
極駆動回路を簡単な構成にすることができる。
【００２５】第３の発明によれば、第１の発明における
表示電極群及び走査電極群をそれぞれ陰極群及び陽極群
とした場合、非書込みパルスを、書込み放電を開始する
場合のオンレベルがローレベルであり、非表示の場合の
オフレベルがハイレベルの二値信号としているので、第
１の発明と同様に、十分なメモリマージンを確保すると
共に気体放電パネルの低消費電力化と周辺回路のＩＣ化
を容易にし、さらに、非書込みパルスの供給回路である
陰極駆動回路を簡単な構成にできる。
表示電極群及び走査電極群をそれぞれ陰極群及び陽極群
とした場合、非書込みパルスを、書込み放電を開始する
場合のオンレベルがローレベルであり、非表示の場合の
オフレベルがハイレベルの二値信号としているので、第
１の発明と同様に、十分なメモリマージンを確保すると
共に気体放電パネルの低消費電力化と周辺回路のＩＣ化
を容易にし、さらに、非書込みパルスの供給回路である
陰極駆動回路を簡単な構成にできる。
【図１】本発明の第１の実施例におけるＤＣ−ＰＤＰの
メモリ駆動方法を示す波形図である。
メモリ駆動方法を示す波形図である。
【図２】従来のＤＣ−ＰＤＰ及びその周辺回路の概略を
示す回路図である。
示す回路図である。
【図３】従来のＤＣ−ＰＤＰのメモリ駆動方法を示す波
形図である。
形図である。
【図４】図２中の表示セルにおける電流と電圧間の特性
図である。
図である。
【図５】従来のＤＣ−ＰＤＰにおける他のメモリ駆動方
法の波形図である。
法の波形図である。
【図６】図３の電位を説明する波形図である。
【図７】図５の電位設定を説明する波形図である。
【図８】本発明の第１の実施例を示すＤＣ−ＰＤＰの構
造図である。
造図である。
【図９】本発明の第１の実施例を示すＤＣ−ＰＤＰの構
造図である。
造図である。
【図１０】図１の電位設定を説明する波形図である。
【図１１】本発明の第２の実施例におけるＤＣ−ＰＤＰ
のメモリ駆動方法を示す波形図である。
のメモリ駆動方法を示す波形図である。
１1 〜１N 表示放電陽極 ３1 〜３M 陰極 ４ｍｎ 表示セル ６ 隔壁 ＰW 書込みパルス ＰSCN 走査パルス ＰSUS 維持パルス
Claims (3)
- 【請求項１】 配列された複数の線状電極で構成された
表示電極群と、放電ガスが封入され前記表示電極群と対
向して前記表示電極群と直交するように配列された複数
の線状電極で構成された走査電極群と、前記各表示電極
及び走査電極の交差箇所に設けられ該各表示電極及び走
査電極間の放電によりそれぞれ発光する複数の表示セル
とを、備えた気体放電パネルにおいて、 前記各走査電極には走査パルスを順次印加すると共に該
各走査パルスに引き続く維持パルス列を一定期間それぞ
れ印加し、 前記表示電極群には前記各表示セルに対する表示情報が
非表示の場合のみオフレベルとなる非書込みパルスを前
記走査パルスに同期して印加し、 前記走査電極に印加された走査パルスと前記表示電極に
印加された非書込みパルスの前記オフレベル以外のオン
レベルとに基づき前記表示情報が非表示でない前記表示
セルに書込み放電を開始させ、該走査パルスに引き続い
て該走査電極に印加された前記維持パルス列と該表示電
極のオンレベルとに基づき該放電を持続させることを特
徴とする気体放電パネルのメモリ駆動方法。 - 【請求項２】 前記表示電極群及び前記走査電極群をそ
れぞれ陽極群及び陰極群とし、前記非書込みパルスは、
前記書込み放電を開始する場合のオンレベルがハイレベ
ルで前記非表示の場合のオフレベルがローレベルの二値
信号であることを特徴とする請求項１記載の気体放電パ
ネルのメモリ駆動方法。 - 【請求項３】 前記表示電極群及び前記走査電極群をそ
れぞれ陰極群及び陽極群とし、前記非書込みパルスは、
前記書込み放電を開始する場合のオンレベルがローレベ
ルで前記非表示の場合のオフレベルがハイレベルの二値
信号であることを特徴とする請求項１記載の気体放電パ
ネルのメモリ駆動方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6262459A JP3062406B2 (ja) | 1994-10-26 | 1994-10-26 | 直流型気体放電パネルのメモリ駆動方法 |
| TW084107722A TW273614B (en) | 1994-10-26 | 1995-07-25 | A method of driving storage devices for a plasma discharge plate |
| EP95116050A EP0709820A3 (en) | 1994-10-26 | 1995-10-11 | Control method with memory effect of a plasma display panel using independent write and maintain voltages |
| US08/548,668 US5677600A (en) | 1994-10-26 | 1995-10-26 | Method of memory-driving a plasma display panel with write and sustain voltages set up independently of each other |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6262459A JP3062406B2 (ja) | 1994-10-26 | 1994-10-26 | 直流型気体放電パネルのメモリ駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08123363A true JPH08123363A (ja) | 1996-05-17 |
| JP3062406B2 JP3062406B2 (ja) | 2000-07-10 |
Family
ID=17376085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6262459A Expired - Fee Related JP3062406B2 (ja) | 1994-10-26 | 1994-10-26 | 直流型気体放電パネルのメモリ駆動方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5677600A (ja) |
| EP (1) | EP0709820A3 (ja) |
| JP (1) | JP3062406B2 (ja) |
| TW (1) | TW273614B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100445418B1 (ko) * | 2001-10-09 | 2004-08-25 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동 방법 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1011010A (ja) * | 1996-06-26 | 1998-01-16 | Oki Electric Ind Co Ltd | 直流型気体放電パネルのメモリ駆動方法 |
| JPH10247456A (ja) * | 1997-03-03 | 1998-09-14 | Fujitsu Ltd | プラズマディスプレイパネル、プラズマディスプレイ装置、及びプラズマディスプレイパネルの駆動方法 |
| US6369781B2 (en) * | 1997-10-03 | 2002-04-09 | Mitsubishi Denki Kabushiki Kaisha | Method of driving plasma display panel |
| KR100346376B1 (ko) * | 1999-04-15 | 2002-08-01 | 삼성에스디아이 주식회사 | 플라즈마 표시 패널의 구동 장치 |
| US8853696B1 (en) | 1999-06-04 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and electronic device |
| TW543206B (en) * | 1999-06-28 | 2003-07-21 | Semiconductor Energy Lab | EL display device and electronic device |
| US20060227253A1 (en) * | 2005-04-07 | 2006-10-12 | Kim Nam J | Plasma display apparatus and driving method thereof |
| JP2010008523A (ja) * | 2008-06-25 | 2010-01-14 | Sony Corp | 表示装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4097856A (en) * | 1976-10-04 | 1978-06-27 | International Business Machines Corporation | Gas panel single ended drive systems |
| JPS60221796A (ja) * | 1984-04-18 | 1985-11-06 | 富士通株式会社 | ガス放電パネルの駆動方法 |
| US4692665A (en) * | 1985-07-05 | 1987-09-08 | Nec Corporation | Driving method for driving plasma display with improved power consumption and driving device for performing the same method |
| JP3026317B2 (ja) * | 1991-10-30 | 2000-03-27 | 松下電子工業株式会社 | 気体放電型表示装置の駆動方法 |
| KR940007245B1 (ko) * | 1991-11-04 | 1994-08-10 | 삼성전관 주식회사 | 플라즈마 표시소자 |
| JP3078114B2 (ja) * | 1992-06-26 | 2000-08-21 | 日本放送協会 | 気体放電表示パネルの駆動方法および駆動装置 |
| JP2772753B2 (ja) * | 1993-12-10 | 1998-07-09 | 富士通株式会社 | プラズマディスプレイパネル並びにその駆動方法及び駆動回路 |
-
1994
- 1994-10-26 JP JP6262459A patent/JP3062406B2/ja not_active Expired - Fee Related
-
1995
- 1995-07-25 TW TW084107722A patent/TW273614B/zh active
- 1995-10-11 EP EP95116050A patent/EP0709820A3/en not_active Withdrawn
- 1995-10-26 US US08/548,668 patent/US5677600A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100445418B1 (ko) * | 2001-10-09 | 2004-08-25 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5677600A (en) | 1997-10-14 |
| JP3062406B2 (ja) | 2000-07-10 |
| EP0709820A2 (en) | 1996-05-01 |
| TW273614B (en) | 1996-04-01 |
| EP0709820A3 (en) | 1997-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100808230B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법 | |
| JP2002014652A (ja) | 表示パネルの駆動方法 | |
| JP2756053B2 (ja) | 交流駆動型プラズマディスプレイパネル駆動方法 | |
| KR20020062141A (ko) | 플라즈마 디스플레이 장치의 구동 방법 및 플라즈마디스플레이 장치 | |
| JP3710592B2 (ja) | プラズマディスプレイの駆動方法 | |
| US6232935B1 (en) | Plasma display panel and method for driving the same | |
| JP3628195B2 (ja) | プラズマディスプレイパネル装置 | |
| US7148863B2 (en) | Method and apparatus for driving plasma display panel | |
| KR20030074120A (ko) | 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치 | |
| JPH08123363A (ja) | 気体放電パネルのメモリ駆動方法 | |
| US6373451B1 (en) | Method for driving AC plasma display panel | |
| KR100338519B1 (ko) | 플라즈마 디스플레이 패널의 어드레스 방법 | |
| US5739799A (en) | Method of memory-driving a DC gaseous discharge panel and circuitry therefor | |
| JPH10319900A (ja) | プラズマディスプレイ装置の駆動方法 | |
| KR100700858B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 및 플라즈마디스플레이장치 | |
| JPH10214057A (ja) | プラズマディスプレイパネルの駆動方法 | |
| US20060022602A1 (en) | Method and apparatus for driving plasma display panel | |
| US5920295A (en) | Memory drive system of a DC type of plasma display panel | |
| JP2655078B2 (ja) | プラズマディスプレイの駆動方法 | |
| US20020067321A1 (en) | Plasma display panel and method of driving the same capable of providing high definition and high aperture ratio | |
| JP2002351397A (ja) | プラズマディスプレイパネルおよびその駆動方法 | |
| JP2000206927A (ja) | 面放電型プラズマディスプレイパネルの駆動方法 | |
| JPH05241528A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JPH1011020A (ja) | プラズマディスプレイパネルの駆動方法 | |
| KR100360745B1 (ko) | 플라즈마 디스플레이 패널의 라인소거 펄스 구현 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000418 |
|
| LAPS | Cancellation because of no payment of annual fees |