JPH08124879A - メサ型半導体装置の製造方法 - Google Patents
メサ型半導体装置の製造方法Info
- Publication number
- JPH08124879A JPH08124879A JP6257133A JP25713394A JPH08124879A JP H08124879 A JPH08124879 A JP H08124879A JP 6257133 A JP6257133 A JP 6257133A JP 25713394 A JP25713394 A JP 25713394A JP H08124879 A JPH08124879 A JP H08124879A
- Authority
- JP
- Japan
- Prior art keywords
- mesa
- type semiconductor
- groove
- depth
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P54/00—Cutting or separating of wafers, substrates or parts of devices
Landscapes
- Weting (AREA)
- Dicing (AREA)
Abstract
(57)【要約】 （修正有）
【目的】簡単にウエハ１枚あたりに、従来よりも多数の
メサ型半導体装置を製作できるようにする。 【構成】（ｂ）に示すようにＮ型半導体基板１２の上面
にＰ型半導体領域１１を形成した後、ダイシングによ
り、（ｃ）に示すようなカット溝１７をＷ１の幅で、Ｄ
１の深さに形成する。次にレジスト膜を用いてエッチン
グすることにより、（ｄ）に示すようにＰ型半導体領域
１１とＮ型半導体基板１２を各素子単位に分離するため
のメサ溝１４を縦横にＷ２の幅で、Ｄ２の深さに形成
し、（ｅ）に示すようにメサ溝１４にガラス１５を注入
して約７００℃の温度で焼成し、（ｆ）に示すようにメ
サ溝１４に露出するＰＮ接合部１３を覆うようにガラス
保護膜１５ａを形成する。最後に、メサ溝１４の中央部
を点線で示したようにガラス保護膜１５ａの上からダイ
シングして、（ｇ）に示すような個々の半導体素子１６
に分離する。
メサ型半導体装置を製作できるようにする。 【構成】（ｂ）に示すようにＮ型半導体基板１２の上面
にＰ型半導体領域１１を形成した後、ダイシングによ
り、（ｃ）に示すようなカット溝１７をＷ１の幅で、Ｄ
１の深さに形成する。次にレジスト膜を用いてエッチン
グすることにより、（ｄ）に示すようにＰ型半導体領域
１１とＮ型半導体基板１２を各素子単位に分離するため
のメサ溝１４を縦横にＷ２の幅で、Ｄ２の深さに形成
し、（ｅ）に示すようにメサ溝１４にガラス１５を注入
して約７００℃の温度で焼成し、（ｆ）に示すようにメ
サ溝１４に露出するＰＮ接合部１３を覆うようにガラス
保護膜１５ａを形成する。最後に、メサ溝１４の中央部
を点線で示したようにガラス保護膜１５ａの上からダイ
シングして、（ｇ）に示すような個々の半導体素子１６
に分離する。
Description
【０００１】
【産業上の利用分野】本発明はメサ型半導体装置の製造
方法に関し、詳しくはメサ溝の形成方法に関する。
方法に関し、詳しくはメサ溝の形成方法に関する。
【０００２】
【従来の技術】従来、電圧耐圧や高周波特性の良いダイ
オードやトランジスタ等の半導体装置を形成する場合に
は、図２に概要を示すような製造方法により形成してい
た。図２（ａ）はウェハを上面より見た状態を示し、図
２（ｂ）乃至図２（ｅ）は図２（ａ）をＺ３−Ｚ４で切
断した時の断面形状を示し、図２（ｆ）は図２（ａ）の
ウェハを個々の半導体素子に分離した時の断面形状を示
す。
オードやトランジスタ等の半導体装置を形成する場合に
は、図２に概要を示すような製造方法により形成してい
た。図２（ａ）はウェハを上面より見た状態を示し、図
２（ｂ）乃至図２（ｅ）は図２（ａ）をＺ３−Ｚ４で切
断した時の断面形状を示し、図２（ｆ）は図２（ａ）の
ウェハを個々の半導体素子に分離した時の断面形状を示
す。
【０００３】製造方法について説明する。図２における
半導体素子は、図２（ｂ）に示すようにＮ型半導体基板
１２の上面にＰ型半導体領域１１を形成した後、図示し
ないレジスト膜を用いてエッチングすることにより、図
２（ｃ）に示すようにＰ型半導体領域１１とＮ型半導体
基板１２を各素子単位に分離するための溝（以下メサ
溝）１４を縦横にＷ３の幅で、Ｄ３の深さに形成し、図
２（ｄ）に示すようにメサ溝１４にガラス１５を注入し
て約７００℃の温度で焼成し、図２（ｅ）に示すように
メサ溝１４に露出するＰＮ接合部１３を覆うようにガラ
ス保護膜１５ａを形成する。最後に、メサ溝１４の中央
部（点線で示す部分）をガラス保護膜１５ａの上からダ
イサ等によりスクライブして切断して、図２（ｆ）に示
すような個々の半導体素子１６に分離し、樹脂等により
封止して組立てることにより個別の半導体装置が完成す
る。
半導体素子は、図２（ｂ）に示すようにＮ型半導体基板
１２の上面にＰ型半導体領域１１を形成した後、図示し
ないレジスト膜を用いてエッチングすることにより、図
２（ｃ）に示すようにＰ型半導体領域１１とＮ型半導体
基板１２を各素子単位に分離するための溝（以下メサ
溝）１４を縦横にＷ３の幅で、Ｄ３の深さに形成し、図
２（ｄ）に示すようにメサ溝１４にガラス１５を注入し
て約７００℃の温度で焼成し、図２（ｅ）に示すように
メサ溝１４に露出するＰＮ接合部１３を覆うようにガラ
ス保護膜１５ａを形成する。最後に、メサ溝１４の中央
部（点線で示す部分）をガラス保護膜１５ａの上からダ
イサ等によりスクライブして切断して、図２（ｆ）に示
すような個々の半導体素子１６に分離し、樹脂等により
封止して組立てることにより個別の半導体装置が完成す
る。
【０００４】
【発明が解決しようとする課題】上述の半導体装置の製
造方法は、メサ溝１４をエッチングにより形成する時、
溝の深さ方向と共に横方向に対してもエッチングされる
ために、メサ溝１４を有しない半導体素子の分離領域
（スクライブラインという）に比べてメサ溝１４の幅Ｗ
３を広くとる必要があるのでチップサイズが大きくな
り、一枚のウェハ１０に形成できる半導体素子１６の個
数が少なくなってしまうという問題がある。特に、高耐
圧の半導体装置を形成する場合には、メサ溝１４の深さ
Ｄ３を深くする必要があるのでメサ溝１４の幅Ｗ３が更
に広くなってチップサイズが大きくなるので、ウェハ当
たりの取れ数が更に少なくなるという問題があった。
造方法は、メサ溝１４をエッチングにより形成する時、
溝の深さ方向と共に横方向に対してもエッチングされる
ために、メサ溝１４を有しない半導体素子の分離領域
（スクライブラインという）に比べてメサ溝１４の幅Ｗ
３を広くとる必要があるのでチップサイズが大きくな
り、一枚のウェハ１０に形成できる半導体素子１６の個
数が少なくなってしまうという問題がある。特に、高耐
圧の半導体装置を形成する場合には、メサ溝１４の深さ
Ｄ３を深くする必要があるのでメサ溝１４の幅Ｗ３が更
に広くなってチップサイズが大きくなるので、ウェハ当
たりの取れ数が更に少なくなるという問題があった。
【０００５】そこで本発明はこれらの問題を解決し、簡
単な製造工程を追加することによりメサ溝１４の幅Ｗ３
を従来よりも広げることなくメサ溝１４の深さＤ３のみ
を深くしたメサ型半導体装置を得られるようにして、メ
サ型半導体装置の電気的特性を向上すると共に、チップ
サイズを小さくすることにより、ウェハ１０当たりの取
れ数を多くすることができるようにすることを目的とす
る。
単な製造工程を追加することによりメサ溝１４の幅Ｗ３
を従来よりも広げることなくメサ溝１４の深さＤ３のみ
を深くしたメサ型半導体装置を得られるようにして、メ
サ型半導体装置の電気的特性を向上すると共に、チップ
サイズを小さくすることにより、ウェハ１０当たりの取
れ数を多くすることができるようにすることを目的とす
る。
【０００６】
【課題を解決するための手段】上記の問題を解決するた
めに、請求項１の記載に係わるメサ型半導体装置の製造
方法は、ＰＮ接合部を分離するためのメサ溝を有する半
導体装置の製造方法において、メサ溝となる部分に予め
カット溝を形成した後、メサ溝のエッチングを行うこと
を特徴とする。また、請求項２の記載に係わるメサ型半
導体装置の製造方法は、カット溝の深さがウェハの厚み
の半分以下であることを特徴とする。
めに、請求項１の記載に係わるメサ型半導体装置の製造
方法は、ＰＮ接合部を分離するためのメサ溝を有する半
導体装置の製造方法において、メサ溝となる部分に予め
カット溝を形成した後、メサ溝のエッチングを行うこと
を特徴とする。また、請求項２の記載に係わるメサ型半
導体装置の製造方法は、カット溝の深さがウェハの厚み
の半分以下であることを特徴とする。
【０００７】
【作用】本発明のメサ型半導体装置の製造方法によれ
ば、メサ溝の幅を広くすること無く、メサ溝の深さのみ
を深くすることができるようになる。
ば、メサ溝の幅を広くすること無く、メサ溝の深さのみ
を深くすることができるようになる。
【０００８】
【実施例】以下、本発明の実施例であるメサ型半導体装
置の製造方法を図１を参照しながら詳細に説明する。
尚、本明細書では、全図面を通して、同一または同様の
部位には同一の符号を付して説明する。図１は本発明の
メサ型半導体装置の製造方法の概要を示し、図１（ａ）
はウェハを上面より見た状態を示し、図１（ｂ）乃至図
１（ｆ）は図１（ａ）のウェハ１０をＺ１−Ｚ２で切断
した時の断面形状を示し、図１（ｇ）は図１（ａ）のウ
ェハ１０を個々の半導体素子１６に分離した時の断面形
状を示す。尚、図１（ａ）では説明のために各半導体素
子１６及びメサ溝１４の大きさの割合を大きくして模式
的に表現している。
置の製造方法を図１を参照しながら詳細に説明する。
尚、本明細書では、全図面を通して、同一または同様の
部位には同一の符号を付して説明する。図１は本発明の
メサ型半導体装置の製造方法の概要を示し、図１（ａ）
はウェハを上面より見た状態を示し、図１（ｂ）乃至図
１（ｆ）は図１（ａ）のウェハ１０をＺ１−Ｚ２で切断
した時の断面形状を示し、図１（ｇ）は図１（ａ）のウ
ェハ１０を個々の半導体素子１６に分離した時の断面形
状を示す。尚、図１（ａ）では説明のために各半導体素
子１６及びメサ溝１４の大きさの割合を大きくして模式
的に表現している。
【０００９】製造方法について説明する。図１における
半導体装置は、図１（ｂ）に示すようにＮ型半導体基板
１２の上面にＰ型半導体領域１１を形成した後、図示し
ないダイヤモンドブレードやレーザ光等によるダイシン
グにより、図１（ｃ）に示すような溝（以下カット溝）
１７をＷ１の幅で、Ｄ１の深さに図１（ａ）に示すよう
に縦横に形成してから、図示しないレジスト膜を用いて
エッチングすることにより、図１（ｄ）に示すようにＰ
型半導体領域１１とＮ型半導体基板１２を各素子単位に
分離するための溝（以下メサ溝）１４を縦横にＷ２の幅
で、Ｄ２の深さに形成し、図１（ｅ）に示すようにメサ
溝１４にガラス１５を注入して約７００℃の温度で焼成
し、図１（ｆ）に示すようにメサ溝１４に露出するＰＮ
接合部１３を覆うようにガラス保護膜１５ａを形成す
る。最後に、メサ溝１４の中央部（点線で示す部分）を
ガラス保護膜１５ａの上からダイシングすることにより
切断して、図１（ｇ）に示すような個々の半導体素子１
６に分離し、エポキシ樹脂やガラス等により封止して組
立てることにより個別の半導体装置が完成する。
半導体装置は、図１（ｂ）に示すようにＮ型半導体基板
１２の上面にＰ型半導体領域１１を形成した後、図示し
ないダイヤモンドブレードやレーザ光等によるダイシン
グにより、図１（ｃ）に示すような溝（以下カット溝）
１７をＷ１の幅で、Ｄ１の深さに図１（ａ）に示すよう
に縦横に形成してから、図示しないレジスト膜を用いて
エッチングすることにより、図１（ｄ）に示すようにＰ
型半導体領域１１とＮ型半導体基板１２を各素子単位に
分離するための溝（以下メサ溝）１４を縦横にＷ２の幅
で、Ｄ２の深さに形成し、図１（ｅ）に示すようにメサ
溝１４にガラス１５を注入して約７００℃の温度で焼成
し、図１（ｆ）に示すようにメサ溝１４に露出するＰＮ
接合部１３を覆うようにガラス保護膜１５ａを形成す
る。最後に、メサ溝１４の中央部（点線で示す部分）を
ガラス保護膜１５ａの上からダイシングすることにより
切断して、図１（ｇ）に示すような個々の半導体素子１
６に分離し、エポキシ樹脂やガラス等により封止して組
立てることにより個別の半導体装置が完成する。
【００１０】上述の製造方法は、予めカット溝１７を形
成してからメサ溝１４をエッチングするので、予め幅方
向に比べて深さ方向を大きくエッチングしたことと同様
になり、その後に従来と同様のエッチングを行えば、従
来に比べてカット溝１７の深さの分だけ深さ方向のみに
深いメサ溝１４が形成されることになる。尚、ガラス保
護膜１５ａは、ＰＮ接合部１３に水やその他の不要な導
電物質が付着して半導体素子にリーク電流が発生するの
を防止する役目を果たしている。
成してからメサ溝１４をエッチングするので、予め幅方
向に比べて深さ方向を大きくエッチングしたことと同様
になり、その後に従来と同様のエッチングを行えば、従
来に比べてカット溝１７の深さの分だけ深さ方向のみに
深いメサ溝１４が形成されることになる。尚、ガラス保
護膜１５ａは、ＰＮ接合部１３に水やその他の不要な導
電物質が付着して半導体素子にリーク電流が発生するの
を防止する役目を果たしている。
【００１１】カット溝１７の幅Ｗ１はダイシング用の歯
（ブレード）の厚みにより決定され、本実施例では約３
０μｍとなっている。また、カット溝１７形成によりウ
ェハ１０の機械的強度が大幅に低下して製造途中でウェ
ハ１０が割れたり欠けたりするのを防ぐために、カット
溝１７の深さＤ１及びメサ溝１４の深さＤ２はウェハ１
０の厚みの半分以下の数１０μｍ乃至２００μｍ程度の
深さに形成するのが好ましく、本実施例では約４０μｍ
としている。カット溝１７の深さＤ１を一定に保つた
め、ウェハ毎やダイシング前後等に適時ブレードの大き
さを測定するようにするか、カット溝１７の深さをレー
ザ光等により測定し、ブレードの位置を調整するように
すると良い。また、深さ方向のエッチング速度が横方向
のエッチング速度よりも速くなるような結晶方向をもつ
ウェハを用いると、カット溝１７の深さを余り深くする
必要がないので更に効果的である。
（ブレード）の厚みにより決定され、本実施例では約３
０μｍとなっている。また、カット溝１７形成によりウ
ェハ１０の機械的強度が大幅に低下して製造途中でウェ
ハ１０が割れたり欠けたりするのを防ぐために、カット
溝１７の深さＤ１及びメサ溝１４の深さＤ２はウェハ１
０の厚みの半分以下の数１０μｍ乃至２００μｍ程度の
深さに形成するのが好ましく、本実施例では約４０μｍ
としている。カット溝１７の深さＤ１を一定に保つた
め、ウェハ毎やダイシング前後等に適時ブレードの大き
さを測定するようにするか、カット溝１７の深さをレー
ザ光等により測定し、ブレードの位置を調整するように
すると良い。また、深さ方向のエッチング速度が横方向
のエッチング速度よりも速くなるような結晶方向をもつ
ウェハを用いると、カット溝１７の深さを余り深くする
必要がないので更に効果的である。
【００１２】本実施例では、ダイシングを行った後に図
示しないレジスト膜を用いてメサ溝１４をエッチングす
るようにしているが、レジスト膜を形成した後にダイシ
ングを行うようにしても良い。
示しないレジスト膜を用いてメサ溝１４をエッチングす
るようにしているが、レジスト膜を形成した後にダイシ
ングを行うようにしても良い。
【００１３】
【発明の効果】以上に詳細を説明したように本発明によ
れば、メサ溝１４の幅Ｗ２を従来よりも広げることなく
メサ溝の深さＤ２のみを深くしたメサ型半導体装置を得
ることができるようになるので、電圧耐圧や高周波特性
の良いダイオードやトランジスタ等のメサ型半導体装置
が、従来の製造方法に比べてウェハ当たりの取れ数を多
くしながら形成することができるようになり、半導体素
子１６のコストダウンができるという効果がある。
れば、メサ溝１４の幅Ｗ２を従来よりも広げることなく
メサ溝の深さＤ２のみを深くしたメサ型半導体装置を得
ることができるようになるので、電圧耐圧や高周波特性
の良いダイオードやトランジスタ等のメサ型半導体装置
が、従来の製造方法に比べてウェハ当たりの取れ数を多
くしながら形成することができるようになり、半導体素
子１６のコストダウンができるという効果がある。
【図１】 本発明の製造方法の概要フローを示す説明図
である。
である。
【図２】 従来の製造方法の概要フローを示す説明図で
ある。
ある。
１０ ：半導体ウェハ １１ ：Ｐ型半導体領域 １２ ：Ｎ型半導体基板 １３ ：接合部 １４ ：溝（メサ溝） １５ａ：ガラス保護膜 １６ ：個別半導体素子 １７ ：カット溝
Claims (2)
- 【請求項１】 ＰＮ接合部を分離するためのメサ溝を有
する半導体装置の製造方法において、メサ溝となる部分
に予めカット溝を形成した後、前記メサ溝のエッチング
を行うことを特徴とするメサ型半導体装置の製造方法。 - 【請求項２】 前記カット溝の深さがウェハの厚みの半
分以下であることを特徴とする請求項１に記載のメサ型
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6257133A JPH08124879A (ja) | 1994-10-21 | 1994-10-21 | メサ型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6257133A JPH08124879A (ja) | 1994-10-21 | 1994-10-21 | メサ型半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08124879A true JPH08124879A (ja) | 1996-05-17 |
Family
ID=17302187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6257133A Pending JPH08124879A (ja) | 1994-10-21 | 1994-10-21 | メサ型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08124879A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0948036A3 (en) * | 1998-03-30 | 2002-03-20 | GENERAL SEMICONDUCTOR, Inc. | Method for forming semiconductor chips with a mesa structure by sawing |
| JP2010109015A (ja) * | 2008-10-28 | 2010-05-13 | Panasonic Electric Works Co Ltd | 半導体発光素子の製造方法 |
| CN104217996A (zh) * | 2013-05-29 | 2014-12-17 | 力神科技股份有限公司 | 半导体基板的高原结构成形方法 |
| CN111319345A (zh) * | 2018-12-14 | 2020-06-23 | 天津环鑫科技发展有限公司 | 一种tvs芯片玻璃钝化丝网印刷网版及其工艺方法 |
-
1994
- 1994-10-21 JP JP6257133A patent/JPH08124879A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0948036A3 (en) * | 1998-03-30 | 2002-03-20 | GENERAL SEMICONDUCTOR, Inc. | Method for forming semiconductor chips with a mesa structure by sawing |
| JP2010109015A (ja) * | 2008-10-28 | 2010-05-13 | Panasonic Electric Works Co Ltd | 半導体発光素子の製造方法 |
| US8399272B2 (en) | 2008-10-28 | 2013-03-19 | Panasonic Corporation | Method of manufacturing semiconductor light emitting element |
| TWI424588B (zh) * | 2008-10-28 | 2014-01-21 | 松下電器產業股份有限公司 | Semiconductor light emitting device manufacturing method |
| CN104217996A (zh) * | 2013-05-29 | 2014-12-17 | 力神科技股份有限公司 | 半导体基板的高原结构成形方法 |
| CN111319345A (zh) * | 2018-12-14 | 2020-06-23 | 天津环鑫科技发展有限公司 | 一种tvs芯片玻璃钝化丝网印刷网版及其工艺方法 |
| CN111319345B (zh) * | 2018-12-14 | 2021-05-14 | 天津环鑫科技发展有限公司 | 一种tvs芯片玻璃钝化丝网印刷网版及其工艺方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9922864B2 (en) | Trench separation diffusion for high voltage device | |
| US20090160035A1 (en) | Mesa semiconductor device and method of manufacturing the same | |
| CN115376917A (zh) | 反向阻断igbt | |
| US3772577A (en) | Guard ring mesa construction for low and high voltage npn and pnp transistors and diodes and method of making same | |
| US6876034B2 (en) | Semiconductor device having active grooves | |
| US4524376A (en) | Corrugated semiconductor device | |
| JPS5992548A (ja) | 半導体装置及びその製造方法 | |
| JPH08124879A (ja) | メサ型半導体装置の製造方法 | |
| US3929531A (en) | Method of manufacturing high breakdown voltage rectifiers | |
| EP0070692A2 (en) | Semiconductor device passivation | |
| JP2021141090A (ja) | 縦型化合物半導体デバイスの製造方法 | |
| JP3144527B2 (ja) | 高濃度ｐｎ接合面を有する半導体装置の製造方法 | |
| JPH1051010A (ja) | 半導体装置の製造方法 | |
| EP4604170A1 (en) | Process of forming a thin semiconductor layer bonded to a processing substrate | |
| JPS61172346A (ja) | 半導体集積回路装置 | |
| JPS62130537A (ja) | 集積回路の素子間分離方法 | |
| KR20240177934A (ko) | 반도체 소자 및 이의 제조 방법 | |
| JPS60103661A (ja) | 半導体集積回路装置 | |
| JPH06204331A (ja) | 半導体装置 | |
| JPH01315171A (ja) | 半導体装置 | |
| JPS6084878A (ja) | 負性抵抗特性をもつ半導体装置およびその製造方法 | |
| JPS63136660A (ja) | 半導体装置とその製造法 | |
| JPS59100563A (ja) | メサ型半導体装置の製造方法 | |
| JPH1041524A (ja) | 半導体装置の製造方法、半導体装置用基板、および半導体装置 | |
| KR19980061802A (ko) | pn 접합 구조 |