JPH08125012A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08125012A JPH08125012A JP26388894A JP26388894A JPH08125012A JP H08125012 A JPH08125012 A JP H08125012A JP 26388894 A JP26388894 A JP 26388894A JP 26388894 A JP26388894 A JP 26388894A JP H08125012 A JPH08125012 A JP H08125012A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- resist
- hole
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【構成】 半導体基板１７に第１の配線１５を形成し、
層間絶縁膜１３を全面に形成し、この層間絶縁膜上にレ
ジスト１１を形成し、このレジストをパターニングする
工程と、レジストをマスクにして層間絶縁膜を途中まで
エッチングする工程と、レジスト１１を酸素プラズマで
灰化、もしくは硝酸で除去する工程と、途中までパター
ニングした層間絶縁膜全面をエッチングしスルーホール
２３を形成する工程と、第２の配線２１を形成する工程
とを有する。 【効果】 層間絶縁膜を途中までエッチングしてからレ
ジストを除去し、全面をエッチングすることにより、ア
ルミ化合物が発生しても第１の配線と第２の配線との電
気的接続を確実に行うことができる。
層間絶縁膜１３を全面に形成し、この層間絶縁膜上にレ
ジスト１１を形成し、このレジストをパターニングする
工程と、レジストをマスクにして層間絶縁膜を途中まで
エッチングする工程と、レジスト１１を酸素プラズマで
灰化、もしくは硝酸で除去する工程と、途中までパター
ニングした層間絶縁膜全面をエッチングしスルーホール
２３を形成する工程と、第２の配線２１を形成する工程
とを有する。 【効果】 層間絶縁膜を途中までエッチングしてからレ
ジストを除去し、全面をエッチングすることにより、ア
ルミ化合物が発生しても第１の配線と第２の配線との電
気的接続を確実に行うことができる。
Description
【０００１】
【産業上の利用分野】本発明は層間絶縁膜を介して多層
アルミニウム配線を有する半導体装置の製造方法に関す
るものである。
アルミニウム配線を有する半導体装置の製造方法に関す
るものである。
【０００２】
【従来の技術】従来の多層配線を有する半導体装置の製
造方法を、図６〜図１０の断面図を用いて説明する。
造方法を、図６〜図１０の断面図を用いて説明する。
【０００３】図６に示すように、半導体基板１７上に第
１の配線１５を形成し、さらにシリコン酸化膜からなる
層間絶縁膜１３を形成する。
１の配線１５を形成し、さらにシリコン酸化膜からなる
層間絶縁膜１３を形成する。
【０００４】その後、スルーホール形成位置に対応する
開口部を有するレジスト１１を、層間絶縁膜１３上にパ
ターニングする。
開口部を有するレジスト１１を、層間絶縁膜１３上にパ
ターニングする。
【０００５】つぎに図７に示すように、レジスト１１を
マスク材として層間絶縁膜１３に、四フッ化炭素（ＣＦ
４）を主成分とするエッチングガスを用いて、ドライエ
ッチング法でスルーホール２３を形成する。
マスク材として層間絶縁膜１３に、四フッ化炭素（ＣＦ
４）を主成分とするエッチングガスを用いて、ドライエ
ッチング法でスルーホール２３を形成する。
【０００６】このとき、スルーホール２３の底面に層間
絶縁膜１３を残渣として残さないように、オーバーエッ
チングを行う。
絶縁膜１３を残渣として残さないように、オーバーエッ
チングを行う。
【０００７】このオーバーエッチングによって第１の配
線１５の表面が削られ、スルーホール２３の内壁にアル
ミ化合物１９が形成される。このスルーホール２３内壁
のアルミ化合物１９はアルミニウムが表面に露出しない
と発生しないことから、アルミニウムを主成分としてい
ることがわかる。
線１５の表面が削られ、スルーホール２３の内壁にアル
ミ化合物１９が形成される。このスルーホール２３内壁
のアルミ化合物１９はアルミニウムが表面に露出しない
と発生しないことから、アルミニウムを主成分としてい
ることがわかる。
【０００８】スルーホール２３を形成した後、図８に示
すように、レジスト１１を酸素プラズマを用いる灰化処
理で除去するか、もしくは硝酸で除去する。
すように、レジスト１１を酸素プラズマを用いる灰化処
理で除去するか、もしくは硝酸で除去する。
【０００９】図８に示すように、アルミ化合物１９は、
レジスト１１の剥離工程で除去することができず、スル
ーホール２３の内壁領域にアルミ化合物１９が冠状に残
る。このような状態で第２の配線を形成すると、第１の
配線１５と第２の配線間の断線原因となる。
レジスト１１の剥離工程で除去することができず、スル
ーホール２３の内壁領域にアルミ化合物１９が冠状に残
る。このような状態で第２の配線を形成すると、第１の
配線１５と第２の配線間の断線原因となる。
【００１０】そこで図９に示すように、有機系の剥離
液、もしくはアルカリ水溶液を用いてアルミ化合物１９
を除去する。
液、もしくはアルカリ水溶液を用いてアルミ化合物１９
を除去する。
【００１１】しかし、有機系の剥離液を用いると、液の
劣化状態によってアルミ化合物１９が充分に除去されず
コンタクト不良が生じる。またさらに、アルコールによ
る置換後に水洗を行うため、アルコール置換が充分に行
われないと、強アルカリ水溶液に変わるため、露出して
いる第１の配線表面のエッチングがおこる。
劣化状態によってアルミ化合物１９が充分に除去されず
コンタクト不良が生じる。またさらに、アルコールによ
る置換後に水洗を行うため、アルコール置換が充分に行
われないと、強アルカリ水溶液に変わるため、露出して
いる第１の配線表面のエッチングがおこる。
【００１２】またアルカリ水溶液の場合には、アルミニ
ウムもエッチングするため、露出している第１の配線１
５をエッチングしすぎないようにするため、制御するこ
とが必要である。
ウムもエッチングするため、露出している第１の配線１
５をエッチングしすぎないようにするため、制御するこ
とが必要である。
【００１３】そのため、図１０に示すように、第１の配
線１５の表面がエッチングされた状態で第２の配線２１
を形成し、第１の配線１５と第２の配線２１とを、スル
ーホール２３を介してコンタクトを形成した場合、充分
な信頼性のある電気的接続が得られない。
線１５の表面がエッチングされた状態で第２の配線２１
を形成し、第１の配線１５と第２の配線２１とを、スル
ーホール２３を介してコンタクトを形成した場合、充分
な信頼性のある電気的接続が得られない。
【００１４】
【発明が解決しようとする課題】以上説明したように、
従来の半導体装置はスルーホール２３を形成する場合、
第１の配線１５が露出すると、ＣＦ４系ガスにより第１
の配線１５がエッチングされ、スルーホール２３内壁に
アルミニウムを主成分としたアルミ化合物１９が形成さ
れる。
従来の半導体装置はスルーホール２３を形成する場合、
第１の配線１５が露出すると、ＣＦ４系ガスにより第１
の配線１５がエッチングされ、スルーホール２３内壁に
アルミニウムを主成分としたアルミ化合物１９が形成さ
れる。
【００１５】そしてレジスト１１の剥離後も、スルーホ
ール２３内壁に冠状のアルミ化合物１９が残るため、こ
のアルミ化合物１９を除去するための工程が必要とな
る。
ール２３内壁に冠状のアルミ化合物１９が残るため、こ
のアルミ化合物１９を除去するための工程が必要とな
る。
【００１６】本発明は上記のようなアルミ化合物除去に
用いる薬液で発生する問題を解決して、スルーホール形
成時にアルミ化合物を除去せずとも良好なコンタクトを
得ることが可能な半導体装置の製造方法を提供すること
を目的とする。
用いる薬液で発生する問題を解決して、スルーホール形
成時にアルミ化合物を除去せずとも良好なコンタクトを
得ることが可能な半導体装置の製造方法を提供すること
を目的とする。
【００１７】
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置の製造方法においては、下記記
載の工程を採用する。
め、本発明の半導体装置の製造方法においては、下記記
載の工程を採用する。
【００１８】本発明の半導体装置の製造方法は、半導体
基板に第１の配線を形成し、全面に層間絶縁膜を所望の
膜厚よりも厚く形成し、層間絶縁膜上にレジストを形成
し、レジストをパターニングする工程と、レジストをマ
スクにして層間絶縁膜をエッチングし、このエッチング
を途中で止める工程と、レジストを除去する工程と、層
間絶縁膜を全面エッチングしてスルーホールを形成する
工程と、第２の配線を形成する工程とを有することを特
徴とする。
基板に第１の配線を形成し、全面に層間絶縁膜を所望の
膜厚よりも厚く形成し、層間絶縁膜上にレジストを形成
し、レジストをパターニングする工程と、レジストをマ
スクにして層間絶縁膜をエッチングし、このエッチング
を途中で止める工程と、レジストを除去する工程と、層
間絶縁膜を全面エッチングしてスルーホールを形成する
工程と、第２の配線を形成する工程とを有することを特
徴とする。
【００１９】
【作用】本発明における半導体装置の製造方法は、第１
の配線と第２の配線との接続を目的とするスルーホール
を形成するときに、あらかじめ層間絶縁膜を厚く形成し
ておく。そして、この層間絶縁膜のエッチングを膜厚の
途中で止め、レジストを除去し、さらに全面をエッチン
グすることでスルーホールを形成する。
の配線と第２の配線との接続を目的とするスルーホール
を形成するときに、あらかじめ層間絶縁膜を厚く形成し
ておく。そして、この層間絶縁膜のエッチングを膜厚の
途中で止め、レジストを除去し、さらに全面をエッチン
グすることでスルーホールを形成する。
【００２０】スルーホール内壁にはアルミ化合物が形成
するが、全面エッチングを行うためスルーホールにテー
パーが形成されることと、スルーホール上端よりアルミ
化合物が露出してもプラズマ中のイオン衝撃により除去
される。このため、アルミ化合物が発生しても良好なコ
ンタクト形成の妨げとならない。
するが、全面エッチングを行うためスルーホールにテー
パーが形成されることと、スルーホール上端よりアルミ
化合物が露出してもプラズマ中のイオン衝撃により除去
される。このため、アルミ化合物が発生しても良好なコ
ンタクト形成の妨げとならない。
【００２１】つまり従来の方法ではレジストをマスクと
してスルーホールを形成するため、レジスト内壁にもア
ルミ化合物が形成され、レジスト除去後にもこのアルミ
化合物が残る。
してスルーホールを形成するため、レジスト内壁にもア
ルミ化合物が形成され、レジスト除去後にもこのアルミ
化合物が残る。
【００２２】しかしながらレジストにより形成される壁
が無ければアルミ化合物はスルーホール内壁だけに止ま
り、さらにスルーホールはテーパーが形成されるためア
ルミ化合物は冠状に形成されない。
が無ければアルミ化合物はスルーホール内壁だけに止ま
り、さらにスルーホールはテーパーが形成されるためア
ルミ化合物は冠状に形成されない。
【００２３】またスルーホール内壁にアルミ化合物を残
すことにより、有機系シリコン塗布膜からのガス放出を
防止することができる。
すことにより、有機系シリコン塗布膜からのガス放出を
防止することができる。
【００２４】
【実施例】以下本発明における半導体装置の製造方法の
実施例を図面を用いて説明する。図１〜図５は本発明の
実施例における半導体装置の製造方法を工程順に示す断
面図である。
実施例を図面を用いて説明する。図１〜図５は本発明の
実施例における半導体装置の製造方法を工程順に示す断
面図である。
【００２５】まず図１に示すように、半導体基板１７上
の全面にスパッタリング法により、第１の配線１５材料
としてシリコンと銅とを添加したアルミニウムを１μｍ
の膜厚で形成する。
の全面にスパッタリング法により、第１の配線１５材料
としてシリコンと銅とを添加したアルミニウムを１μｍ
の膜厚で形成する。
【００２６】このシリコンと銅とを添加したアルミニウ
ムを、配線のパターンを形成したホトマスクを用いて第
１の配線１５を形成する。
ムを、配線のパターンを形成したホトマスクを用いて第
１の配線１５を形成する。
【００２７】その後、第１の配線１５上にシリコン酸化
膜からなる層間絶縁膜１３を、膜厚１．２μｍで化学気
相成長法により形成する。
膜からなる層間絶縁膜１３を、膜厚１．２μｍで化学気
相成長法により形成する。
【００２８】その後、回転塗布法によりレジスト１１を
全面に形成し、所定のホトマスクを用いて露光し、現像
処理を行い、レジスト１１をスルーホール形状にパター
ニングする。
全面に形成し、所定のホトマスクを用いて露光し、現像
処理を行い、レジスト１１をスルーホール形状にパター
ニングする。
【００２９】つぎに図２に示すように、パターニングし
たレジスト１１をエッチングマスクとして、層間絶縁膜
１３をＲＦパワー３００Ｗ、圧力０．２〜０．５Ｔｏｒ
ｒ、ガス流量比ＣＦ４／ＣＨＦ３／Ｈｅ＝６０／３０／
１００ｓｃｃｍの条件で層間絶縁膜１３の異方性のエッ
チングを行う。
たレジスト１１をエッチングマスクとして、層間絶縁膜
１３をＲＦパワー３００Ｗ、圧力０．２〜０．５Ｔｏｒ
ｒ、ガス流量比ＣＦ４／ＣＨＦ３／Ｈｅ＝６０／３０／
１００ｓｃｃｍの条件で層間絶縁膜１３の異方性のエッ
チングを行う。
【００３０】そのときのエッチングは層間絶縁膜１３の
膜厚方向をすべてエッチングせず、約５０〜１００ｎｍ
の膜厚を残すように、時間制御によってエッチングを途
中で止める。
膜厚方向をすべてエッチングせず、約５０〜１００ｎｍ
の膜厚を残すように、時間制御によってエッチングを途
中で止める。
【００３１】その後、図３に示すように、レジスト１１
をＯ２ガスを用いたアッシング装置を用いる灰化処理、
もしくは硝酸で除去する。
をＯ２ガスを用いたアッシング装置を用いる灰化処理、
もしくは硝酸で除去する。
【００３２】つぎに図４に示すように、層間絶縁膜１３
をＲＦパワー５０〜１００Ｗ、圧力０．８〜１．０Ｔｏ
ｒｒ、ガス流量比ＳＦ６／Ｈｅ＝２０／１００ｓｃｃｍ
の条件で、半導体基板１７上の層間絶縁膜１３を等方的
なッチングを行う。
をＲＦパワー５０〜１００Ｗ、圧力０．８〜１．０Ｔｏ
ｒｒ、ガス流量比ＳＦ６／Ｈｅ＝２０／１００ｓｃｃｍ
の条件で、半導体基板１７上の層間絶縁膜１３を等方的
なッチングを行う。
【００３３】このときスルーホール２３の底部にエッチ
ング残りが発生しないように、充分なオーバーエッチン
グを行う。
ング残りが発生しないように、充分なオーバーエッチン
グを行う。
【００３４】図４に示すように、パターニングした層間
絶縁膜１３のエッチングを途中で止め、レジスト１１を
剥離した後、露出している層間絶縁膜１３の全面を等方
的なエッチングを行うことで、スルーホール２３の断面
形状はテーパーを有する形状となる。さらに、アルミ化
合物１９は、スルーホール２３のテーパー状の側壁領域
のみに形成される。
絶縁膜１３のエッチングを途中で止め、レジスト１１を
剥離した後、露出している層間絶縁膜１３の全面を等方
的なエッチングを行うことで、スルーホール２３の断面
形状はテーパーを有する形状となる。さらに、アルミ化
合物１９は、スルーホール２３のテーパー状の側壁領域
のみに形成される。
【００３５】つぎに図５に示すように、アルミ化合物１
９を残したまま、第２の配線２１を形成して第１の配線
１５と第２の配線２１とを、スルーホール２３を介して
電気的に接続する。この第２の配線２１としては、シリ
コンと銅とを添加したアルミニウムを用いる。
９を残したまま、第２の配線２１を形成して第１の配線
１５と第２の配線２１とを、スルーホール２３を介して
電気的に接続する。この第２の配線２１としては、シリ
コンと銅とを添加したアルミニウムを用いる。
【００３６】このアルミ化合物１９はスルーホール２３
側壁のみに形成され、有機系層間絶縁膜からのガス発生
を抑制することができる。このため、第１の配線１５と
第２の配線２１とは、電気的に良好なコンタクトが得ら
れる。
側壁のみに形成され、有機系層間絶縁膜からのガス発生
を抑制することができる。このため、第１の配線１５と
第２の配線２１とは、電気的に良好なコンタクトが得ら
れる。
【００３７】なお以上の説明では、第１の配線１５と第
２の配線２１としてシリコンと銅とを添加したアルミニ
ウムを適用した実施例で説明したが、第１の配線１５と
第２の配線２１としてはアルミニウムや、高融点金属
や、シリコンと高融点金属との合金であるシリサイドも
適用可能である。
２の配線２１としてシリコンと銅とを添加したアルミニ
ウムを適用した実施例で説明したが、第１の配線１５と
第２の配線２１としてはアルミニウムや、高融点金属
や、シリコンと高融点金属との合金であるシリサイドも
適用可能である。
【００３８】
【発明の効果】以上の説明から明らかなように、本発明
の半導体装置の製造方法は、下層が第１の配線でその上
に形成した層間絶縁膜に、下層の第１の配線との接続を
目的としたスルーホールを形成するとき、スルーホール
内の側壁にアルミ化合物が形成されても除去する必要が
ない方法を用いている。
の半導体装置の製造方法は、下層が第１の配線でその上
に形成した層間絶縁膜に、下層の第１の配線との接続を
目的としたスルーホールを形成するとき、スルーホール
内の側壁にアルミ化合物が形成されても除去する必要が
ない方法を用いている。
【００３９】この結果、スルーホール内の側壁にアルミ
化合物が形成されても、第１の配線と第２の配線との接
続を良好なコンタクトを行うことができる。
化合物が形成されても、第１の配線と第２の配線との接
続を良好なコンタクトを行うことができる。
【図１】本発明の実施例における多層配線構造を有する
半導体装置の製造方法を示す断面図である。
半導体装置の製造方法を示す断面図である。
【図２】本発明の実施例における多層配線構造を有する
半導体装置の製造方法を示す断面図である。
半導体装置の製造方法を示す断面図である。
【図３】本発明の実施例における多層配線構造を有する
半導体装置の製造方法を示す断面図である。
半導体装置の製造方法を示す断面図である。
【図４】本発明の実施例における多層配線構造を有する
半導体装置の製造方法を示す断面図である。
半導体装置の製造方法を示す断面図である。
【図５】本発明の実施例における多層配線構造を有する
半導体装置の製造方法を示す断面図である。
半導体装置の製造方法を示す断面図である。
【図６】従来技術における多層配線構造を有する半導体
装置の製造方法を示す断面図である。
装置の製造方法を示す断面図である。
【図７】従来技術における多層配線構造を有する半導体
装置の製造方法を示す断面図である。
装置の製造方法を示す断面図である。
【図８】従来技術における多層配線構造を有する半導体
装置の製造方法を示す断面図である。
装置の製造方法を示す断面図である。
【図９】従来技術における多層配線構造を有する半導体
装置の製造方法を示す断面図である。
装置の製造方法を示す断面図である。
【図１０】従来技術における多層配線構造を有する半導
体装置の製造方法を示す断面図である。
体装置の製造方法を示す断面図である。
１１ レジスト １３ 層間絶縁膜 １５ 第１の配線 １７ 半導体基板 １９ アルミ化合物 ２１ 第２の配線 ２３ スルーホール
Claims (2)
- 【請求項１】 半導体基板に第１の配線を形成し、全面
に層間絶縁膜を形成し、層間絶縁膜上にレジストを形成
し、レジストをパターニングする工程と、レジストをマ
スクにして層間絶縁膜を途中までエッチングした後、レ
ジストを除去する工程と、パターニングした層間絶縁膜
全面をエッチングしスルーホールを形成する工程と、第
２の配線を形成する工程とを有することを特徴とする半
導体装置の製造方法。 - 【請求項２】 半導体基板にアルミニウムからなる第１
の配線を形成し、全面に層間絶縁膜を形成し、層間絶縁
膜上にレジストを形成し、レジストをパターニングする
工程と、レジストをマスクにして層間絶縁膜を途中まで
異方性の強いエッチングを行った後、レジストを除去す
る工程と、パターニングした層間絶縁膜全面を等方性の
強いエッチングを行い、スルーホールを形成する工程と
第２の配線を形成する工程とを有することを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26388894A JPH08125012A (ja) | 1994-10-27 | 1994-10-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26388894A JPH08125012A (ja) | 1994-10-27 | 1994-10-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08125012A true JPH08125012A (ja) | 1996-05-17 |
Family
ID=17395652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26388894A Pending JPH08125012A (ja) | 1994-10-27 | 1994-10-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08125012A (ja) |
-
1994
- 1994-10-27 JP JP26388894A patent/JPH08125012A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4495220A (en) | Polyimide inter-metal dielectric process | |
| JPH11135626A (ja) | 半導体装置の製造方法 | |
| KR900001834B1 (ko) | 반도체장치의 제조방법 | |
| KR100294838B1 (ko) | 콘택트구조의제조방법 | |
| US6004729A (en) | Methods of improving photoresist adhesion for integrated circuit fabrication | |
| JP3959790B2 (ja) | 半導体装置の製造方法 | |
| KR100289655B1 (ko) | 반도체소자의금속배선형성방법 | |
| JP2888213B2 (ja) | 半導体装置の製造方法 | |
| JP3317279B2 (ja) | 半導体装置の製造方法 | |
| KR100333726B1 (ko) | 반도체소자제조방법 | |
| JPH07193071A (ja) | 半導体装置の製造方法 | |
| KR100192173B1 (ko) | 반도체 소자의 텅스텐 플러그 형성방법 | |
| KR100668726B1 (ko) | 반도체 소자의 비트라인 콘택 형성방법 | |
| KR100264237B1 (ko) | 홀 형성방법 | |
| JP3567635B2 (ja) | コンタクト形成方法 | |
| KR100468694B1 (ko) | 반도체장치의콘택형성방법 | |
| KR0172293B1 (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR20020051407A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100234907B1 (ko) | 반도체 소자 제조방법 | |
| JPH05234932A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH0831930A (ja) | 半導体装置の製造方法 | |
| KR0181959B1 (ko) | 반도체 장치의 비아홀 형성방법 | |
| KR100226252B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| JPH03230532A (ja) | 半導体装置の製造方法 | |
| JPH05206125A (ja) | 半導体装置の製造方法 |