JPH08125101A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08125101A JPH08125101A JP6257905A JP25790594A JPH08125101A JP H08125101 A JPH08125101 A JP H08125101A JP 6257905 A JP6257905 A JP 6257905A JP 25790594 A JP25790594 A JP 25790594A JP H08125101 A JPH08125101 A JP H08125101A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor device
- lead
- integrated circuit
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 吊りリードを用いずに、回路基板とインナー
リードとの電気的接続及び機械的接続を同時に達成する
ことにより、外形寸法の小型化及び製造コストの低廉化
を実現した半導体装置を提供する。 【構成】 半導体装置は、混成集積回路基板１０、リー
ドフレーム及び表面実装形の樹脂シールパッケージ３０
から成る。リードフレーム２０の多数のインナーリード
２２の先端には、回路基板３の縁部裏面を受けて支持す
る基板吊り部２２ａが形成されている。各辺を取り囲む
多数のインナーリード２２の基板吊り部２２ａの上にセ
ラミック回路基板３が吊り状態で支持されており、回路
基板３裏面の膜配線（ランド）と吊り下げ部２２ａとは
半田付けされている。パッドダウン形のボンディング構
造であるので、固着部位では電気的接続と同時に機械的
接続が達成されているため、基板保持用の吊りリードが
不要となっている。
リードとの電気的接続及び機械的接続を同時に達成する
ことにより、外形寸法の小型化及び製造コストの低廉化
を実現した半導体装置を提供する。 【構成】 半導体装置は、混成集積回路基板１０、リー
ドフレーム及び表面実装形の樹脂シールパッケージ３０
から成る。リードフレーム２０の多数のインナーリード
２２の先端には、回路基板３の縁部裏面を受けて支持す
る基板吊り部２２ａが形成されている。各辺を取り囲む
多数のインナーリード２２の基板吊り部２２ａの上にセ
ラミック回路基板３が吊り状態で支持されており、回路
基板３裏面の膜配線（ランド）と吊り下げ部２２ａとは
半田付けされている。パッドダウン形のボンディング構
造であるので、固着部位では電気的接続と同時に機械的
接続が達成されているため、基板保持用の吊りリードが
不要となっている。
Description
【０００１】
【産業上の利用分野】本発明は、混成集積回路（ハイブ
リッドＩＣ）等の半導体装置に関し、特に、部品搭載基
板を吊りリードなしに樹脂シールした表面実装構造に関
する。
リッドＩＣ）等の半導体装置に関し、特に、部品搭載基
板を吊りリードなしに樹脂シールした表面実装構造に関
する。
【０００２】
【従来の技術】従来、混成集積回路（ハイブリッドＩ
Ｃ）のＱＦＰ（Quad Flat Package)パッケージ等による
表面実装構造は、図２に示す如く、半導体チップ１やコ
ンデンサ２等の各種電子部品を搭載した混成集積回路の
部品搭載基板（セラミック基板）３を基板保持用の吊り
リード４のアイランド（ダイパッド部）４ａに載せて位
置決めした後、リードフレームのインナーリード５の先
端と基板３上に形成された膜配線の周縁部とを金線６で
ボンディングし、トランスファーモールドにより樹脂シ
ールパッケージ（外囲器）で封止した構造を有してい
る。半導体チップ１と基板３の膜配線との間も金線６で
ボンディングされている。
Ｃ）のＱＦＰ（Quad Flat Package)パッケージ等による
表面実装構造は、図２に示す如く、半導体チップ１やコ
ンデンサ２等の各種電子部品を搭載した混成集積回路の
部品搭載基板（セラミック基板）３を基板保持用の吊り
リード４のアイランド（ダイパッド部）４ａに載せて位
置決めした後、リードフレームのインナーリード５の先
端と基板３上に形成された膜配線の周縁部とを金線６で
ボンディングし、トランスファーモールドにより樹脂シ
ールパッケージ（外囲器）で封止した構造を有してい
る。半導体チップ１と基板３の膜配線との間も金線６で
ボンディングされている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
混成集積回路の表面実装構造にあっては次のような問題
点があった。
混成集積回路の表面実装構造にあっては次のような問題
点があった。
【０００４】即ち、上記の半導体装置では、インナーリ
ード５と基板３との電気的接続は金線６で達成されるよ
うになっているめ、そのワイヤーボンディング工程前に
基板３を吊りリード４のアイランド上に機械的接続を行
う必要がある。このため、基板保持用の吊りリード４を
必要とするので、パッケージザイズが吊りリード４の寸
法に依存する場合があり、半導体装置の外形寸法の小型
化の障害になっていた。また、電気的接続工程（ワイヤ
ーボンディング）以前に機械的接続工程（吊りリード４
への搭載）を別工程で行う必要があるため、工程数の削
減が難しく、製造コストの低廉化の障害になっていた。
ード５と基板３との電気的接続は金線６で達成されるよ
うになっているめ、そのワイヤーボンディング工程前に
基板３を吊りリード４のアイランド上に機械的接続を行
う必要がある。このため、基板保持用の吊りリード４を
必要とするので、パッケージザイズが吊りリード４の寸
法に依存する場合があり、半導体装置の外形寸法の小型
化の障害になっていた。また、電気的接続工程（ワイヤ
ーボンディング）以前に機械的接続工程（吊りリード４
への搭載）を別工程で行う必要があるため、工程数の削
減が難しく、製造コストの低廉化の障害になっていた。
【０００５】上記問題点に鑑み、本発明の課題は、吊り
リードを用いずに、回路基板とインナーリードとの電気
的接続及び機械的接続を同時に達成することにより、外
形寸法の小型化及び製造コストの低廉化を実現した半導
体装置を提供することにある。
リードを用いずに、回路基板とインナーリードとの電気
的接続及び機械的接続を同時に達成することにより、外
形寸法の小型化及び製造コストの低廉化を実現した半導
体装置を提供することにある。
【０００６】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る半導体装置は、集積回路基板の配線と
リードフレームのインナーリードとを接続して表面実装
形の樹脂シールパッケージで封止して成る半導体装置に
おいて、集積回路基板とインナーリードとの接続をパッ
ドダウン形で固着したことを特徴とする。即ち、上記イ
ンナーリードはその先端部に集積回路基板の縁部裏面を
受けて支持する基板吊り部を有しており、上記基板裏面
の配線と上記吊り下げ部とを半田又は導電性接着剤にて
固着して成る。
め、本発明に係る半導体装置は、集積回路基板の配線と
リードフレームのインナーリードとを接続して表面実装
形の樹脂シールパッケージで封止して成る半導体装置に
おいて、集積回路基板とインナーリードとの接続をパッ
ドダウン形で固着したことを特徴とする。即ち、上記イ
ンナーリードはその先端部に集積回路基板の縁部裏面を
受けて支持する基板吊り部を有しており、上記基板裏面
の配線と上記吊り下げ部とを半田又は導電性接着剤にて
固着して成る。
【０００７】このようなボンディング構造においては、
セルフアライメント的に集積回路基板を位置決めするた
めに、上記リードフレームとしては、集積回路基板の側
面に当接する突き当て部を有する位置決め用非連結リー
ドを備えて成ることが望ましい。この位置決め用非連結
リードの突き当て部としては先端折曲部であっても良い
し、またリード端面であっても良い。なお、上記集積回
路基板としては混成集積回路基板とすることができる。
セルフアライメント的に集積回路基板を位置決めするた
めに、上記リードフレームとしては、集積回路基板の側
面に当接する突き当て部を有する位置決め用非連結リー
ドを備えて成ることが望ましい。この位置決め用非連結
リードの突き当て部としては先端折曲部であっても良い
し、またリード端面であっても良い。なお、上記集積回
路基板としては混成集積回路基板とすることができる。
【０００８】
【作用】このように、回路基板とインナーリードとを基
板裏面を基板吊り部が受ける状態で固着したパッドダウ
ン形のボンディング構造においては、固着部位では電気
的接続と同時に機械的接続が達成されているため、基板
保持用の吊りリードが不要となっている。従って、半導
体装置の外形寸法を制限する吊りリードが無くなってい
るので、小型パッケージの半導体装置を実現できる。ま
た、回路基板とインナーリードとの機械的接続によっ
て、多数のリードが放熱フィンの役割を果たすようにな
るため、樹脂封止される回路基板にパワー部品の搭載が
可能となる。
板裏面を基板吊り部が受ける状態で固着したパッドダウ
ン形のボンディング構造においては、固着部位では電気
的接続と同時に機械的接続が達成されているため、基板
保持用の吊りリードが不要となっている。従って、半導
体装置の外形寸法を制限する吊りリードが無くなってい
るので、小型パッケージの半導体装置を実現できる。ま
た、回路基板とインナーリードとの機械的接続によっ
て、多数のリードが放熱フィンの役割を果たすようにな
るため、樹脂封止される回路基板にパワー部品の搭載が
可能となる。
【０００９】更に、吊りリードへの基板搭載の工程がな
くなるため、工数削減も達成され、製造コストの低廉化
に寄与する。
くなるため、工数削減も達成され、製造コストの低廉化
に寄与する。
【００１０】リードフレームの非連結リード（ＮＣピ
ン）を集積回路基板の側面に当接する突き当て部を有す
る位置決め用非連結リードとした場合には、セルフアラ
イメント的に集積回路基板を位置決めすることができる
から、位置決め作業の容易化を図ることができる。
ン）を集積回路基板の側面に当接する突き当て部を有す
る位置決め用非連結リードとした場合には、セルフアラ
イメント的に集積回路基板を位置決めすることができる
から、位置決め作業の容易化を図ることができる。
【００１１】
【実施例】以下、図面に基づいて本発明の実施例を詳細
に説明する。
に説明する。
【００１２】図１（ａ）は本発明の実施例に係る半導体
装置を示す平面図、図１（ｂ）は図１（ａ）のＢ−Ｂ′
に沿って切断した状態を示す断面図、図１（ｃ）は図１
（ａ）のＣ−Ｃ′に沿って切断した状態を示す断面図で
ある。
装置を示す平面図、図１（ｂ）は図１（ａ）のＢ−Ｂ′
に沿って切断した状態を示す断面図、図１（ｃ）は図１
（ａ）のＣ−Ｃ′に沿って切断した状態を示す断面図で
ある。
【００１３】本例の半導体装置は、混成集積回路基板１
０と、アルミニウム製のリードフレーム（ダイバーを図
示せず）２０と、トランスファーモールドにより成形し
た表面実装形の樹脂シールパッケージ（ＱＦＰ）３０と
から成る。混成集積回路基板１０は、半導体チップ１，
コンデンサ２等の電子部品と、これらを搭載し膜配線
（図示せず）が形成されたセラミック回路基板３とから
成る。半導体チップ１は金線６のワイヤボンディングで
回路基板３上の膜配線に接続されている。ＱＦＰ用リー
ドフレーム２０の多数のインナーリード２２の先端は下
方に屈曲してから上方に屈曲させて成り、セラミック回
路基板３の縁部裏面を受けて支持する基板吊り部２２ａ
が形成されている。各辺を取り囲む多数のインナーリー
ド２２の基板吊り部２２ａの上にセラミック回路基板３
が吊り状態で支持されており、回路基板３裏面の膜配線
（ランド）と吊り下げ部２２ａとは半田付けされてい
る。なお、半田付けの代わりに導電性接着剤を以て両者
を固着しても良い。
０と、アルミニウム製のリードフレーム（ダイバーを図
示せず）２０と、トランスファーモールドにより成形し
た表面実装形の樹脂シールパッケージ（ＱＦＰ）３０と
から成る。混成集積回路基板１０は、半導体チップ１，
コンデンサ２等の電子部品と、これらを搭載し膜配線
（図示せず）が形成されたセラミック回路基板３とから
成る。半導体チップ１は金線６のワイヤボンディングで
回路基板３上の膜配線に接続されている。ＱＦＰ用リー
ドフレーム２０の多数のインナーリード２２の先端は下
方に屈曲してから上方に屈曲させて成り、セラミック回
路基板３の縁部裏面を受けて支持する基板吊り部２２ａ
が形成されている。各辺を取り囲む多数のインナーリー
ド２２の基板吊り部２２ａの上にセラミック回路基板３
が吊り状態で支持されており、回路基板３裏面の膜配線
（ランド）と吊り下げ部２２ａとは半田付けされてい
る。なお、半田付けの代わりに導電性接着剤を以て両者
を固着しても良い。
【００１４】また本例において、多数のインナーリード
２２のうち各辺の１又は２以上の非連結リード（ＮＣピ
ン）２４は、図１（ｃ）に示す如く、回路基板３の側面
に当接する突き当て部２４ａを有している。本例におけ
る位置決め用非連結リード２４の突き当て部２４ａはリ
ード端面となっているが、投錨効果を持たせるように、
例えば図１（ａ）の２４ｂのように先端部をＴ字形に広
げたり、或いはリード先端部を下方に折り曲げた先端折
曲部でも良い。先端折曲部では基板側面との突き当たり
の合わせ代を広げることができる。ただ、折り曲げ加工
等ではスプリングバック等により位置決めの精度が出し
難い場合があるので、リード端面のままの方がむしろ位
置決め精度を高くすることができる。
２２のうち各辺の１又は２以上の非連結リード（ＮＣピ
ン）２４は、図１（ｃ）に示す如く、回路基板３の側面
に当接する突き当て部２４ａを有している。本例におけ
る位置決め用非連結リード２４の突き当て部２４ａはリ
ード端面となっているが、投錨効果を持たせるように、
例えば図１（ａ）の２４ｂのように先端部をＴ字形に広
げたり、或いはリード先端部を下方に折り曲げた先端折
曲部でも良い。先端折曲部では基板側面との突き当たり
の合わせ代を広げることができる。ただ、折り曲げ加工
等ではスプリングバック等により位置決めの精度が出し
難い場合があるので、リード端面のままの方がむしろ位
置決め精度を高くすることができる。
【００１５】本例においては、回路基板３とインナーリ
ード２２とがパッドダウン形のボンディング構造である
ので、固着部位では電気的接続と同時に機械的接続が達
成されているため、基板保持用の吊りリードが不要とな
っている。従って。部品点数の削減もさることながら、
半導体装置の外形寸法を制限する吊りリードが無くなっ
ているので、パッケージの小型化を図ることができる。
また、吊りリードへの基板搭載の工程がなくなるため、
工数削減も達成され、製造コストの低廉化に寄与する。
ード２２とがパッドダウン形のボンディング構造である
ので、固着部位では電気的接続と同時に機械的接続が達
成されているため、基板保持用の吊りリードが不要とな
っている。従って。部品点数の削減もさることながら、
半導体装置の外形寸法を制限する吊りリードが無くなっ
ているので、パッケージの小型化を図ることができる。
また、吊りリードへの基板搭載の工程がなくなるため、
工数削減も達成され、製造コストの低廉化に寄与する。
【００１６】加えて、回路基板３と多数のインナーリー
ド２２との機械的接続によって、熱伝導性に富む多数の
リード２２による放熱効果が顕著となる。そのため、電
子部品としてパワー部品の搭載が可能となる。更に、吊
りリードへの基板搭載の工程がなくなるため、工数削減
も達成され、製造コストの低廉化に寄与する。
ド２２との機械的接続によって、熱伝導性に富む多数の
リード２２による放熱効果が顕著となる。そのため、電
子部品としてパワー部品の搭載が可能となる。更に、吊
りリードへの基板搭載の工程がなくなるため、工数削減
も達成され、製造コストの低廉化に寄与する。
【００１７】非連結リード（ＮＣピン）２４の屈曲した
突き当て部２４ａは、インナーリード２２の先端折り曲
げ工程で同時に形成することができるため、リードフレ
ームの製造における追加工程は不要である。この突き当
て部２４ａを以て基板吊り部２２ａ上に載せるだけで回
路基板３をセルフアライメント的（自己整合的）に位置
決めすることができるから、位置決め作業の容易化を図
ることができる。
突き当て部２４ａは、インナーリード２２の先端折り曲
げ工程で同時に形成することができるため、リードフレ
ームの製造における追加工程は不要である。この突き当
て部２４ａを以て基板吊り部２２ａ上に載せるだけで回
路基板３をセルフアライメント的（自己整合的）に位置
決めすることができるから、位置決め作業の容易化を図
ることができる。
【００１８】
【発明の効果】以上説明したように、本発明は、吊りリ
ードを用いずに、集積回路基板とインナーリードとの接
続をパッドダウン形で固着したことを特徴とする。従っ
て、次の効果を奏する。
ードを用いずに、集積回路基板とインナーリードとの接
続をパッドダウン形で固着したことを特徴とする。従っ
て、次の効果を奏する。
【００１９】 固着部位では電気的接続と同時に機械
的接続が達成されているため、基板保持用の吊りリード
が不要となっている。従って、吊りリードに制約され
ず、半導体装置の小型パッケージ化を図ることができ
る。多数のリードが放熱フィンの役割を果たすようにな
るため、樹脂封止される回路基板にパワー部品の搭載が
可能となる。更に、吊りリードへの基板搭載の工程がな
くなるため、工数削減も達成され、製造コストの低廉化
に寄与する。
的接続が達成されているため、基板保持用の吊りリード
が不要となっている。従って、吊りリードに制約され
ず、半導体装置の小型パッケージ化を図ることができ
る。多数のリードが放熱フィンの役割を果たすようにな
るため、樹脂封止される回路基板にパワー部品の搭載が
可能となる。更に、吊りリードへの基板搭載の工程がな
くなるため、工数削減も達成され、製造コストの低廉化
に寄与する。
【００２０】 突き当て部を有する位置決め用非連結
リードを用いた場合、セルフアライメント的に集積回路
基板を位置決めすることができるから、位置決め作業の
容易化を図ることができる。
リードを用いた場合、セルフアライメント的に集積回路
基板を位置決めすることができるから、位置決め作業の
容易化を図ることができる。
【００２１】 先端折曲部の突き当て部では基板側面
との突き当たりの合わせ代を広げることができる。リー
ド端面の突き当て部では位置決め精度を高くすることが
できる。
との突き当たりの合わせ代を広げることができる。リー
ド端面の突き当て部では位置決め精度を高くすることが
できる。
【図１】（ａ）は本発明の実施例に係る半導体装置を示
す平面図、（ｂ）は（ａ）のＢ−Ｂ′に沿って切断した
状態を示す断面図、（ｃ）は（ａ）のＣ−Ｃ′に沿って
切断した状態を示す断面図である。
す平面図、（ｂ）は（ａ）のＢ−Ｂ′に沿って切断した
状態を示す断面図、（ｃ）は（ａ）のＣ−Ｃ′に沿って
切断した状態を示す断面図である。
【図２】（ａ）は従来の実施例に係る半導体装置の一例
を示す部分平面図、（ｂ）は（ａ）の同装置の部分断面
図である。
を示す部分平面図、（ｂ）は（ａ）の同装置の部分断面
図である。
１…半導体チップ（ＩＣチップ） ２…コンデンサ ３…セラミック回路基板 １０…混成集積回路基板 ２０…リードフレーム ２２…インナーリード ２２ａ…基板吊り部 ２４…非連結リード（ＮＣピン） ２４ａ…突き当て部 ３０…表面実装形の樹脂シールパッケージ（ＱＦＰ）。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 25/04 25/18
Claims (5)
- 【請求項１】 集積回路基板の配線とリードフレームの
インナーリードとを接続して表面実装形の樹脂シールパ
ッケージで封止して成る半導体装置において、前記イン
ナーリードはその先端部に前記集積回路基板の縁部裏面
を受けて支持する基板吊り部を有しており、前記基板裏
面の配線と前記基板吊り部とが半田又は導電性接着剤に
て固着して成ることを特徴とする半導体装置。 - 【請求項２】 請求項１に記載の半導体装置において、
前記リードフレームは、前記集積回路基板の側面に当接
する突き当て部を有する位置決め用非連結リードを備え
て成ることを特徴とする半導体装置。 - 【請求項３】 請求項２に記載の半導体装置において、
前記位置決め用非連結リードの前記突き当て部は先端折
曲部であることを特徴とする半導体装置。 - 【請求項４】 請求項２に記載の半導体装置において、
前記位置決め用非連結リードの前記突き当て部はリード
端面であることを特徴とする半導体装置。 - 【請求項５】 請求項１乃至請求項４のいずれか一項に
記載の半導体装置において、前記集積回路基板は混成集
積回路基板であることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6257905A JPH08125101A (ja) | 1994-10-24 | 1994-10-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6257905A JPH08125101A (ja) | 1994-10-24 | 1994-10-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08125101A true JPH08125101A (ja) | 1996-05-17 |
Family
ID=17312824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6257905A Pending JPH08125101A (ja) | 1994-10-24 | 1994-10-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08125101A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19716012A1 (de) * | 1997-04-17 | 1998-10-22 | Ulrich Dipl Ing Grauvogel | Elektronisches Bauelement für die Oberflächenaufbautechnik |
| CN100438719C (zh) * | 2003-09-25 | 2008-11-26 | 三洋电机株式会社 | 混合集成电路装置及其制造方法 |
-
1994
- 1994-10-24 JP JP6257905A patent/JPH08125101A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19716012A1 (de) * | 1997-04-17 | 1998-10-22 | Ulrich Dipl Ing Grauvogel | Elektronisches Bauelement für die Oberflächenaufbautechnik |
| CN100438719C (zh) * | 2003-09-25 | 2008-11-26 | 三洋电机株式会社 | 混合集成电路装置及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001313363A (ja) | 樹脂封止型半導体装置 | |
| JPH06132453A (ja) | 半導体装置及びその製造方法 | |
| JP2002373969A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2560974B2 (ja) | 半導体装置 | |
| GB2317989A (en) | Lead frames for semiconductor packages | |
| JP2878564B2 (ja) | 半導体パッケージ | |
| US5548087A (en) | Molded plastic packaging of electronic devices | |
| KR100804341B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH10275887A (ja) | 半導体装置 | |
| JP2001177005A (ja) | 半導体装置及びその製造方法 | |
| JP3183063B2 (ja) | 半導体装置 | |
| JP3183064B2 (ja) | 半導体装置 | |
| JPH0738050A (ja) | 半導体装置及びその製造方法 | |
| JPH0661408A (ja) | 表面実装型半導体装置 | |
| JPH06204390A (ja) | 半導体装置 | |
| JP2690248B2 (ja) | 表面実装型半導体装置 | |
| JPH08130284A (ja) | 半導体装置 | |
| JPH0547954A (ja) | 樹脂封止型半導体装置 | |
| JPH0529484A (ja) | Ｉｃチツプの実装構造 | |
| JP2001135767A (ja) | 半導体装置およびその製造方法 | |
| JP2786047B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0451056B2 (ja) | ||
| JPH1174302A (ja) | 樹脂封止型半導体装置 | |
| JPS6135702B2 (ja) | ||
| JPS5989447A (ja) | 半導体装置 |