JPH08125846A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 副走査方向の縮小・補間処理専用に使用して
いたメモリを必要とせず、回路のコストを低減すること
ができる画像処理装置を提供すること。 【構成】 画像データを主走査方向に関して補間する主
走査補間回路１と、主走査方向に補間された画像データ
を格納するそれぞれ少なくとも１ライン分の画像データ
を格納可能な容量を有する第１及び第２のメモリ２，３
と、第１のメモリ２から読み出された前ラインの画像デ
ータと主走査補間回路１からの現在のラインの画像デー
タとが同時に供給され画像データを副走査方向に関して
補間する副走査補間回路６と、副走査補間回路６の出力
を第２のメモリ３に書き込む手段と、次のラインにおい
て、第２のメモリ３から画像データを読み出して出力す
る手段とを備えており、第１及び第２のメモリ２，３を
主走査補間用及び副走査補間用のメモリとして共用す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像情報をＣＣＤ（電
荷結合素子）などの光電変換素子で読み取って画像デー
タに対して、拡大或いは縮小の処理を行なう画像処理装
置に関する。

【０００２】

【従来の技術】たとえば、複写機等において使用される
画像読み取り装置においては、原稿の画像情報をＣＣＤ
（電荷結合素子）などの光電変換素子で読み取ってアナ
ログの画像信号を得、このアナログ画像信号をＡ／Ｄ変
換してデジタルの画像データを出力している。

【０００３】このような、画像読み取り装置において
は、入力画像に対して拡大或いは縮小の画像処理を行な
った後に画像を出力することが要求されることが多い。

【０００４】画像を拡大または縮小する画像処理装置と
しては、たとえば、特開昭６２−１６９２７８号公報等
に記載されているように、副走査方向の拡大または縮小
は、画像情報を読み取る際のＣＣＤまたは画像情報の移
動速度を変える機械的方法で行い、主走査方向の拡大ま
たは縮小は、画像データの増加または間引きを電気的な
処理で行う画像処理装置が知られている。

【０００５】この様な画像処理装置において、主走査方
向の縮小は電気的な処理のために縮小率の可変範囲は大
きくとれるが、副走査方向の縮小率可変範囲は、画像情
報を読み取る際のＣＣＤまたは画像情報の最大移動速度
によって決まってしまう。

【０００６】そこでこの問題を解決するために、副走査
方向の縮小を、機械的な方法とともに一部電気的な処理
によって行う技術が提案されている。

【０００７】図４は、先に提案された画像処理装置の構
成を示すブロック図である。

【０００８】図において、１は入力された画像データに
対して主走査方向の補間処理を行なう主走査補間回路、
２，３は主走査補間回路１により縮小補間された画像デ
ータが、各ライン毎に交互に書き込まれ、この書き込み
と逆のタイミングで画像データが読み出される第１及び
第２メモリ、４，５は第１及び第２メモリ２，３に対し
て画像データを読み書きする際に、画像データの流れを
制御する第１及び第２バッファ、６は主走査方向の補間
処理を行なった後の画像データに対して副走査方向の補
間処理を行なう副走査補間回路、７は第１及び第２バッ
ファ４，５からの画像データを選択して出力するセレク
タ、８はクロック，同期信号及び制御信号に基づいて上
述した各回路の動作を制御するメモリ及びタイミング制
御回路、９は主走査方向の縮小処理を終えた画像データ
を１ライン分格納するラインメモリから構成される副補
間用メモリである。

【０００９】図４に示す画像処理装置においては、主走
査方向の縮小処理を終えた前ラインの画像データを、ラ
インメモリである副補間用メモリ９に格納しておき、現
ラインにおいて副補間用メモリ９から前ラインの画像デ
ータを読み出しながら、現ラインの縮小済画像データと
補間をとって出力することで、副走査方向を電気的に１
／２に縮小し、残りの縮小を機械的な方法によって行う
ものである。

【００１０】なお、本明細書における補間とは、欠落す
る画素とサンプルされた画素を平均することによって、
それらの画素を集約することを意味する。

【００１１】

【発明が解決しようとする課題】しかし、図４に示す画
像処理装置においては、副走査方向の縮小・補間処理に
おいても、少なくとも１ライン分の画像メモリが必要と
なり、装置が複雑になるという問題があった。

【００１２】そこで本発明は、副走査方向の縮小・補間
処理専用に使用していたメモリを必要とせず、装置を簡
単化することができる画像処理装置を提供することを目
的とする。

【００１３】

【課題を解決するための手段】本発明は、前記目的を達
成するため、画像データを主走査方向に関して補間する
主走査補間回路と、主走査方向に補間された画像データ
を格納するそれぞれ少なくとも１ライン分の画像データ
を格納可能な容量を有する第１及び第２のメモリと、前
記第１のメモリから読み出された前ラインの画像データ
と前記主走査補間回路からの現在のラインの画像データ
とが同時に供給され画像データを副走査方向に関して補
間する副走査補間回路と、該副走査補間回路の出力を前
記第２のメモリに書き込む手段と、次のラインにおい
て、前記第２のメモリから画像データを読み出して出力
する手段とを備え、前記第１及び第２のメモリを主走査
補間用及び副走査補間用のメモリとして共用することを
特徴とする。

【００１４】

【作用】本発明は、画像データを主走査方向に拡大／縮
小する際に使用する２組の１ライン分格納可能なメモリ
を、副走査方向の縮小または間引きの際の補間処理に使
用するメモリと共用する様にしたので、副走査方向の縮
小・補間処理専用のメモリを必要とせず、回路の低コス
ト化を実現できる。

【００１５】

【実施例】以下、図面を参照しながら実施例に基づいて
本発明の特徴を具体的に説明する。なお、以下に示す実
施例においては、画像データを副走査方向に１／２に縮
小する場合を例に挙げて説明する。

【００１６】図１は、本発明による画像処理装置の縮小
処理部分を表した概略構成図である。図において、１は
入力された画像データに対して主走査方向の補間処理を
行なう主走査補間回路、２，３は主走査補間回路１によ
り縮小補間された画像データが、各ライン毎に交互に書
き込まれ、この書き込みと逆のタイミングで画像データ
が読み出される第１及び第２メモリ、４，５は第１及び
第２メモリ２，３に対して画像データを読み書きする際
に、画像データの流れを制御する第１及び第２バッフ
ァ、６は主走査方向の補間処理を行なった後の画像デー
タと第１のメモリから読み出された画像データに対して
副走査方向の補間処理を行なう副走査補間回路、７は第
１及び第２バッファ４，５のからの画像データを選択し
て出力するセレクタ、８はクロック，同期信号及び制御
信号に基づいて上述した各回路の動作を制御するメモリ
及びタイミング制御回路である。

【００１７】図１に示す回路において、副走査方向の縮
小処理をせず主走査方向のみ縮小する場合は、副走査補
間回路６を、主走査補間回路１で処理された画像データ
がそのまま通過して第２バッファ５に供給される様に設
定する。また、セレクタ７は第１バッファ４と第２バッ
ファ５の出力を交互に選択するようにする。

【００１８】入力された画像データは、主走査補間回路
１で主走査方向の縮小補間処理を施される。すなわち、
縮小倍率に応じて間引き対象データとサンプルデータの
平均処理がなされる。主走査補間回路１で縮小補間され
た画像データは、第１バッファ４と第２バッファ５に供
給され、メモリ及びタイミング制御回路８によって制御
されるメモリ２或いは３に、必要なデータのみ書き込ま
れる。

【００１９】次に、メモリ２，３からの画像データの読
み出しは、同じくメモリ及びタイミング制御回路８によ
って制御されるメモリからそのまま読み出され、セレク
タ７で選択後に出力される。この結果、主走査のみ縮小
された画像データが得られる。

【００２０】次に、副走査方向と主走査方向の両方を縮
小する場合について、図２のフローチャート及び図３の
動作図を参照しながら説明する。なお、図３において、
Ｄ１０，Ｄ１１，Ｄ１２，・・・は、Ｎ番目のラインの
画像データ、Ｄ２０，Ｄ２１，Ｄ２２，・・・は（Ｎ＋
１）番目のライン画像データ、Ｄ１，Ｄ３，Ｄ５，・・
・は副走査補間後の画像データを示す。

【００２１】この場合には、副走査補間回路６を、主走
査補間回路１で処理された画像データと第１メモリ２か
ら読み出されたデータで補間処理を行う設定とし、メモ
リ＆タイミング制御回路８によって各部を制御しなが
ら、以下に説明する処理を行う。

【００２２】ステップ１０１：先ずＮ番目のラインにお
いて、入力画像データ（図３（ａ）参照）を主走査補間
回路１で縮小補間し、主走査補間回路１で縮小補間され
た画像データを、第１バッファ４（同図（ｂ）参照）経
由で、主走査方向のみの縮小処理の場合と同様に、必要
なデータのみを第１メモリ２に書き込む（同図（ｃ）参
照）。

【００２３】ステップ１０２：（Ｎ＋１）番目のライン
において、Ｎ番目のラインで書き込んだデータを、書き
込み時と同じタイミング条件で第１バッファ４を経由し
て第１メモリ２から読み出し（同図（ｃ）参照）、この
Ｎ番目のラインの主走査補間回路１で縮小補間された画
像データと、（Ｎ＋１）番目のラインの入力画像データ
（同図（ｄ）参照）を主走査補間回路１で縮小補間した
画像データ（同図（ｅ）参照）との間で、副走査補間回
路６において、副走査方向の補間処理を行う。副走査補
間回路６から出力された補間データは、直ちに第２バッ
ファ５を経由し（同図（ｆ）参照）、Ｎ番目のライン時
と同様に必要なデータのみを第２メモリ３に書き込む
（同図（ｇ）参照）。

【００２４】ステップ１０３：（Ｎ＋２）番目のライン
において、第２メモリ３から画像データを通常のクロッ
クタイミングによってそのまま読み出し（同図（ｈ）参
照）、第２バッファ５及びセレクタ７を経由後出力す
る。同時に、第１メモリ２側においては、Ｎ番目のライ
ンの動作と同様な動作を行っている（同図（ｉ），
（ｊ），（ｋ）参照）。

【００２５】以後、（Ｎ＋１）番目のライン、（Ｎ＋
２）番目のラインの動作を、１頁分の画像データが終了
するまで繰り返すことにより (ステップ１０４）、主走
査方向に縮小された画像データが２ラインに１回の割合
で出力される。即ち主走査・副走査共に縮小された画像
データを得ることができる。

【００２６】更にこの応用例として、メモリ及びタイミ
ング制御回路のタイミングを変更し、上記の処理をＮ＋
２、Ｎ＋４ライン毎に行えば副走査方向が１／４に縮小
された画像データが得られる。但しこの場合はＮ＋１、
Ｎ＋３ラインの画像データは捨てられることになるが、
Ｎ＋２、Ｎ＋４ラインを補間しているため実際上は問題
ない。

【００２７】

【発明の効果】以上の様に本発明によれば、画像データ
を主走査方向に拡大／縮小する際に使用する二つの少な
くとも１ライン分格納可能なメモリを、副走査方向の縮
小または間引きの際の補間処理に使用するメモリと共用
する様に構成したため、従来副走査方向の縮小・補間処
理専用に使用していたメモリを必要とせず、回路のコス
トを低減することができる。

【図面の簡単な説明】

【図１】 本発明による画像処理装置の縮小処理部分を
表した概略構成図である。

【図２】 副走査方向と主走査方向の両方を縮小する場
合を示すフローチャートである。

【図３】 副走査方向と主走査方向の両方を縮小する場
合を示す動作図である。

【図４】 先に提案された画像処理装置の構成を示すブ
ロック図である。

【符号の説明】

１…主走査補間回路、２…第１メモリ、３…第２メモ
リ、４…第１バッファ、５…第２バッファ、６…副走査
補間回路、７…セレクタ、８…メモリ及びタイミング制
御回路、９…副補間用メモリ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 画像データを主走査方向に関して補間す
   る主走査補間回路と、 主走査方向に補間された画像データを格納するそれぞれ
   少なくとも１ライン分の画像データを格納可能な容量を
   有する第１及び第２のメモリと、 前記第１のメモリから読み出された前ラインの画像デー
   タと前記主走査補間回路からの現在のラインの画像デー
   タとが同時に供給され画像データを副走査方向に関して
   補間する副走査補間回路と、 該副走査補間回路の出力を前記第２のメモリに書き込む
   手段と、 次のラインにおいて、前記第２のメモリから画像データ
   を読み出して出力する手段とを備え、 前記第１及び第２のメモリを主走査補間用及び副走査補
   間用のメモリとして共用することを特徴とする画像処理
   装置。