JPH08126312A - Dc−dcコンバータ - Google Patents

Dc−dcコンバータ

Info

Publication number
JPH08126312A
JPH08126312A JP28410894A JP28410894A JPH08126312A JP H08126312 A JPH08126312 A JP H08126312A JP 28410894 A JP28410894 A JP 28410894A JP 28410894 A JP28410894 A JP 28410894A JP H08126312 A JPH08126312 A JP H08126312A
Authority
JP
Japan
Prior art keywords
voltage
converter
capacitor
voltage resonance
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28410894A
Other languages
English (en)
Other versions
JP3483167B2 (ja
Inventor
Takao Takehara
孝男 竹原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Minebea Co Ltd
Original Assignee
Minebea Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Minebea Co Ltd filed Critical Minebea Co Ltd
Priority to JP28410894A priority Critical patent/JP3483167B2/ja
Publication of JPH08126312A publication Critical patent/JPH08126312A/ja
Application granted granted Critical
Publication of JP3483167B2 publication Critical patent/JP3483167B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

(57)【要約】 【目的】 パルス周波数変調(PFM)制御方式のDC
−DCコンバータと同等な広い範囲で電流制御が可能な
DC−DCコンバータ装置を制御回路が簡単なパルス幅
変調(PWM)制御方式のDC−DCコンバータで提供
しようとするものである。 【構成効果】 スイッチングトランスの一次巻線と電圧
共振用の第一のコンデンサとにより電圧共振型回路を具
備したパルス幅変調制御方式のDC−DCコンバータ装
置において、直流出力電流検出手段と、前記電圧共振型
回路の電圧共振用の第1のコンデンサに並列に接続され
た第二のコンデンサと、該第二のコンデンサを有効にす
るか否かを前記直流出力電流検出手段の出力により切換
える切換手段とを具備したパルス幅変調制御方式のDC
−DCコンバータ装置が提供される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、広範囲の電流制御が必
要な負荷の電源として好適なDC−DCコンバータ装置
に関し、特にパーソナルコンピュータ等に用いられるオ
ンボードDC−DCコンバータ装置に関する。
【0002】
【従来の技術】パーソナルコンピュータ等に用いられる
オンボードDC−DCコンバータ装置は、パーソナルコ
ンピュータ等の小型、軽量化、および携帯性の要求に合
わせて、より小型、高効率、低ノイズの要求がある。こ
れらの機器に使用される安価なDC−DCコンバータ装
置としては、従来パルス幅変調(PWM)制御方式のD
C−DCコンバータ装置がある。図3はパルス幅変調
(PWM)制御方式のDC−DCコンバータ装置として
使用されている従来のコンバータ装置を示す回路図であ
る。図3において、1はスイッチングトランスで、2巻
線の結合リアクトルである。2はパワースイッチングト
ランジスタであり、スイッチングトランス1の一次巻線
と電圧共振用コンデンサ4とにより電圧共振型DC−D
Cコンバータを構成する。3はフライホイールダイオー
ドである。スイッチングトランス1の二次巻線出力はダ
イオード7とコンデンサ6により整流、平滑され直流出
力となる。10は負荷抵抗であり、本回路の部品ではな
いが説明のため記載した。5はパルス幅変調(PWM)
制御用のICであり、このICは、図示しないが三角波
を発生する発振器、演算増幅器、該発振器と演算増幅器
との出力電圧を比較する比較器及び該比較器の出力を増
幅しパワースイッチングトランジスタ2を駆動する駆動
回路とで構成されている。パルス幅変調(PWM)制御
用のIC5には、直流出力電圧を抵抗器8と抵抗器9と
で分圧した電圧が入力され、上記演算増幅器に入力され
る。この演算増幅器ではIC内部の基準電源と、前記入
力電圧との差電圧が増幅されて上記比較器の一方の入力
端子に入力される。すなわち、DC−DCコンバータ直
流出力電圧に比例した電圧(Vs)が入力される。この
比較器のもう一方の入力端子には上記発振器により生成
された三角波(Vw)が入力されている。このパルス幅
変調(PWM)制御用のIC内部でのVsとVwとの関
係を図4に示す。図4において、A、BはVsを、Cは
三角波Vwを、a及びbは比較器の出力波形を示す。
今、VsがAの状態であるとき比較器の出力はaのよう
な出力であるが、何らかの原因でDC−DCコンバータ
直流出力電圧が低下しVsがBになったとすると比較器
の出力はbとなり、パワースイッチングトランジスタ2
のオン時間が長くなりDC−DCコンバータの出力電圧
は増加し、一定に保たれる。抵抗器11はパワースイッ
チングトランジスタ2のドライブ用の抵抗器であり、ダ
イオード12はパワースイッチングトランジスタ2のゲ
ート蓄積電荷放電用のダイオードである。上述したパル
ス幅変調(PWM)制御方式のDC−DCコンバータ装
置においては、スイッチング周波数が一定であり、電圧
共振周波数も一定であるため、負荷電流が減少した場合
上記パワースイッチングトランジスタが非零電圧スイッ
チングとなりターンオン時のパワー損失が増加し効率が
悪化し、さらにターンオン時のノイズが増加しパーソナ
ルコンピュータの他の素子に悪影響を与えるという問題
があった。そこで、パーソナルコンピュータ等に用いら
れるオンボードDC−DCコンバータ装置には、上記P
WM制御方式のDC−DCコンバータの問題を解決する
ためパルス周波数変調(PFM)制御方式のDC−DC
コンバータを用い、上記負荷電流減少時の効率の低下、
ノイズの発生をなくすようにしている。
【0003】
【発明が解決しようとする課題】上述したように、パル
ス幅変調(PWM)制御方式のDC−DCコンバータで
は、負荷電流の減少によりパワースイッチング素子の零
電圧スイッチングができないためターンオン時のパワー
損失が増加し効率が悪化し、さらにターンオン時のノイ
ズが増加しパーソナルコンピュータの他の素子に悪影響
を与える。又、パルス周波数変調(PFM)制御方式の
DC−DCコンバータでは、制御回路が複雑であり、発
振周波数が一定でないため、トランスやパワースイッチ
ング素子の周波数レンジを広く設計する必要があり、さ
らに電圧共振型の制御ICが必要であるため高価な装置
になるという問題があった。
【0004】そこで本発明は、上述のような問題点を解
消しようとするものであり、その目的は、パルス周波数
変調(PFM)制御方式のDC−DCコンバータと同等
な広い範囲で電流制御が可能なDC−DCコンバータ装
置を制御回路が簡単なパルス幅変調(PWM)制御方式
のDC−DCコンバータで提供しようとするものであ
る。
【0005】
【課題を解決するための手段】前記のような本発明の目
的を達成するために、本発明は、スイッチングトランス
の一次巻線と電圧共振用の第1のコンデンサとにより電
圧共振回路を具備したパルス幅変調制御方式のDC−D
Cコンバータ装置において、直流出力電流検出手段と、
前記電圧共振型回路の電圧共振用の第1のコンデンサに
並列に接続された第2のコンデンサと、該第2のコンデ
ンサを有効にするか否かを前記直流出力電流検出手段の
出力により切換える切換手段とを具備するパルス幅変調
制御方式のDC−DCコンバータ装置が提供される。
【0006】
【作用】従来のパルス幅変調(PWM)制御DC−DC
コンバータ装置では電圧共振周波数を出力電流により任
意に設定することが不可能であったが本発明によりそれ
が任意に設定でき、なおかつDC−DCコンバータ装置
に使用されている制御用のICがパルス幅変調(PW
M)制御用のICであるので、負荷電流が変動してもパ
ワースイッチングトランジスタのスイッチング動作を零
電圧スイッチングすることができ、パワースイッチング
トランジスタのスイッチング損失を少なくでき、高効
率、低ノイズとすることができる。
【0007】
【実施例】次に本発明の一実施例を、図面を用いて詳細
に説明する。図1は、本発明の一実施例のパルス幅変調
(PWM)制御方式のDC−DCコンバータ装置の回路
図である。なお、図1において図4に示す部分と同一部
分には同一符号を付し、それらの詳細な説明は省略す
る。
【0008】まず、本実施例の構成について説明する。
DC−DCコンバータの出力電圧を安定制御する方法
は、図3に示す従来例では、周波数一定で、出力電圧に
比例したパルス幅のスイッチングパルスを、パルス幅変
調(PWM)制御用のIC5により生成し、パワースイ
ッチングトランジスタ2をスイッチングするもので、電
圧共振用コンデンサ4の容量は一定であるため共振周波
数も一定である。本発明の実施例である図4では、前記
電圧共振コンデンサ4に並列にコンデンサ16を設け、
そのコンデンサ16を有効にするか否かを切換るトラン
ジスタ17を有している。トランジスタ17は比較器1
3の出力によりオンオフ制御される。比較器13は、D
C−DCコンバータの直流出力回路に設けられた電流検
出抵抗器15の端子電圧、電流検出抵抗器15は非常に
小さい抵抗値であるので、DC−DCコンバータの出力
電流に比例した電圧信号と基準電圧発生器14とを入力
としている。抵抗器18はトランジスタ17のドライブ
用抵抗器である。
【0009】次に、本実施例の動作について説明する。
負荷抵抗10に流れる電流が本DC−DCコンバーター
の定格電流に近く充分大きい場合は電流検出抵抗器15
による電圧は基準電圧発生器14の電圧よりも充分大き
くなるように設定してあるので、比較器13は信号を出
力しないためトランジスタ17はオフしている。従っ
て、電圧共振回路はスイッチングトランス1の一次巻線
と電圧共振用コンデンサ4のみで構成される。この場合
のパワースイッチングトランジスタ2のドレイン−ソー
ス間電圧波形を図2の(a)に示す。図2の(a)で分
かるように出力電流がDC−DCコンバータの定格電流
に近く充分大きい場合は、パワースイッチングトランジ
スタ2は零電圧スイッチングとなるように、パルス幅変
調(PWM)制御用のIC5の発振器の発振周波数と前
記電圧共振回路の定数とが設定してある。ここで負荷抵
抗10の電流が減少すると、電流検出抵抗器15による
電圧は基準電圧発生器14の電圧よりも小さくなるよう
に設定してあるので、比較器13は信号を出力し、トラ
ンジスタ17はオンとなる。従って、電圧共振回路はス
イッチングトランス1の一次巻線と電圧共振用コンデン
サ4と並列コンデンサ16とで構成されることになる。
従って、電圧共振周波数は下記の式1となり、式2で表
される従来のDC−DCコンバータの電圧共振回路の周
波数よりも低くなる。
【数1】 ここで、Lpはスイッチングトランス1の一次巻線のイ
ンダクタンス、C1は、電圧共振用コンデンサ4のキャ
パシタンス、C2は、コンデンサ16のキャパシタンス
を示す。この場合のパワースイッチングトランジスタ2
のドレイン−ソース間電圧波形を図2の(b)に示す。
図2の(b)で破線で示した曲線はコンデンサ16が並
列に接続されない従来例のものである。本実施例の場合
のパワースイッチングトランジスタ2のドレイン−ソー
ス間電圧波形を実線で示す。この図2の(b)から分か
るように出力電流がDC−DCコンバータの定格電流に
よりも小さい場合は、従来例ではパワースイッチングト
ランジスタ2は零電圧スイッチングとならないが、本実
施例の場合コンデンサ16が並列に接続されることによ
り電圧共振周波数が低くなるので、前記基準電圧発生器
の設定電圧とコンデンサ16のキャパシタンスとを適当
な値に設定することによりパワースイッチングトランジ
スタ2のスイッチング動作を零電圧スイッチングとなる
ようにに設定することができる。
【0010】
【発明の効果】以上詳細に説明したように、本発明にか
かるDC−DCコンバータ装置は、従来のパルス幅変調
(PWM)制御方式のDC−DCコンバータ装置では可
変にすることができなかった電圧共振周波数を、出力電
流により任意に設定することができ、なおかつDC−D
Cコンバータ装置に使用されている制御用のICがパル
ス幅変調(PWM)制御用のICであるので、負荷電流
が変動してもパワースイッチングトランジスタのスイッ
チング動作を零電圧スイッチングすることができ、パワ
ースイッチングトランジスタのスイッチング損失を少な
くでき、高効率、低ノイズでかつ低価格のDC−DCコ
ンバータ装置が提供できる。
【図面の簡単な説明】
【図1】本発明の一実施例を示すDC−DCコンバータ
の回路図である。
【図2】本発明の一実施例のパワースイッチングトラン
ジスタのドレイン−ソース間電圧波形を示す説明図。
【図3】従来のDC−DCコンバータの回路図である。
【図4】従来のDC−DCコンバータの動作説明図。
【符号の説明】
1・・・スイッチングトランス 2・・・パワースイッチングトランジスタ 3・・・フライホイールダイオード 4・・・電圧共振用コンデンサ 5・・・パルス幅変調(PWM)制御用のIC 6・・・コンデンサ 7・・・ダイオード 8・・・抵抗器 9・・・抵抗器 10・・・負荷抵抗 11・・・抵抗器 12・・・ダイオード 13・・・比較器 14・・・基準電圧発生器 15・・・電流検出抵抗器 16・・・コンデンサ 17・・・トランジスタ 18・・・抵抗器

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】スイッチングトランスの一次巻線と電圧共
    振用の第1のコンデンサとによる電圧共振回路を具備し
    たパルス幅変調制御方式のDC−DCコンバータ装置に
    おいて、直流出力電流検出手段と、前記電圧共振回路の
    電圧共振用の第1のコンデンサに並列に接続された第2
    のコンデンサと、該第2のコンデンサを有効にするか否
    かを前記直流出力電流検出手段の出力により切換える切
    換手段とを具備することを特徴とするパルス幅変調制御
    方式のDC−DCコンバータ装置。
JP28410894A 1994-10-25 1994-10-25 Dc−dcコンバータ Expired - Fee Related JP3483167B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28410894A JP3483167B2 (ja) 1994-10-25 1994-10-25 Dc−dcコンバータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28410894A JP3483167B2 (ja) 1994-10-25 1994-10-25 Dc−dcコンバータ

Publications (2)

Publication Number Publication Date
JPH08126312A true JPH08126312A (ja) 1996-05-17
JP3483167B2 JP3483167B2 (ja) 2004-01-06

Family

ID=17674306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28410894A Expired - Fee Related JP3483167B2 (ja) 1994-10-25 1994-10-25 Dc−dcコンバータ

Country Status (1)

Country Link
JP (1) JP3483167B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005008878A1 (en) * 2003-07-22 2005-01-27 Sergio Adolfo Maiocchi System for operating dc motors and power converters
KR100585294B1 (ko) * 2002-11-18 2006-06-01 삼성전자주식회사 가변 전압을 출력하는 스위칭 전원장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585294B1 (ko) * 2002-11-18 2006-06-01 삼성전자주식회사 가변 전압을 출력하는 스위칭 전원장치
WO2005008878A1 (en) * 2003-07-22 2005-01-27 Sergio Adolfo Maiocchi System for operating dc motors and power converters
US7659678B2 (en) 2003-07-22 2010-02-09 Maiocchi Sergio A System for operating DC motors and power converters
US8587238B2 (en) 2003-07-22 2013-11-19 Sergio A. Maiocchi System for operating DC motors and power converters

Also Published As

Publication number Publication date
JP3483167B2 (ja) 2004-01-06

Similar Documents

Publication Publication Date Title
EP0483852B1 (en) Power source circuit
JP3957019B2 (ja) Dc−dcコンバータ制御回路
US20110038180A1 (en) Resonant power converter with half bridge and full bridge operations and method for control thereof
KR20080114309A (ko) 소프트 스타트 회로와 이를 포함하는 전원공급장치
EP2101400A2 (en) Method and apparatus for AC to DC power conversion with reduced harmonic current
JP2005210759A (ja) 共振型スイッチング電源装置
US10931204B1 (en) Isolated resonant converter with fixed output ripple
US10715047B1 (en) Resonant power conversion device
TW202110058A (zh) 功率轉換器電路中電子開關驅動方法及控制電路
JP2010279118A (ja) Dc−dcコンバータ
CN110620513A (zh) 谐振电源转换器以及用于控制谐振电源转换器的方法和集成电路控制器
JP2004364433A (ja) 直流電圧変換回路
JP4619769B2 (ja) 電源装置
CN114825975B (zh) 电源供应器及驱动方法
US8411476B2 (en) Charge mode control
JP2716105B2 (ja) 交番定電流回路
US6208089B1 (en) Discharge-lamp lighting circuit
US6038144A (en) DC-DC converter
CN100355191C (zh) 直流对直流转换器的控制电路、控制方法及时序产生器
JPH08126312A (ja) Dc−dcコンバータ
US20050030779A1 (en) Controlling circuit for a pulse width modulated DC/DC converter
KR20200078110A (ko) 양극성 펄스 전원 공급 장치
JPH11122924A (ja) 自励発振型スイッチング電源装置
KR100359709B1 (ko) 스위칭모드 전원공급기
CN113014101A (zh) Llc谐振电路的控制装置和方法及直流-直流转换器

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20071017

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081017

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091017

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees