JPH0812740B2

JPH0812740B2 - 記録媒体駆動装置

Info

Publication number: JPH0812740B2
Application number: JP2185567A
Authority: JP
Inventors: 裕司露口; 愼一郎田中; 文雄長瀬; 直記菅田; 美弥梅田; 徹三浦
Original assignee: ティアツク株式会社
Priority date: 1990-07-13
Filing date: 1990-07-13
Publication date: 1996-02-07
Anticipated expiration: 2011-02-07
Also published as: JPH0478064A

Description

【発明の詳細な説明】産業上の利用分野本発明は記録媒体駆動装置に係り、特にインターフェ
ース部を介して制御信号及びデータの入出力を行なう記
録媒体駆動装置に関する。

従来の技術 FDD（フロッピー・ディスク・ドライブ）においてはR
EADY信号の有無、データ出力の形態（信号時にハイレベ
ルか、ローレベルか）、キャリブレーションの有無（電
源を投入した後ヘッドをトラックの開始位置まで移動さ
せる初期動作を行なうか否か）、フロントLED（発光ダ
イオード）の点灯条件等の機能を装置を納入する顧客の
ニーズに合わせて変更することが多くある。

従来のFDDはその主要部分は大規模集積回路（LSI）化
されており、LSIにはいくつかの機能を持たせ、そのLSI
にセレクト端子を設け、プリント配線基板（PCB）上で
ジャンパー線等を用いてセレクト端子の接続を変えるこ
とにより必要とする機能の選択を行っていた。

また、設定すべき機能は多数あるため、１つのLSIで
認定可能にしようとするとセレクト端子数が多くなって
しまうため、機能に応じた幾つかのLSIを製造してい
た。

しかし、このようなFDD等の記録媒体駆動装置では制
御用のLSIに機能を選択するためのセレクト端子を設
け、このセレクト端子の接続を切換えることにより機能
を選択していたため、組み立て時のジャンパー線の接続
が面倒であり、また、セレクト端子数が多く必要となり
制御用LSIを搭載するPCBにジャンパー線を接続するため
の端子を多数設ける必要があるため、PCBが大きくなっ
てしまい、さらに、制御用LSIに設定できるセレクト端
子数は限られており、機能に応じてLSIの設計を変更す
る必要があるため、LSI及びLSIが搭載されるPCBの種類
が増加し、さらに、異なるアッセンブリ工程も必要とな
ってしまっていた。

このため、内部に読み、書き可能な、例えばE²PROM
（Electorically Erasable Program able Read Only Me
mory）などの記憶手段を設け、これらの記憶手段に記憶
された情報によりバージョンの設定等を行なう構成のも
のがあった。したがって、記録手段のデータの書込みや
読み出しを行なうために、制御用のインターフェースの
他に端子部が設けられていた。

発明が解決しようとする課題しかるに、従来のFDD等の記録媒体駆動装置では機能
選択等を行なうための記憶手段のデータ読み出し及び書
き換えは、専用の端子を設けて行なっていたため、FDD
制御用のインターフェース部の他に端子を設けなければ
ならず、端子数が増加してしまい、小型化、低コスト化
ができず、また、誤接続等の恐れもある等の問題点があ
った。

本発明は上記の点に鑑みてなされたもので、機能設定
等が容易でかつ端子数の少ない記録媒体駆動装置を提供
することを目的とする。

課題を解決するための手段本発明はインターフェース部を介して記録データの入
出力及び各動作制御を行なう制御信号の入出力を行なう
記録媒体駆動装置において、各装置毎の各種情報が記憶
された記憶手段と、前記インターフェース部と前記記憶
手段との間に設けられ、前記インターフェース部に入力
される信号が前記記録データ及び前記制御信号とは異な
る予め決められた信号のときにのみ、プロテクトを解除
して前記インターフェース部より前記記憶手段にアクセ
ス可能とするプロテクト手段とを具備してなる。

作用記憶手段には制御動作等のバージョン設定に関する情
報や機種ナンバー等のその装置に関する各種情報が記憶
されている。

プロテクト手段はインターフェース部と記憶手段との
間に設けられていて、インターフェース部に予め決めら
れた所定の信号を入力するとプロテクトが解決された記
憶手段に対してインターフェース部からのアクセスが可
能となる。

このように、プロテクト手段によりインターフェース
より記憶手段へのアクセスが行なえる。

実施例第１図は本発明の一実施例のブロック図を示す。本実
施例ではFDD（フロッピー・ディスク・ドライブ）につ
いて説明する。

１は記憶手段であるE²PROM（Eelectronically Erasab
le Prog ramable Read Only Memory）で、その出力デー
タはコントローラ２に供給される。コントローラ２は主
にR/W（READ/WRITE）コントロール回路2a及びスピンド
ルモータコントロール回路2bよりなりE²PROM1からのデ
ータに応じてそれらの回路が制御され、その動作のバー
ジョン設定が行なわれる。

コントローラ２にはE²PROM1からデータが入力される
他に、コンピュータ装置と接続される端子部より論理回
路を介して制御信号が入力される。コントローラ２はこ
れらの入力信号に応じてフロッピーディスク４を回転さ
せるスピンドルモータ５のオン・オフ制御が行なわれる
と共に磁気ヘッド６にデータを供給する読出し／書込み
（R/W）回路７を制御する。

R/W回路７はコントローラ２より磁気ヘッド６へのデ
ータの供給等が供給される。また、R/W回路７はインタ
ーフェース部３と論理回路を介して接続される。

インターフェース部３は、ドライブセレクト（DS）信
号入力端子T₁、ステップ（STEP）信号入力端子T₂、ディ
レクト（DIR）信号入力端子T₃、インデックス（INDEX）
信号出力端子T₄、ファイルプロテクト（FPT）信号入力
端子T₅、データ（RD）出力端子T₆、ライトゲート（WG）
信号入力端子T₇、モータオン（Mortor On）端子T₈、書
込データ（WD）入力端子T₉、サイド１（SIDE1）信号入
力端子T₁₀よりなる。

プロテクト手段はANDゲート19,20,26,27,28,29,31、
リトリガラブルモノマルチバイブレータ（MMV）21,22、
フリップフロップ30、コードディテクタ32、シリアル／
パラレル変換器33、パラレル／シリアル変換器34より構
成される。

DS信号入力端子T₁はANDゲート8,9,10,11及びNANDゲー
ト12,13の一入力端子に接続される。STEP信号入力端子T
₂はインバータ14を介してANDゲート８のもう一方の入力
端子に接続される。DIR信号入力端子T₃はインバータ15
を介してANDゲート９のもう一方の入力端子に接続され
る。ANDゲート8,9の出力はカウンタ16に入力されると共
にステッピングモータコントロール回路17に入力され
る。ステッピングモータコントロール回路17はAND回路
８からの信号に応じてステッピングモータ35を制御す
る。

カウンタ16はANDゲート８からの入力信号をANDゲート
９からの入力信号レベルに応じて加算若しくは減算カウ
ントし、そのカウント数をトラックデコーダ18に供給す
る。ここで、ANDゲート９の出力がトラックカウント方
向（ディレクション）を示す信号となる。

トラックデコーダ18はカウンタ16のカウント値に（応
じた信号）をR/W回路７に供給する。また、カウンタ16
のカウント数が82トラックをカウントするとそれを検出
し、その検出信号をステップピングモータコントロール
回路17に供給すると共に、カウンタ16のカウント数が25
7トラックとなるその検出信号が出力され、ANDゲート1
9,20の入力端子に供給される。なお、本実施例では257
トラックで検出信号が出力される構成としたが、これに
限ることはなく、要は通常使用しないトラック数を指定
しておけばよい。

ANDゲート19の他方の入力端子はMMV21,22を介してIND
EX信号出力端子T₄に接続され、その出力端子はカウンタ
16のプリセット端子に接続される。カウンタ16はANDゲ
ート19の出力信号に応じてカウント数を82トラックにプ
リセットする。

INDEX信号出力端子T₄はMMV21の入力端子の他にNANDゲ
ート12の出力端子が接続される。NANDゲート12の入力端
子はDS信号入力端子T₁の他にインデックスセンサ23の出
力検出信号が供給される。インデックスセンサ23はフロ
ッピーディスク４のインデックスホールを検出し、それ
に応じた検出信号を出力する。インデックスセンサ23の
出力信号はDS信号入力端子T₁のレベルに応じて、INDEX
信号出力端子T₄より取り出される。

MMV21の出力はMMV2に入力され、MMV2の出力はANDゲー
ト19に入力される。

FPT信号入力端子T₅はNANDゲート13の出力に接続さ
れ、NANDゲート13の一方の入力端子にはDS端子T₁が接続
され、他方の入力端子にはファイルプロテクトセンサ24
の出力が供給される。ファイルプロテクトセンサ24はフ
ロッピーディスク４への書込みの可否を検出するセンサ
で、ファイルプロテクトセンサ24の出力はNANDゲート13
によりDS信号入力端子T₁の入力信号レベルに応じてFPT
信号入力端子T₅より出力される。

また、ファイルプロテクトセンサ24の出力はインバー
タ25を介してANDゲート20の他方の入力端子に入力され
る。ANDゲート20の出力はANDゲート26,27,28,29の入力
端子に供給されると共にフリップフロップ30のリセット
端子に入力される。

ANDゲート27及びフリップフロップ30の出力はANDゲー
ト31に入力される。ANDゲート28の入力にはANDゲート20
の出力が接続される他、WD信号入力端子T₉がインバータ
37を介して接続される。ANDゲート28の出力はシリアル
／パラレル変換器33のデータ入力端子に接続される。

また、ANDゲート29のもう一方の入力はインバータ38
を介してSIDE1信号入力端子T₁₀に接続される。プロテク
ト解除時SIDE1信号入力端子T₁₀にはクロック信号が入力
される。ANDゲート29の出力はシリアル／パラレル変換
器33及びパラレル／シリアル変換器34のクロック信号入
力端子に接続される。

パラレル／シリアル変換器34の出力データはANDゲー
ト26の他の入力に供給される。ANDゲート26の出力はNAN
Dゲート36のもう一方の入力端子に入力されNANDゲート3
6の出力はRD出力端子T₆に接続され、RD出力端子T₆よりE
²PROM1のデータを読み出すことができる。

WG信号入力端子T₇はインバータ39を介してANDゲート3
1及び11の入力端子に接続される。モータオン端子T₈は
インバータ40を介してコントローラ２に接続されると共
にANDゲート27の入力端子に接続される。ANDゲート27の
出力はANDゲート31に接続されると共にパラレル／シリ
アル変換器34のロード端子に接続される。

シリアル／パラレル変換器33の出力はE²PROM1のアド
レス入力及びデータ入力に供給されると共にコードディ
テクタ32に供給される。コードディテクタ32はあるコー
ドが入力されるとハイレベル信号を出力する。また、シ
リアル／パラレル変換器33のWF信号はANDゲート31に供
給されると共にコードディテクタ32に供給される。AND
ゲート31の出力はE²PROM1の書込み許可を与える端子に
入力される。このためE²PROM1はANDゲート31の入力がす
べてハイレベルとなりその出力がハイレベルとなったと
き書込みが許可される。

次にその動作について説明する。

E²PROMへのデータの書き込みは、専用の端子は設けず
にFDDのインターフェース（FDDIF）にて行う。このた
め、FDDIFに、プロテクト手段を接続する。プロテクト
手段の解除には通常のFDD使用においてはあり得ない条
件をインターフェース部に与える。

本実施例における、プロテクト手段のプロテクト解除
の条件は、以下の通りである。

STEP信号入力端子T₂にパルス信号を供給し、257トラ
ックを指定する。したがって、第２図（Ｂ）に示すよう
に257トラックでトラックデータ18の出力はハイレベル
になる。この257トラックは通常のFDC（フロッピーディ
スクコントローラ）ICにはあり得ない架空のトラックナ
ンバーであり、これを指示することでE²PROM1へのアク
セスに対するプロテクトの一部が解除される。

INDEX信号出力端子T₄に第２図（Ｆ）に示すようにあ
る特定の周波数より成るバースト信号を連続して入力す
る。

本来出力端子であるINDEX信号出力端子T₄に第２図
（Ａ），（Ｂ）に示すようにDS（ドライブセレクト）端
子T₁及びDIR信号入力端子T₃がドライブセレクトされて
いないローレベル状態で、FDDでは通常使用しない周波
数の信号を入力する。

更に、信号の安定性を追求するために（何らかの異常
な発振との区別を付けるため）MMV21,22を２段入れる。
第３図（Ａ），（Ｂ）に示すように異常な発振は連続し
て生じることはまれであり、パルス抜け等があるためこ
れにより異常な発振とアクセスのための信号との区別が
付く。

また、書込み可能なディスクを挿入する。これにより
ファイルプロテクトセンサ24をオンにする。これはプロ
テクトの条件を更に厳しくし、不用意にプロテクトが解
除される事を防止するための一環である。

以上の条件によって、E²PROM1へのアクセスが可能な
状態になる。つまり第２図（Ｊ）に示すようにE²PROM1
のEN信号がオンになる。

読み出しをするには更に、以下のような手続きが必要
である。

SIDE1信号入力端子（ヘッドの切り換えを行う端子）
から、クロック信号を入力する。

WD入力端子（ライトデータを入力する端子）から、E²
PROM1のデータのアドレスを指定する。

上記動作によって、RD出力端子（リードデータを出力
する端子）から、E²PROM4のデータが出力される。

E²PROM1への書き込みは、以下の通りである。

まずSIDE1信号入力端子からクロックを入力し、次にW
G（ライトゲート）信号入力端子をハイレベルにする。

さらにモータオン信号入力端子をハイレベルにする。

ここでコードディテクタ（CODE DET）内で設定されて
いるデータと一致するデータをWD端子から入力する。

WD入力端子から、アドレスデータを含む書き込みデー
タを入力する。

こうすることによって、E²PROM1のライトゲートが複
数入力のAND回路によってオンする。

このように、FDDのデータの入出力及び各種動作制御
を行なうインターフェース部３を用いてE²PROM1のデー
タの書き込み及び読み出しが行なえるため、E²PROM1の
専用の端子を設ける必要がなくなり、したがって装置全
体を小型化できると共に、複数のプロテクト回路を用い
ることにより誤接続等が行なわれてもデータを破壊して
しまうようなことがなく、また、インターフェース部３
に誤った信号を入力してしまっても簡単にはデータを破
壊するようなこともない。

なお、本実施例では記憶手段をFDDの動作バージョン
を設定するメモリとしたがこれに限ることはなく、通常
のデータ等を記憶する記憶手段としてもよい。

また、FDDい限ることもなく、インターフェイス等を
有する記録媒体駆動装置であればよい。

発明の効果上述の如く、本発明によれば、装置に関する各種情報
を記憶手段に記憶させておくことができ、また、記憶手
段に記憶された情報をプロテクト回路により装置の動作
制御を行なう制御信号が入力されるインターフェース部
より入出力することができるため、記憶手段のアクセス
のための専用の端子を設ける必要がなく、コストを低下
させることができると共に小型化が可能となり、また、
誤接続などによる破損、誤動作がなくなる等の特長を有
する。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図、第３
図は本発明の一実施例の動作を説明するための波形図で
ある。１…E²PROM、２…コントローラ、３…インターフェース
部。

───────────────────────────────────────────────────── フロントページの続き (72)発明者菅田直記東京都武蔵野市中町３丁目７番３号ティアック株式会社内 (72)発明者梅田美弥東京都武蔵野市中町３丁目７番３号ティアック株式会社内 (72)発明者三浦徹東京都武蔵野市中町３丁目７番３号ティアック株式会社内 (56)参考文献特開平２−183461（ＪＰ，Ａ) 特開平４−60958（ＪＰ，Ａ) 特開昭60−193166（ＪＰ，Ａ) 実開平３−84902（ＪＰ，Ｕ)

Claims

【特許請求の範囲】

【請求項１】インターフェース部を介してデータの入出
力及び各種動作制御を行なう制御信号の入出力を行なう
記録媒体駆動装置において、各装置毎の各種情報が記憶された読み、書き可能な記憶
手段と、前記インターフェース部と前記記憶手段との間に設けら
れ、前記インターフェース部に入力される信号が前記デ
ータ及び前記制御信号とは異なる予め決められた信号の
ときにのみプロテクトを解除して前記インターフェース
部より前記記憶手段にアクセス可能とするプロテクト手
段とを具備したことを特徴とした記録媒体駆動装置。
【請求項２】前記プロテクト手段を複数のプロテクト回
路により構成したことを特徴とする請求項（１）記載の
記録媒体駆動装置。
【請求項３】前記プロテクト手段を前記インターフェィ
ス部で前記動作制御時には使用しない条件の信号供給し
たときにプロテクトが解除される構成としたことを特徴
とする請求項（１）又は（２）記載の記録媒体駆動装
置。