JPH08127885A - 成膜装置のクリーニング方法及び成膜装置 - Google Patents
成膜装置のクリーニング方法及び成膜装置Info
- Publication number
- JPH08127885A JPH08127885A JP29048994A JP29048994A JPH08127885A JP H08127885 A JPH08127885 A JP H08127885A JP 29048994 A JP29048994 A JP 29048994A JP 29048994 A JP29048994 A JP 29048994A JP H08127885 A JPH08127885 A JP H08127885A
- Authority
- JP
- Japan
- Prior art keywords
- reaction chamber
- forming apparatus
- plasma
- gas
- film forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 半導体装置製造用の成膜装置、例えばＥＣＲ
ＣＶＤ装置の反応室側壁に成膜時に堆積し、剥離によ
りパーティクルの発生原因となる低密度の膜を、成膜後
に効果的に除去することにより、パーティクルの低減を
図る。 【構成】 分子構造中にフッ素原子を含有しないクリー
ニングガス、例えばＮ2、Ｏ2、Ｎ2ＯあるいはＡｒ等の
希ガスを反応室６に導入し、反応室６内でプラズマ放電
を行って、上記クリーニングガスによるスパッタエッチ
ングによって反応室６内に堆積した低密度の膜を除去す
る。
ＣＶＤ装置の反応室側壁に成膜時に堆積し、剥離によ
りパーティクルの発生原因となる低密度の膜を、成膜後
に効果的に除去することにより、パーティクルの低減を
図る。 【構成】 分子構造中にフッ素原子を含有しないクリー
ニングガス、例えばＮ2、Ｏ2、Ｎ2ＯあるいはＡｒ等の
希ガスを反応室６に導入し、反応室６内でプラズマ放電
を行って、上記クリーニングガスによるスパッタエッチ
ングによって反応室６内に堆積した低密度の膜を除去す
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造に用
いられる成膜装置のクリーニング方法及び成膜装置に関
する。本発明は、例えば、高度に微細化、高集積化した
メモリー素子等の集積半導体回路製造用の成膜装置に利
用することができる。
いられる成膜装置のクリーニング方法及び成膜装置に関
する。本発明は、例えば、高度に微細化、高集積化した
メモリー素子等の集積半導体回路製造用の成膜装置に利
用することができる。
【０００２】
【従来の技術】半導体装置の高密度化に伴って、配線技
術は微細化、多層化の方向に進んでいる。しかし、高集
積化は配線の信頼性を低下させる要因になる場合があ
る。それは、配線の微細化と多層化の進展によって層間
絶縁膜の段差は大きくかつ急峻となり、その上に形成さ
れる配線の加工精度、信頼性を低下させるからである。
このため、アルミニウム配線の段差被覆性の大幅な改善
ができない現在、層間絶縁膜の平坦性を向上させる必要
がある。
術は微細化、多層化の方向に進んでいる。しかし、高集
積化は配線の信頼性を低下させる要因になる場合があ
る。それは、配線の微細化と多層化の進展によって層間
絶縁膜の段差は大きくかつ急峻となり、その上に形成さ
れる配線の加工精度、信頼性を低下させるからである。
このため、アルミニウム配線の段差被覆性の大幅な改善
ができない現在、層間絶縁膜の平坦性を向上させる必要
がある。
【０００３】これまでに、各種の絶縁膜の形成技術及び
平坦化技術が開発されてきたが、これらの技術を微細
化、多層化した配線層に適用した場合、配線間隔が広い
場合の平坦性の不足や配線間隔における層間膜での
「す」の発生により、配線間における信頼性不良が重要
な問題になる。そこで、埋め込み特性に優れたＣＶＤ手
法として、Bias ＥＣＲ ＣＶＤ法が提案されている。こ
の種の技術については、これまで多数の報告書が提出さ
れている。
平坦化技術が開発されてきたが、これらの技術を微細
化、多層化した配線層に適用した場合、配線間隔が広い
場合の平坦性の不足や配線間隔における層間膜での
「す」の発生により、配線間における信頼性不良が重要
な問題になる。そこで、埋め込み特性に優れたＣＶＤ手
法として、Bias ＥＣＲ ＣＶＤ法が提案されている。こ
の種の技術については、これまで多数の報告書が提出さ
れている。
【０００４】
【発明が解決しようとする課題】Bias ＥＣＲ ＣＶＤ法
による膜の膜質は、半導体基板上では非常に良好である
が、反応室の側壁に付着した膜は、プラズマ照射量が少
ないこと及びバイアス電圧によるイオン照射を受けてい
ないことから膜の密度が低く、側壁からの膜剥離が発生
してパーティクルの原因となる。
による膜の膜質は、半導体基板上では非常に良好である
が、反応室の側壁に付着した膜は、プラズマ照射量が少
ないこと及びバイアス電圧によるイオン照射を受けてい
ないことから膜の密度が低く、側壁からの膜剥離が発生
してパーティクルの原因となる。
【０００５】そのため、成膜後に反応室内全体に形成さ
れた膜をＣ2Ｆ6等のエッチングガスを用いて除去する方
法が提案されている。しかし、反応室は金属面が露出し
ているため、上記方法を実施した場合、成膜時における
反応室側壁等への膜の密着性が低下し、逆に反応室側壁
等からの膜剥離の原因となる。また、成膜及びクリーニ
ングを繰り返すことにより、スループットが低下するこ
とが懸念される。
れた膜をＣ2Ｆ6等のエッチングガスを用いて除去する方
法が提案されている。しかし、反応室は金属面が露出し
ているため、上記方法を実施した場合、成膜時における
反応室側壁等への膜の密着性が低下し、逆に反応室側壁
等からの膜剥離の原因となる。また、成膜及びクリーニ
ングを繰り返すことにより、スループットが低下するこ
とが懸念される。
【０００６】そこで、クリーニング頻度をできるだけ低
減する手法として、反応室側壁からの膜剥離を防止する
ために予め膜質の良好な膜（密着層）を側壁に形成して
おき、側壁への膜の密着性を向上させる手法が提案され
ている。しかし、この手法により側壁に密着層を形成し
たとしても、長期にわたって装置を使用したときには、
低密度の膜の場合には剥離を防止することができない。
したがって、側壁に堆積した低密度の膜のみを効果的に
除去する方法が要望されている。
減する手法として、反応室側壁からの膜剥離を防止する
ために予め膜質の良好な膜（密着層）を側壁に形成して
おき、側壁への膜の密着性を向上させる手法が提案され
ている。しかし、この手法により側壁に密着層を形成し
たとしても、長期にわたって装置を使用したときには、
低密度の膜の場合には剥離を防止することができない。
したがって、側壁に堆積した低密度の膜のみを効果的に
除去する方法が要望されている。
【０００７】本発明は、上記事情に鑑みてなされたもの
で、Bias ＥＣＲ ＣＶＤ装置等の成膜装置の反応室側壁
に堆積した低密度の膜を効果的に除去し、パーティクル
を低減させることができる成膜装置のクリーニング方法
及び成膜装置を提供することを目的とする。
で、Bias ＥＣＲ ＣＶＤ装置等の成膜装置の反応室側壁
に堆積した低密度の膜を効果的に除去し、パーティクル
を低減させることができる成膜装置のクリーニング方法
及び成膜装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明者は、上述の目的
を達成するために鋭意検討を行った過程で、クリーニン
グガスとしてフッ素原子を含有しないガス、例えば
Ｎ2、Ｏ2、Ｎ2ＯあるいはＡｒ等の希ガスを反応室に導
入し、反応室内でプラズマ放電を行ってスパッタエッチ
ングを行うことにより、反応室側壁に形成された、剥離
によりパーティクルの発生原因となる低密度の膜を効果
的に除去できることを知見し、本発明をなすに至った。
を達成するために鋭意検討を行った過程で、クリーニン
グガスとしてフッ素原子を含有しないガス、例えば
Ｎ2、Ｏ2、Ｎ2ＯあるいはＡｒ等の希ガスを反応室に導
入し、反応室内でプラズマ放電を行ってスパッタエッチ
ングを行うことにより、反応室側壁に形成された、剥離
によりパーティクルの発生原因となる低密度の膜を効果
的に除去できることを知見し、本発明をなすに至った。
【０００９】したがって、本発明は、分子構造中にフッ
素原子を含有しないクリーニングガスを反応室に導入
し、反応室内でプラズマ放電を行って、前記クリーニン
グガスによるスパッタエッチングによって反応室内に堆
積した低密度の膜を除去することを特徴とする成膜装置
のクリーニング方法を提供する。
素原子を含有しないクリーニングガスを反応室に導入
し、反応室内でプラズマ放電を行って、前記クリーニン
グガスによるスパッタエッチングによって反応室内に堆
積した低密度の膜を除去することを特徴とする成膜装置
のクリーニング方法を提供する。
【００１０】また、本発明は、分子構造中にフッ素原子
を含有しないクリーニングガスを反応室に導入するクリ
ーニングガス導入手段と、反応室内でプラズマ放電を行
わせる放電手段とを備え、前記クリーニングガスによる
スパッタエッチングによって反応室内に堆積した低密度
の膜を除去するよう構成したことを特徴とする成膜装置
を提供する。
を含有しないクリーニングガスを反応室に導入するクリ
ーニングガス導入手段と、反応室内でプラズマ放電を行
わせる放電手段とを備え、前記クリーニングガスによる
スパッタエッチングによって反応室内に堆積した低密度
の膜を除去するよう構成したことを特徴とする成膜装置
を提供する。
【００１１】本発明において、クリーニングガスの種類
に特に限定はなく、分子構造中にフッ素原子を含有しな
いものであればいずれのものでも使用することができる
が、Ｎ2、Ｏ2、Ｎ2Ｏ及び希ガスから選ばれるガスであ
ることが好ましい。希ガスとしてはアルゴン、ヘリウ
ム、ネオン等が挙げられるが、アルゴンが特に好まし
い。
に特に限定はなく、分子構造中にフッ素原子を含有しな
いものであればいずれのものでも使用することができる
が、Ｎ2、Ｏ2、Ｎ2Ｏ及び希ガスから選ばれるガスであ
ることが好ましい。希ガスとしてはアルゴン、ヘリウ
ム、ネオン等が挙げられるが、アルゴンが特に好まし
い。
【００１２】本発明成膜装置において、クリーニングガ
ス導入手段は、例えば反応室を形成するチャンバにクリ
ーニングガスの導入管を連結することにより構成するこ
とができる。また、放電手段は、例えば反応室側壁に高
周波電力を印加する手段を設けることにより構成するこ
とができる。
ス導入手段は、例えば反応室を形成するチャンバにクリ
ーニングガスの導入管を連結することにより構成するこ
とができる。また、放電手段は、例えば反応室側壁に高
周波電力を印加する手段を設けることにより構成するこ
とができる。
【００１３】本発明成膜装置としては、反応ガスのプラ
ズマを発生させて反応室内で基体上に絶縁膜を形成する
プラズマ発生手段を備えたものが挙げられる。この場
合、上記プラズマ発生手段としては、例えば、マイクロ
波電子サイクロトロン共鳴プラズマ、誘導コイル型プラ
ズマ、ヘリコン波プラズマ及びトランス結合プラズマか
ら選ばれるプラズマ励起手段を有するものが挙げられ
る。
ズマを発生させて反応室内で基体上に絶縁膜を形成する
プラズマ発生手段を備えたものが挙げられる。この場
合、上記プラズマ発生手段としては、例えば、マイクロ
波電子サイクロトロン共鳴プラズマ、誘導コイル型プラ
ズマ、ヘリコン波プラズマ及びトランス結合プラズマか
ら選ばれるプラズマ励起手段を有するものが挙げられ
る。
【００１４】
【作用】本発明は、分子構造中にフッ素原子を含有しな
いクリーニングガス、例えばＮ2、Ｏ2、Ｎ2Ｏあるいは
Ａｒ等の希ガスのプラズマ照射により、反応室側壁に付
着している低密度の膜を効果的に除去するものである。
本発明では、プラズマ中で乖離したクリーニングガスが
イオン化されて反応室側壁に衝突し、その運動エネルギ
ーにより低密度の膜のみがスパッタエッチングにより除
去される。しかし、このときの運動エネルギーは非常に
小さいので、予め側壁上に形成されている良質の密着層
は除去されず、次の成膜工程において良好な密着性を確
保することができる。また、本発明では、分子構造中に
フッ素原子を含有するエッチングガスを用いないことか
ら、反応室内の成膜ガス及びエッチングガスのパージが
不要となり、成膜後に連続的にクリーニング処理を行う
ことができるため、スループットの低下も非常に少な
い。
いクリーニングガス、例えばＮ2、Ｏ2、Ｎ2Ｏあるいは
Ａｒ等の希ガスのプラズマ照射により、反応室側壁に付
着している低密度の膜を効果的に除去するものである。
本発明では、プラズマ中で乖離したクリーニングガスが
イオン化されて反応室側壁に衝突し、その運動エネルギ
ーにより低密度の膜のみがスパッタエッチングにより除
去される。しかし、このときの運動エネルギーは非常に
小さいので、予め側壁上に形成されている良質の密着層
は除去されず、次の成膜工程において良好な密着性を確
保することができる。また、本発明では、分子構造中に
フッ素原子を含有するエッチングガスを用いないことか
ら、反応室内の成膜ガス及びエッチングガスのパージが
不要となり、成膜後に連続的にクリーニング処理を行う
ことができるため、スループットの低下も非常に少な
い。
【００１５】
【実施例】以下、実施例により本発明を具体的に示す
が、本発明は下記実施例に限定されるものではない。図
１は、本発明成膜装置の一実施例に係るBias ＥＣＲ Ｃ
ＶＤ装置を示す概略図である。図１において、２はチャ
ンバ、４はチャンバ２内の上部に形成されたプラズマ発
生室、６はチャンバ２内の下部に形成された反応室、８
はプラズマ発生室４にプラズマ発生用ガスを導入するプ
ラズマ発生用ガス導入管、１０は反応室６に反応ガスを
導入する反応ガス導入管、１２は反応室６にクリーニン
グガスを導入するクリーニングガス導入管、１４はチャ
ンバ２に形成された排気口、１６はプラズマ発生室４の
周囲に設置されたＥＣＲ条件を満たすための磁石、１８
はプラズマ発生室４に連結されたマイクロ波導入用の導
波管、２０は反応室６に設置された下部電極、２２は下
部電極２０に接続されたＲＦ電源、２４は下部電極２０
に設けられたヒータ、２６は反応室側壁２８に接続され
たＲＦ電源を示す。
が、本発明は下記実施例に限定されるものではない。図
１は、本発明成膜装置の一実施例に係るBias ＥＣＲ Ｃ
ＶＤ装置を示す概略図である。図１において、２はチャ
ンバ、４はチャンバ２内の上部に形成されたプラズマ発
生室、６はチャンバ２内の下部に形成された反応室、８
はプラズマ発生室４にプラズマ発生用ガスを導入するプ
ラズマ発生用ガス導入管、１０は反応室６に反応ガスを
導入する反応ガス導入管、１２は反応室６にクリーニン
グガスを導入するクリーニングガス導入管、１４はチャ
ンバ２に形成された排気口、１６はプラズマ発生室４の
周囲に設置されたＥＣＲ条件を満たすための磁石、１８
はプラズマ発生室４に連結されたマイクロ波導入用の導
波管、２０は反応室６に設置された下部電極、２２は下
部電極２０に接続されたＲＦ電源、２４は下部電極２０
に設けられたヒータ、２６は反応室側壁２８に接続され
たＲＦ電源を示す。
【００１６】ここで、ＲＦ電源２６は反応室側壁２８の
全周にわたって高周波電力を印加するようになってい
る。また、図示していないが、反応室側壁２８（図１に
おいてｘで示す部分）はグラウンドから浮いた状態でＲ
Ｆ電源２６に接続されている。この場合、反応室側壁２
８をグラウンドから浮かせる手段としては、例えば反応
室側壁２８を分割して設置する手段等が挙げられる。
全周にわたって高周波電力を印加するようになってい
る。また、図示していないが、反応室側壁２８（図１に
おいてｘで示す部分）はグラウンドから浮いた状態でＲ
Ｆ電源２６に接続されている。この場合、反応室側壁２
８をグラウンドから浮かせる手段としては、例えば反応
室側壁２８を分割して設置する手段等が挙げられる。
【００１７】図１の装置では、成膜工程において、ヒー
タ２４で昇温した下部電極２０上に半導体基板３０を置
き、導波管１８からマイクロ波を導入し、半導体基板３
０にＲＦ電源２２から高周波電力を印加するとともに、
プラズマ発生用ガス導入管８からのプラズマ発生室４へ
のプラズマ発生用ガスの導入、反応ガス導入管１０から
の反応室６への反応ガスの導入を行って、Bias ＥＣＲ
ＣＶＤ法により半導体基板３０上に絶縁膜を形成する。
タ２４で昇温した下部電極２０上に半導体基板３０を置
き、導波管１８からマイクロ波を導入し、半導体基板３
０にＲＦ電源２２から高周波電力を印加するとともに、
プラズマ発生用ガス導入管８からのプラズマ発生室４へ
のプラズマ発生用ガスの導入、反応ガス導入管１０から
の反応室６への反応ガスの導入を行って、Bias ＥＣＲ
ＣＶＤ法により半導体基板３０上に絶縁膜を形成する。
【００１８】また、クリーニング工程においては、導波
管１８からマイクロ波を導入し、反応室側壁２８にＲＦ
電源２６から高周波電力を印加するとともに、クリーニ
ングガス導入管１２からの反応室６へのクリーニングガ
スの導入を行って、スパッタエッチングにより反応室側
壁２８に堆積した低密度の膜を除去する。すなわち、反
応室側壁に高周波電力を印加することでイオン衝撃力を
増加させ、反応室側壁に堆積した低密度膜を除去する。
管１８からマイクロ波を導入し、反応室側壁２８にＲＦ
電源２６から高周波電力を印加するとともに、クリーニ
ングガス導入管１２からの反応室６へのクリーニングガ
スの導入を行って、スパッタエッチングにより反応室側
壁２８に堆積した低密度の膜を除去する。すなわち、反
応室側壁に高周波電力を印加することでイオン衝撃力を
増加させ、反応室側壁に堆積した低密度膜を除去する。
【００１９】次に、図１の装置を用いて成膜後にクリー
ニングを行った実施例を示す。 ［実施例１］本実施例は、半導体集積回路製造の際に、
段差を有する基体上に配線層を形成する場合において、
層間絶縁膜の形成後における反応室側壁の低密度膜の除
去工程に本発明を適用した例である。
ニングを行った実施例を示す。 ［実施例１］本実施例は、半導体集積回路製造の際に、
段差を有する基体上に配線層を形成する場合において、
層間絶縁膜の形成後における反応室側壁の低密度膜の除
去工程に本発明を適用した例である。
【００２０】絶縁膜形成後に反応室６内にクリーニング
ガス導入管１２からＯ2ガスを導入し、Ｏ2プラズマ処理
を以下の条件で行い、低密度膜の除去を行った。 Ｏ2ガス流量：１００（sccm） 圧力：０．１（Pa） マイクロ波：９００（Ｗ） ＲＦ：５００（Ｗ） 時間：６０（sec）
ガス導入管１２からＯ2ガスを導入し、Ｏ2プラズマ処理
を以下の条件で行い、低密度膜の除去を行った。 Ｏ2ガス流量：１００（sccm） 圧力：０．１（Pa） マイクロ波：９００（Ｗ） ＲＦ：５００（Ｗ） 時間：６０（sec）
【００２１】上記のクリーニング処理の効果を確認する
ために、クリーニング処理後に反応室６内にウェハを搬
送してパーティクル量の評価を行った。結果を下記表１
に示す。その結果、本発明のクリーニング処理を行った
場合は、行わなかった場合に比較して大幅にパーティク
ルが減少することが認められた。
ために、クリーニング処理後に反応室６内にウェハを搬
送してパーティクル量の評価を行った。結果を下記表１
に示す。その結果、本発明のクリーニング処理を行った
場合は、行わなかった場合に比較して大幅にパーティク
ルが減少することが認められた。
【表１】
【００２２】［実施例２］本実施例は、半導体集積回路
製造の際に、段差を有する基体上に配線層を形成する場
合において、層間絶縁膜の形成後における反応室側壁の
低密度膜の除去工程に本発明を適用した例であり、低密
度膜の除去を実施例１よりさらに効果的に行うためにス
パッタ効率の高いＡｒを用いてクリーニング時間の短縮
を図った例である。
製造の際に、段差を有する基体上に配線層を形成する場
合において、層間絶縁膜の形成後における反応室側壁の
低密度膜の除去工程に本発明を適用した例であり、低密
度膜の除去を実施例１よりさらに効果的に行うためにス
パッタ効率の高いＡｒを用いてクリーニング時間の短縮
を図った例である。
【００２３】絶縁膜形成後に反応室６内にクリーニング
ガス導入管１２からＡｒガスを導入し、Ａｒプラズマ処
理を以下の条件で行い、低密度膜の除去を行った。 Ａｒガス流量：１００（sccm） 圧力：０．１（Pa） マイクロ波：９００（Ｗ） ＲＦ：５００（Ｗ） 時間：１５（sec）
ガス導入管１２からＡｒガスを導入し、Ａｒプラズマ処
理を以下の条件で行い、低密度膜の除去を行った。 Ａｒガス流量：１００（sccm） 圧力：０．１（Pa） マイクロ波：９００（Ｗ） ＲＦ：５００（Ｗ） 時間：１５（sec）
【００２４】上記クリーニング処理の効果を確認するた
めに、クリーニング処理後に反応室６内にウェハを搬送
してパーティクル量の評価を行った。結果を下記表２に
示す。その結果、本発明のクリーニング処理を行った場
合は、行わなかった場合に比較して大幅にパーティクル
が減少することが認められた。
めに、クリーニング処理後に反応室６内にウェハを搬送
してパーティクル量の評価を行った。結果を下記表２に
示す。その結果、本発明のクリーニング処理を行った場
合は、行わなかった場合に比較して大幅にパーティクル
が減少することが認められた。
【表２】
【００２５】
【発明の効果】本発明のクリーニング方法及び成膜装置
によれば、成膜時に反応室内に堆積した低密度の膜を効
果的に除去し、パーティクルを低減させることができ
る。この場合、本発明のクリーニング方法及び成膜装置
では、成膜後に連続的にクリーニング処理を行うことが
できるため、スループットの低下が非常に少ない。
によれば、成膜時に反応室内に堆積した低密度の膜を効
果的に除去し、パーティクルを低減させることができ
る。この場合、本発明のクリーニング方法及び成膜装置
では、成膜後に連続的にクリーニング処理を行うことが
できるため、スループットの低下が非常に少ない。
【図１】本発明成膜装置の一実施例に係るBias ＥＣＲ
ＣＶＤ装置を示す概略図である。
ＣＶＤ装置を示す概略図である。
２ チャンバ ４ プラズマ発生室 ６ 反応室 ８ プラズマ発生用ガス導入管 １０ 反応ガス導入管 １２ クリーニングガス導入管 １４ 排気口 １６ 磁石 １８ 導波管 ２０ 下部電極 ２２ ＲＦ電源 ２４ ヒータ ２６ ＲＦ電源 ２８ 反応室側壁
Claims (7)
- 【請求項１】 分子構造中にフッ素原子を含有しないク
リーニングガスを反応室に導入し、反応室内でプラズマ
放電を行って、前記クリーニングガスによるスパッタエ
ッチングによって反応室内に堆積した低密度の膜を除去
することを特徴とする成膜装置のクリーニング方法。 - 【請求項２】 クリーニングガスが、Ｎ2、Ｏ2、Ｎ2Ｏ
及び希ガスから選ばれるガスである請求項１記載の成膜
装置のクリーニング方法。 - 【請求項３】 分子構造中にフッ素原子を含有しないク
リーニングガスを反応室に導入するクリーニングガス導
入手段と、反応室内でプラズマ放電を行わせる放電手段
とを備え、前記クリーニングガスによるスパッタエッチ
ングによって反応室内に堆積した低密度の膜を除去する
よう構成したことを特徴とする成膜装置。 - 【請求項４】 放電手段が、反応室側壁に高周波電力を
印加する手段を備えた請求項３記載の成膜装置。 - 【請求項５】 クリーニングガスが、Ｎ2、Ｏ2、Ｎ2Ｏ
及び希ガスから選ばれるガスである請求項３又は４記載
の成膜装置。 - 【請求項６】 反応ガスのプラズマを発生させて反応室
内で基体上に絶縁膜を形成するプラズマ発生手段を備え
た請求項３、４又は５記載の成膜装置。 - 【請求項７】 プラズマ発生手段が、マイクロ波電子サ
イクロトロン共鳴プラズマ、誘導コイル型プラズマ、ヘ
リコン波プラズマ及びトランス結合プラズマから選ばれ
るプラズマ励起手段を有する請求項６記載の成膜装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29048994A JP3339219B2 (ja) | 1994-10-31 | 1994-10-31 | 成膜装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29048994A JP3339219B2 (ja) | 1994-10-31 | 1994-10-31 | 成膜装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08127885A true JPH08127885A (ja) | 1996-05-21 |
| JP3339219B2 JP3339219B2 (ja) | 2002-10-28 |
Family
ID=17756689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29048994A Expired - Fee Related JP3339219B2 (ja) | 1994-10-31 | 1994-10-31 | 成膜装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3339219B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6467490B1 (en) * | 1998-08-31 | 2002-10-22 | Texas Instruments Incorporated | Process for using a high nitrogen concentration plasma for fluorine removal from a reactor |
| JP2006351948A (ja) * | 2005-06-17 | 2006-12-28 | Tokyo Electron Ltd | 残渣改質処理方法、プラズマ処理方法およびコンピュータ読取可能な記憶媒体 |
| CN1319228C (zh) * | 2003-09-01 | 2007-05-30 | 松下电器产业株式会社 | 半导体激光器的制造方法 |
-
1994
- 1994-10-31 JP JP29048994A patent/JP3339219B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6467490B1 (en) * | 1998-08-31 | 2002-10-22 | Texas Instruments Incorporated | Process for using a high nitrogen concentration plasma for fluorine removal from a reactor |
| CN1319228C (zh) * | 2003-09-01 | 2007-05-30 | 松下电器产业株式会社 | 半导体激光器的制造方法 |
| JP2006351948A (ja) * | 2005-06-17 | 2006-12-28 | Tokyo Electron Ltd | 残渣改質処理方法、プラズマ処理方法およびコンピュータ読取可能な記憶媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3339219B2 (ja) | 2002-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4538209B2 (ja) | 半導体装置の製造方法 | |
| JP4256763B2 (ja) | プラズマ処理方法及びプラズマ処理装置 | |
| TWI416622B (zh) | Etching method and memory media | |
| CN101448580B (zh) | 具有室去氟化和晶片去氟化中间步骤的等离子体蚀刻和光刻胶剥离工艺 | |
| WO2000074127A1 (en) | Plasma process device | |
| JPWO2000074127A1 (ja) | プラズマプロセス装置 | |
| JPH0547712A (ja) | プラズマ処理方法およびプラズマ処理装置 | |
| JP3213803B2 (ja) | 高密度プラズマエッチング装置を用いた半導体のスロープコンタクトホール形成方法 | |
| TW511163B (en) | Manufacturing method of semiconductor device | |
| JP3400918B2 (ja) | 半導体装置の製造方法 | |
| US5849641A (en) | Methods and apparatus for etching a conductive layer to improve yield | |
| JPH11154672A (ja) | プラズマ処理方法 | |
| WO2006057236A1 (ja) | 基板処理方法および半導体装置の製造方法 | |
| JP3520577B2 (ja) | プラズマ処理装置 | |
| US6506687B1 (en) | Dry etching device and method of producing semiconductor devices | |
| JP3339219B2 (ja) | 成膜装置 | |
| JP3647303B2 (ja) | プラズマ処理装置及びそれを用いた処理方法 | |
| JP3362093B2 (ja) | エッチングダメージの除去方法 | |
| JP4577328B2 (ja) | 半導体装置の製造方法 | |
| JPH0774147A (ja) | ドライエッチング方法およびドライエッチング装置 | |
| JP4068204B2 (ja) | プラズマ成膜方法 | |
| JP3530788B2 (ja) | マイクロ波供給器及びプラズマ処理装置並びに処理方法 | |
| US11328934B2 (en) | Etching method and substrate processing apparatus | |
| JP4141021B2 (ja) | プラズマ成膜方法 | |
| JP3172340B2 (ja) | プラズマ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |