JPH0813000B2 - エミッタ結合形論理回路 - Google Patents
エミッタ結合形論理回路Info
- Publication number
- JPH0813000B2 JPH0813000B2 JP1105674A JP10567489A JPH0813000B2 JP H0813000 B2 JPH0813000 B2 JP H0813000B2 JP 1105674 A JP1105674 A JP 1105674A JP 10567489 A JP10567489 A JP 10567489A JP H0813000 B2 JPH0813000 B2 JP H0813000B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- voltage
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010586 diagram Methods 0.000 description 12
- 230000003287 optical effect Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、光スイッチのような電気光学効果を利用し
た電圧制御素子等の高速高電圧駆動回路に使用されるエ
ミッタ結合形論理回路（Emitter Coupled Logic Cir
cuit、以下ECL回路という）に関するものである。
た電圧制御素子等の高速高電圧駆動回路に使用されるエ
ミッタ結合形論理回路（Emitter Coupled Logic Cir
cuit、以下ECL回路という）に関するものである。
（従来の技術） 従来、このような分野の技術としては、永田穣編「超
高速バイポーラ・デバイス」２版（昭和62−４−20）培
風館、p.94−97,156−162に記載されるものがあった。
以下、その構成を図を用いて説明する。
高速バイポーラ・デバイス」２版（昭和62−４−20）培
風館、p.94−97,156−162に記載されるものがあった。
以下、その構成を図を用いて説明する。
第２図（ａ）は従来より超高速論理回路として知られ
ているECL回路の一構成例を示す回路図、及び第２図
（ｂ）はその出力電圧レベルを示す図である。
ているECL回路の一構成例を示す回路図、及び第２図
（ｂ）はその出力電圧レベルを示す図である。
このECL回路は、第１と第２の入力電圧Vi1,Vi2の差分
でオン，オフ動作するカレントスイッチ回路10を備え、
その出力側には、レベルシフトを兼ねた負荷駆動能力向
上用のエミッタホロワ回路20が接続されている。さら
に、カレントスイッチ回路10及びエミッタホロワ回路20
には、それらに定電流を供給するための定電流源回路30
が接続されている。
でオン，オフ動作するカレントスイッチ回路10を備え、
その出力側には、レベルシフトを兼ねた負荷駆動能力向
上用のエミッタホロワ回路20が接続されている。さら
に、カレントスイッチ回路10及びエミッタホロワ回路20
には、それらに定電流を供給するための定電流源回路30
が接続されている。
カレントスイッチ回路10は、電流切替スイッチである
第1,第２のNPNトランジスタ11,12と、負荷用の第1,第２
の抵抗13,14とで、構成されている。エミッタホロワ回
路20は、第1,第２の出力電圧V01,V02を出力する回路で
あり、NPNトランジスタからなる第1,第２のエミッタホ
ロワ・トランジスタ21,22で構成されている。定電流源
回路30は、NPNトランジスタ31〜34及び抵抗35〜39より
構成されている。
第1,第２のNPNトランジスタ11,12と、負荷用の第1,第２
の抵抗13,14とで、構成されている。エミッタホロワ回
路20は、第1,第２の出力電圧V01,V02を出力する回路で
あり、NPNトランジスタからなる第1,第２のエミッタホ
ロワ・トランジスタ21,22で構成されている。定電流源
回路30は、NPNトランジスタ31〜34及び抵抗35〜39より
構成されている。
なお、第２図中のVssは接地電位、Veeは負の電源電位
（第２の電源電位）,I0,I1,I2は電流、Vbe21,Vbe22はト
ランジスタ21,22のベース・エミッタ電圧である。
（第２の電源電位）,I0,I1,I2は電流、Vbe21,Vbe22はト
ランジスタ21,22のベース・エミッタ電圧である。
第３図は、第２図及び後述する第１図中の動作波形図
であり、横軸に時刻ｔ（＝t0〜t4）、縦軸に電流がとら
れている。
であり、横軸に時刻ｔ（＝t0〜t4）、縦軸に電流がとら
れている。
第３図の時刻t0〜t1において、トランジスタ11,12の
エミッタ電圧をVe11,Ve12とすると、Vi2＜Ve11の状態の
ときトランジタ11に電流I1（＝I0）が流れ、トランジス
タ12には電流I2が流れない。時刻t1〜t2において、Vi2
＞Ve11及びVi1＞Ve12の状態のとき、それぞれの電圧に
従ってトランジスタ11,12に電流I1,I2が流れる。時刻t2
〜t3において、vi1＜Ve12の状態のときトランジスタ11
に電流I1が流れず、トランジスタI2に電流I2（＝I0）が
流れる。時刻t3〜t4は、時刻t1〜t2と同一動作となる。
エミッタ電圧をVe11,Ve12とすると、Vi2＜Ve11の状態の
ときトランジタ11に電流I1（＝I0）が流れ、トランジス
タ12には電流I2が流れない。時刻t1〜t2において、Vi2
＞Ve11及びVi1＞Ve12の状態のとき、それぞれの電圧に
従ってトランジスタ11,12に電流I1,I2が流れる。時刻t2
〜t3において、vi1＜Ve12の状態のときトランジスタ11
に電流I1が流れず、トランジスタI2に電流I2（＝I0）が
流れる。時刻t3〜t4は、時刻t1〜t2と同一動作となる。
このように、入力電圧Vi1,Vi2の大きさによってトラ
ンジスタ11,12に流れる電流I1,I2が交互に入れ変わり、
その電流I1,I2により抵抗13,14に電圧が交互に発生し、
トランジスタ21,22より出力電圧V01,V02が出力される。
その出力電圧V01,V02のレベルが第２図（ｂ）に示され
ている。
ンジスタ11,12に流れる電流I1,I2が交互に入れ変わり、
その電流I1,I2により抵抗13,14に電圧が交互に発生し、
トランジスタ21,22より出力電圧V01,V02が出力される。
その出力電圧V01,V02のレベルが第２図（ｂ）に示され
ている。
第２図（ｂ）の時刻t0〜t4は第３図に対応し、時刻t0
〜t1の間は電流I1＝０、電流I2＝I0、時刻t1〜t2間は電
流I1が上昇してI0となり、電流I2が下降して０となる。
時刻t2〜t3間は電流I1＝I0、I2＝０、時刻t3〜t4間は電
流I1が下降して０になり、電流I2が上昇してI0となる。
時刻t4後では、電流I1＝０、I2＝I0となる。
〜t1の間は電流I1＝０、電流I2＝I0、時刻t1〜t2間は電
流I1が上昇してI0となり、電流I2が下降して０となる。
時刻t2〜t3間は電流I1＝I0、I2＝０、時刻t3〜t4間は電
流I1が下降して０になり、電流I2が上昇してI0となる。
時刻t4後では、電流I1＝０、I2＝I0となる。
トランジスタ21,22のベース・エミッタ電圧をVbe21,V
be22、抵抗13,14の抵抗値をR13,R14とする。抵抗13と14
の抵抗値R13,R14は一般に同一抵抗値であるので、R13＝
R14＝Ｒとすると、出力電圧V01,V02は次式で示される。
be22、抵抗13,14の抵抗値をR13,R14とする。抵抗13と14
の抵抗値R13,R14は一般に同一抵抗値であるので、R13＝
R14＝Ｒとすると、出力電圧V01,V02は次式で示される。
V01＝−（R13・I1＋Vbe21） ……（１） V02＝−（R14・I2＋Vbe22） ……（２） 出力電圧V01とV02は、（１）式及び（２）式より、電
流I1,I2の値を代入して得られる電圧値となる。第２図
（ｂ）に示すように、出力電圧V01とV02は互いに一方が
接地電位Vssから負の電源電圧Veeの方向へＲ・I0＋Vbe2
1,Vbe22または電圧を発生する時、他方は接地電位Vssか
ら負の電源電圧Veeの方向へ電圧Vbe21,Vbe22の電圧値を
発生する。このECL回路は接地電位Vssより出力電圧V01,
V02の２つの同一時刻における相補的な出力を使用する
ことを目的としている。
流I1,I2の値を代入して得られる電圧値となる。第２図
（ｂ）に示すように、出力電圧V01とV02は互いに一方が
接地電位Vssから負の電源電圧Veeの方向へＲ・I0＋Vbe2
1,Vbe22または電圧を発生する時、他方は接地電位Vssか
ら負の電源電圧Veeの方向へ電圧Vbe21,Vbe22の電圧値を
発生する。このECL回路は接地電位Vssより出力電圧V01,
V02の２つの同一時刻における相補的な出力を使用する
ことを目的としている。
（発明が解決しようとする課題） しかしながら、上記構成の回路では、各トランジスタ
の素子サイズを小さくしてその各トランジスタの高速化
を図ることにより、ECL回路全体の高速化が可能となる
が、素子サイズを小さくすると、各トランジスタの耐圧
が減少し、出力電圧V01,V02が低下してしまう。そのた
め、高速化を保ちつつ、第１と第２の入力電圧Vi1,Vi2
の電位差の例えば２倍の出力電圧を得ることが困難であ
った。従って、低電圧及び高電圧の設定範囲の厳しい光
スイッチ等の駆動回路として使用することができず、用
途上の制限を受けていた。
の素子サイズを小さくしてその各トランジスタの高速化
を図ることにより、ECL回路全体の高速化が可能となる
が、素子サイズを小さくすると、各トランジスタの耐圧
が減少し、出力電圧V01,V02が低下してしまう。そのた
め、高速化を保ちつつ、第１と第２の入力電圧Vi1,Vi2
の電位差の例えば２倍の出力電圧を得ることが困難であ
った。従って、低電圧及び高電圧の設定範囲の厳しい光
スイッチ等の駆動回路として使用することができず、用
途上の制限を受けていた。
本発明は前記従来技術が持っていた課題として、高速
化を図りつつ、高電圧出力を得ることが困難な点につい
て解決したECL回路を提供するものである。
化を図りつつ、高電圧出力を得ることが困難な点につい
て解決したECL回路を提供するものである。
（課題を解決するための手段） 前記課題を解決するために、第１の発明は、ECL回路
において、第１と第２の入力電圧の電圧差に応じてオ
ン，オフ動作する第１及び第２の電流切替スイッチと、
前記第１の電流切替スイッチの出力側に直列に接続され
た第１のベース接地形トランジスタと、前記第１のベー
ス接地形トランジスタの出力側と第１の電源電位との間
に接続された第１の抵抗と、前記第２の電流切替スイッ
チの出力側と接地電位との間に接続された第２の抵抗
と、前記第１の電源電位に接続され、前記第１のベース
接地形トランジスタの出力信号により制御されて第１の
出力電圧を出力する第１のエミッタホロワ・トランジス
タと、前記接地電位に接続され、前記第２の電流切替ス
イッチの出力信号により制御されて第２の出力電圧を出
力する第２のエミッタホロワ・トランジスタと、定電流
源回路とを、備えている。
において、第１と第２の入力電圧の電圧差に応じてオ
ン，オフ動作する第１及び第２の電流切替スイッチと、
前記第１の電流切替スイッチの出力側に直列に接続され
た第１のベース接地形トランジスタと、前記第１のベー
ス接地形トランジスタの出力側と第１の電源電位との間
に接続された第１の抵抗と、前記第２の電流切替スイッ
チの出力側と接地電位との間に接続された第２の抵抗
と、前記第１の電源電位に接続され、前記第１のベース
接地形トランジスタの出力信号により制御されて第１の
出力電圧を出力する第１のエミッタホロワ・トランジス
タと、前記接地電位に接続され、前記第２の電流切替ス
イッチの出力信号により制御されて第２の出力電圧を出
力する第２のエミッタホロワ・トランジスタと、定電流
源回路とを、備えている。
定電流源回路は、前記第１の電流切替スイッチ、前記
第２の電流切替スイッチ、前記第１のエミッタホロワ・
トランジスタ及び前記第２のエミッタホロワ・トランジ
スタと、前記第１の電源電位と逆極性の第２の電源電圧
との間に接続されている。
第２の電流切替スイッチ、前記第１のエミッタホロワ・
トランジスタ及び前記第２のエミッタホロワ・トランジ
スタと、前記第１の電源電位と逆極性の第２の電源電圧
との間に接続されている。
第２の発明は、第１の発明のECL回路において、前記
第１の電流切替スイッチの出力側を、第１の電流源を介
して前記第２の電源電位に接続し、前記第２の電流切替
スイッチの出力側を、第２の電流源を介して前記第２の
電源電位に接続し、前記第１のエミッタホロワ・トラン
ジスタの出力側を、第２のベース接地形トランジスタを
介して前記定電流源回路に接続している。
第１の電流切替スイッチの出力側を、第１の電流源を介
して前記第２の電源電位に接続し、前記第２の電流切替
スイッチの出力側を、第２の電流源を介して前記第２の
電源電位に接続し、前記第１のエミッタホロワ・トラン
ジスタの出力側を、第２のベース接地形トランジスタを
介して前記定電流源回路に接続している。
（作 用） 第１の発明によれば、以上のようにECL回路を構成し
たので、第１のベース接地形トランジスタは、第１の電
流切替スイッチの出力側を昇圧して出力電圧を約２倍に
する働きがある。第２の発明の第1,第２の電流源は、そ
れを調整することにより、第1,第２の電流切替スイッチ
を流れる電流量を変えて出力電圧レベルを変化させる働
きがある。従って、前記課題を解決できるのである。
たので、第１のベース接地形トランジスタは、第１の電
流切替スイッチの出力側を昇圧して出力電圧を約２倍に
する働きがある。第２の発明の第1,第２の電流源は、そ
れを調整することにより、第1,第２の電流切替スイッチ
を流れる電流量を変えて出力電圧レベルを変化させる働
きがある。従って、前記課題を解決できるのである。
（実施例） 第１図（ａ）は本発明の実施例を示すECL回路の回路
図、及び第１図（ｂ）はその出力電圧レベルを示す図で
ある。
図、及び第１図（ｂ）はその出力電圧レベルを示す図で
ある。
このECL回路は、第１と第２の入力電圧Vi11,Vi12の差
分でオン，オフ動作するカレントスイッチ回路40を備
え、その出力側には、レベルシフトを兼ねた負荷駆動能
力向上用のエミッタホロワ回路50が接続されている。カ
レントスイッチ回路40及びエミッタホロワ回路50には、
それらに定電流を供給するための定電流源回路60が接続
されている。さらに、カレントスイッチ回路40には第１
のベース接地形NPNトランジスタ80が接続されると共
に、エミッタホロワ回路50にバイアス用の第２のベース
接地形NPNトランジスタ81が接続されている。
分でオン，オフ動作するカレントスイッチ回路40を備
え、その出力側には、レベルシフトを兼ねた負荷駆動能
力向上用のエミッタホロワ回路50が接続されている。カ
レントスイッチ回路40及びエミッタホロワ回路50には、
それらに定電流を供給するための定電流源回路60が接続
されている。さらに、カレントスイッチ回路40には第１
のベース接地形NPNトランジスタ80が接続されると共
に、エミッタホロワ回路50にバイアス用の第２のベース
接地形NPNトランジスタ81が接続されている。
カレントスイッチ回路40は、電流切替スイッチである
第1,第２のNPNトランジスタ41,42を備え、そのトランジ
スタ41,42のベースが第1,第２の入力電圧Vi11,Vi12にそ
れぞれ接続されている。各トランジスタ41,42のエミッ
タは共通接続され、一方のトランジスタ41のコレクタが
トランジスタ80及び負荷用の第１の抵抗43を介して正の
電源電位（第１の電源電位）Vccに接続され、他方のト
ランジスタ42のコレクタが負荷用の第２の抵抗44を介し
て接地電位Vssに接続されている。
第1,第２のNPNトランジスタ41,42を備え、そのトランジ
スタ41,42のベースが第1,第２の入力電圧Vi11,Vi12にそ
れぞれ接続されている。各トランジスタ41,42のエミッ
タは共通接続され、一方のトランジスタ41のコレクタが
トランジスタ80及び負荷用の第１の抵抗43を介して正の
電源電位（第１の電源電位）Vccに接続され、他方のト
ランジスタ42のコレクタが負荷用の第２の抵抗44を介し
て接地電位Vssに接続されている。
エミッタホロワ回路50は、第1,第２の出力電圧V011,V
012を出力して光スイッチ等の負荷を駆動する回路であ
り、NPNトランジスタからなる第1,第２のエミッタホロ
ワ・トランジスタ51,52を備えている。一方のトランジ
スタ51は、そのベースがトランジスタ80のコレクタ側
（出力側）に、コレクタが正の電源電位Vccに、エミッ
タがトランジスタ81を介して定電流源回路60にそれぞれ
接続されている。他方のトランジスタ52は、そのベース
がトランジスタ42のコレクタ側（内力側）に、コレクタ
が接地電位Vssに、エミッタが定電流源回路60にそれぞ
れ接続されている。
012を出力して光スイッチ等の負荷を駆動する回路であ
り、NPNトランジスタからなる第1,第２のエミッタホロ
ワ・トランジスタ51,52を備えている。一方のトランジ
スタ51は、そのベースがトランジスタ80のコレクタ側
（出力側）に、コレクタが正の電源電位Vccに、エミッ
タがトランジスタ81を介して定電流源回路60にそれぞれ
接続されている。他方のトランジスタ52は、そのベース
がトランジスタ42のコレクタ側（内力側）に、コレクタ
が接地電位Vssに、エミッタが定電流源回路60にそれぞ
れ接続されている。
定電流源回路60は、ベースが共通接続されたNPNトラ
ンジスタ61〜66と、そのトランジスタ61〜66にそれぞれ
直列接続された抵抗67〜73とからなる、複数の電流源で
構成されている。トランジスタ61及び抵抗67は、トラン
ジスタ41,42のエミッタと負の電源電位（第２の電源電
位）Veeとの間に直列接続されている。同様に、トラン
ジスタ62及び抵抗68はトランジスタ81のエミッタと電源
電位Veeの間に、トランジスタ63及び抵抗69はトランジ
スタ52のエミッタと電源電位Veeの間に、トランジスタ6
4及び抵抗70,73は接地電位Vssと電源電位Veeの間に、ト
ランジスタ65及び抵抗71からなる第１の電流源はトラン
ジスタ41のコレクタ側（出力側）と電源電位Veeの間
に、トランジスタ66及び抵抗72からなる第２の電流源は
トランジスタ42のコレクタ側（出力側）と電源電位Vee
の間に、それぞれ直列接続されている。
ンジスタ61〜66と、そのトランジスタ61〜66にそれぞれ
直列接続された抵抗67〜73とからなる、複数の電流源で
構成されている。トランジスタ61及び抵抗67は、トラン
ジスタ41,42のエミッタと負の電源電位（第２の電源電
位）Veeとの間に直列接続されている。同様に、トラン
ジスタ62及び抵抗68はトランジスタ81のエミッタと電源
電位Veeの間に、トランジスタ63及び抵抗69はトランジ
スタ52のエミッタと電源電位Veeの間に、トランジスタ6
4及び抵抗70,73は接地電位Vssと電源電位Veeの間に、ト
ランジスタ65及び抵抗71からなる第１の電流源はトラン
ジスタ41のコレクタ側（出力側）と電源電位Veeの間
に、トランジスタ66及び抵抗72からなる第２の電流源は
トランジスタ42のコレクタ側（出力側）と電源電位Vee
の間に、それぞれ直列接続されている。
なお、第１図中のI10,I11,I12,I21,I22は、電流であ
る。
る。
次に、第３図の動作波形図を参照しつつ、第１図の動
作を説明する。
作を説明する。
トランジスタ41,42のエミッタ電圧をVe41,Ve42とする
と、第３図の時刻t0〜t1において、電圧Vi12＜Ve41の状
態のときトランジスタ41に電流I11（＝I10）が流れ、ト
ランジスタ42には電流I21が流れない。時刻t1〜t2にお
いて、電圧Vi12＞Ve41、及びVi11＞Ve42の状態のとき、
それぞれの電圧に従って、トランジスタ41,42に電流I1
1,I21が流れる。時刻t2〜t3において、電流Vi11＜Ve42
の状態のときトランジスタ41に電流I11が流れず、トラ
ンジスタ42に電流I21（＝I10）が流れる。このように第
1,第２の入力電圧Vi11,Vi12の大きさによってトランジ
スタ41,42に流れる電流I11,I12が交互に入れ変わり、電
流I11はトランジスタ80を通して抵抗43に、電流I21は抵
抗44にそれぞれ流れ、その抵抗43,44の電圧が交互に発
生し、エミッタホロワ回路50のトランジスタ51,52より
出力電圧V011,V012が出力される。
と、第３図の時刻t0〜t1において、電圧Vi12＜Ve41の状
態のときトランジスタ41に電流I11（＝I10）が流れ、ト
ランジスタ42には電流I21が流れない。時刻t1〜t2にお
いて、電圧Vi12＞Ve41、及びVi11＞Ve42の状態のとき、
それぞれの電圧に従って、トランジスタ41,42に電流I1
1,I21が流れる。時刻t2〜t3において、電流Vi11＜Ve42
の状態のときトランジスタ41に電流I11が流れず、トラ
ンジスタ42に電流I21（＝I10）が流れる。このように第
1,第２の入力電圧Vi11,Vi12の大きさによってトランジ
スタ41,42に流れる電流I11,I12が交互に入れ変わり、電
流I11はトランジスタ80を通して抵抗43に、電流I21は抵
抗44にそれぞれ流れ、その抵抗43,44の電圧が交互に発
生し、エミッタホロワ回路50のトランジスタ51,52より
出力電圧V011,V012が出力される。
ここで、トランジスタ51,52のベース・エミッタ電圧
をVbe51,Vbe52、抵抗43,44の抵抗値をR43,R44とする
と、出力電圧V011,V012は次式で表わされるる。
をVbe51,Vbe52、抵抗43,44の抵抗値をR43,R44とする
と、出力電圧V011,V012は次式で表わされるる。
V011＝ Vcc−（R43・I11＋Vbe51＋R4・I12） ……（３） V012＝ −（R44・I21＋Vbe52＋R44・I22） ……（４） 従って、第１と第２の出力電圧V011,V012の電位差Ｖ
は、 Ｖ＝Vcc−（R43・I11＋Vbe51＋R43・I12） ＋（R44・I21＋Vbe52＋R44・I22） ……（５） となる。このような出力電圧V011,V012のレベルが第１
図（ｂ）に示されている。
は、 Ｖ＝Vcc−（R43・I11＋Vbe51＋R43・I12） ＋（R44・I21＋Vbe52＋R44・I22） ……（５） となる。このような出力電圧V011,V012のレベルが第１
図（ｂ）に示されている。
第１図（ｂ）の時刻t0〜t4は第３図に対応し、時刻t0
〜t1の間は電流I11＝０、I21＝I10、時刻t1〜t2の間は
電流I11が上昇してI10となり、電流I21が下降して０と
なる。時刻t2〜t3の間は電流I11＝I10、I21＝０、時刻t
3〜t4の間は電流I11が下降して、０、I21が上昇してI10
となり、時刻t4後では電流I11＝０、I21＝I10となる。
（３）式、（４）式に前記I21,I11の電流状態を代入し
て図示したものが第１図（ｂ）となる。
〜t1の間は電流I11＝０、I21＝I10、時刻t1〜t2の間は
電流I11が上昇してI10となり、電流I21が下降して０と
なる。時刻t2〜t3の間は電流I11＝I10、I21＝０、時刻t
3〜t4の間は電流I11が下降して、０、I21が上昇してI10
となり、時刻t4後では電流I11＝０、I21＝I10となる。
（３）式、（４）式に前記I21,I11の電流状態を代入し
て図示したものが第１図（ｂ）となる。
出力電圧V011とV012の最大電圧V010maxと最小電圧V01
0minを求める。（３）式より、電流I11＝０、I21＝I10
の場合、 V010max ＝Vcc−Vbe51−R43・I12＋R44・I10 ＋Vbe52＋R44・I22 ……（６） 電流I11＝I10、I21＝０の場合 V010min＝ Vcc−R43・I10−R43・I12＋Vbe52＋R44・I22……（７） となる。比較のため、（１）式または（２）式により、
従来の第２図の出力電圧V01とV02の最大電圧V01maxと最
小電圧V01minを求めると、 V01max＝R13・I0＋Vbe21 ……（８） V01min＝Vbe21 ……（９） となる。ここで、Ｒ＝13＝R14＝R43＝R44＝Ｒ、I10＝I0
＝Ｉと設定し、トランジスタのベース・エミッタ電圧Vb
eは同一とすると、最大電圧V010max,V01max及び最小電
圧V010min,V01minの差は、 V01max−V01max ＝Vcc−Vbe−Ｒ・Ｉ＋Ｒ・I12 ……（10） V010min−V01min＝Vcc −Ｒ・Ｉ−Ｒ・I12＋Ｒ・I22 ……（11） となる。第１図の電流I12,I22は最大最小電圧の調整用
として使用し、調整量を0mAとすると、つまりトランジ
スタ65,66及び抵抗71,72からなる第1,第２の電流源を除
去すると、最大電圧V010maxは（Vcc−Vbe）分増え、最
小電圧V010minは電流Ｉ（＝I12,I22）の調整により、増
加分を抑えることができる。第１図と第２図の回路を同
一素子（同一トランジスタ）で製作すれば、素子は同一
耐圧、同一速度であるので、電源電圧Vee＝Vccとなり、
Ｒ・Ｉ（＝R43,R44・I10）の電圧を動作範囲の最大にと
ることにより、ほぼ電源電位Vee,Vccと同程度の電圧に
設計できる。そのため、第１図の回路では、第２図の回
路と同一速度で、しかも出力電圧V011,V012の最大値V01
0maxを第２図の回路の約２倍とれ、最小値はほぼ変わら
ないことになる。
0minを求める。（３）式より、電流I11＝０、I21＝I10
の場合、 V010max ＝Vcc−Vbe51−R43・I12＋R44・I10 ＋Vbe52＋R44・I22 ……（６） 電流I11＝I10、I21＝０の場合 V010min＝ Vcc−R43・I10−R43・I12＋Vbe52＋R44・I22……（７） となる。比較のため、（１）式または（２）式により、
従来の第２図の出力電圧V01とV02の最大電圧V01maxと最
小電圧V01minを求めると、 V01max＝R13・I0＋Vbe21 ……（８） V01min＝Vbe21 ……（９） となる。ここで、Ｒ＝13＝R14＝R43＝R44＝Ｒ、I10＝I0
＝Ｉと設定し、トランジスタのベース・エミッタ電圧Vb
eは同一とすると、最大電圧V010max,V01max及び最小電
圧V010min,V01minの差は、 V01max−V01max ＝Vcc−Vbe−Ｒ・Ｉ＋Ｒ・I12 ……（10） V010min−V01min＝Vcc −Ｒ・Ｉ−Ｒ・I12＋Ｒ・I22 ……（11） となる。第１図の電流I12,I22は最大最小電圧の調整用
として使用し、調整量を0mAとすると、つまりトランジ
スタ65,66及び抵抗71,72からなる第1,第２の電流源を除
去すると、最大電圧V010maxは（Vcc−Vbe）分増え、最
小電圧V010minは電流Ｉ（＝I12,I22）の調整により、増
加分を抑えることができる。第１図と第２図の回路を同
一素子（同一トランジスタ）で製作すれば、素子は同一
耐圧、同一速度であるので、電源電圧Vee＝Vccとなり、
Ｒ・Ｉ（＝R43,R44・I10）の電圧を動作範囲の最大にと
ることにより、ほぼ電源電位Vee,Vccと同程度の電圧に
設計できる。そのため、第１図の回路では、第２図の回
路と同一速度で、しかも出力電圧V011,V012の最大値V01
0maxを第２図の回路の約２倍とれ、最小値はほぼ変わら
ないことになる。
本実施例の利点をまとめれば、次のようになる。
（ａ） トランジスタ41の出力側（コレクタ側）をトラ
ンジスタ80及び抵抗43を介して電源電位Vccに接続した
ので、従来と同一特性のトランジスタを用いれば、従来
とほぼ同一の動作速度を維持しつつ、最大出力電圧V010
maxを約２倍にすることができる。
ンジスタ80及び抵抗43を介して電源電位Vccに接続した
ので、従来と同一特性のトランジスタを用いれば、従来
とほぼ同一の動作速度を維持しつつ、最大出力電圧V010
maxを約２倍にすることができる。
（ｂ） 定電流源回路60中の抵抗67,70〜73の値によ
り、電圧値R43・I12、R43・I10、R44・I10、R44・I22を
設定できる。そのため、抵抗67,70〜73の値を適宜選定
することにより決定される電圧値R43・I12、R43・I10、
R44・I10、R44・I22を（６）式及び（７）式に代入する
ことにより、出力電圧V011,V012の最大値V010max及び最
小値V010minが求まる。従って、本実施例のECL回路を用
いれば、低電圧及び高電圧の設定範囲の厳しい光スイッ
チ等の設定値を、駆動電圧にあわせた値に設定できると
いう利点がある。
り、電圧値R43・I12、R43・I10、R44・I10、R44・I22を
設定できる。そのため、抵抗67,70〜73の値を適宜選定
することにより決定される電圧値R43・I12、R43・I10、
R44・I10、R44・I22を（６）式及び（７）式に代入する
ことにより、出力電圧V011,V012の最大値V010max及び最
小値V010minが求まる。従って、本実施例のECL回路を用
いれば、低電圧及び高電圧の設定範囲の厳しい光スイッ
チ等の設定値を、駆動電圧にあわせた値に設定できると
いう利点がある。
（ｃ） ECL回路を同一極性の素子、つまりNPNトランジ
スタで構成しているので、集積化、特にモノリシック集
積化に適している。
スタで構成しているので、集積化、特にモノリシック集
積化に適している。
なお、本発明は図示の実施例に限定されず、種々の変
形が可能である。その変形例としては、例えば次のよう
なものがある。
形が可能である。その変形例としては、例えば次のよう
なものがある。
（ｉ） トランジスタ65及び抵抗71からなる第１の電流
源と、トランジスタ66及び抵抗72からなる第２の電流源
とは、出力電圧レベルの調整用に使用しているため、出
力電圧レベルの調整をする必要がなければ、その電流源
を省略してもよい。
源と、トランジスタ66及び抵抗72からなる第２の電流源
とは、出力電圧レベルの調整用に使用しているため、出
力電圧レベルの調整をする必要がなければ、その電流源
を省略してもよい。
（ii） トランジスタ81はトランジスタ51のバイアス用
に使用しているため、それを抵抗等で置き換えてもよ
い。
に使用しているため、それを抵抗等で置き換えてもよ
い。
（iii） 第１図において、電源電圧VccとVeeを相互に
置き換えると共に、NPNトランジスタをPNPトランジスタ
に置き換えても、第１図とほぼ同様の作用、効果が得ら
れる。
置き換えると共に、NPNトランジスタをPNPトランジスタ
に置き換えても、第１図とほぼ同様の作用、効果が得ら
れる。
（発明の効果） 以上詳細に説明したように、第１の発明によれば、第
１の電流切替スイッチの出力側を、第１のベース接地形
トランジスタ及び第１の抵抗を介して第１の電源電位に
接続したので、素子サイズの小型化により高速化を維持
しつつ、第１と第２の電流切替スイッチの出力電位差の
約２倍の出力電圧を簡単に得ることができる。
１の電流切替スイッチの出力側を、第１のベース接地形
トランジスタ及び第１の抵抗を介して第１の電源電位に
接続したので、素子サイズの小型化により高速化を維持
しつつ、第１と第２の電流切替スイッチの出力電位差の
約２倍の出力電圧を簡単に得ることができる。
第２の発明によれば、第１と第２の電流源を設けたの
で、その電流源を調整することにより、出力電圧レベル
を簡単に調整できる。そのため、本発明のECL回路を用
いれば、低電圧及び高電圧の設定範囲の厳しい光スイッ
チ等の設定値を、駆動電圧にあわせた値に簡単に設定で
きる。
で、その電流源を調整することにより、出力電圧レベル
を簡単に調整できる。そのため、本発明のECL回路を用
いれば、低電圧及び高電圧の設定範囲の厳しい光スイッ
チ等の設定値を、駆動電圧にあわせた値に簡単に設定で
きる。
第１図（ａ）は本発明の実施例を示すECL回路の回路
図、第１図（ｂ）は第１図（ａ）の出力電圧レベルを示
す図、第２図（ａ）は従来のECL回路の回路図、第２図
（ｂ）は第２図（ａ）の出力電圧レベルを示す図、第３
図は第１図及び第２図の動作波形図である。 40……カレントスイッチ回路、41,42……第1,第２のNPN
トランジスタ、43,44……第1,第２の抵抗、50……エミ
ッタホロワ回路、51,52……第1,第２のエミッタホロワ
・トランジスタ、60……定電流原回路、65,66……トラ
ンジスタ、71,72……抵抗、80,81……第1,第２のベース
接地形NPNトランジスタ、Vi11,Vi12……第1,第２の入力
電圧、V011,V012……第1,第２の出力電圧、Vcc,Vee……
第1,第２の電源電位。
図、第１図（ｂ）は第１図（ａ）の出力電圧レベルを示
す図、第２図（ａ）は従来のECL回路の回路図、第２図
（ｂ）は第２図（ａ）の出力電圧レベルを示す図、第３
図は第１図及び第２図の動作波形図である。 40……カレントスイッチ回路、41,42……第1,第２のNPN
トランジスタ、43,44……第1,第２の抵抗、50……エミ
ッタホロワ回路、51,52……第1,第２のエミッタホロワ
・トランジスタ、60……定電流原回路、65,66……トラ
ンジスタ、71,72……抵抗、80,81……第1,第２のベース
接地形NPNトランジスタ、Vi11,Vi12……第1,第２の入力
電圧、V011,V012……第1,第２の出力電圧、Vcc,Vee……
第1,第２の電源電位。
Claims (2)
- 【請求項１】第１と第２の入力電圧の電圧差に応じてオ
ン，オフ動作する第１及び第２の電流切替スイッチと、 前記第１の電流切替スイッチの出力側に直列に接続され
た第１のベース接地形トランジスタと、 前記第１のベース接地形トランジスタの出力側と第１の
電源電位との間に接続された第１の抵抗と、 前記第２の電流切替スイッチの出力側と接地電位との間
に接続された第２の抵抗と、 前記第１の電源電位に接続され、前記第１のベース接地
形トランジスタの出力信号により制御されて第１の出力
電圧を出力する第１のエミッタホロワ・トランジスタ
と、 前記接地電位に接続され、前記第２の電流切替スイッチ
の出力信号により制御されて第２の出力電圧を出力する
第２のエミッタホロワ・トランジスタと、 前記第１の電流切替スイッチ、前記第２の電流切替スイ
ッチ、前記第１のエミッタホロワ・トランジスタ及び前
記第２のエミッタホロワ・トランジスタと、前記第１の
電源電位と逆極性の第２の電源電位との間に接続された
定電流源回路とを、 備えたことを特徴とするエミッタ結合形論理回路。 - 【請求項２】請求項１記載のエミッタ結合形論理回路に
おいて、 前記第１の電流切替スイッチの出力側を、第１の電流源
を介して前記第２の電源電位に接続し、 前記第２の電流切替スイッチの出力側を、第２の電流源
を介して前記第２の電源電位に接続し、 前記第１のエミッタホロワ・トランジスタの出力側を、
第２のベース接地形トランジスタを介して前記定電流源
回路に接続したことを特徴とするエミッタ結合形論理回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1105674A JPH0813000B2 (ja) | 1989-04-25 | 1989-04-25 | エミッタ結合形論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1105674A JPH0813000B2 (ja) | 1989-04-25 | 1989-04-25 | エミッタ結合形論理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02284519A JPH02284519A (ja) | 1990-11-21 |
| JPH0813000B2 true JPH0813000B2 (ja) | 1996-02-07 |
Family
ID=14413983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1105674A Expired - Fee Related JPH0813000B2 (ja) | 1989-04-25 | 1989-04-25 | エミッタ結合形論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0813000B2 (ja) |
-
1989
- 1989-04-25 JP JP1105674A patent/JPH0813000B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02284519A (ja) | 1990-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3927333A (en) | Electronic circuit comprising complementary symmetrical transistors | |
| US4581541A (en) | Switch device equipped with muting function | |
| US4295063A (en) | Fast settling digital to analog converter bit switch | |
| US5084632A (en) | Asymmetrical signal generator circuit | |
| US5144164A (en) | BiCMOS current switching circuit having a plurality of resistors of a specified value | |
| JPH0633715Y2 (ja) | トランジスタ−トランジスタ論理回路 | |
| JP2546004B2 (ja) | レベル変換回路 | |
| JPH0813000B2 (ja) | エミッタ結合形論理回路 | |
| JP3322600B2 (ja) | 電流調整回路 | |
| JPH02101812A (ja) | 加速切換入力回路 | |
| JPS5914828B2 (ja) | デコ−ダ回路 | |
| JPS6331214A (ja) | 可変遅延回路 | |
| JP2687160B2 (ja) | スイッチ回路 | |
| JP2783797B2 (ja) | 差動出力コンパレータ | |
| JPH0633713Y2 (ja) | アナログ・スイッチ回路 | |
| JPS6022862A (ja) | 電源回路 | |
| JP3713916B2 (ja) | レベルシフト回路 | |
| KR0139329B1 (ko) | 아날로그 스위치를 이용한 슈미트 트리거 | |
| CA1296395C (en) | Current source technology | |
| JPH0564486B2 (ja) | ||
| JP3074963B2 (ja) | 信号切り替え回路 | |
| JPH0786895A (ja) | 出力回路 | |
| JP3294909B2 (ja) | 電子スイッチ回路 | |
| JPS6143018A (ja) | 信号切換回路 | |
| JPH05335934A (ja) | カレント・モード論理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |