JPH0813120B2 - 静止画再生可能な映像信号処理回路 - Google Patents
静止画再生可能な映像信号処理回路Info
- Publication number
- JPH0813120B2 JPH0813120B2 JP62104331A JP10433187A JPH0813120B2 JP H0813120 B2 JPH0813120 B2 JP H0813120B2 JP 62104331 A JP62104331 A JP 62104331A JP 10433187 A JP10433187 A JP 10433187A JP H0813120 B2 JPH0813120 B2 JP H0813120B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- memory
- circuit
- field
- scanning line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/4448—Receiver circuitry for the reception of television signals according to analogue transmission standards for frame-grabbing
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
- Television Signal Processing For Recording (AREA)
- Color Television Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はカラーテレビジョン信号にディジタル処理を
し、高画質な画像を得る装置において、特に高画質なフ
リーズ画像を得る信号処理回路に関する。
し、高画質な画像を得る装置において、特に高画質なフ
リーズ画像を得る信号処理回路に関する。
カラーテレビジョン信号にディジタル信号処理を施
し、表示画像を高画質化する技術が進められつつある。
高画質化の達成は、カラーテレビジョン受像機において
特に重要な技術ポイントであり、特開昭54−138325号あ
るいは特公昭61−15635号に示されるようにディジタル
メモリを利用したフレームくし形回路、走査線補間回
路、あるいは動き検出回路等の開発により達成されつつ
ある。一方、ディジタル化の他の方向として大容量のメ
モリを用いて特殊再生を行なう事も試みられている。特
殊再生は、例えば画面静止（以下、画面フリーズと記
す）、親子２画面表示（いわゆるピクチャー・イン・ピ
クチャー，以下PinPと記す）のような機能であり、様々
な方式が既に提案されている。
し、表示画像を高画質化する技術が進められつつある。
高画質化の達成は、カラーテレビジョン受像機において
特に重要な技術ポイントであり、特開昭54−138325号あ
るいは特公昭61−15635号に示されるようにディジタル
メモリを利用したフレームくし形回路、走査線補間回
路、あるいは動き検出回路等の開発により達成されつつ
ある。一方、ディジタル化の他の方向として大容量のメ
モリを用いて特殊再生を行なう事も試みられている。特
殊再生は、例えば画面静止（以下、画面フリーズと記
す）、親子２画面表示（いわゆるピクチャー・イン・ピ
クチャー，以下PinPと記す）のような機能であり、様々
な方式が既に提案されている。
例えば、特開昭60−182283号では画面フリーズに関す
るものである。第２図（ａ）にそのブロック図を示す。
第２図（ａ）において、201は１フィールド分の画像信
号を記憶するフィールドメモリ、202はフィールドメモ
リ201の出力信号を１ライン分遅延する1Hメモリ,203は1
Hメモリ202の入力信号を加算する加算器,204は加算器20
3の出力信号を1/2にする係数器、205は1Hメモリ202の出
力信号または係数器204の出力信号のどちらかを選択す
るスイッチ回路、206はフレーム周期のパルス信号であ
り第２図（ｂ）の下段に示す信号の入力端子、207はス
イッチ回路205の制御信号を切り換えるスイッチ、208は
フリーズ画面信号の出力端子である。
るものである。第２図（ａ）にそのブロック図を示す。
第２図（ａ）において、201は１フィールド分の画像信
号を記憶するフィールドメモリ、202はフィールドメモ
リ201の出力信号を１ライン分遅延する1Hメモリ,203は1
Hメモリ202の入力信号を加算する加算器,204は加算器20
3の出力信号を1/2にする係数器、205は1Hメモリ202の出
力信号または係数器204の出力信号のどちらかを選択す
るスイッチ回路、206はフレーム周期のパルス信号であ
り第２図（ｂ）の下段に示す信号の入力端子、207はス
イッチ回路205の制御信号を切り換えるスイッチ、208は
フリーズ画面信号の出力端子である。
本従来例においては、フィールドメモリ201に蓄えた
１フィールド分の画像信号を繰り返し読み出すことによ
ってフリーズ画像を得る。この場合に、スイッチ207がO
FFされていて、スイッチ回路205が常にａ端子を選択し
ていれば、出力端子208より得られる信号は毎フィール
ド同一のものとなる。したがってフィールドメモリ201
の読み出しタイミングを調整することにより、ノンイン
タレース画像、例えば毎フィールド262本の走査線をも
つフリーズ画像を得ることができる。一方、スイッチ20
7がONされていてスイッチ回路205が入力端子206より供
給されるフレームパルスで制御されていると、スイッチ
回路205はフィールド毎にａ端子とｂ端子を交互に選択
する。したがって、第ｎフィールドでは出力端子208に
はスイッチ回路205のａ端子より供給されるフィールド
メモリ201の信号がそのまま出力され、第（ｎ＋１）フ
ィールドでは1Hメモリ202、加算器203、係数器204によ
って構成したフィルタ回路からの補間信号がスイッチ回
路205のｂ端子を通して出力される。すなわち、この場
合は走査線数が525本の疑似インタレース構造のフリー
ズ画像が得られる。
１フィールド分の画像信号を繰り返し読み出すことによ
ってフリーズ画像を得る。この場合に、スイッチ207がO
FFされていて、スイッチ回路205が常にａ端子を選択し
ていれば、出力端子208より得られる信号は毎フィール
ド同一のものとなる。したがってフィールドメモリ201
の読み出しタイミングを調整することにより、ノンイン
タレース画像、例えば毎フィールド262本の走査線をも
つフリーズ画像を得ることができる。一方、スイッチ20
7がONされていてスイッチ回路205が入力端子206より供
給されるフレームパルスで制御されていると、スイッチ
回路205はフィールド毎にａ端子とｂ端子を交互に選択
する。したがって、第ｎフィールドでは出力端子208に
はスイッチ回路205のａ端子より供給されるフィールド
メモリ201の信号がそのまま出力され、第（ｎ＋１）フ
ィールドでは1Hメモリ202、加算器203、係数器204によ
って構成したフィルタ回路からの補間信号がスイッチ回
路205のｂ端子を通して出力される。すなわち、この場
合は走査線数が525本の疑似インタレース構造のフリー
ズ画像が得られる。
前記従来例では、フィールドメモリ201に蓄えられた
画像信号の性質によって、フィールドフリーズとフレー
ムフリーズを選択でき揺らぎのないフリーズ画像が得ら
れる。しかしながら、前記公知例では、フィールドフリ
ーズ画像と疑似フレームフリーズ画像のどちらも解像度
が半分と低く、高画質化という観点からは問題となる。
画像信号の性質によって、フィールドフリーズとフレー
ムフリーズを選択でき揺らぎのないフリーズ画像が得ら
れる。しかしながら、前記公知例では、フィールドフリ
ーズ画像と疑似フレームフリーズ画像のどちらも解像度
が半分と低く、高画質化という観点からは問題となる。
また、解像度を向上させるために、完全な１フレーム
分の画像信号を記憶し、繰り返し再生すると、フレーム
フリーズ画像を得ることができる。しかし、動きのある
画像部分では２重像となり、やはり高画質化は望めない
という問題がある。
分の画像信号を記憶し、繰り返し再生すると、フレーム
フリーズ画像を得ることができる。しかし、動きのある
画像部分では２重像となり、やはり高画質化は望めない
という問題がある。
本発明の目的は、上記問題点を除き、高画質な画面フ
リーズを達成する静止画再生可能な映像信号処理回路を
提供することにある。
リーズを達成する静止画再生可能な映像信号処理回路を
提供することにある。
上記目的を達成するために、少なくとも１フレーム容
量のメモリを具備した動き適応型のY/C分離回路を１つ
以上もち、前記Y/C分離回路の出力信号を入力信号とす
る少なくとも１フィールド容量のメモリを具備した動き
適応型の走査線補間回路を１つ以上もって、前記Y/C分
離回路の出力信号を実走査線信号とし前記走査線補間回
路の出力信号を補間走査線信号として、実走査線信号入
力と補間走査線信号入力を備えて順次走査の映像信号を
再生する順次走査変換回路を備えた映像信号処理回路に
おいて、画面静止時に前記Y/C分離回路の出力信号を記
憶する第１のメモリと、画面静止時に前記走査線補間回
路の出力信号を記憶する第２のメモリと、前記第１のメ
モリと前記第２のメモリに記憶された信号を毎フィール
ド繰り返し読み出すための制御を行なう静止画情報読み
出し回路と、第１のフィールドでは前記第１のメモリか
らの出力信号を実走査線信号として前記第２のメモリか
らの出力信号を補間走査線信号として前記順次走査変換
回路に供給し次の第２のフィールドでは前記第１のメモ
リからの出力信号を補間走査線信号として前記第２のメ
モリからの出力信号を実走査線信号として前記順次走査
変換回路に供給しフィールド毎に繰り返して処理を切り
換える切り換え回路とを設けることにより達成できる。
量のメモリを具備した動き適応型のY/C分離回路を１つ
以上もち、前記Y/C分離回路の出力信号を入力信号とす
る少なくとも１フィールド容量のメモリを具備した動き
適応型の走査線補間回路を１つ以上もって、前記Y/C分
離回路の出力信号を実走査線信号とし前記走査線補間回
路の出力信号を補間走査線信号として、実走査線信号入
力と補間走査線信号入力を備えて順次走査の映像信号を
再生する順次走査変換回路を備えた映像信号処理回路に
おいて、画面静止時に前記Y/C分離回路の出力信号を記
憶する第１のメモリと、画面静止時に前記走査線補間回
路の出力信号を記憶する第２のメモリと、前記第１のメ
モリと前記第２のメモリに記憶された信号を毎フィール
ド繰り返し読み出すための制御を行なう静止画情報読み
出し回路と、第１のフィールドでは前記第１のメモリか
らの出力信号を実走査線信号として前記第２のメモリか
らの出力信号を補間走査線信号として前記順次走査変換
回路に供給し次の第２のフィールドでは前記第１のメモ
リからの出力信号を補間走査線信号として前記第２のメ
モリからの出力信号を実走査線信号として前記順次走査
変換回路に供給しフィールド毎に繰り返して処理を切り
換える切り換え回路とを設けることにより達成できる。
複数個のメモリを用いて、動き適応型のY/C分離、動
き適応型の走査線補間を行なって、高画質化を図る場合
に、動き適応型のY/C分離後の信号を第１のメモリに、
動き適応型の走査線補間処理後の信号を第２のメモリに
記憶し、繰り返して読み出すことによって、動き適応処
理後の高画質な画像を静止して、高画質フリーズ画を得
ることができる。
き適応型の走査線補間を行なって、高画質化を図る場合
に、動き適応型のY/C分離後の信号を第１のメモリに、
動き適応型の走査線補間処理後の信号を第２のメモリに
記憶し、繰り返して読み出すことによって、動き適応処
理後の高画質な画像を静止して、高画質フリーズ画を得
ることができる。
この時、記憶時にインターレース信号の第１フィール
ドで第1,第２のメモリに画像を記憶したとすると、再生
時には第１フィールドでは正しく静止画が再生されるも
のの、次の第２フィールドでは実走査線と補間走査線の
関係が逆転してしまい、表示画面では２走査線毎に上下
入れ替えが起こってしまう。すなわち、通常動作時では
常に第１のメモリが実走査線のデータ、第２のメモリが
補間走査線のデータとして処理されるにもかかわらず、
第２のフィールドでは、第１のメモリの内容は補間走査
線のデータであり、第２のメモリの内容は実走査線のデ
ータであるから、これを順次走査化すると実走査線と補
間走査線の関係に矛盾が起こる。前記切り換え回路は、
第２のフィールドで第１のメモリと第２のメモリの出力
を切り替えるため、第２のフィールドでも、正しく静止
画を再生できる。
ドで第1,第２のメモリに画像を記憶したとすると、再生
時には第１フィールドでは正しく静止画が再生されるも
のの、次の第２フィールドでは実走査線と補間走査線の
関係が逆転してしまい、表示画面では２走査線毎に上下
入れ替えが起こってしまう。すなわち、通常動作時では
常に第１のメモリが実走査線のデータ、第２のメモリが
補間走査線のデータとして処理されるにもかかわらず、
第２のフィールドでは、第１のメモリの内容は補間走査
線のデータであり、第２のメモリの内容は実走査線のデ
ータであるから、これを順次走査化すると実走査線と補
間走査線の関係に矛盾が起こる。前記切り換え回路は、
第２のフィールドで第１のメモリと第２のメモリの出力
を切り替えるため、第２のフィールドでも、正しく静止
画を再生できる。
これにより、再生時には第１のフィールド，第２のフ
ィールドとも正しい走査線関係の静止画を得ることがで
き、高画質フリーズを達成できる。
ィールドとも正しい走査線関係の静止画を得ることがで
き、高画質フリーズを達成できる。
前記回路の基本動作を図を用いて説明する。第１図は
本発明の基本回路構成を示すブロック図、第３図は第１
図の回路を制御する信号のタイミング図、第４図はテレ
ビ信号の走査線関係を示す図である。第１図において、
101はNTSC信号等のカラーテレビジョン信号の入力端
子、102は補間走査線信号の出力端子、103は実走査線信
号の出力端子、104,107,108,111,112,113はそれぞれス
イッチ回路、105はフレームメモリ、106はY/C分離回
路、109はフィールドメモリ、110は走査線補間回路であ
る。
本発明の基本回路構成を示すブロック図、第３図は第１
図の回路を制御する信号のタイミング図、第４図はテレ
ビ信号の走査線関係を示す図である。第１図において、
101はNTSC信号等のカラーテレビジョン信号の入力端
子、102は補間走査線信号の出力端子、103は実走査線信
号の出力端子、104,107,108,111,112,113はそれぞれス
イッチ回路、105はフレームメモリ、106はY/C分離回
路、109はフィールドメモリ、110は走査線補間回路であ
る。
まず、通常処理時について説明する。通常処理時には
第１図の各スイッチ回路は図示した方向のａ端子側に接
続されている。したがってY/C分離回路106より出力され
た信号は、スイッチ回路107および113を経て出力端子10
3より実走査線信号（以下、Ｒ信号と記す）として出力
される。また、Y/C分離回路106の出力は、フィールドメ
モリ109と走査線補間回路110へも入力されて、補間走査
線信号を作成する。この信号は、スイッチ回路111,112
を経て出力端子102より補間走査線信号（以下、Ｉ信号
と記す）として出力される。このＲ信号とＩ信号は、図
示していないがエンハンサ回路、倍速変換回路等に入力
されて、高画質な映像信号が得られる。
第１図の各スイッチ回路は図示した方向のａ端子側に接
続されている。したがってY/C分離回路106より出力され
た信号は、スイッチ回路107および113を経て出力端子10
3より実走査線信号（以下、Ｒ信号と記す）として出力
される。また、Y/C分離回路106の出力は、フィールドメ
モリ109と走査線補間回路110へも入力されて、補間走査
線信号を作成する。この信号は、スイッチ回路111,112
を経て出力端子102より補間走査線信号（以下、Ｉ信号
と記す）として出力される。このＲ信号とＩ信号は、図
示していないがエンハンサ回路、倍速変換回路等に入力
されて、高画質な映像信号が得られる。
次に、フリーズ画再生時について説明する。フリーズ
画再生時には、まず垂直同期信号に同期して２つのスイ
ッチ回路104,108が第１図と反対側すなわちｂ端子に接
続され、Y/C分離回路106からの出力信号がフレームメモ
リ105に蓄えられ、走査線補間回路110からの出力信号が
フィールドメモリ109に蓄えられる。この時のスイッチ
回路104,108の制御信号S1,S2のタイミングは、第３図に
示すようにフリーズ開始後、最初の垂直同期信号に同期
している。フレームメモリ105とフィールドメモリ109に
Ｒ信号とＩ信号が蓄えられると、メモリの書き込み制御
信号▲▼が第３図に示すように書き込み禁止とな
り、メモリの内容は保持される。２つのスイッチ回路10
7,111はメモリへの書き込み終了後第３図に示すスイッ
チ制御信号S3,S4によってｂ端子側へ接続され、毎フィ
ールド同一の信号がフレームメモリ105とフィールドメ
モリ109より読み出される。
画再生時には、まず垂直同期信号に同期して２つのスイ
ッチ回路104,108が第１図と反対側すなわちｂ端子に接
続され、Y/C分離回路106からの出力信号がフレームメモ
リ105に蓄えられ、走査線補間回路110からの出力信号が
フィールドメモリ109に蓄えられる。この時のスイッチ
回路104,108の制御信号S1,S2のタイミングは、第３図に
示すようにフリーズ開始後、最初の垂直同期信号に同期
している。フレームメモリ105とフィールドメモリ109に
Ｒ信号とＩ信号が蓄えられると、メモリの書き込み制御
信号▲▼が第３図に示すように書き込み禁止とな
り、メモリの内容は保持される。２つのスイッチ回路10
7,111はメモリへの書き込み終了後第３図に示すスイッ
チ制御信号S3,S4によってｂ端子側へ接続され、毎フィ
ールド同一の信号がフレームメモリ105とフィールドメ
モリ109より読み出される。
ところで、カラーテレビジョン信号は、第４図に示す
ようにインタレース信号であり、第ｎフィールド（ｎは
整数）で第４図の実線で示す走査線の信号を、第（ｎ＋
１）フィールドでは破線で示す走査線の信号が伝送され
る。すなわち、第ｎフィールドでは第４図の実線が実走
査線（Ｒ信号）、破線が補間走査線（Ｉ信号）となり、
第（ｎ＋１）フィールドでは第４図の破線が実走査線
（Ｒ信号）、実線が補間走査線（Ｉ信号）となる。した
がって、フリーズ開始フィールドを第ｎフィールドとす
ればフレームメモリ105より読み出される信号は偶数フ
ィールド後、すなわち第（ｎ＋2m）フィールド（m,nは
整数）では実走査線信号に対応し、奇数フィールド後、
すなわち第（ｎ＋2m＋１）フィールドでは補間走査線信
号に対応する。一方、フィールドメモリ109より読み出
される信号は第（ｎ＋2m）フィールドでは補間走査線信
号、第（ｎ＋2m＋１）フィールドでは実走査線信号に対
応する。そこで２つのスイッチ回路112,113を設け、第
３図に示すタイミングの制御信号S5,S6でフィールド毎
に切り換え、Ｉ信号の出力端子102からは常に補間走査
線信号を出力し、Ｒ信号の出力端子103からは常に実走
査線信号を出力する構成として、フリーズ画再生時にお
いても実走査線と補間走査線の関係が正しく保たれるよ
うにする。このような構成を採ることによって、この後
に続くエンハンサ回路、倍速変換回路等に影響を与えず
に高画質フリーズが達成できる。
ようにインタレース信号であり、第ｎフィールド（ｎは
整数）で第４図の実線で示す走査線の信号を、第（ｎ＋
１）フィールドでは破線で示す走査線の信号が伝送され
る。すなわち、第ｎフィールドでは第４図の実線が実走
査線（Ｒ信号）、破線が補間走査線（Ｉ信号）となり、
第（ｎ＋１）フィールドでは第４図の破線が実走査線
（Ｒ信号）、実線が補間走査線（Ｉ信号）となる。した
がって、フリーズ開始フィールドを第ｎフィールドとす
ればフレームメモリ105より読み出される信号は偶数フ
ィールド後、すなわち第（ｎ＋2m）フィールド（m,nは
整数）では実走査線信号に対応し、奇数フィールド後、
すなわち第（ｎ＋2m＋１）フィールドでは補間走査線信
号に対応する。一方、フィールドメモリ109より読み出
される信号は第（ｎ＋2m）フィールドでは補間走査線信
号、第（ｎ＋2m＋１）フィールドでは実走査線信号に対
応する。そこで２つのスイッチ回路112,113を設け、第
３図に示すタイミングの制御信号S5,S6でフィールド毎
に切り換え、Ｉ信号の出力端子102からは常に補間走査
線信号を出力し、Ｒ信号の出力端子103からは常に実走
査線信号を出力する構成として、フリーズ画再生時にお
いても実走査線と補間走査線の関係が正しく保たれるよ
うにする。このような構成を採ることによって、この後
に続くエンハンサ回路、倍速変換回路等に影響を与えず
に高画質フリーズが達成できる。
以下、本発明の一実施例を第５図により説明する。第
５図において、501はディジタル化されたカラーテレビ
ジョン信号の入力端子、502,503は輝度信号の補間走査
線信号と実走査線信号の出力端子、504,505はクロマ信
号の補間走査信号と実走査線信号の出力端子、506,509,
510,513,514,515,518,523,524はそれぞれスイッチ回
路、507,519はフレームメモリ、508は動き適応型のY/C
分離を行ない輝度信号を出力する回路、511はフィール
ドメモリ、512は動き適応型の走査線補間回路、516は帯
域通過フィルタ（以下、BPFと記す）、517は色差復調回
路、520は動き適応型のY/C分離を行なってクロマ信号を
出力する回路、522は適応型の走査線補間回路である。
５図において、501はディジタル化されたカラーテレビ
ジョン信号の入力端子、502,503は輝度信号の補間走査
線信号と実走査線信号の出力端子、504,505はクロマ信
号の補間走査信号と実走査線信号の出力端子、506,509,
510,513,514,515,518,523,524はそれぞれスイッチ回
路、507,519はフレームメモリ、508は動き適応型のY/C
分離を行ない輝度信号を出力する回路、511はフィール
ドメモリ、512は動き適応型の走査線補間回路、516は帯
域通過フィルタ（以下、BPFと記す）、517は色差復調回
路、520は動き適応型のY/C分離を行なってクロマ信号を
出力する回路、522は適応型の走査線補間回路である。
本実施例は入力カラーテレビジョン信号を輝度信号処
理系とクロマ信号処理系に分けて処理するコンポーネン
ト方式を採っている。すなわちBPF516以下の処理がクロ
マ信号処理系、スイッチ回路506、動き適応型のＹ分離
回路508以下が輝度信号処理系である。通常再生時第５
図の各スイッチ回路はａ端子側に接続されている。この
時動き適応型のＹ分離回路508は、入力端子501からの入
力信号とフレームメモリ507の出力信号を用いたフレー
ム間の信号処理、あるいはフィールド内の信号処理をし
て輝度信号を取り出す。フレーム間処理フィールド内処
理の切り換えは、画像の動き検出により得られる制御信
号C1によって行なわれる。動き適応型のＹ分離回路508
の出力信号の一方はスイッチ回路509,515を経て、実走
査線輝度信号YRとして出力端子503より出力される。一
方、出力端子502からはフィールドメモリ511を用いたフ
ィールド間補間、あるいはフィールド内補間を動き適応
型の走査線補間回路512にて行ない、スイッチ回路513,5
14を経た信号が補間走査線輝度信号YIとして出力され
る。この場合の動き適応型の走査線補間回路512の制御
はＹ分離と同様に動き検出により得られる制御信号C2に
より行なう。
理系とクロマ信号処理系に分けて処理するコンポーネン
ト方式を採っている。すなわちBPF516以下の処理がクロ
マ信号処理系、スイッチ回路506、動き適応型のＹ分離
回路508以下が輝度信号処理系である。通常再生時第５
図の各スイッチ回路はａ端子側に接続されている。この
時動き適応型のＹ分離回路508は、入力端子501からの入
力信号とフレームメモリ507の出力信号を用いたフレー
ム間の信号処理、あるいはフィールド内の信号処理をし
て輝度信号を取り出す。フレーム間処理フィールド内処
理の切り換えは、画像の動き検出により得られる制御信
号C1によって行なわれる。動き適応型のＹ分離回路508
の出力信号の一方はスイッチ回路509,515を経て、実走
査線輝度信号YRとして出力端子503より出力される。一
方、出力端子502からはフィールドメモリ511を用いたフ
ィールド間補間、あるいはフィールド内補間を動き適応
型の走査線補間回路512にて行ない、スイッチ回路513,5
14を経た信号が補間走査線輝度信号YIとして出力され
る。この場合の動き適応型の走査線補間回路512の制御
はＹ分離と同様に動き検出により得られる制御信号C2に
より行なう。
クロマ信号処理系では、BPF516と色差復調回路517を
通した後、輝度信号処理系と同様の処理を行なう。但
し、本実施例ではクロマ信号の走査線補間にはフィール
ドメモリを用いず、周囲の走査線との相関を基にフィー
ルド内で行なっている。この走査線補間回路522の制御
を周囲の走査線との相関信号C4によって行なう。以上の
信号処理によって得た輝度信号と色信号の実走査線信号
YR,CRと補間走査線信号YI,CIをエンハンサ回路、倍速回
路に入力して、映像信号の高画質化を図る。
通した後、輝度信号処理系と同様の処理を行なう。但
し、本実施例ではクロマ信号の走査線補間にはフィール
ドメモリを用いず、周囲の走査線との相関を基にフィー
ルド内で行なっている。この走査線補間回路522の制御
を周囲の走査線との相関信号C4によって行なう。以上の
信号処理によって得た輝度信号と色信号の実走査線信号
YR,CRと補間走査線信号YI,CIをエンハンサ回路、倍速回
路に入力して、映像信号の高画質化を図る。
次に、画面フリーズ時の動作を説明する。フリーズ時
には、第３図のタイミングにしたがって、まずスイッチ
各路506,510,518をｂ端子側に接続する。すなわち、第
３図の第ｎフィールドにおいては、動き適応処理された
信号（動き適応Ｙ分離回路508の出力、動き適応Ｃ分離
回路520の出力、動き適応走査線補間回路512の出力）が
フィードバックされて、それぞれフレームメモリ507,51
9,フィールドメモリ511に蓄えられる。第（ｎ＋１）フ
ィールド以後は、フレームメモリ507,519とフィールド
メモリ511は書き込み禁止とし、毎フィールド第ｎフィ
ールドの信号を読み出す。また、第（ｎ＋１）フィール
ド以後は第３図の制御信号S3,S4により、スイッチ回路5
09,513,521がｂ端子側に接続されて、フレームメモリ50
7,519,フィールドメモリ511の出力信号（yr,yi,cr）は
直接スイッチ回路514,515,523,524へ導かれる。但しこ
の時、色信号処理系の補間走査線信号ciは走査線補間回
路522によって毎フィールド作成する。第（ｎ＋2m）フ
ィールドにおいては、yrとcrが実走査線信号、yiとciが
補間走査線信号、第（ｎ＋2m＋１）フィールドではyiと
ciが実走査線信号、yrとcrが補間走査線信号である。し
たがって、フィールド毎にスイッチ回路514,515,523,52
4を第３図の制御信号S5,S6によって毎フィールド切り換
えて出力する。以上のスイッチ制御により、フリーズ時
にも実走査線と補間走査線の関係が保たれる。
には、第３図のタイミングにしたがって、まずスイッチ
各路506,510,518をｂ端子側に接続する。すなわち、第
３図の第ｎフィールドにおいては、動き適応処理された
信号（動き適応Ｙ分離回路508の出力、動き適応Ｃ分離
回路520の出力、動き適応走査線補間回路512の出力）が
フィードバックされて、それぞれフレームメモリ507,51
9,フィールドメモリ511に蓄えられる。第（ｎ＋１）フ
ィールド以後は、フレームメモリ507,519とフィールド
メモリ511は書き込み禁止とし、毎フィールド第ｎフィ
ールドの信号を読み出す。また、第（ｎ＋１）フィール
ド以後は第３図の制御信号S3,S4により、スイッチ回路5
09,513,521がｂ端子側に接続されて、フレームメモリ50
7,519,フィールドメモリ511の出力信号（yr,yi,cr）は
直接スイッチ回路514,515,523,524へ導かれる。但しこ
の時、色信号処理系の補間走査線信号ciは走査線補間回
路522によって毎フィールド作成する。第（ｎ＋2m）フ
ィールドにおいては、yrとcrが実走査線信号、yiとciが
補間走査線信号、第（ｎ＋2m＋１）フィールドではyiと
ciが実走査線信号、yrとcrが補間走査線信号である。し
たがって、フィールド毎にスイッチ回路514,515,523,52
4を第３図の制御信号S5,S6によって毎フィールド切り換
えて出力する。以上のスイッチ制御により、フリーズ時
にも実走査線と補間走査線の関係が保たれる。
本実施例においては入力端子501からの入力信号はデ
ィジタル化された映像信号としたが、色信号処理系のBP
F516,色差復調517はアナログ処理とし、スイッチ回路50
6の前段に輝度信号用のA/D変換器を、スイッチ回路518
の前段に色信号用のA/D変換器を挿入する構成とした場
合にも本発明は適用できる。
ィジタル化された映像信号としたが、色信号処理系のBP
F516,色差復調517はアナログ処理とし、スイッチ回路50
6の前段に輝度信号用のA/D変換器を、スイッチ回路518
の前段に色信号用のA/D変換器を挿入する構成とした場
合にも本発明は適用できる。
また、本実施例では色信号処理系の走査線補間をフィ
ールド内で行なっているが、色信号処理系も輝度信号処
理系と同様に走査線補間用のフィールドメモリを用い、
動き適応型の走査線補間回路とする構成としても、本発
明は適用できる。
ールド内で行なっているが、色信号処理系も輝度信号処
理系と同様に走査線補間用のフィールドメモリを用い、
動き適応型の走査線補間回路とする構成としても、本発
明は適用できる。
第６図に本発明の他の一実施例を示す。第６図におい
て、601,602,605はフィールドメモリ、603,604,606はス
イッチ回路であり、他は第５図の実施例と同じである。
本実施例ではフリーズ画像記憶専用のフィールドメモリ
601,602,605を備え、フリーズ時は上記フィールドメモ
リ601,602,605に記憶された信号を毎フィールド読み出
す。この時、スイッチ回路603,604,606,514,515,523,52
4の制御は第７図に示した制御信号S7,S8を用いて行な
う。すなわち、フリーズ信号が到来後最初のフィールド
で、スイッチ回路603,604,606を制御信号S7によりｂ端
子に接続し、フィールドメモリ601,602,605の信号を読
み出す。この時、各フィールドメモリ601,602,605は第
７図に示したWE信号により書き込み禁止となり、常に第
（ｎ−１）フィールドの画像データが保存されている。
スイッチ回路514,515,523,524は第７図の制御信号S8に
より制御されて、入力信号を切り換え実走査線信号と補
間走査線信号として出力する。以上の動作により高画質
なフリーズ画像が得られる。本実施例では、フリーズ画
保存用のフィールドメモリ601,602,605を信号処理用の
フレームメモリ507,519,フィールドメモリ511と別に設
けた特徴がある。
て、601,602,605はフィールドメモリ、603,604,606はス
イッチ回路であり、他は第５図の実施例と同じである。
本実施例ではフリーズ画像記憶専用のフィールドメモリ
601,602,605を備え、フリーズ時は上記フィールドメモ
リ601,602,605に記憶された信号を毎フィールド読み出
す。この時、スイッチ回路603,604,606,514,515,523,52
4の制御は第７図に示した制御信号S7,S8を用いて行な
う。すなわち、フリーズ信号が到来後最初のフィールド
で、スイッチ回路603,604,606を制御信号S7によりｂ端
子に接続し、フィールドメモリ601,602,605の信号を読
み出す。この時、各フィールドメモリ601,602,605は第
７図に示したWE信号により書き込み禁止となり、常に第
（ｎ−１）フィールドの画像データが保存されている。
スイッチ回路514,515,523,524は第７図の制御信号S8に
より制御されて、入力信号を切り換え実走査線信号と補
間走査線信号として出力する。以上の動作により高画質
なフリーズ画像が得られる。本実施例では、フリーズ画
保存用のフィールドメモリ601,602,605を信号処理用の
フレームメモリ507,519,フィールドメモリ511と別に設
けた特徴がある。
また、本実施例においては、フィールドメモリ511を
フィールドメモリ601と共用することも可能であるし、
第５図の実施例と同様に、BPF516,色差復調517をアナロ
グ処理すること、あるいは色信号処理系の走査線補間に
フィールドメモリを用いる構成を採ることも可能であ
る。
フィールドメモリ601と共用することも可能であるし、
第５図の実施例と同様に、BPF516,色差復調517をアナロ
グ処理すること、あるいは色信号処理系の走査線補間に
フィールドメモリを用いる構成を採ることも可能であ
る。
第８図に本発明の他の一実施例を示す。第８図におい
て、801は動き適応型のY/C分離回路、802はフィールド
メモリであり、その他は第５図の実施例と同じである。
本実施例では動き適応型のY/C分離を一括して行なう特
徴がある。通常再生時には、第８図の各スイッチ回路50
6,509,510,513,514,515,521,523,524はａ端子側に接続
されている。ディジタル化した映像信号は入力端子501
より入力された後、動き適応型のY/C分離回路801により
輝度信号（ｙ）と色信号（ｃ）に分けられる。以下それ
ぞれ走査線補間をして、実走査線YR,CRと補間走査線YI,
CIが得られる。
て、801は動き適応型のY/C分離回路、802はフィールド
メモリであり、その他は第５図の実施例と同じである。
本実施例では動き適応型のY/C分離を一括して行なう特
徴がある。通常再生時には、第８図の各スイッチ回路50
6,509,510,513,514,515,521,523,524はａ端子側に接続
されている。ディジタル化した映像信号は入力端子501
より入力された後、動き適応型のY/C分離回路801により
輝度信号（ｙ）と色信号（ｃ）に分けられる。以下それ
ぞれ走査線補間をして、実走査線YR,CRと補間走査線YI,
CIが得られる。
一方、画面フリーズ時は、各スイッチ回路を第９図に
示すタイミングにしたがって制御する。フリーズ信号到
来後最初のフィールドでスイッチ回路506,510をS9によ
り制御して、ｂ端子側に接続する。すなわち、動き適応
Y/C分離された第ｎフィールドの輝度信号はフレームメ
モリ507に、色信号はフィールドメモリ802に、輝度信号
の補間走査線はフィールドメモリ511に記憶される。フ
レームメモリ507とフィールドメモリ511,802は▲▼
信号によって第（ｎ＋１）フィールド以後書き込み禁止
となり、第ｎフィールドの情報が保存され、毎フィール
ド読み出される。第（ｎ＋１）フィールドからは制御信
号S10によりスイッチ回路509,513,521をｂ端子側に接続
し、フレームメモリ507、フィールドメモリ511,802から
の信号を出力する。ここで得られたフリーズ用の実走査
線信号yr,crと補間走査線信号yi,ciをスイッチ回路514,
515,523,524により切り換えて、高画質フリーズ信号と
する。本実施例においても第５図，第６図の実施例と同
様に色信号の走査線補間をフィールドメモリを用いた動
き適応型の構成とすることも可能である。
示すタイミングにしたがって制御する。フリーズ信号到
来後最初のフィールドでスイッチ回路506,510をS9によ
り制御して、ｂ端子側に接続する。すなわち、動き適応
Y/C分離された第ｎフィールドの輝度信号はフレームメ
モリ507に、色信号はフィールドメモリ802に、輝度信号
の補間走査線はフィールドメモリ511に記憶される。フ
レームメモリ507とフィールドメモリ511,802は▲▼
信号によって第（ｎ＋１）フィールド以後書き込み禁止
となり、第ｎフィールドの情報が保存され、毎フィール
ド読み出される。第（ｎ＋１）フィールドからは制御信
号S10によりスイッチ回路509,513,521をｂ端子側に接続
し、フレームメモリ507、フィールドメモリ511,802から
の信号を出力する。ここで得られたフリーズ用の実走査
線信号yr,crと補間走査線信号yi,ciをスイッチ回路514,
515,523,524により切り換えて、高画質フリーズ信号と
する。本実施例においても第５図，第６図の実施例と同
様に色信号の走査線補間をフィールドメモリを用いた動
き適応型の構成とすることも可能である。
以上、画面フリーズ時の実走査線と補間走査線を切り
換えて、高画質なフリーズ画を得る実施例を示したが、
特殊機能としてフリーズ画だけでなく、ピクチャー・イ
ン・ピクチャー（PinP）、マルチ画面等も回路の一部追
加によって実現できる。第10図にPinPの画面構成の一例
を示す。このような特殊機能においては、子画面信号を
一時的に記憶するメモリが必要となる。このメモリとし
て親画面の信号処理用のフィールドメモリを共用でき
る。ここで、第10図に示すようにフリーズ画面中に子画
面信号を出力することを考える。子画面の大きさを親画
面1/9とすると子画面の走査線は1/3に間引くことにな
る。これに補間走査線が加わるために実際には子画面の
走査線は2/3に間引けばよい。第11図にPinPを実施する
回路のブロック図を示す。第11図において、1101は子画
面用の映像信号の入力端子、1102はY/C分離回路、1103
は1Hメモリ、1104はスイッチ回路、1105は加算器、1106
は係数器、1107,1108は親画面信号と子画面信号を切り
換えるスイッチ回路、その他は第１図と同じである。
換えて、高画質なフリーズ画を得る実施例を示したが、
特殊機能としてフリーズ画だけでなく、ピクチャー・イ
ン・ピクチャー（PinP）、マルチ画面等も回路の一部追
加によって実現できる。第10図にPinPの画面構成の一例
を示す。このような特殊機能においては、子画面信号を
一時的に記憶するメモリが必要となる。このメモリとし
て親画面の信号処理用のフィールドメモリを共用でき
る。ここで、第10図に示すようにフリーズ画面中に子画
面信号を出力することを考える。子画面の大きさを親画
面1/9とすると子画面の走査線は1/3に間引くことにな
る。これに補間走査線が加わるために実際には子画面の
走査線は2/3に間引けばよい。第11図にPinPを実施する
回路のブロック図を示す。第11図において、1101は子画
面用の映像信号の入力端子、1102はY/C分離回路、1103
は1Hメモリ、1104はスイッチ回路、1105は加算器、1106
は係数器、1107,1108は親画面信号と子画面信号を切り
換えるスイッチ回路、その他は第１図と同じである。
第11図の係数器1106からは子画面信号が出力される。
この子画面信号は、スイッチ回路1104がａ端子側に接続
されている時はY/C分離回路1102の出力信号がそのまま
出力され、ｂ端子側に接続されている時は上下のライン
の平均値が出力される。親画面をフリーズしてさらに子
画面を出力する場合は、２つのスイッチ回路1107,1108
はｂ端子側に接続されており、子画面信号はフレームメ
モリ105（以後、Ｒメモリと記す）とフィールドメモリ1
09（以後、Ｉメモリと記す）へ入力される。この子画面
信号をＲメモリとＩメモリに供給し、メモリの書き込み
制御信号▲▼，▲▼を３ラインに１回オン
し、かつ３画素に１回オンすることで、それぞれ1/3画
面ずつ記憶できる。子画面信号を記憶する方法として第
12図に示す２通りの方法が考えられる。第12図は走査線
を横から見た図で、丸印は走査線を示す。（ａ）は第ｎ
フィールドの走査線1,7,13…をＲメモリへ、走査線３と
５の平均、９と11の平均…をＩメモリへ、第（ｎ＋１）
フィールドでは走査線4,10,16…をＲメモリへ、走査線
６と８の平均、12と14の平均…をＩメモリへ記憶する。
（ｂ）では第（ｎ＋１）フィールドの記憶メモリを
（ａ）と反対とする。
この子画面信号は、スイッチ回路1104がａ端子側に接続
されている時はY/C分離回路1102の出力信号がそのまま
出力され、ｂ端子側に接続されている時は上下のライン
の平均値が出力される。親画面をフリーズしてさらに子
画面を出力する場合は、２つのスイッチ回路1107,1108
はｂ端子側に接続されており、子画面信号はフレームメ
モリ105（以後、Ｒメモリと記す）とフィールドメモリ1
09（以後、Ｉメモリと記す）へ入力される。この子画面
信号をＲメモリとＩメモリに供給し、メモリの書き込み
制御信号▲▼，▲▼を３ラインに１回オン
し、かつ３画素に１回オンすることで、それぞれ1/3画
面ずつ記憶できる。子画面信号を記憶する方法として第
12図に示す２通りの方法が考えられる。第12図は走査線
を横から見た図で、丸印は走査線を示す。（ａ）は第ｎ
フィールドの走査線1,7,13…をＲメモリへ、走査線３と
５の平均、９と11の平均…をＩメモリへ、第（ｎ＋１）
フィールドでは走査線4,10,16…をＲメモリへ、走査線
６と８の平均、12と14の平均…をＩメモリへ記憶する。
（ｂ）では第（ｎ＋１）フィールドの記憶メモリを
（ａ）と反対とする。
子画面信号を（ａ）の方法で記憶した場合、フリーズ
画面中の子画面位置で、実走査線信号と補間走査線信号
を切り換えるスイッチ回路（例えば、第１図の112,11
3）を通常再生時と同様の制御とする必要がある。しか
しながら（ｂ）の方法で記憶した場合は、記憶した信号
の走査線関係がフリーズ画像の走査線関係と一致してい
るため、上記スイッチ回路はフリーズ時の処理のままで
よい。したがって（ｂ）の子画面記憶方法は、親画面フ
リーズ時のPinPにおいて、回路の制御を容易にする特徴
がある。
画面中の子画面位置で、実走査線信号と補間走査線信号
を切り換えるスイッチ回路（例えば、第１図の112,11
3）を通常再生時と同様の制御とする必要がある。しか
しながら（ｂ）の方法で記憶した場合は、記憶した信号
の走査線関係がフリーズ画像の走査線関係と一致してい
るため、上記スイッチ回路はフリーズ時の処理のままで
よい。したがって（ｂ）の子画面記憶方法は、親画面フ
リーズ時のPinPにおいて、回路の制御を容易にする特徴
がある。
第11図の実施例では、子画面信号を作成するための多
少の回路とメモリの書き込み制御信号WE1,WE2を作成す
る回路を追加するだけで、PinP画面を作成することがで
きる。
少の回路とメモリの書き込み制御信号WE1,WE2を作成す
る回路を追加するだけで、PinP画面を作成することがで
きる。
また、第11図の実施例では子画面用の映像信号の入力
端子1101とY/C分離回路1102を設けたが、親画面をフリ
ーズ画面と限れば、入力端子1101は入力端子101で代用
できるし、Y/C分離回路1102はY/C分離回路106で代用で
きる。ただし、Y/C分離回路106が動き適応型の場合に
は、常に動画用の処理、すなわちフィールド内のY/C分
離となる。
端子1101とY/C分離回路1102を設けたが、親画面をフリ
ーズ画面と限れば、入力端子1101は入力端子101で代用
できるし、Y/C分離回路1102はY/C分離回路106で代用で
きる。ただし、Y/C分離回路106が動き適応型の場合に
は、常に動画用の処理、すなわちフィールド内のY/C分
離となる。
本発明によれば、動き適応型の回路をもって順次走査
化し高画質化を行なう信号処理回路において、通常処理
時と画面フリーズ時とで実走査線信号と補間走査線信号
の位置関係を毎フィールド正しく保ち、高画質な順次走
査フリーズ機能を実現できる効果がある。
化し高画質化を行なう信号処理回路において、通常処理
時と画面フリーズ時とで実走査線信号と補間走査線信号
の位置関係を毎フィールド正しく保ち、高画質な順次走
査フリーズ機能を実現できる効果がある。
第１図は本発明の回路構成を示すブロック図、第２図は
従来のフリーズ方法を示すブロック図とタイミング図、
第３図は第１図の回路を制御する信号のタイミング図、
第４図はテレビ信号の走査線関係を示す図、第５図，第
６図，第８図は本発明の一実施例を示すブロック図、第
７図は第６図の回路を制御する信号のタイミング図、第
９図は第８図の回路を制御する信号のタイミング図、第
10図はPinP機能の概念図、第11図はPinP画面を作成する
回路のブロック図、第12図は子画面データの記憶方法を
示す図。 101……ディジタル映像信号の入力端子、102……補間走
査線信号の出力端子、103……実走査線信号の出力端
子、104,107,108,111,112,113……スイッチ回路、105…
…フレームメモリ、106……Y/C分離回路、109……フィ
ールドメモリ、110……動き適応型の走査線補間回路。
従来のフリーズ方法を示すブロック図とタイミング図、
第３図は第１図の回路を制御する信号のタイミング図、
第４図はテレビ信号の走査線関係を示す図、第５図，第
６図，第８図は本発明の一実施例を示すブロック図、第
７図は第６図の回路を制御する信号のタイミング図、第
９図は第８図の回路を制御する信号のタイミング図、第
10図はPinP機能の概念図、第11図はPinP画面を作成する
回路のブロック図、第12図は子画面データの記憶方法を
示す図。 101……ディジタル映像信号の入力端子、102……補間走
査線信号の出力端子、103……実走査線信号の出力端
子、104,107,108,111,112,113……スイッチ回路、105…
…フレームメモリ、106……Y/C分離回路、109……フィ
ールドメモリ、110……動き適応型の走査線補間回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 的野 孝明 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所家電研究所内 (72)発明者 平畠 茂 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所家電研究所内 (72)発明者 中川 一三夫 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所家電研究所内 (72)発明者 石倉 和夫 東京都国分寺市東恋ヶ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 鈴木 直 神奈川県横浜市戸塚区吉田町292番地 日 立ビデオエンジニアリング株式会社内 (56)参考文献 特開 昭61−123295（ＪＰ，Ａ) 特開 昭60−130295（ＪＰ，Ａ) 特開 昭60−117987（ＪＰ，Ａ)
Claims (2)
- 【請求項１】少なくとも１フレーム容量のメモリを具備
した動き適応型のY/C分離回路を１つ以上もち、前記Y/C
分離回路の出力信号を入力信号とする少なくとも１フィ
ールド容量のメモリを具備した動き適応型の走査線補間
回路を１つ以上もって、前記Y/C分離回路の出力信号を
実走査線信号とし前記走査線補間回路の出力信号を補間
走査線信号として、実走査線信号入力と補間走査線信号
入力を備えて順次走査の映像信号を再生する順次走査変
換回路を備えた映像信号処理回路において、画面静止時
に前記Y/C分離回路の出力信号を記憶する第１のメモリ
と、画面静止時に前記走査線補間回路の出力信号を記憶
する第２のメモリと、前記第１のメモリと前記第２のメ
モリに記憶された信号を毎フィールド繰り返し読み出す
ための制御を行なう静止画情報読み出し回路と、第１の
フィールドでは前記第１のメモリからの出力信号を実走
査線信号として前記第２のメモリからの出力信号を補間
走査線信号として前記順次走査変換回路に供給し次の第
２のフィールドでは前記第１のメモリからの出力信号を
補間走査線信号として前記第２のメモリからの出力信号
を実走査線信号として前記順次走査変換回路に供給しフ
ィールド毎に繰り返して処理を切り換える切り換え回路
とを設けたことを特徴とする静止画再生可能な映像信号
処理回路。 - 【請求項２】特許請求の範囲第１項記載の静止画再生可
能な映像信号処理回路において、前記動き適応型のY/C
分離回路の出力信号を帰還して前記動き適応型のY/C分
離回路用のフレームメモリへ入力するためのスイッチ回
路と、前記動き適応型の走査線補間回路の出力信号を帰
還して前記動き適応型の走査線補間回路用のフィールド
メモリへ入力するためのスイッチ回路を設け、第１のメ
モリとして前記動き適応型のY/C分離回路用のフレーム
メモリを用い、第２のメモリとして前記動き適応型の走
査線補間回路用のフィールドメモリを用いることを特徴
とする静止画再生可能な映像信号処理回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62104331A JPH0813120B2 (ja) | 1987-04-30 | 1987-04-30 | 静止画再生可能な映像信号処理回路 |
| US07/186,164 US4853765A (en) | 1987-04-30 | 1988-04-26 | Sequential scanning converter with frame comb filter and freeze frame feature |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62104331A JPH0813120B2 (ja) | 1987-04-30 | 1987-04-30 | 静止画再生可能な映像信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63272195A JPS63272195A (ja) | 1988-11-09 |
| JPH0813120B2 true JPH0813120B2 (ja) | 1996-02-07 |
Family
ID=14377952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62104331A Expired - Lifetime JPH0813120B2 (ja) | 1987-04-30 | 1987-04-30 | 静止画再生可能な映像信号処理回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4853765A (ja) |
| JP (1) | JPH0813120B2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5181110A (en) * | 1988-04-25 | 1993-01-19 | Hitachi, Ltd. | Video signal processing circuit capable of enlarging and displaying a picture |
| JP2880168B2 (ja) * | 1988-04-25 | 1999-04-05 | 株式会社日立製作所 | 拡大表示可能な映像信号処理回路 |
| US5325187A (en) * | 1988-04-27 | 1994-06-28 | Canon Kabushiki Kaisha | Image processing apparatus with back porch period sampling and clamping |
| US6408127B1 (en) | 1988-04-27 | 2002-06-18 | Canon Kabushiki Kaisha | Image processing apparatus |
| US5333015A (en) * | 1988-10-31 | 1994-07-26 | Canon Kabushiki Kaisha | Image signal processing apparatus having noise eliminating and special effect mode |
| US4994900A (en) * | 1988-11-09 | 1991-02-19 | Sanyo Electric Co., Ltd. | Television receiver |
| US5155477A (en) * | 1988-11-18 | 1992-10-13 | Sony Corporation | Video signal display apparatus with a liquid crystal display unit |
| US4982288A (en) * | 1989-02-16 | 1991-01-01 | Matsushita Electric Industrial Co., Ltd. | High definition television receiver enabling picture-in picture display |
| JP2773900B2 (ja) * | 1989-06-07 | 1998-07-09 | 池上通信機 株式会社 | Ｎｔｓｃカラーテレビジョンカメラの映像処理装置 |
| JPH0318195A (ja) * | 1989-06-15 | 1991-01-25 | Sharp Corp | 映像信号処理装置 |
| KR940005178B1 (ko) * | 1989-10-14 | 1994-06-11 | 미쯔비시 덴끼 가부시끼가이샤 | 움직임적응형 휘도신호 색신호 분리필터 및 그 분리방법 |
| KR960016852B1 (ko) * | 1990-05-23 | 1996-12-21 | 삼성전자 주식회사 | 동작 적응형 색신호 합성회로 |
| US5117418A (en) * | 1990-11-09 | 1992-05-26 | Intelligent Modem Corporation | Frequency domain adaptive echo canceller for full-duplex data transmission |
| KR950003032B1 (ko) * | 1990-12-14 | 1995-03-29 | 삼성전자 주식회사 | 색신호 선순차 내삽장치 |
| JPH04276989A (ja) * | 1991-03-04 | 1992-10-02 | Sony Corp | テレビジョン受像機 |
| JPH04320174A (ja) * | 1991-04-19 | 1992-11-10 | Sony Corp | 映像信号処理装置 |
| US5268756A (en) * | 1992-03-30 | 1993-12-07 | Panasonic Technologies, Inc. | Generation of synchronization samples for a digital PAL signal |
| JP3113090B2 (ja) * | 1992-09-21 | 2000-11-27 | 松下電器産業株式会社 | 映像信号処理装置 |
| KR100202565B1 (ko) * | 1996-03-23 | 1999-06-15 | 구자홍 | 복합영상신호의 3차원 휘도/색신호 분리 장치 |
| DE19808005A1 (de) * | 1998-02-26 | 1999-09-02 | Philips Patentverwaltung | Anordnung zum Bearbeiten von Videosignalen |
| JP4239380B2 (ja) * | 2000-08-18 | 2009-03-18 | ソニー株式会社 | 画像信号処理装置 |
| US6791622B2 (en) * | 2001-08-31 | 2004-09-14 | General Instrument Corporation | Methods and apparatus for providing video still frame and video capture features from interlaced video signals |
| JP5617445B2 (ja) * | 2010-08-31 | 2014-11-05 | ソニー株式会社 | 撮像装置、および信号処理方法、並びにプログラム |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54138325A (en) * | 1978-04-19 | 1979-10-26 | Nippon Hoso Kyokai <Nhk> | Display system of picture signal |
| JPS54140828A (en) * | 1978-04-24 | 1979-11-01 | Nippon Hoso Kyokai <Nhk> | Luminance-color separation system |
| US4498100A (en) * | 1982-11-26 | 1985-02-05 | Rca Corporation | Apparatus for frame-to-frame comb filtering composite TV signal |
| JPS6048690A (ja) * | 1983-08-27 | 1985-03-16 | Nec Home Electronics Ltd | 順次走査変換装置 |
| JPS6051091A (ja) * | 1983-08-30 | 1985-03-22 | Nec Home Electronics Ltd | テレビジヨン信号変換装置 |
| JPH0228957B2 (ja) * | 1983-11-30 | 1990-06-27 | Nippon Denki Hoomu Erekutoronikusu Kk | Terebijonshingohenkanhoshiki |
| JPS60130295A (ja) * | 1983-12-19 | 1985-07-11 | Nec Corp | 走査変換装置 |
| JPS60182283A (ja) * | 1984-02-29 | 1985-09-17 | Sony Corp | 静止画再生装置 |
| JPS61123295A (ja) * | 1984-11-20 | 1986-06-11 | Nec Home Electronics Ltd | カラ−テレビジヨン信号のｙ／ｃ分離回路 |
| US4672445A (en) * | 1985-05-29 | 1987-06-09 | Rca Corporation | Progressive scan processor employing interpolation in luminance channel controlled by a motion signal and a vertical detail representative signal |
| JP2650186B2 (ja) * | 1985-06-26 | 1997-09-03 | 三菱電機株式会社 | 静止画映像信号処理装置 |
| US4641188A (en) * | 1985-07-31 | 1987-02-03 | Rca Corporation | Progressive scan display system employing line and frame memories |
| JPH0638652B2 (ja) * | 1985-12-28 | 1994-05-18 | ソニー株式会社 | テレビジヨン受像機 |
| US4701785A (en) * | 1986-10-27 | 1987-10-20 | Rca Corporation | Frame comb filter having freeze frame feature |
-
1987
- 1987-04-30 JP JP62104331A patent/JPH0813120B2/ja not_active Expired - Lifetime
-
1988
- 1988-04-26 US US07/186,164 patent/US4853765A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63272195A (ja) | 1988-11-09 |
| US4853765A (en) | 1989-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0813120B2 (ja) | 静止画再生可能な映像信号処理回路 | |
| KR930001446B1 (ko) | 다화면 텔레비젼 수상기 | |
| JP2779212B2 (ja) | ワイド画面／標準画面テレビジョン信号受信装置 | |
| KR100255907B1 (ko) | 영상신호 변환장치와 텔레비젼신호처리장치 | |
| EP0717562B1 (en) | Method and apparatus for displaying two video pictures simultaneously | |
| JP2713699B2 (ja) | ２画面表示機能付高画質テレビジョン受信機 | |
| JPS63156487A (ja) | テレビ受信機におけるノンインタレ−ス方法 | |
| JP2872269B2 (ja) | 標準／高品位テレビジョン受信装置 | |
| JP2525431B2 (ja) | Ｒｇｂマルチ端子入力対応型順次走査変換テレビジョン受像機 | |
| JP3852115B2 (ja) | 画像信号処理装置 | |
| KR0159531B1 (ko) | 뮤즈/엔티에스시 텔레비젼 신호 변환장치 | |
| JP2681996B2 (ja) | 画像処理装置 | |
| JP2604856B2 (ja) | 高品位テレビ受信機の信号処理回路 | |
| JP2607537B2 (ja) | テレビジョン信号処理回路 | |
| JPH0670256A (ja) | ハイビジョン受信機の親子画面信号合成回路 | |
| JP2550934B2 (ja) | テレビ受像機 | |
| JPH0759027A (ja) | ピクチャー・イン・ピクチャー回路 | |
| JPH0759056A (ja) | テレビジョン受像機 | |
| JPH06303583A (ja) | 信号処理回路及びそれを備えたテレビジョン受像機 | |
| JP2563606B2 (ja) | 倍密２画面テレビ | |
| JPS62114383A (ja) | 画像信号処理回路 | |
| JPH0638649B2 (ja) | ２画面表示機能付高画質テレビジヨン受信機 | |
| JPH04227195A (ja) | テレビ受像機 | |
| JPH0740733B2 (ja) | 信号変換装置 | |
| JP2007300568A (ja) | 映像信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080207 Year of fee payment: 12 |