JPH08137591A - データ信号入力回路および印刷装置 - Google Patents
データ信号入力回路および印刷装置Info
- Publication number
- JPH08137591A JPH08137591A JP27488594A JP27488594A JPH08137591A JP H08137591 A JPH08137591 A JP H08137591A JP 27488594 A JP27488594 A JP 27488594A JP 27488594 A JP27488594 A JP 27488594A JP H08137591 A JPH08137591 A JP H08137591A
- Authority
- JP
- Japan
- Prior art keywords
- pull
- signal
- power supply
- data
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】
【目的】 プルアップ抵抗における電力の消費を低減し
たデータ信号入力回路を提供する。 【構成】 セントロニクスｉ／Ｆ信号制御回路１２１
は、ホストコンピュータに対して次のデータを受けつけ
られない状態であることを示すために、ＢＵＳＹ信号を
ハイレベルにする。このＢＵＳＹ信号はプルアップ電源
制御回路１２０にも入力されているため、プルアップ電
源制御回路１２０はＢＵＳＹ信号の立ち上がりに同期し
て、＋５Ｖ電源１１９とプルアップ抵抗１１１〜１１８
との接続をＯＦＦにする。したがって、プルアップ抵抗
１１１〜１１８には＋５電源１１９からの電流が流れな
くなる。
たデータ信号入力回路を提供する。 【構成】 セントロニクスｉ／Ｆ信号制御回路１２１
は、ホストコンピュータに対して次のデータを受けつけ
られない状態であることを示すために、ＢＵＳＹ信号を
ハイレベルにする。このＢＵＳＹ信号はプルアップ電源
制御回路１２０にも入力されているため、プルアップ電
源制御回路１２０はＢＵＳＹ信号の立ち上がりに同期し
て、＋５Ｖ電源１１９とプルアップ抵抗１１１〜１１８
との接続をＯＦＦにする。したがって、プルアップ抵抗
１１１〜１１８には＋５電源１１９からの電流が流れな
くなる。
Description
【０００１】
【産業上の利用分野】本発明は、プルアップ抵抗を介し
て所定の電源に接続されているデータ信号入力線を有す
るデータ信号入力回路、ならびに、該データ信号入力回
路を有する印刷装置に関するものである。
て所定の電源に接続されているデータ信号入力線を有す
るデータ信号入力回路、ならびに、該データ信号入力回
路を有する印刷装置に関するものである。
【０００２】
【従来の技術】並列８ビットのデータを扱うプリンタ用
インターフェースとして、米国セントロニクスコンピュ
ータ社のセントロニクスインターフェースが知られてい
る。
インターフェースとして、米国セントロニクスコンピュ
ータ社のセントロニクスインターフェースが知られてい
る。
【０００３】従来、このセントロニクスインターフェー
スを有する印刷装置においては、ホスト側装置からのオ
ープン・コレクタ出力を正常に入力するために、プルア
ップ抵抗を介して＋５Ｖ電源にセントロニクス・データ
の入力信号線が接続されている。
スを有する印刷装置においては、ホスト側装置からのオ
ープン・コレクタ出力を正常に入力するために、プルア
ップ抵抗を介して＋５Ｖ電源にセントロニクス・データ
の入力信号線が接続されている。
【０００４】
【発明が解決しようとする課題】しかしながら上記の従
来例では、セントロニクス・データの入力信号線は常に
＋５Ｖ電源にプルアップされているため、例えばオール
零のセントロニクス・データが入力される時はプルアッ
プ抵抗において多大な電力が消費されるという欠点があ
った。
来例では、セントロニクス・データの入力信号線は常に
＋５Ｖ電源にプルアップされているため、例えばオール
零のセントロニクス・データが入力される時はプルアッ
プ抵抗において多大な電力が消費されるという欠点があ
った。
【０００５】よって本発明の第１の目的は、上記プルア
ップ抵抗における電力の消費を低減したデータ信号入力
回路を提供することにある。
ップ抵抗における電力の消費を低減したデータ信号入力
回路を提供することにある。
【０００６】また本発明の第２の目的は、並列Ｎビット
データを扱うプリンタ用インターフェースに含まれるプ
ルアップ抵抗での電力消費を低減させた印刷装置を提供
することにある。
データを扱うプリンタ用インターフェースに含まれるプ
ルアップ抵抗での電力消費を低減させた印刷装置を提供
することにある。
【０００７】
【課題を解決するための手段】本発明の第１の目的を達
成するために、本発明の第１の態様では、プルアップ抵
抗を介して所定の電源に接続されているデータ信号入力
線を有するデータ信号入力回路において、データ信号の
入力を行わない期間中、もしくは、データ信号の入力が
完了した後には、前記プルアップ抵抗と前記電源との接
続状態を解除する制御手段を具備したものである。
成するために、本発明の第１の態様では、プルアップ抵
抗を介して所定の電源に接続されているデータ信号入力
線を有するデータ信号入力回路において、データ信号の
入力を行わない期間中、もしくは、データ信号の入力が
完了した後には、前記プルアップ抵抗と前記電源との接
続状態を解除する制御手段を具備したものである。
【０００８】また、本発明の第２の目的を達成するため
に、本発明の第２の態様では、上記のデータ信号入力回
路を有する印刷装置において、印刷すべき並列Ｎビット
データが当該印刷装置に入力保持された後、次の並列Ｎ
ビットデータを受信することが可能になるまでの間、所
定電源への該データのプルアップ接続を解除する手段を
具備したものである。
に、本発明の第２の態様では、上記のデータ信号入力回
路を有する印刷装置において、印刷すべき並列Ｎビット
データが当該印刷装置に入力保持された後、次の並列Ｎ
ビットデータを受信することが可能になるまでの間、所
定電源への該データのプルアップ接続を解除する手段を
具備したものである。
【０００９】
【作用】本発明の第１の態様によれば、データ信号の入
力を必要としない間はプルアップ抵抗を電源から切り離
すので、不要な電力消費を抑制することが可能となる。
力を必要としない間はプルアップ抵抗を電源から切り離
すので、不要な電力消費を抑制することが可能となる。
【００１０】更に本発明の第２の態様によれば、印刷デ
ータが印刷装置に入力・表示されてから、当該印刷装置
が次の印刷データを受信することが可能となるまでの間
に、プルアップ抵抗にて消費される電力を除去すること
が可能となる。
ータが印刷装置に入力・表示されてから、当該印刷装置
が次の印刷データを受信することが可能となるまでの間
に、プルアップ抵抗にて消費される電力を除去すること
が可能となる。
【００１１】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
に説明する。
【００１２】第１の実施例 図１は、本発明を適用した印刷装置内の並列データ入力
回路を示す。同図において、１０１〜１０８はセントロ
ニクスｉ／Ｆ（インターフェース）においてホストコン
ピュータからの印刷データＣＤ１〜８が送出される信号
線、１０９は同じくホストコンピュータからのＤＡＴＡ
ＳＴＲＯＢＥ信号が送出される信号線、１１０は本印刷
装置がホストコンピュータに対して送信するＢＵＳＹ信
号を伝送する信号線である。
回路を示す。同図において、１０１〜１０８はセントロ
ニクスｉ／Ｆ（インターフェース）においてホストコン
ピュータからの印刷データＣＤ１〜８が送出される信号
線、１０９は同じくホストコンピュータからのＤＡＴＡ
ＳＴＲＯＢＥ信号が送出される信号線、１１０は本印刷
装置がホストコンピュータに対して送信するＢＵＳＹ信
号を伝送する信号線である。
【００１３】１１１〜１１８は上記の印刷データ信号線
１０１〜１０８にそれぞれ接続されるプルアップ抵抗、
１１９は各プルアップ抵抗１１１〜１１８が接続される
べき＋５電源、１２０は＋５Ｖ電源１１９とプルアップ
抵抗１１１〜１１８の接続を制御するプルアップ電源制
御回路である。１２１は並列Ｎビットｉ／Ｆ（具体的に
は、セントロニクスｉ／Ｆ）信号制御回路であって、上
記印刷データＣＤ１〜８をＤＡＴＡＳＴＲＯＢＥ信号に
同期して本印刷装置内に入力保持したり、ＢＵＳＹ信号
をホストコンピュータ及びプルアップ電源制御回路１２
０に送信する機能を果たす。
１０１〜１０８にそれぞれ接続されるプルアップ抵抗、
１１９は各プルアップ抵抗１１１〜１１８が接続される
べき＋５電源、１２０は＋５Ｖ電源１１９とプルアップ
抵抗１１１〜１１８の接続を制御するプルアップ電源制
御回路である。１２１は並列Ｎビットｉ／Ｆ（具体的に
は、セントロニクスｉ／Ｆ）信号制御回路であって、上
記印刷データＣＤ１〜８をＤＡＴＡＳＴＲＯＢＥ信号に
同期して本印刷装置内に入力保持したり、ＢＵＳＹ信号
をホストコンピュータ及びプルアップ電源制御回路１２
０に送信する機能を果たす。
【００１４】図２は、図１の動作を示すタイミング図で
ある。同図において、Ｔ1 は印刷データＣＤ１〜８が変
化するタイミング、Ｔ2 はホストコンピュータがＤＡＴ
ＡＳＴＲＯＢＥ信号をローレベルに変化させるタイミン
グ、Ｔ3 は本印刷装置がホストコンピュータに対してＢ
ＵＳＹ信号をハイレベルに変化させるタイミング、Ｔ4
はホストコンピュータがＤＡＴＡＳＴＲＯＢＥ信号をハ
イレベルに変化させるタイミング、Ｔ5 は本印刷装置が
ＢＵＳＹ信号をローレベルに変化させるタイミングであ
る。
ある。同図において、Ｔ1 は印刷データＣＤ１〜８が変
化するタイミング、Ｔ2 はホストコンピュータがＤＡＴ
ＡＳＴＲＯＢＥ信号をローレベルに変化させるタイミン
グ、Ｔ3 は本印刷装置がホストコンピュータに対してＢ
ＵＳＹ信号をハイレベルに変化させるタイミング、Ｔ4
はホストコンピュータがＤＡＴＡＳＴＲＯＢＥ信号をハ
イレベルに変化させるタイミング、Ｔ5 は本印刷装置が
ＢＵＳＹ信号をローレベルに変化させるタイミングであ
る。
【００１５】次に、図１及び図２を用いて本実施例の動
作を説明する。
作を説明する。
【００１６】まず図１において、プルアップ電源制御回
路１２０は、本印刷装置の電源立ち上げ時には＋５Ｖ電
源１１９にプルアップ抵抗１１１〜１１８を接続してあ
る。したがって、ホストコンピュータからの印刷データ
ＣＤ１〜８がオープン・コレクタ出力によって信号線１
０１〜１０８上を送られてきたとしても、正常にデータ
取り込みをすることが可能である。
路１２０は、本印刷装置の電源立ち上げ時には＋５Ｖ電
源１１９にプルアップ抵抗１１１〜１１８を接続してあ
る。したがって、ホストコンピュータからの印刷データ
ＣＤ１〜８がオープン・コレクタ出力によって信号線１
０１〜１０８上を送られてきたとしても、正常にデータ
取り込みをすることが可能である。
【００１７】その後、ホストコンピュータが信号線１０
１〜１０８上に印刷データＣＤ１〜８を送り（図２にお
けるＴ1 タイミング）、ＤＡＴＡＳＴＲＯＢＥ信号をロ
ーレベルにしたとき（同Ｔ2 タイミング）、セントロｉ
／Ｆ信号制御回路１２１内に印刷データＣＤ１〜ＣＤ８
が入力され、保持される。すなわち、ＤＡＴＡＳＴＲＯ
ＢＥ信号の立ち下がりに同期して、ホストコンピュータ
からの印刷データＣＤ１〜８は本印刷装置に入力され
る。
１〜１０８上に印刷データＣＤ１〜８を送り（図２にお
けるＴ1 タイミング）、ＤＡＴＡＳＴＲＯＢＥ信号をロ
ーレベルにしたとき（同Ｔ2 タイミング）、セントロｉ
／Ｆ信号制御回路１２１内に印刷データＣＤ１〜ＣＤ８
が入力され、保持される。すなわち、ＤＡＴＡＳＴＲＯ
ＢＥ信号の立ち下がりに同期して、ホストコンピュータ
からの印刷データＣＤ１〜８は本印刷装置に入力され
る。
【００１８】次に、Ｔ3 のタイミングにおいて、セント
ロニクスｉ／Ｆ信号制御回路１２１は、ホストコンピュ
ータに対して次のデータを受けつけられない状態である
ことを示すために、ＢＵＳＹ信号をハイレベルにする。
このＢＵＳＹ信号はプルアップ電源制御回路１２０にも
入力されているため、プルアップ電源制御回路１２０は
ＢＵＳＹ信号の立ち上がりに同期して、＋５Ｖ電源１１
９とプルアップ抵抗１１１〜１１８との接続をＯＦＦに
する。したがって、プルアップ抵抗１１１〜１１８には
＋５電源１１９からの電流が流れなくなる。
ロニクスｉ／Ｆ信号制御回路１２１は、ホストコンピュ
ータに対して次のデータを受けつけられない状態である
ことを示すために、ＢＵＳＹ信号をハイレベルにする。
このＢＵＳＹ信号はプルアップ電源制御回路１２０にも
入力されているため、プルアップ電源制御回路１２０は
ＢＵＳＹ信号の立ち上がりに同期して、＋５Ｖ電源１１
９とプルアップ抵抗１１１〜１１８との接続をＯＦＦに
する。したがって、プルアップ抵抗１１１〜１１８には
＋５電源１１９からの電流が流れなくなる。
【００１９】その後、入力保持された印刷データＣＤ１
〜８が本印刷装置内にて処理され、ホストコンピュータ
からの次の印刷データが受けつけられるようになるとセ
ントロニクスｉ／Ｆ信号制御回路１２１はＢＵＳＹ信号
をローレベルにする（Ｔ5 タイミング）。
〜８が本印刷装置内にて処理され、ホストコンピュータ
からの次の印刷データが受けつけられるようになるとセ
ントロニクスｉ／Ｆ信号制御回路１２１はＢＵＳＹ信号
をローレベルにする（Ｔ5 タイミング）。
【００２０】するとプルアップ電源制御回路１２０は、
ＢＵＳＹ信号立ち下がりに同期して、ＯＦＦになってい
た＋５Ｖ電源１１９とプルアップ抵抗１１〜１１８の接
続をオンにし、印刷データＣＤ１〜８の各信号線１０１
〜１０８は再び＋５Ｖ電源１１９にプルアップされる。
よって、次の印刷データが送られてくるタイミング（Ｔ
1 ）においては、ホストコンピュータからのデータは正
常に入力される。
ＢＵＳＹ信号立ち下がりに同期して、ＯＦＦになってい
た＋５Ｖ電源１１９とプルアップ抵抗１１〜１１８の接
続をオンにし、印刷データＣＤ１〜８の各信号線１０１
〜１０８は再び＋５Ｖ電源１１９にプルアップされる。
よって、次の印刷データが送られてくるタイミング（Ｔ
1 ）においては、ホストコンピュータからのデータは正
常に入力される。
【００２１】以上説明したように本実施例では、プルア
ップ電源制御回路１２０をＢＵＳＹ信号の立ち上がりで
オフにし、立ち下がりでオンにすることによって、図２
におけるＴ3 からＴ5 の間においてプルアップ抵抗１１
〜１１８において消費される電力を削減することが可能
となる。
ップ電源制御回路１２０をＢＵＳＹ信号の立ち上がりで
オフにし、立ち下がりでオンにすることによって、図２
におけるＴ3 からＴ5 の間においてプルアップ抵抗１１
〜１１８において消費される電力を削減することが可能
となる。
【００２２】第２の実施例 図３は、本発明の第２の実施例を示す。同図において３
０１〜３０８は、セントロニクスｉ／Ｆにおいてホスト
コンピュータからの印刷データＣＤ１〜８が送信される
信号線、３０９は同じくホストコンピュータが送信する
ＤＡＴＡＳＴＲＯＢＥ信号の信号線、３１０は本印刷装
置がホストコンピュータに対して送信するＢＵＳＹ信号
の信号線、３１１〜３１８は印刷データ信号線３０１〜
３０８にそれぞれ接続されるプルアップ抵抗、３１９は
各プルアップ抵抗３１１〜３１８が接続されるべき＋５
Ｖ電源、３２０は＋５Ｖ電源と各プルアップ抵抗３１１
〜３１８の接続を制御するプルアップ電源制御回路であ
る。３２１は並列Ｎビットｉ／Ｆ（具体的には、セント
ロニクスｉ／Ｆ）信号制御回路であって、印刷データＣ
Ｄ１〜８をＤＡＴＡＳＴＲＯＢＥ信号に同期して本印刷
装置内に入力保持したり、ＢＵＳＹ信号をプルアップ電
源制御回路３２０に送信したりする機能を果たす。
０１〜３０８は、セントロニクスｉ／Ｆにおいてホスト
コンピュータからの印刷データＣＤ１〜８が送信される
信号線、３０９は同じくホストコンピュータが送信する
ＤＡＴＡＳＴＲＯＢＥ信号の信号線、３１０は本印刷装
置がホストコンピュータに対して送信するＢＵＳＹ信号
の信号線、３１１〜３１８は印刷データ信号線３０１〜
３０８にそれぞれ接続されるプルアップ抵抗、３１９は
各プルアップ抵抗３１１〜３１８が接続されるべき＋５
Ｖ電源、３２０は＋５Ｖ電源と各プルアップ抵抗３１１
〜３１８の接続を制御するプルアップ電源制御回路であ
る。３２１は並列Ｎビットｉ／Ｆ（具体的には、セント
ロニクスｉ／Ｆ）信号制御回路であって、印刷データＣ
Ｄ１〜８をＤＡＴＡＳＴＲＯＢＥ信号に同期して本印刷
装置内に入力保持したり、ＢＵＳＹ信号をプルアップ電
源制御回路３２０に送信したりする機能を果たす。
【００２３】次に、図３及び第１の実施例で用いた図２
のタイミング図を用いて、第２の実施例における動作を
以下に説明する。
のタイミング図を用いて、第２の実施例における動作を
以下に説明する。
【００２４】まず図３において、プルアップ電源制御回
路３２０は、本印刷装置の電源立ち上げ時には＋５Ｖ電
源３１９にプルアップ抵抗３１１〜３１８を接続してあ
る。よって、ホストコンピュータからの印刷データＣＤ
１〜８がオープン・コレクタ出力によって印刷データ線
３０１〜３０８上に送られてきたとしても、正常に印刷
データの取り込みが行われる。
路３２０は、本印刷装置の電源立ち上げ時には＋５Ｖ電
源３１９にプルアップ抵抗３１１〜３１８を接続してあ
る。よって、ホストコンピュータからの印刷データＣＤ
１〜８がオープン・コレクタ出力によって印刷データ線
３０１〜３０８上に送られてきたとしても、正常に印刷
データの取り込みが行われる。
【００２５】ホストコンピュータが印刷データ信号線３
０１〜３０８上にデータを送り（Ｔ1 ）、ＤＡＴＡＳＴ
ＲＯＢＥ信号をローレベルにしたとき（Ｔ2 ）、セント
ロニクスｉ／Ｆ信号制御回路３２１内に印刷データＣＤ
１〜ＣＤ８３０１〜３０８は入力され、保持される。す
なわちＤＡＴＡＳＴＲＯＢＥ信号の立ち下がりに同期し
てホストコンピュータからのデータは本印刷装置に入力
される。
０１〜３０８上にデータを送り（Ｔ1 ）、ＤＡＴＡＳＴ
ＲＯＢＥ信号をローレベルにしたとき（Ｔ2 ）、セント
ロニクスｉ／Ｆ信号制御回路３２１内に印刷データＣＤ
１〜ＣＤ８３０１〜３０８は入力され、保持される。す
なわちＤＡＴＡＳＴＲＯＢＥ信号の立ち下がりに同期し
てホストコンピュータからのデータは本印刷装置に入力
される。
【００２６】次に、セントロニクスｉ／Ｆ信号制御回路
３２１はＢＵＳＹ信号をハイレベルにして、ホストコン
ピュータに対し次の印刷データを受信できないことを示
す。ＤＡＴＡＳＴＲＯＢＥ信号はプルアップ電源制御回
路３２０にも入力されているので、ＤＡＴＡＳＴＲＯＢ
Ｅ信号の立ち上がり（Ｔ4 ）に同期して、＋５Ｖ電源３
１９とプルアップ抵抗３１１〜３１８の接続をＯＦＦに
する。
３２１はＢＵＳＹ信号をハイレベルにして、ホストコン
ピュータに対し次の印刷データを受信できないことを示
す。ＤＡＴＡＳＴＲＯＢＥ信号はプルアップ電源制御回
路３２０にも入力されているので、ＤＡＴＡＳＴＲＯＢ
Ｅ信号の立ち上がり（Ｔ4 ）に同期して、＋５Ｖ電源３
１９とプルアップ抵抗３１１〜３１８の接続をＯＦＦに
する。
【００２７】この動作により、プルアップ抵抗３１１〜
３１８には＋５Ｖ電源３１９からの電流が流れなくな
る。その後、入力されたデータが本印刷装置内にて処理
され、ホストコンピュータからの次の印刷データが受信
できるようになると、セントロニクスｉ／Ｆ信号制御回
路３２１は、ＢＵＳＹ信号をローレベルにする（Ｔ
5 ）。
３１８には＋５Ｖ電源３１９からの電流が流れなくな
る。その後、入力されたデータが本印刷装置内にて処理
され、ホストコンピュータからの次の印刷データが受信
できるようになると、セントロニクスｉ／Ｆ信号制御回
路３２１は、ＢＵＳＹ信号をローレベルにする（Ｔ
5 ）。
【００２８】ＢＵＳＹ信号はプルアップ電源制御回路３
２０にも入力されているので、ＢＵＳＹ信号の立ち下が
りに同期して、ＯＦＦになっていた＋５Ｖ電源３１９と
プルアップ抵抗３１１〜３１８の接続をオンにし、印刷
データＣＤ１〜８は再び＋５Ｖ電源３１９にプルアップ
される。よって、次の印刷データが送信されるタイミン
グ（Ｔ1 ）においては、ホストコンピュータからの印刷
データは正常に入力される。
２０にも入力されているので、ＢＵＳＹ信号の立ち下が
りに同期して、ＯＦＦになっていた＋５Ｖ電源３１９と
プルアップ抵抗３１１〜３１８の接続をオンにし、印刷
データＣＤ１〜８は再び＋５Ｖ電源３１９にプルアップ
される。よって、次の印刷データが送信されるタイミン
グ（Ｔ1 ）においては、ホストコンピュータからの印刷
データは正常に入力される。
【００２９】以上説明したように本実施例では、プルア
ップ電源制御回路３２０をＤＡＴＡＳＴＲＯＢＥ信号の
立ち上がりでオフにし、ＢＵＳＹ信号の立ち下がりでオ
ンにすることによって、図２におけるＴ4 からＴ5 の間
においてプルアップ抵抗３１１〜３１８において消費さ
れる電力を削減することが可能となる。
ップ電源制御回路３２０をＤＡＴＡＳＴＲＯＢＥ信号の
立ち上がりでオフにし、ＢＵＳＹ信号の立ち下がりでオ
ンにすることによって、図２におけるＴ4 からＴ5 の間
においてプルアップ抵抗３１１〜３１８において消費さ
れる電力を削減することが可能となる。
【００３０】
【発明の効果】以上説明したように、本出願に係る第１
の発明によれば、データ信号の入力を必要としない間は
プルアップ抵抗を電源から切り離すことができるので、
不要な電力消費を抑えることができる。
の発明によれば、データ信号の入力を必要としない間は
プルアップ抵抗を電源から切り離すことができるので、
不要な電力消費を抑えることができる。
【００３１】また本出願に係る第２の発明によれば、印
刷データが印刷装置に入力・保持されてから、本印刷装
置が次の印刷データを受信することが可能となるまでの
間に、プルアップ抵抗にて消費される電流を削減するこ
とが可能となる。
刷データが印刷装置に入力・保持されてから、本印刷装
置が次の印刷データを受信することが可能となるまでの
間に、プルアップ抵抗にて消費される電流を削減するこ
とが可能となる。
【図１】本発明の第１の実施例を示す回路図である。
【図２】本発明に係るセントロニクスインターフェース
の動作を示すタイミング図である。
の動作を示すタイミング図である。
【図３】本発明の第２の実施例を示す回路図である。
１０１〜１０８ 印刷データＣＤ１〜８の信号線 １０９ ＤＡＴＡＳＴＲＯＢＥ信号の信号線 １１０ ＢＵＳＹ信号の信号線 １１１〜１１８ プルアップ抵抗 １１９ ＋５Ｖ電源 １２０ プルアップ電源制御回路 １２１ 並列Ｎビットｉ／Ｆ（セントロニクスｉ／Ｆ）
信号制御回路
信号制御回路
Claims (2)
- 【請求項１】 プルアップ抵抗を介して所定の電源に接
続されているデータ信号入力線を有するデータ信号入力
回路において、 データ信号の入力を行わない期間中、もしくは、データ
信号の入力が完了した後には、前記プルアップ抵抗と前
記電源との接続状態を解除する制御手段を具備したこと
を特徴とするデータ信号入力回路。 - 【請求項２】 請求項１に記載のデータ信号入力回路を
有する印刷装置において、 印刷すべき並列Ｎビットデータが当該印刷装置に入力保
持された後、次の並列Ｎビットデータを受信することが
可能になるまでの間、所定電源への該データのプルアッ
プ接続を解除する手段を具備したことを特徴とする印刷
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27488594A JPH08137591A (ja) | 1994-11-09 | 1994-11-09 | データ信号入力回路および印刷装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27488594A JPH08137591A (ja) | 1994-11-09 | 1994-11-09 | データ信号入力回路および印刷装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08137591A true JPH08137591A (ja) | 1996-05-31 |
Family
ID=17547899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27488594A Pending JPH08137591A (ja) | 1994-11-09 | 1994-11-09 | データ信号入力回路および印刷装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08137591A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009163775A (ja) * | 2009-04-24 | 2009-07-23 | Renesas Technology Corp | 半導体処理装置およびそれを用いた半導体処理システム |
| JP2010027073A (ja) * | 2009-10-30 | 2010-02-04 | Renesas Technology Corp | 半導体処理装置 |
| JP2010257462A (ja) * | 2010-04-22 | 2010-11-11 | Renesas Electronics Corp | 半導体処理装置 |
-
1994
- 1994-11-09 JP JP27488594A patent/JPH08137591A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009163775A (ja) * | 2009-04-24 | 2009-07-23 | Renesas Technology Corp | 半導体処理装置およびそれを用いた半導体処理システム |
| JP2010027073A (ja) * | 2009-10-30 | 2010-02-04 | Renesas Technology Corp | 半導体処理装置 |
| JP2010257462A (ja) * | 2010-04-22 | 2010-11-11 | Renesas Electronics Corp | 半導体処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4578057B2 (ja) | Ｕｓｂホストの役割をする上流の周辺機器 | |
| JP3012378B2 (ja) | プリンタのインターフェイス回路 | |
| US20050198428A1 (en) | Interface apparatus and image forming apparatus | |
| JP3101963B2 (ja) | 通信元の装置の電源オフ状態判別方法 | |
| KR100272102B1 (ko) | 화상형성장치 | |
| JP2001253146A (ja) | 印刷処理装置 | |
| JPH0615884A (ja) | プリンタ | |
| JPH03136119A (ja) | データ伝送方式 | |
| JPH06110591A (ja) | 画像記録装置 | |
| JP2006198794A (ja) | 印刷装置の消費電力制御方法及び印刷装置 | |
| JP2776743B2 (ja) | 電子写真方式印刷装置 | |
| JP3844024B2 (ja) | 印刷装置 | |
| JPH09216424A (ja) | プリンタ装置 | |
| JPH0872363A (ja) | プリンタユニット | |
| JPH0962417A (ja) | 情報処理装置の周辺装置と情報処理システム | |
| JP2001156955A (ja) | 画像形成装置およびファックス装置 | |
| JPS62152040A (ja) | シリアルプリンタのデ−タ転送方式 | |
| JPH0561618A (ja) | プリンタ装置 | |
| JP2000267823A (ja) | プリンタ装置 | |
| JP2006150730A (ja) | 省電力ネットワーク印刷装置、制御方法 | |
| JP2002014913A (ja) | インターフェイス回路およびプリンタ装置 | |
| JP2001253145A (ja) | 印刷処理装置 | |
| JP2004304326A (ja) | データ送受信方法、データ送受信装置および印刷装置 | |
| JPH06342347A (ja) | プリンタインタフェース装置 | |
| JPH106620A (ja) | プリント装置およびプリント装置の電源制御方法 |