JPH08137783A - バスサイクルタイムコントロール回路およびバスサイクル処理方法 - Google Patents
バスサイクルタイムコントロール回路およびバスサイクル処理方法Info
- Publication number
- JPH08137783A JPH08137783A JP28016794A JP28016794A JPH08137783A JP H08137783 A JPH08137783 A JP H08137783A JP 28016794 A JP28016794 A JP 28016794A JP 28016794 A JP28016794 A JP 28016794A JP H08137783 A JPH08137783 A JP H08137783A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- bus cycle
- power supply
- supply voltage
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【目的】 各デバイスの特性を有効に活用することがで
きるとともに、マージンをとりすぎるというような無駄
を省き最適なアクセススピードでシステムを動作させる
ことができる。 【構成】 ＣＰＵ１およびメモリ２の周囲温度および前
記ＣＰＵ１に通電される電源電圧に基づいて現在の使用
環境状態におけるＣＰＵ１とメモリ２とで高速アクセス
可能なアクセススピードを判断し、アクセススピードデ
ータに基づいてウエイトコントロール手段３がバスサイ
クルに最適なウエイト数となるように前記バスサイクル
に挿入するウエイト数を可変制御する構成を特徴とす
る。
きるとともに、マージンをとりすぎるというような無駄
を省き最適なアクセススピードでシステムを動作させる
ことができる。 【構成】 ＣＰＵ１およびメモリ２の周囲温度および前
記ＣＰＵ１に通電される電源電圧に基づいて現在の使用
環境状態におけるＣＰＵ１とメモリ２とで高速アクセス
可能なアクセススピードを判断し、アクセススピードデ
ータに基づいてウエイトコントロール手段３がバスサイ
クルに最適なウエイト数となるように前記バスサイクル
に挿入するウエイト数を可変制御する構成を特徴とす
る。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＰＵのバスサイクル
に挿入するウエイト挿入制御を行うバスサイクルタイム
コントロール回路およびバスサイクル処理方法に関する
ものである。
に挿入するウエイト挿入制御を行うバスサイクルタイム
コントロール回路およびバスサイクル処理方法に関する
ものである。
【０００２】
【従来の技術】従来、ＣＰＵのバスサイクルに対するウ
エイトの設定は、ＣＰＵとアクセスする各デバイスの最
悪のアクセススピードをとり、例えばＣＰＵ内にウエイ
トコントローラを内蔵している場合、各デバイスのメモ
リ領域やＩＯ領域にそれぞれのデバイスに適応したウエ
イト数（各デバイスの最悪アクセススピードにより算出
した）を設定していた。
エイトの設定は、ＣＰＵとアクセスする各デバイスの最
悪のアクセススピードをとり、例えばＣＰＵ内にウエイ
トコントローラを内蔵している場合、各デバイスのメモ
リ領域やＩＯ領域にそれぞれのデバイスに適応したウエ
イト数（各デバイスの最悪アクセススピードにより算出
した）を設定していた。
【０００３】また、ウエイトコントローラを持たないよ
うなＣＰＵの場合、各デバイスの中から最もアクセスの
遅いものをアクセスできるようにＣＰＵの動作クロック
を決めて対応していた。
うなＣＰＵの場合、各デバイスの中から最もアクセスの
遅いものをアクセスできるようにＣＰＵの動作クロック
を決めて対応していた。
【０００４】
【発明が解決しようとする課題】しかしながら上記従来
例では、各デバイスのアクセスタイムを最悪の環境条件
（温度，電圧）で決めているため、実際の使用条件での
アクセスタイムに比べ、かなりマージンを持っており、
システムのスピードが遅くなってしまうというような問
題があった。
例では、各デバイスのアクセスタイムを最悪の環境条件
（温度，電圧）で決めているため、実際の使用条件での
アクセスタイムに比べ、かなりマージンを持っており、
システムのスピードが遅くなってしまうというような問
題があった。
【０００５】本発明は、上記の問題点を解消するために
なされたもので、本発明に係る第１の発明〜第５の発明
の目的は、ＣＰＵ及びメモリデバイスの環境および動作
電源電圧を検出して使用環境に変動に対応してＣＰＵ及
びメモリデバイスとのバスサイクルのウエイト数を可変
制御することにより、各デバイスの特性を有効に活用す
ることができるとともに、マージンをとりすぎるという
ような無駄を省き最適なアクセススピードでシステムを
動作させることができるバスサイクルタイムコントロー
ル回路およびバスサイクル処理方法提供することであ
る。
なされたもので、本発明に係る第１の発明〜第５の発明
の目的は、ＣＰＵ及びメモリデバイスの環境および動作
電源電圧を検出して使用環境に変動に対応してＣＰＵ及
びメモリデバイスとのバスサイクルのウエイト数を可変
制御することにより、各デバイスの特性を有効に活用す
ることができるとともに、マージンをとりすぎるという
ような無駄を省き最適なアクセススピードでシステムを
動作させることができるバスサイクルタイムコントロー
ル回路およびバスサイクル処理方法提供することであ
る。
【０００６】
【課題を解決するための手段】本発明に係る第１の発明
は、ＣＰＵがメモリデバイスに対するバスサイクルのタ
イミングを制御するバスサイクルタイムコントロール回
路において、前記ＣＰＵおよび前記メモリデバイスの周
囲温度および前記ＣＰＵに通電される電源電圧に基づい
て現在の使用環境状態におけるＣＰＵとメモリとで高速
アクセス可能なアクセススピードを判断する判断手段
と、前記判断手段が判断したアクセススピードデータに
基づいて前記バスサイクルに最適なウエイト数となるよ
うに前記バスサイクルに挿入するウエイト数を可変制御
する制御手段とを設けたものである。
は、ＣＰＵがメモリデバイスに対するバスサイクルのタ
イミングを制御するバスサイクルタイムコントロール回
路において、前記ＣＰＵおよび前記メモリデバイスの周
囲温度および前記ＣＰＵに通電される電源電圧に基づい
て現在の使用環境状態におけるＣＰＵとメモリとで高速
アクセス可能なアクセススピードを判断する判断手段
と、前記判断手段が判断したアクセススピードデータに
基づいて前記バスサイクルに最適なウエイト数となるよ
うに前記バスサイクルに挿入するウエイト数を可変制御
する制御手段とを設けたものである。
【０００７】本発明に係る第２の発明は、ＣＰＵがメモ
リデバイスに対するバスサイクルのタイミングを制御す
るバスサイクルタイムコントロール回路において、前記
ＣＰＵおよび前記メモリデバイスの周囲温度を検出する
温度検出手段と、前記ＣＰＵに通電される電源電圧を検
出する電源電圧検出手段と、前記温度検出手段と電源電
圧検出手段からの温度データおよび電圧データに基づい
て現在の使用環境状態におけるＣＰＵとメモリとで高速
アクセス可能なアクセススピードを判断する判断手段
と、前記判断手段からのアクセススピードデータに基づ
いて前記バスサイクルに挿入すべき最適なウエイト数を
決定する決定手段と、前記決定手段により決定されたウ
エイト数を前記バスサイクルに挿入するウエイトコント
ロール手段とを設けたものである。
リデバイスに対するバスサイクルのタイミングを制御す
るバスサイクルタイムコントロール回路において、前記
ＣＰＵおよび前記メモリデバイスの周囲温度を検出する
温度検出手段と、前記ＣＰＵに通電される電源電圧を検
出する電源電圧検出手段と、前記温度検出手段と電源電
圧検出手段からの温度データおよび電圧データに基づい
て現在の使用環境状態におけるＣＰＵとメモリとで高速
アクセス可能なアクセススピードを判断する判断手段
と、前記判断手段からのアクセススピードデータに基づ
いて前記バスサイクルに挿入すべき最適なウエイト数を
決定する決定手段と、前記決定手段により決定されたウ
エイト数を前記バスサイクルに挿入するウエイトコント
ロール手段とを設けたものである。
【０００８】本発明に係る第３の発明は、温度検出手段
は、所定時間経過毎に、ＣＰＵおよびメモリデバイスの
周囲温度を検出するように構成したものである。
は、所定時間経過毎に、ＣＰＵおよびメモリデバイスの
周囲温度を検出するように構成したものである。
【０００９】本発明に係る第４の発明は、電源電圧検出
手段は、所定時間経過毎にＣＰＵに通電される電源電圧
を検出するように構成したものである。
手段は、所定時間経過毎にＣＰＵに通電される電源電圧
を検出するように構成したものである。
【００１０】本発明に係る第５の発明は、ＣＰＵがメモ
リデバイスに対するバスサイクルのタイミングを制御す
るバスサイクル処理方法において、前記ＣＰＵおよび前
記メモリデバイスの周囲温度を検出する温度検出工程
と、前記ＣＰＵに通電される電源電圧を検出する電源電
圧検出工程と、該検出された温度データおよび電圧デー
タに基づいて現在の使用環境状態におけるＣＰＵとメモ
リとで高速アクセス可能なアクセススピードを判断する
判断工程と、前記アクセススピードデータに基づいて前
記バスサイクルに挿入すべき最適なウエイト数を決定す
る決定工程と、該決定されたウエイト数を前記バスサイ
クルに挿入する挿入工程とを有するものである。
リデバイスに対するバスサイクルのタイミングを制御す
るバスサイクル処理方法において、前記ＣＰＵおよび前
記メモリデバイスの周囲温度を検出する温度検出工程
と、前記ＣＰＵに通電される電源電圧を検出する電源電
圧検出工程と、該検出された温度データおよび電圧デー
タに基づいて現在の使用環境状態におけるＣＰＵとメモ
リとで高速アクセス可能なアクセススピードを判断する
判断工程と、前記アクセススピードデータに基づいて前
記バスサイクルに挿入すべき最適なウエイト数を決定す
る決定工程と、該決定されたウエイト数を前記バスサイ
クルに挿入する挿入工程とを有するものである。
【００１１】
【作用】第１の発明において、判断手段がＣＰＵおよび
前記メモリデバイスの周囲温度および前記ＣＰＵに通電
される電源電圧に基づいて現在の使用環境状態における
ＣＰＵとメモリとで高速アクセス可能なアクセススピー
ドを判断し、前記判断手段が判断したアクセススピード
データに基づいて制御手段が前記バスサイクルに最適な
ウエイト数となるように前記バスサイクルに挿入するウ
エイト数を可変制御して、メモリデバイスとＣＰＵが動
作する環境温度および電源電圧の変動に追従してメモリ
デバイスとＣＰＵとのバスサイクルにおけるウエイト数
を可変してＣＰＵとメモリデバイスとで環境変動に応じ
て常に高速のバスサイクルとなるようにバスサイクルを
調整することを可能とする。
前記メモリデバイスの周囲温度および前記ＣＰＵに通電
される電源電圧に基づいて現在の使用環境状態における
ＣＰＵとメモリとで高速アクセス可能なアクセススピー
ドを判断し、前記判断手段が判断したアクセススピード
データに基づいて制御手段が前記バスサイクルに最適な
ウエイト数となるように前記バスサイクルに挿入するウ
エイト数を可変制御して、メモリデバイスとＣＰＵが動
作する環境温度および電源電圧の変動に追従してメモリ
デバイスとＣＰＵとのバスサイクルにおけるウエイト数
を可変してＣＰＵとメモリデバイスとで環境変動に応じ
て常に高速のバスサイクルとなるようにバスサイクルを
調整することを可能とする。
【００１２】第２の発明において、温度検出手段と電源
電圧検出手段からの温度データおよび電圧データに基づ
いて判断手段が現在の使用環境状態におけるＣＰＵとメ
モリとで高速アクセス可能なアクセススピードを判断
し、該判断されたアクセススピードデータに基づいて決
定手段が前記バスサイクルに挿入すべき最適なウエイト
数を決定し、該決定されたウエイト数をウエイトコント
ロール手段が前記バスサイクルに挿入して、メモリデバ
イスとＣＰＵが動作する環境温度および電源電圧の変動
に追従してメモリデバイスとＣＰＵとのバスサイクルに
おけるウエイト数を決定してＣＰＵとメモリデバイスと
で環境変動に応じて常に高速のバスサイクルとなるよう
にバスサイクルを調整することを可能とする。
電圧検出手段からの温度データおよび電圧データに基づ
いて判断手段が現在の使用環境状態におけるＣＰＵとメ
モリとで高速アクセス可能なアクセススピードを判断
し、該判断されたアクセススピードデータに基づいて決
定手段が前記バスサイクルに挿入すべき最適なウエイト
数を決定し、該決定されたウエイト数をウエイトコント
ロール手段が前記バスサイクルに挿入して、メモリデバ
イスとＣＰＵが動作する環境温度および電源電圧の変動
に追従してメモリデバイスとＣＰＵとのバスサイクルに
おけるウエイト数を決定してＣＰＵとメモリデバイスと
で環境変動に応じて常に高速のバスサイクルとなるよう
にバスサイクルを調整することを可能とする。
【００１３】第３の発明において、温度検出手段は、所
定時間経過毎に、ＣＰＵおよびメモリデバイスの周囲温
度を検出し、ＣＰＵおよびメモリデバイスとの動作環境
温度の変動を所定時間経過毎に監視して、温度変化に対
応したバスサイクルに挿入すべき最適なウエイト数を決
定することを可能とする。
定時間経過毎に、ＣＰＵおよびメモリデバイスの周囲温
度を検出し、ＣＰＵおよびメモリデバイスとの動作環境
温度の変動を所定時間経過毎に監視して、温度変化に対
応したバスサイクルに挿入すべき最適なウエイト数を決
定することを可能とする。
【００１４】第４の発明において、電源電圧検出手段
は、所定時間経過毎にＣＰＵに通電される電源電圧を検
出し、ＣＰＵおよびメモリデバイスとの動作環境電源電
圧の変動を所定時間経過毎に監視して、電源電圧変化に
対応したバスサイクルに挿入すべき最適なウエイト数を
決定することを可能とする。
は、所定時間経過毎にＣＰＵに通電される電源電圧を検
出し、ＣＰＵおよびメモリデバイスとの動作環境電源電
圧の変動を所定時間経過毎に監視して、電源電圧変化に
対応したバスサイクルに挿入すべき最適なウエイト数を
決定することを可能とする。
【００１５】第５の発明において、前記ＣＰＵおよび前
記メモリデバイスの周囲温度を検出し、前記ＣＰＵに通
電される電源電圧を検出し、該検出された温度データお
よび電圧データに基づいて現在の使用環境状態における
ＣＰＵとメモリとで高速アクセス可能なアクセススピー
ドを判断し、該アクセススピードデータに基づいて前記
バスサイクルに挿入すべき最適なウエイト数を決定し、
該決定されたウエイト数を前記バスサイクルに挿入し
て、メモリデバイスとＣＰＵが動作する環境温度および
電源電圧の変動に追従してメモリデバイスとＣＰＵとの
バスサイクルにおけるウエイト数を決定してＣＰＵとメ
モリデバイスとで環境変動に応じて常に高速のバスサイ
クルとなるようにバスサイクルを調整する処理をプログ
ラマブルに実行可能とする。
記メモリデバイスの周囲温度を検出し、前記ＣＰＵに通
電される電源電圧を検出し、該検出された温度データお
よび電圧データに基づいて現在の使用環境状態における
ＣＰＵとメモリとで高速アクセス可能なアクセススピー
ドを判断し、該アクセススピードデータに基づいて前記
バスサイクルに挿入すべき最適なウエイト数を決定し、
該決定されたウエイト数を前記バスサイクルに挿入し
て、メモリデバイスとＣＰＵが動作する環境温度および
電源電圧の変動に追従してメモリデバイスとＣＰＵとの
バスサイクルにおけるウエイト数を決定してＣＰＵとメ
モリデバイスとで環境変動に応じて常に高速のバスサイ
クルとなるようにバスサイクルを調整する処理をプログ
ラマブルに実行可能とする。
【００１６】
〔第１実施例〕図１は本発明の第１実施例を示すバスサ
イクルタイムコントロール回路の構成を説明するブロッ
ク図である。
イクルタイムコントロール回路の構成を説明するブロッ
ク図である。
【００１７】図において、１はシステム全体の制御を司
るＣＰＵ、２はメモリ、３はＣＰＵ１のＲＥＡＤＹ＊端
子に信号を送り、バスサイクルにウエイトステートを入
れ、ウエイトを挿入するウエイトコントロール手段、４
は周囲温度を検出する温度検出手段、５は電源電圧を検
出する電源電圧検出手段である。なお、温度検出手段４
は、Ａ／Ｄコンバータ２６，抵抗２７，サーミスタ２８
等から構成されている。電源電圧検出手段５はＡ／Ｄコ
ンバータ２９より構成されている。
るＣＰＵ、２はメモリ、３はＣＰＵ１のＲＥＡＤＹ＊端
子に信号を送り、バスサイクルにウエイトステートを入
れ、ウエイトを挿入するウエイトコントロール手段、４
は周囲温度を検出する温度検出手段、５は電源電圧を検
出する電源電圧検出手段である。なお、温度検出手段４
は、Ａ／Ｄコンバータ２６，抵抗２７，サーミスタ２８
等から構成されている。電源電圧検出手段５はＡ／Ｄコ
ンバータ２９より構成されている。
【００１８】上記構成において、温度検出手段４、およ
び電源電圧検出手段５により、周囲温度，電源電圧を検
出し、それぞれの検出データをＣＰＵ１に送る。ＣＰＵ
１は、これらのデータからメモリ２やＣＰＵ１など各デ
バイスの現環境下でのアクセススピードを算出し、それ
に対応した設定ウエイト数を決める。ＣＰＵ１は決定し
たウエイト数のデータをウエイトコントロール手段３に
送り、ウエイトコントロール手段３はその設定ウエイト
数に従ったＲＥＡＤＹ＊信号をＣＰＵ１に出力する。ま
た、周囲温度は、温度検出手段４のサーミスタ２８と抵
抗器２７から分圧される周囲温度に対応した電圧をＡ／
Ｄコンバータ２６により変換されたデータから、さら
に、電源電圧は、電源電圧検出手段５のＡ／Ｄコンバー
タ２９が電源電圧から変換したデータからＣＰＵ１が判
断する。
び電源電圧検出手段５により、周囲温度，電源電圧を検
出し、それぞれの検出データをＣＰＵ１に送る。ＣＰＵ
１は、これらのデータからメモリ２やＣＰＵ１など各デ
バイスの現環境下でのアクセススピードを算出し、それ
に対応した設定ウエイト数を決める。ＣＰＵ１は決定し
たウエイト数のデータをウエイトコントロール手段３に
送り、ウエイトコントロール手段３はその設定ウエイト
数に従ったＲＥＡＤＹ＊信号をＣＰＵ１に出力する。ま
た、周囲温度は、温度検出手段４のサーミスタ２８と抵
抗器２７から分圧される周囲温度に対応した電圧をＡ／
Ｄコンバータ２６により変換されたデータから、さら
に、電源電圧は、電源電圧検出手段５のＡ／Ｄコンバー
タ２９が電源電圧から変換したデータからＣＰＵ１が判
断する。
【００１９】以下、本実施例と第１発明の各手段との対
応及びその作用について図１を参照して説明する。
応及びその作用について図１を参照して説明する。
【００２０】第１の発明は、ＣＰＵ１がメモリデバイス
（メモリ２および図示しないメモリ）に対するバスサイ
クルのタイミングを制御するバスサイクルタイムコント
ロール回路において、前記ＣＰＵ１および前記メモリデ
バイスの周囲温度および前記ＣＰＵ１に通電される電源
電圧に基づいて現在の使用環境状態におけるＣＰＵ１と
メモリ２とで高速アクセス可能なアクセススピードを判
断する判断手段（ＣＰＵ１の機能による）と、前記判断
手段からのアクセススピードデータに基づいて前記バス
サイクルに最適なウエイト数となるように前記バスサイ
クルに挿入するウエイト数を可変制御する制御手段（ウ
エイトコントロール手段３）とを設け、ＣＰＵ１および
前記メモリ２の周囲温度および前記ＣＰＵ１に通電され
る電源電圧に基づいて現在の使用環境状態におけるＣＰ
Ｕ１とメモリ２とで高速アクセス可能なアクセススピー
ドを判断し、前記判断手段が判断したアクセススピード
データに基づいてウエイトコントロール手段３が前記バ
スサイクルに最適なウエイト数となるように前記バスサ
イクルに挿入するウエイト数を可変制御して、メモリデ
バイスとＣＰＵが動作する環境温度および電源電圧の変
動に追従してメモリデバイスとＣＰＵとのバスサイクル
におけるウエイト数を可変してＣＰＵとメモリデバイス
とで環境変動に応じて常に高速のバスサイクルとなるよ
うにバスサイクルを調整することを可能とする。
（メモリ２および図示しないメモリ）に対するバスサイ
クルのタイミングを制御するバスサイクルタイムコント
ロール回路において、前記ＣＰＵ１および前記メモリデ
バイスの周囲温度および前記ＣＰＵ１に通電される電源
電圧に基づいて現在の使用環境状態におけるＣＰＵ１と
メモリ２とで高速アクセス可能なアクセススピードを判
断する判断手段（ＣＰＵ１の機能による）と、前記判断
手段からのアクセススピードデータに基づいて前記バス
サイクルに最適なウエイト数となるように前記バスサイ
クルに挿入するウエイト数を可変制御する制御手段（ウ
エイトコントロール手段３）とを設け、ＣＰＵ１および
前記メモリ２の周囲温度および前記ＣＰＵ１に通電され
る電源電圧に基づいて現在の使用環境状態におけるＣＰ
Ｕ１とメモリ２とで高速アクセス可能なアクセススピー
ドを判断し、前記判断手段が判断したアクセススピード
データに基づいてウエイトコントロール手段３が前記バ
スサイクルに最適なウエイト数となるように前記バスサ
イクルに挿入するウエイト数を可変制御して、メモリデ
バイスとＣＰＵが動作する環境温度および電源電圧の変
動に追従してメモリデバイスとＣＰＵとのバスサイクル
におけるウエイト数を可変してＣＰＵとメモリデバイス
とで環境変動に応じて常に高速のバスサイクルとなるよ
うにバスサイクルを調整することを可能とする。
【００２１】図２は、図１に示したウエイトコントロー
ル手段３の詳細構成の一例を示す回路ブロック図であ
る。
ル手段３の詳細構成の一例を示す回路ブロック図であ
る。
【００２２】図において、６〜８は設定ウエイト数を決
定するウエイトレジスタ２３からのウエイトライン（Ｃ
ＥＷＴ０），ウエイトライン（ＣＥＷＴ１），ウエイト
ライン（ＣＥＷＴ２）、９はリセット信号（ＲＥＳＥＴ
＊信号）、１０はＣＰＵから出力されるリードおよびラ
イト動作のストローブ信号（ＤＳＴＢ＊信号）、１１は
ウエイトを入れるメモリ領域か否かを判別するアドレス
デコード部である。
定するウエイトレジスタ２３からのウエイトライン（Ｃ
ＥＷＴ０），ウエイトライン（ＣＥＷＴ１），ウエイト
ライン（ＣＥＷＴ２）、９はリセット信号（ＲＥＳＥＴ
＊信号）、１０はＣＰＵから出力されるリードおよびラ
イト動作のストローブ信号（ＤＳＴＢ＊信号）、１１は
ウエイトを入れるメモリ領域か否かを判別するアドレス
デコード部である。
【００２３】１２は前記アドレスデコード部１１からの
デコード信号（ＣＥ＊）、１３はＣＰＵから出力される
方形波クロックで、出力周波数はＣＰＵ内部の動作周波
数と同じである。１４は３入力のＡＮＤゲート、１５は
２入力のＡＮＤゲート、１６は３入力のＮＯＲゲート、
１７は４ビット同期カウンタ、１８は２つの４ビット入
力データが一致しているか否かを判断するコンパレータ
であり、一致していれば“Ｈｉｇｈ”信号を出力する。
デコード信号（ＣＥ＊）、１３はＣＰＵから出力される
方形波クロックで、出力周波数はＣＰＵ内部の動作周波
数と同じである。１４は３入力のＡＮＤゲート、１５は
２入力のＡＮＤゲート、１６は３入力のＮＯＲゲート、
１７は４ビット同期カウンタ、１８は２つの４ビット入
力データが一致しているか否かを判断するコンパレータ
であり、一致していれば“Ｈｉｇｈ”信号を出力する。
【００２４】１９，２１はＤタイプネガティブエッジト
リガのフリップフロップ、２０は３入力ＯＲゲート、２
２はＣＰＵにウエイトを入れるＲＥＡＤＹ＊信号であ
る。
リガのフリップフロップ、２０は３入力ＯＲゲート、２
２はＣＰＵにウエイトを入れるＲＥＡＤＹ＊信号であ
る。
【００２５】上記構成において、設定すべきウエイト数
を設定ウエイトレジスタ２３にセットすると、それに対
応した３ビットのデータがウエイトラインＣＥＷＴ０〜
ＣＥＷＴ２（６〜８）に出力され、コンパレータ１８の
比較入力データに入力され、リセット解除状態（ＲＥＳ
ＥＴ＊がＨの状態）で、ウエイトを挿入すべき領域がア
クセスされると、デコード信号ＣＥ＊１２がＴ１ステー
トのＣＬＫＯＵＴ１３の立ち下がりエッジに同期してＬ
の状態になる。
を設定ウエイトレジスタ２３にセットすると、それに対
応した３ビットのデータがウエイトラインＣＥＷＴ０〜
ＣＥＷＴ２（６〜８）に出力され、コンパレータ１８の
比較入力データに入力され、リセット解除状態（ＲＥＳ
ＥＴ＊がＨの状態）で、ウエイトを挿入すべき領域がア
クセスされると、デコード信号ＣＥ＊１２がＴ１ステー
トのＣＬＫＯＵＴ１３の立ち下がりエッジに同期してＬ
の状態になる。
【００２６】すると、アンドゲート１５の出力はＨの状
態になりフリップフロップ２１のデータに入力され、Ｃ
ＬＫＯＵＴ１３の立ち下がりで出力がＨの状態になり、
ＲＥＡＤＹ＊信号２２がＨの状態となり、ＣＰＵにウエ
イトが挿入される。
態になりフリップフロップ２１のデータに入力され、Ｃ
ＬＫＯＵＴ１３の立ち下がりで出力がＨの状態になり、
ＲＥＡＤＹ＊信号２２がＨの状態となり、ＣＰＵにウエ
イトが挿入される。
【００２７】さらに、Ｔ１ステートのＣＬＫＯＵＴ１３
の立ち上がりに同期して、ＤＳＴＢ＊信号１０がＬ状態
になる。すると、アンドゲート１４がＨの状態になり、
カウンタ１７のリセット端子が非アクティブ状態にな
り、方形波クロック（ＣＬＯＫＯＵＴ信号）１３の立ち
上がりのカウントを開始する。
の立ち上がりに同期して、ＤＳＴＢ＊信号１０がＬ状態
になる。すると、アンドゲート１４がＨの状態になり、
カウンタ１７のリセット端子が非アクティブ状態にな
り、方形波クロック（ＣＬＯＫＯＵＴ信号）１３の立ち
上がりのカウントを開始する。
【００２８】そのカウントアップの様子は図３の通りで
ある。
ある。
【００２９】図３は、図２に示したウエイトコントロー
ル手段３の動作を説明するタイミングチャートである。
ル手段３の動作を説明するタイミングチャートである。
【００３０】この図に示すように、本実施例では、設定
ウエイト数が「７「の例であるが、コンパレータ１８は
設定ウエイト値とカウンタ出力値を比較し、等しくなっ
たらＨ状態のレベル信号を出力する。さらに、フリップ
フロップ１９によりコンパレータ１８の出力を半周期ず
らし、それがフリップフロップ２１のリセット端子に入
力されＲＥＡＤＹ＊信号２２がＬ状態になり、ウエイト
の挿入が終了する。
ウエイト数が「７「の例であるが、コンパレータ１８は
設定ウエイト値とカウンタ出力値を比較し、等しくなっ
たらＨ状態のレベル信号を出力する。さらに、フリップ
フロップ１９によりコンパレータ１８の出力を半周期ず
らし、それがフリップフロップ２１のリセット端子に入
力されＲＥＡＤＹ＊信号２２がＬ状態になり、ウエイト
の挿入が終了する。
【００３１】以下、本実施例と第２〜第４の発明の各手
段との対応及びその作用について図２，図３を参照して
説明する。
段との対応及びその作用について図２，図３を参照して
説明する。
【００３２】第２の発明は、ＣＰＵ１がメモリデバイス
（メモリ２）に対するバスサイクルのタイミングを制御
するバスサイクルタイムコントロール回路において、前
記ＣＰＵおよび前記メモリデバイスの周囲温度を検出す
る温度検出手段４と、前記ＣＰＵに通電される電源電圧
を検出する電源電圧検出手段５と、前記温度検出手段４
と電源電圧検出手段５からの温度データおよび電圧デー
タに基づいて現在の使用環境状態におけるＣＰＵとメモ
リとで高速アクセス可能なアクセススピードを判断する
判断手段（ＣＰＵ１の機能による）と、前記判断手段か
らのアクセススピードデータに基づいて前記バスサイク
ルに挿入すべき最適なウエイト数を決定する決定手段
（ＣＰＵ１の機能による）と、前記決定手段により決定
されたウエイト数を前記バスサイクルに挿入するウエイ
トコントロール手段３とを設け、温度検出手段４と電源
電圧検出手段５からの温度データおよび電圧データに基
づいてＣＰＵ１が現在の使用環境状態におけるＣＰＵと
メモリとで高速アクセス可能なアクセススピードを判断
し、該判断されたアクセススピードデータに基づいてＣ
ＰＵ１が前記バスサイクルに挿入すべき最適なウエイト
数を決定し、該決定されたウエイト数をウエイトコント
ロール手段３が前記バスサイクルに挿入して、メモリデ
バイスとＣＰＵが動作する環境温度および電源電圧の変
動に追従してメモリデバイスとＣＰＵとのバスサイクル
におけるウエイト数を決定してＣＰＵとメモリデバイス
とで環境変動に応じて常に高速のバスサイクルとなるよ
うにバスサイクルを調整することを可能とする。
（メモリ２）に対するバスサイクルのタイミングを制御
するバスサイクルタイムコントロール回路において、前
記ＣＰＵおよび前記メモリデバイスの周囲温度を検出す
る温度検出手段４と、前記ＣＰＵに通電される電源電圧
を検出する電源電圧検出手段５と、前記温度検出手段４
と電源電圧検出手段５からの温度データおよび電圧デー
タに基づいて現在の使用環境状態におけるＣＰＵとメモ
リとで高速アクセス可能なアクセススピードを判断する
判断手段（ＣＰＵ１の機能による）と、前記判断手段か
らのアクセススピードデータに基づいて前記バスサイク
ルに挿入すべき最適なウエイト数を決定する決定手段
（ＣＰＵ１の機能による）と、前記決定手段により決定
されたウエイト数を前記バスサイクルに挿入するウエイ
トコントロール手段３とを設け、温度検出手段４と電源
電圧検出手段５からの温度データおよび電圧データに基
づいてＣＰＵ１が現在の使用環境状態におけるＣＰＵと
メモリとで高速アクセス可能なアクセススピードを判断
し、該判断されたアクセススピードデータに基づいてＣ
ＰＵ１が前記バスサイクルに挿入すべき最適なウエイト
数を決定し、該決定されたウエイト数をウエイトコント
ロール手段３が前記バスサイクルに挿入して、メモリデ
バイスとＣＰＵが動作する環境温度および電源電圧の変
動に追従してメモリデバイスとＣＰＵとのバスサイクル
におけるウエイト数を決定してＣＰＵとメモリデバイス
とで環境変動に応じて常に高速のバスサイクルとなるよ
うにバスサイクルを調整することを可能とする。
【００３３】第３の発明は、温度検出手段４は、所定時
間経過毎に、ＣＰＵおよびメモリデバイスの周囲温度を
検出し、ＣＰＵおよびメモリデバイスとの動作環境温度
の変動を所定時間経過毎に監視して、温度変化に対応し
たバスサイクルに挿入すべき最適なウエイト数を決定す
ることを可能とする。
間経過毎に、ＣＰＵおよびメモリデバイスの周囲温度を
検出し、ＣＰＵおよびメモリデバイスとの動作環境温度
の変動を所定時間経過毎に監視して、温度変化に対応し
たバスサイクルに挿入すべき最適なウエイト数を決定す
ることを可能とする。
【００３４】第４の発明において、電源電圧検出手段５
は、所定時間経過毎にＣＰＵに通電される電源電圧を検
出し、ＣＰＵおよびメモリデバイスとの動作環境電源電
圧の変動を所定時間経過毎に監視して、電源電圧変化に
対応したバスサイクルに挿入すべき最適なウエイト数を
決定することを可能とする。
は、所定時間経過毎にＣＰＵに通電される電源電圧を検
出し、ＣＰＵおよびメモリデバイスとの動作環境電源電
圧の変動を所定時間経過毎に監視して、電源電圧変化に
対応したバスサイクルに挿入すべき最適なウエイト数を
決定することを可能とする。
【００３５】以下、図４に示すフローチャートを参照し
てＣＰＵ１によるウエイト数決定処理動作について説明
する。
てＣＰＵ１によるウエイト数決定処理動作について説明
する。
【００３６】図４は本発明に係るバスサイクル処理方法
の一実施例を示すフローチャートである。なお、（１）
〜（７）は各ステップを示す。
の一実施例を示すフローチャートである。なお、（１）
〜（７）は各ステップを示す。
【００３７】先ず、ＣＰＵ１が内蔵のタイマをリセット
し（１）、タイマをスタートして（２）、タイマ値が１
分以上になったら（３）、周囲温度および電源電圧を検
出し（４），（５）、そのレベルからＣＰＵ１やメモリ
２などの各半導体のアクセススピードを調べ、ＣＰＵ１
に挿入すべき最適のウエイト数を決定する（６）。次い
で、決定したウエイト数をウエイトレジスタに設定し
（７）、タイマをリセットする。
し（１）、タイマをスタートして（２）、タイマ値が１
分以上になったら（３）、周囲温度および電源電圧を検
出し（４），（５）、そのレベルからＣＰＵ１やメモリ
２などの各半導体のアクセススピードを調べ、ＣＰＵ１
に挿入すべき最適のウエイト数を決定する（６）。次い
で、決定したウエイト数をウエイトレジスタに設定し
（７）、タイマをリセットする。
【００３８】以上のようなフローにより、１分毎に環境
状態を調べ、ＣＰＵ１に挿入すべき最適なウエイトを設
定する。
状態を調べ、ＣＰＵ１に挿入すべき最適なウエイトを設
定する。
【００３９】以下、本実施例と第５の発明の各工程との
対応及びその作用について図４を参照して説明する。
対応及びその作用について図４を参照して説明する。
【００４０】第５の発明は、ＣＰＵ１がメモリデバイス
（メモリ２）に対するバスサイクルのタイミングを制御
するバスサイクル処理方法において、前記ＣＰＵおよび
前記メモリデバイスの周囲温度を検出する温度検出工程
（図４のステップ（４））と、前記ＣＰＵに通電される
電源電圧を検出する電源電圧検出工程（図４のステップ
（５））と、該検出された温度データおよび電圧データ
に基づいて現在の使用環境状態におけるＣＰＵとメモリ
とで高速アクセス可能なアクセススピードを判断する判
断工程（図４のステップ（６））と、前記アクセススピ
ードデータに基づいて前記バスサイクルに挿入すべき最
適なウエイト数を決定する決定工程（図４のステップ
（６））と、該決定されたウエイト数を前記バスサイク
ルに挿入する挿入工程（図４のステップ（７））とを実
行して、メモリデバイスとＣＰＵが動作する環境温度お
よび電源電圧の変動に追従してメモリデバイスとＣＰＵ
とのバスサイクルにおけるウエイト数を決定してＣＰＵ
とメモリデバイスとで環境変動に応じて常に高速のバス
サイクルとなるようにバスサイクルを調整する処理をプ
ログラマブルに実行可能とする。
（メモリ２）に対するバスサイクルのタイミングを制御
するバスサイクル処理方法において、前記ＣＰＵおよび
前記メモリデバイスの周囲温度を検出する温度検出工程
（図４のステップ（４））と、前記ＣＰＵに通電される
電源電圧を検出する電源電圧検出工程（図４のステップ
（５））と、該検出された温度データおよび電圧データ
に基づいて現在の使用環境状態におけるＣＰＵとメモリ
とで高速アクセス可能なアクセススピードを判断する判
断工程（図４のステップ（６））と、前記アクセススピ
ードデータに基づいて前記バスサイクルに挿入すべき最
適なウエイト数を決定する決定工程（図４のステップ
（６））と、該決定されたウエイト数を前記バスサイク
ルに挿入する挿入工程（図４のステップ（７））とを実
行して、メモリデバイスとＣＰＵが動作する環境温度お
よび電源電圧の変動に追従してメモリデバイスとＣＰＵ
とのバスサイクルにおけるウエイト数を決定してＣＰＵ
とメモリデバイスとで環境変動に応じて常に高速のバス
サイクルとなるようにバスサイクルを調整する処理をプ
ログラマブルに実行可能とする。
【００４１】図５は、図１に示した電源電圧検出手段５
が検出した電源電圧とメモリなどのアクセススピードの
関係を温度別に示する特性図であり、縦軸はアクセスス
ピードを示し、横軸は電源電圧３０（Ｖ）を示すたグラ
フである。なお、環境温度は、図１に示した温度検出手
段４により所定計時毎に検出される。
が検出した電源電圧とメモリなどのアクセススピードの
関係を温度別に示する特性図であり、縦軸はアクセスス
ピードを示し、横軸は電源電圧３０（Ｖ）を示すたグラ
フである。なお、環境温度は、図１に示した温度検出手
段４により所定計時毎に検出される。
【００４２】図において、３２は周囲温度が４０°Ｃの
時の電源電圧とアクセススピードとの関係を示すアクセ
ススピード特性を示し、３３は同じく２５°Ｃの時の電
源電圧とアクセススピードとの関係を示すアクセススピ
ード特性を示し、３４は０°Ｃの時の電源電圧とアクセ
ススピードとの関係を示すアクセススピード特性を示
す。
時の電源電圧とアクセススピードとの関係を示すアクセ
ススピード特性を示し、３３は同じく２５°Ｃの時の電
源電圧とアクセススピードとの関係を示すアクセススピ
ード特性を示し、３４は０°Ｃの時の電源電圧とアクセ
ススピードとの関係を示すアクセススピード特性を示
す。
【００４３】この図に示すように、環境温度が高い程、
そして電源電圧が低い程、アクセススピードが遅くなる
ことが分かり、この特性を利用することにより周囲温度
と電源電圧を検出してやることにより、ＣＰＵ１に挿入
すべきウエイト数を判断することができる。
そして電源電圧が低い程、アクセススピードが遅くなる
ことが分かり、この特性を利用することにより周囲温度
と電源電圧を検出してやることにより、ＣＰＵ１に挿入
すべきウエイト数を判断することができる。
【００４４】なお、本実施例では、図５に示す特性か
ら、周囲温度が２５°Ｃの時の電源電圧と設定すべきウ
エイト３５の関係を示したテーブルを図６に示す。
ら、周囲温度が２５°Ｃの時の電源電圧と設定すべきウ
エイト３５の関係を示したテーブルを図６に示す。
【００４５】図６は、図１に示したＣＰＵ１に設定すべ
き各周囲温度に対応した電源電圧と設定ウエイト数との
テーブルの一例を示す図であり、例えば周囲温度が２５
°Ｃの場合に対応する。
き各周囲温度に対応した電源電圧と設定ウエイト数との
テーブルの一例を示す図であり、例えば周囲温度が２５
°Ｃの場合に対応する。
【００４６】このようにして各周囲温度に対応した電源
電圧と設定ウエイト数のテーブルを用いれば、上記温度
検出手段４および電源電圧検出手段５とにより周囲温度
と電源電圧を検出して、ＣＰＵ１に対する最適なウエイ
ト数を可変決定することができる。
電圧と設定ウエイト数のテーブルを用いれば、上記温度
検出手段４および電源電圧検出手段５とにより周囲温度
と電源電圧を検出して、ＣＰＵ１に対する最適なウエイ
ト数を可変決定することができる。
【００４７】以上のような構成により、各環境で最も最
適なウエイト数を決定し、挿入することができ、無駄な
ウエイトを挿入することなく、メモリアクセスすること
ができる。 〔第２実施例〕図７は本発明の第２実施例を示すバスサ
イクルタイムコントロール回路の構成を説明するブロッ
ク図であり、図１と同一のものには同一の符号を付して
ある。
適なウエイト数を決定し、挿入することができ、無駄な
ウエイトを挿入することなく、メモリアクセスすること
ができる。 〔第２実施例〕図７は本発明の第２実施例を示すバスサ
イクルタイムコントロール回路の構成を説明するブロッ
ク図であり、図１と同一のものには同一の符号を付して
ある。
【００４８】本実施例では、第１実施例のようなウエイ
トコントロール手段３を内蔵しているＣＰＵ１の場合を
示しており、このようなＣＰＵ１を使用することによ
り、電源電圧と周囲温度を検出し、設定ウエイト数のテ
ーブルを参照しＣＰＵ１に内蔵のウエイトコントローラ
に挿入すべきウエイトを設定することにより、第１実施
例と同様に本発明を実施することができる。
トコントロール手段３を内蔵しているＣＰＵ１の場合を
示しており、このようなＣＰＵ１を使用することによ
り、電源電圧と周囲温度を検出し、設定ウエイト数のテ
ーブルを参照しＣＰＵ１に内蔵のウエイトコントローラ
に挿入すべきウエイトを設定することにより、第１実施
例と同様に本発明を実施することができる。
【００４９】なお、本実施例では、図示しない電源回路
からＶＣＣが供給される場合について説明したが、電源
回路が充電可能な二次電池である場合に、所定の電位以
下の電圧効果を生じた場合に、動作時間の延長を図るた
め、その時点で可能なウエイト数よりも長いウエイト数
とする様に制御してもよい。
からＶＣＣが供給される場合について説明したが、電源
回路が充電可能な二次電池である場合に、所定の電位以
下の電圧効果を生じた場合に、動作時間の延長を図るた
め、その時点で可能なウエイト数よりも長いウエイト数
とする様に制御してもよい。
【００５０】
【発明の効果】以上説明したように、本発明に係る第１
の発明によれば、判断手段がＣＰＵおよび前記メモリデ
バイスの周囲温度および前記ＣＰＵに通電される電源電
圧に基づいて現在の使用環境状態におけるＣＰＵとメモ
リとで高速アクセス可能なアクセススピードを判断し、
前記判断手段が判断したアクセススピードデータに基づ
いて制御手段が前記バスサイクルに最適なウエイト数と
なるように前記バスサイクルに挿入するウエイト数を可
変制御するので、メモリデバイスとＣＰＵが動作する環
境温度および電源電圧の変動に追従してメモリデバイス
とＣＰＵとのバスサイクルにおけるウエイト数を可変し
てＣＰＵとメモリデバイスとで環境変動に応じて常に高
速のバスサイクルとなるようにバスサイクルを調整する
ことができる。
の発明によれば、判断手段がＣＰＵおよび前記メモリデ
バイスの周囲温度および前記ＣＰＵに通電される電源電
圧に基づいて現在の使用環境状態におけるＣＰＵとメモ
リとで高速アクセス可能なアクセススピードを判断し、
前記判断手段が判断したアクセススピードデータに基づ
いて制御手段が前記バスサイクルに最適なウエイト数と
なるように前記バスサイクルに挿入するウエイト数を可
変制御するので、メモリデバイスとＣＰＵが動作する環
境温度および電源電圧の変動に追従してメモリデバイス
とＣＰＵとのバスサイクルにおけるウエイト数を可変し
てＣＰＵとメモリデバイスとで環境変動に応じて常に高
速のバスサイクルとなるようにバスサイクルを調整する
ことができる。
【００５１】第２の発明によれば、温度検出手段と電源
電圧検出手段からの温度データおよび電圧データに基づ
いて判断手段が現在の使用環境状態におけるＣＰＵとメ
モリとで高速アクセス可能なアクセススピードを判断
し、該判断されたアクセススピードデータに基づいて決
定手段が前記バスサイクルに挿入すべき最適なウエイト
数を決定し、該決定されたウエイト数をウエイトコント
ロール手段が前記バスサイクルに挿入するので、メモリ
デバイスとＣＰＵが動作する環境温度および電源電圧の
変動に追従してメモリデバイスとＣＰＵとのバスサイク
ルにおけるウエイト数を決定してＣＰＵとメモリデバイ
スとで環境変動に応じて常に高速のバスサイクルとなる
ようにバスサイクルを調整することができる。
電圧検出手段からの温度データおよび電圧データに基づ
いて判断手段が現在の使用環境状態におけるＣＰＵとメ
モリとで高速アクセス可能なアクセススピードを判断
し、該判断されたアクセススピードデータに基づいて決
定手段が前記バスサイクルに挿入すべき最適なウエイト
数を決定し、該決定されたウエイト数をウエイトコント
ロール手段が前記バスサイクルに挿入するので、メモリ
デバイスとＣＰＵが動作する環境温度および電源電圧の
変動に追従してメモリデバイスとＣＰＵとのバスサイク
ルにおけるウエイト数を決定してＣＰＵとメモリデバイ
スとで環境変動に応じて常に高速のバスサイクルとなる
ようにバスサイクルを調整することができる。
【００５２】第３の発明によれば、温度検出手段は、所
定時間経過毎に、ＣＰＵおよびメモリデバイスの周囲温
度を検出するので、ＣＰＵおよびメモリデバイスとの動
作環境温度の変動を所定時間経過毎に監視して、温度変
化に対応したバスサイクルに挿入すべき最適なウエイト
数を決定することができる。
定時間経過毎に、ＣＰＵおよびメモリデバイスの周囲温
度を検出するので、ＣＰＵおよびメモリデバイスとの動
作環境温度の変動を所定時間経過毎に監視して、温度変
化に対応したバスサイクルに挿入すべき最適なウエイト
数を決定することができる。
【００５３】第４の発明によれば、電源電圧検出手段
は、所定時間経過毎にＣＰＵに通電される電源電圧を検
出し、ＣＰＵおよびメモリデバイスとの動作環境電源電
圧の変動を所定時間経過毎に監視するので、電源電圧変
化に対応したバスサイクルに挿入すべき最適なウエイト
数を決定することができる。
は、所定時間経過毎にＣＰＵに通電される電源電圧を検
出し、ＣＰＵおよびメモリデバイスとの動作環境電源電
圧の変動を所定時間経過毎に監視するので、電源電圧変
化に対応したバスサイクルに挿入すべき最適なウエイト
数を決定することができる。
【００５４】第５の発明によれば、前記ＣＰＵおよび前
記メモリデバイスの周囲温度を検出し、前記ＣＰＵに通
電される電源電圧を検出し、該検出された温度データお
よび電圧データに基づいて現在の使用環境状態における
ＣＰＵとメモリとで高速アクセス可能なアクセススピー
ドを判断し、該アクセススピードデータに基づいて前記
バスサイクルに挿入すべき最適なウエイト数を決定し、
該決定されたウエイト数を前記バスサイクルに挿入する
ので、メモリデバイスとＣＰＵが動作する環境温度およ
び電源電圧の変動に追従してメモリデバイスとＣＰＵと
のバスサイクルにおけるウエイト数を決定してＣＰＵと
メモリデバイスとで環境変動に応じて常に高速のバスサ
イクルとなるようにバスサイクルを調整する処理をプロ
グラマブルに実行することができる。
記メモリデバイスの周囲温度を検出し、前記ＣＰＵに通
電される電源電圧を検出し、該検出された温度データお
よび電圧データに基づいて現在の使用環境状態における
ＣＰＵとメモリとで高速アクセス可能なアクセススピー
ドを判断し、該アクセススピードデータに基づいて前記
バスサイクルに挿入すべき最適なウエイト数を決定し、
該決定されたウエイト数を前記バスサイクルに挿入する
ので、メモリデバイスとＣＰＵが動作する環境温度およ
び電源電圧の変動に追従してメモリデバイスとＣＰＵと
のバスサイクルにおけるウエイト数を決定してＣＰＵと
メモリデバイスとで環境変動に応じて常に高速のバスサ
イクルとなるようにバスサイクルを調整する処理をプロ
グラマブルに実行することができる。
【００５５】従って、各デバイスの特性を有効に活用す
ることができるとともに、マージンをとりすぎるという
ような無駄を省き最適なアクセススピードでシステムを
動作させることができる等の効果を奏する。
ることができるとともに、マージンをとりすぎるという
ような無駄を省き最適なアクセススピードでシステムを
動作させることができる等の効果を奏する。
【図１】本発明の第１実施例を示すバスサイクルタイム
コントロール回路の構成を説明するブロック図である。
コントロール回路の構成を説明するブロック図である。
【図２】図１に示したウエイトコントロール手段の詳細
構成の一例を示す回路ブロック図である。
構成の一例を示す回路ブロック図である。
【図３】図２に示したウエイトコントロール手段の動作
を説明するタイミングチャートである。
を説明するタイミングチャートである。
【図４】本発明に係るバスサイクルタイムコントロール
回路におけるウエイト数決定処理手順の一例を示すフロ
ーチャートである。
回路におけるウエイト数決定処理手順の一例を示すフロ
ーチャートである。
【図５】図１に示した電源電圧検出手段が検出した電源
電圧とメモリなどのアクセススピードの関係を温度別に
示す特性図である。
電圧とメモリなどのアクセススピードの関係を温度別に
示す特性図である。
【図６】図１に示したＣＰＵに設定すべき各周囲温度に
対応した電源電圧と設定ウエイト数とのテーブルの一例
を示す図である。
対応した電源電圧と設定ウエイト数とのテーブルの一例
を示す図である。
【図７】本発明の第２実施例を示すバスサイクルタイム
コントロール回路の構成を説明するブロック図である。
コントロール回路の構成を説明するブロック図である。
１ ＣＰＵ ２ メモリ ３ ウエイトコントロール手段 ４ 温度検出手段 ５ 電源電圧検出手段
Claims (5)
- 【請求項１】 ＣＰＵがメモリデバイスに対するバスサ
イクルのタイミングを制御するバスサイクルタイムコン
トロール回路において、前記ＣＰＵおよび前記メモリデ
バイスの周囲温度および前記ＣＰＵに通電される電源電
圧に基づいて現在の使用環境状態におけるＣＰＵとメモ
リとで高速アクセス可能なアクセススピードを判断する
判断手段と、前記判断手段が判断したアクセススピード
データに基づいて前記バスサイクルに最適なウエイト数
となるように前記バスサイクルに挿入するウエイト数を
可変制御する制御手段とを具備したことを特徴とするバ
スサイクルタイムコントロール回路。 - 【請求項２】 ＣＰＵがメモリデバイスに対するバスサ
イクルのタイミングを制御するバスサイクルタイムコン
トロール回路において、前記ＣＰＵおよび前記メモリデ
バイスの周囲温度を検出する温度検出手段と、前記ＣＰ
Ｕに通電される電源電圧を検出する電源電圧検出手段
と、前記温度検出手段と電源電圧検出手段からの温度デ
ータおよび電圧データに基づいて現在の使用環境状態に
おけるＣＰＵとメモリとで高速アクセス可能なアクセス
スピードを判断する判断手段と、前記判断手段からのア
クセススピードデータに基づいて前記バスサイクルに挿
入すべき最適なウエイト数を決定する決定手段と、前記
決定手段により決定されたウエイト数を前記バスサイク
ルに挿入するウエイトコントロール手段とを具備したこ
とを特徴とするバスサイクルタイムコントロール回路。 - 【請求項３】 温度検出手段は、所定時間経過毎に、Ｃ
ＰＵおよびメモリデバイスの周囲温度を検出することを
特徴とする請求項２記載のバスサイクルタイムコントロ
ール回路。 - 【請求項４】 電源電圧検出手段は、所定時間経過毎に
ＣＰＵに通電される電源電圧を検出することを特徴とす
る請求項２記載のバスサイクルタイムコントロール回
路。 - 【請求項５】 ＣＰＵがメモリデバイスに対するバスサ
イクルのタイミングを制御するバスサイクル処理方法に
おいて、前記ＣＰＵおよび前記メモリデバイスの周囲温
度を検出する温度検出工程と、前記ＣＰＵに通電される
電源電圧を検出する電源電圧検出工程と、該検出された
温度データおよび電圧データに基づいて現在の使用環境
状態におけるＣＰＵとメモリとで高速アクセス可能なア
クセススピードを判断する判断工程と、前記アクセスス
ピードデータに基づいて前記バスサイクルに挿入すべき
最適なウエイト数を決定する決定工程と、該決定された
ウエイト数を前記バスサイクルに挿入する挿入工程とを
有するバスサイクル処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28016794A JPH08137783A (ja) | 1994-11-15 | 1994-11-15 | バスサイクルタイムコントロール回路およびバスサイクル処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28016794A JPH08137783A (ja) | 1994-11-15 | 1994-11-15 | バスサイクルタイムコントロール回路およびバスサイクル処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08137783A true JPH08137783A (ja) | 1996-05-31 |
Family
ID=17621244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28016794A Pending JPH08137783A (ja) | 1994-11-15 | 1994-11-15 | バスサイクルタイムコントロール回路およびバスサイクル処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08137783A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002189628A (ja) * | 2000-09-29 | 2002-07-05 | Intel Corp | メモリー素子の電力管理方法および装置 |
| WO2004102389A1 (ja) * | 2003-05-16 | 2004-11-25 | Fujitsu Limited | 初期設定装置、初期設定方法、初期設定プログラムおよび情報処理装置 |
| US8072824B2 (en) | 2007-07-12 | 2011-12-06 | Panasonic Corporation | Operation guarantee system |
-
1994
- 1994-11-15 JP JP28016794A patent/JPH08137783A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002189628A (ja) * | 2000-09-29 | 2002-07-05 | Intel Corp | メモリー素子の電力管理方法および装置 |
| WO2004102389A1 (ja) * | 2003-05-16 | 2004-11-25 | Fujitsu Limited | 初期設定装置、初期設定方法、初期設定プログラムおよび情報処理装置 |
| US7669043B2 (en) | 2003-05-16 | 2010-02-23 | Fujitsu Limited | Memory parameter initialization based on a temperature acquired at startup |
| US8072824B2 (en) | 2007-07-12 | 2011-12-06 | Panasonic Corporation | Operation guarantee system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4249701B2 (ja) | 一体化されたグラフィック装置の電力管理 | |
| US6272642B2 (en) | Managing a system's performance state | |
| US6118306A (en) | Changing clock frequency | |
| KR102480017B1 (ko) | 입출력 장치의 성능 및 전력소모를 조절하는 메모리 컨트롤러, 어플리케이션 프로세서 및 메모리 컨트롤러의 동작방법 | |
| US7352641B1 (en) | Dynamic memory throttling for power and thermal limitations | |
| JPH07152450A (ja) | コンピュータシステム、ならびに周辺バスクロック信号を制御するためのシステムおよび方法 | |
| KR970059886A (ko) | 중앙 처리 장치의 작동 특성에 따라서 컴퓨터의 작동을 제어하는 방법 및 시스템 | |
| GB2264794A (en) | Low power consumption chip controller | |
| CN100474436C (zh) | 用于延迟电路的方法和装置 | |
| CN101171562B (zh) | 用于热量管理的方法、装置和系统 | |
| US7028199B2 (en) | Method and apparatus of automatic power management control for Serial ATA interface | |
| JP2007520008A (ja) | デジタル処理システムにおけるオーバークロックのための方法及び装置 | |
| JPH10177058A (ja) | 速度検出器を有する集積回路 | |
| US6919703B2 (en) | Programmable PWM stretching for tachometer measurement | |
| JPH08137783A (ja) | バスサイクルタイムコントロール回路およびバスサイクル処理方法 | |
| US7219246B2 (en) | Digital system having selectable clock speed based upon available supply voltage and PLL configuration register settings | |
| US5954819A (en) | Power conservation method and apparatus activated by detecting programmable signals indicative of system inactivity and excluding prefetched signals | |
| CN104104360B (zh) | 低功率srpg单元 | |
| JPH11272365A (ja) | 冷却ファンの速度制御方式、及び電子機器 | |
| JP3939858B2 (ja) | 同期型ｄｒａｍのアクセス方法、インタフェース回路、及び、半導体集積回路装置 | |
| TWI740764B (zh) | 信號產生電路及操作系統 | |
| JP3216200B2 (ja) | データメモリ書き込み制御回路 | |
| JP3190121B2 (ja) | 制御装置 | |
| CN100483298C (zh) | 具有可选择的时钟速度的数字系统 | |
| EP0943999A1 (en) | Interrupt masker for an interrupt handler with double-edge interrupt request signals detection |