JPH08138201A

JPH08138201A - リードアンプ、再生回路、及び磁気ディスク装置

Info

Publication number: JPH08138201A
Application number: JP29889194A
Authority: JP
Inventors: Yuji Nagaya; 裕士長屋; Takashi Hashimoto; 崇橋本; Takeshi Hirose; 豪廣瀬; Maki Yoshinaga; 眞樹吉永; Noriaki Hatanaka; 紀明畑中; Takeo Mochizuki; 建男望月
Original assignee: Hitachi Ltd; Hitachi Communication Systems Inc
Current assignee: Hitachi Ltd; Hitachi Information and Telecommunication Engineering Ltd
Priority date: 1994-11-08
Filing date: 1994-11-08
Publication date: 1996-05-31

Abstract

(57)【要約】【目的】本発明の目的は、ＭＲヘッドにおける抵抗値
の差動アンプゲインへの影響を低減することにある。【構成】ＭＲヘッド１５の一端にベース電極が結合さ
れるバイポーラトランジスタＱ１７と、このバイポーラ
トランジスタＱ１７に差動結合されたバイポーラトラン
ジスタＱ１８と、ＭＲヘッド１５の他端とバイポーラト
ランジスタＱ１８のベース電極とを結合するためのキャ
パシタＣ１２と、バイポーラトランジスタＱ１７，Ｑ１
８の差動出力の直流成分をバイポーラトランジスタＱ１
８のベース電極にフィードバックするためのフードバッ
ク回路１３とを含んで、カレントバイアス・ボルテージ
センス方式のリードアンプが実現し、ＭＲヘッドにおけ
る抵抗値の差動アンプゲインへの影響の低減を図る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、リードアンプ、さらに
は磁気抵抗効果型ヘッド（「ＭＲヘッド」と称する）を
介して磁気媒体のデータ読出しを可能とする再生回路の
改良技術に関し、例えば磁気ディスク装置に適用して有
効な技術に関する。

【０００２】

【従来の技術】磁気媒体の一例としての磁気ディスクの
データ読出しを、その磁界の影響を受けて抵抗値が変化
するＭＲヘッドを介して行うことができる。このＭＲヘ
ッドを用いた記憶情報の再生回路の方式には、「ＩＥＥ
ＥＴＲＡＮＳＡＣＴＩＯＮＳＯＮＭＡＧＮＥＴＩＣ
Ｓ，ＶＯＬ２７，ＮＯ．６，ＮＯＶＥＭＢＥＲ１９９
１（ＭＡＧＮＥＴＩＣＲＥＣＯＲＤＩＮＧＣＨＡＮ
ＮＥＬＦＲＯＮＴ−ＥＮＤＳ）」にて提案されている
ように、ボルテージバイアス・ボルテージセンス方式
と、カレントバイアス・カレントセンス方式とが挙げら
れる。

【０００３】

【発明が解決しようとする課題】図７には、ボルテージ
バイアス・ボルテージセンス方式のリードアンプの基本
回路が示される。

【０００４】ｎｐｎ型バイポーラトランジスタＱ１，Ｑ
２のコレクタ電極が、それぞれ負荷抵抗Ｒ１、Ｒ２を介
して高電位側電源Ｖｃｃに結合され、エミッタ電極が定
電流源８３に結合されることによって差動アンプが形成
されている。バイポーラトランジスタＱ１，Ｑ２のコレ
クタ電極から出力信号ＯＵＴ１，ＯＵＴ２が得られる。
バイポーラトランジスタＱ１のエミッタ電極には、比較
用抵抗Ｒｒｅｆ、及びキャパシタＣ２を介してバイポー
ラトランジスタＱ２エミッタ電極、及び定電流源８３に
結合される。バイポーラトランジスタＱ１のベース電極
は、抵抗Ｒ３を介してフィードバック回路８１に結合さ
れる。バイポーラトランジスタＱ２のベース電極は、抵
抗Ｒ４を介してグランド（ＧＮＤ）に結合される。そし
て、バイポーラトランジスタＱ１、Ｑ２のベース電極間
にＭＲヘッド８２が結合される。また、バイポーラトラ
ンジスタＱ１、Ｑ２の差分出力がバイポーラトランジス
タＱ１のベース電極側にフィードバックするためのフィ
ードバック回路８１が設けられ、このフィードバック回
路８１により、ＭＲヘッド８２が、Ｖｂ＝（Ｉ３／２）
・Ｒｒｅｆに定電流バイアスされる。

【０００５】このボルテージバイアス・ボルテージセン
ス方式では、比較用抵抗Ｒｒｅｆによるノイズによっ
て、アンプの入力換算ノイズが大きくなってしまうの
で、それを低減するため、抵抗Ｒｒｅｆの両端に、キャ
パシタＣ２を設けるようにしている。リードアンプがＬ
ＳＩによって形成されるとき、キャパシタＣ２はこのＬ
ＳＩの外付け部品とされる。しかも、そのようなノイズ
低減のためのキャパシタＣ２は、ＭＲヘッドに対応して
接続されるから、ＭＲヘッドの数が多くなるほど、その
外付けキャパシタＣ２の数が多くなる。このように、ボ
ルテージバイアス・ボルテージセンス方式では、ＭＲヘ
ッド毎に外付けのキャパシタが必要とされ、リードアン
プが、複数ヘッド対応のＬＳＩとされる場合には不向き
とされる。

【０００６】図８には、カレントバイアス・カレントセ
ンス方式のリードアンプの基本構成が示される。

【０００７】ｎｐｎ型バイポーラトランジスタＱ３，Ｑ
４のコレクタ電極が、それぞれ負荷抵抗Ｒ５、Ｒ６を介
して高電位側電源Ｖｃｃに結合され、エミッタ電極が定
電流源８４に結合されることによって差動アンプが形成
されている。ＭＲヘッド９２は、バイポーラトランジス
タＱ４のエミッタ電極と定電流源８４との間に設けられ
る。

【０００８】カレントバイアス・カレントセンス方式の
場合には、差動アンプのエミッタ電極にＭＲヘッドを接
続するための差動アンプのゲインＧは、次式によって示
される。Ｇ＝ＲC／（ｒe＋（ＲMR／２））ここで、ＲC：コレクタ負荷抵抗、ｒe：エミッタ動作抵
抗、ＲMR：ＭＲヘッドの抵抗とされる。上式から明らか
なように、ＭＲヘッドの抵抗値のばらつきにより、差動
アンプのゲインＧがばらついてしまう。また、ＭＲヘッ
ド９２のバイアス電流が小さいときは、エミッタ動作抵
抗が大きくなり、ゲインが小さくなる結果、アンプの入
力換算ノイズが大きくなってしまう。

【０００９】本発明の目的は、ＭＲヘッドにおける抵抗
値の差動アンプゲインへの影響を低減することにある。

【００１０】本発明の別の目的は、外付け部品の省略を
図ることにある。

【００１１】本発明の別の目的は、外部端子数の減少を
図ることにある。

【００１２】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。

【００１３】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【００１４】すなわち、ＭＲヘッドの一端に制御端子が
結合される第１トランジスタと、この第１トランジスタ
に差動結合された第２トランジスタと、上記ＭＲヘッド
の他端と上記第２トランジスタの制御端子とを結合する
ためのキャパシタと、上記第１トランジスタと上記第２
トランジスタとの差動出力の直流成分を上記第２トラン
ジスタの制御端子にフィードバックするためのフードバ
ック回路とを含んで再生回路を形成する。リードアンプ
をＬＳＩ化した場合の外部端子数の低減のため、複数の
ＭＲヘッドの高電位側端子が上記バイアス回路に共通接
続可能に構成することができる。また、複数ヘッド対応
の場合に、ＭＲヘッドに直流電流を流すための電流源
と、上記ＭＲヘッドの低電位側端子を選択的に上記電流
源に結合させるための第３トランジスタと、上記ＭＲヘ
ッドの中点電位レベルを検出するための抵抗分圧回路
と、上記第３トランジスタによって選択的に上記電流源
に結合されたＭＲヘッドの端子間電圧を、上記抵抗分圧
回路による中点電位レベル検出に関与させるための第４
トランジスタとを設け、上記検出回路を複数のＭＲヘッ
ド間で共有するように構成することができる。そして、
ＭＲヘッドのエレクトロマイグレーション対策として、
ＭＲヘッドの中点電位変化に応じて当該ＭＲヘッドのバ
イアス電流を制御するためのバイアス電流制御回路を設
けることができる。

【００１５】

【作用】上記した手段によれば、ＭＲヘッドの一端に第
１トランジスタの制御端子が結合され、この第１トラン
ジスタに第２トランジスタが差動結合され、上記ＭＲヘ
ッドの他端と上記第２トランジスタの制御端子とがキャ
パシタで結合され、上記第１トランジスタと上記第２ト
ランジスタとの差動出力の直流成分が上記第２トランジ
スタの制御端子にフィードバックされることで、カレン
トバイアス・ボルテージセンス方式のリードアンプが実
現され、このことが、ＭＲヘッドにおける抵抗値の差動
アンプゲインへの影響を低減する。

【００１６】また、複数のＭＲヘッドに対応して上記複
数のリードアンプが構成される場合において、この複数
のＭＲヘッドの片側の端子は全て共通化でき、このこと
が、ＭＲヘッド結合用外部端子の減少化を達成する。

【００１７】

【実施例】図２には本発明の一実施例であるハードディ
スク装置が示される。

【００１８】ハードディスク装置（固定ディスク装置と
も称される）は、外部記憶装置として用いられている磁
気ディスク装置のうち、記憶媒体であるディスク部とヘ
ッドアセンブリとの組合せが固定されたタイプの装置と
される。

【００１９】図２では省略されているが、ハードディス
ク装置においては、円板状の記録媒体（磁気ディスク）
が複数枚設けられ、この記録媒体への情報の書込み・読
出しが、複数のヘッド部１０３ａ，１０３ｂを介して行
われるようになっている。特に制限されないが、ヘッド
部１０３ａ，１０３ｂは、それぞれリード用ＭＲヘッド
と、ライト用インダクティブヘッドとを含む。このＭＲ
ヘッドには、特に制限されないが、パーマロイのものが
適用される。ヘッドディスク面にＭＲヘッドがコンタク
トされた状態でスタート／ストップが行われる。ディス
クが定速回転に達すると空気流によりＭＲヘッドが０．
４〜１．５μｍディスク面より浮上され、ディスク面と
の間にギャップが形成される。そのようなギャップに微
細なゴミが入るとヘッドクラッシュの原因となるため、
ヘッドアッセンブリは厳重に密封されている。ヘッド部
１０３ａ，１０３ｂはリードライト回路５０に結合され
る。このリードライト回路５０は、ヘッド部１０３ａ，
１０３ｂに対応して設けられたリードライトアンプ１１
４や、ヘッド切換えのためのヘッド選択回路５２、増幅
回路５３、フリップフロップ５４などを含み、特に制限
されないが、公知の半導体集積回路製造技術により単結
晶シリコン基板などの一つの半導体基板に形成されてい
る。そのようなリードライト回路５０は、ノイズの影響
を低減するため、ヘッド部１０３ａ，１０３ｂを支持す
る腕部材などに取付けられ、各種信号線によってメイン
ボード６０に結合されている。

【００２０】上記メインボード６０には、本実施例装置
全体の制御を司るためのコントローラ５５や、磁気ディ
スクへの書込み信号及び読み出し信号の処理を行う信号
処理回路５６、ヘッド部１０３ａ，１０３ｂの位置決め
のためのサーボデータ処理を行うサーボデータ処理回路
１１１、このサーボデータ処理回路１１１の処理出力信
号に基づいて、ヘッドアクチュエータ１１３の動作を制
御するためのヘッドアクチュエータ制御回路１１２など
が搭載されている。上記コントローラ５５は、マイクロ
コンピュータなどによって構成される。また、上記信号
処理回路５６において、書込みのための２進データは、
所定の記録方式に従って変調される。それに対して、デ
ータ読出し時には、増幅回路５３からの出力信号に対し
てピーク検出処理や、復調によりタイミングパルスとデ
ータとの分離処理が行われる。

【００２１】上記リードライトアンプ１１４は、ヘッド
部１０３ａ，１０３ｂに対応して設けられたリードアン
プ１０５ａ，１０５ｂや、ライトアンプ１０６ａ，１０
６ｂを含む。ヘッド部１０３ａ，１０３ｂからの読出し
情報は、対応するリードアンプ１０５ａ，１０５ｂによ
って増幅されるようになっている。また、ヘッド部１０
３ａ，１０３ｂには、対応するライトアンプ１０６ａ，
１０６ｂを介して書込み電流が供給されるようになって
いる。リードアンプ１０５ａ，１０５ｂの出力信号は、
後段に配置された増幅回路５３によって増幅された後に
メインボード６０の信号処理回路５６に伝達される。ま
た、この信号処理回路５６からの書込み用データは、フ
リップフロップ５４及びヘッド選択回路５２を介してラ
イトアンプ１０６ａ，１０６ｂに伝達される。

【００２２】ヘッド部１０３ａ，１０３ｂの目標トラッ
クへの位置決めは、ヘッドアクチュエータ１１３や、サ
ーボデータ処理回路１１１、ヘッドアクチュエータ制御
回路１１２などによって形成されるＭＲヘッド位置決め
系によって行われる。特に制限されないが、このＭＲヘ
ッド位置決め系は、記録媒体面のサーボデータをトラッ
ク位置検出に利用したトラック追従型とされる。

【００２３】図１には上記リードアンプ１０５ａ，１０
５ｂ及びそれの周辺の詳細な構成例が示される。リード
アンプ１０５ａ，１０５ｂは、基本的に同一構成とさ
れ、部品数や、ＬＳＩ外部端子数の低減のため、多くの
素子が共通化されている。

【００２４】上記リードアンプ１０５ａは、差動結合さ
れたｎｐｎ型バイポーラトランジスタＱ１７，Ｑ１８
と、ヘッド部１０３ａに含まれるリード用ＭＲヘッド１
５のバイアス電流を選択的に制御するためのｎｐｎ型バ
イポーラトランジスタＱ１４と、差動結合されたバイポ
ーラトランジスタＱ１７，Ｑ１８のバイアス電流を選択
的に制御するためのｎｐｎ型バイポーラトランジスタＱ
１９と、ＭＲヘッド１５が磁気ディスクに接触したこと
を検出可能とするｐｎｐ型バイポーラトランジスタＱ１
６とを含む。バイポーラトランジスタＱ１７のベース電
流は、ＭＲヘッド１５の低電位側端子に結合される。

【００２５】他のリードアンプ１０５ｂも同様である。
すなわち、差動結合されたｎｐｎ型バイポーラトランジ
スタＱ２２，Ｑ２３と、ヘッド部１０３ｂに含まれるリ
ード用ＭＲヘッド１６のバイアス電流を選択的に制御す
るためのｎｐｎ型バイポーラトランジスタＱ２０と、差
動結合されたバイポーラトランジスタＱ２２，Ｑ２３の
バイアス電流を選択制御するためのｎｐｎ型バイポーラ
トランジスタＱ２４と、ＭＲヘッド１６が磁気ディスク
に接触したことを検出可能とするｐｎｐ型バイポーラト
ランジスタＱ２１とを含む。バイポーラトランジスタＱ
２２のベース電極は、ＭＲヘッド１６の低電位側端子に
結合される。

【００２６】上記バイポーラトランジスタＱ１７，Ｑ１
８や、バイポーラトランジスタＱ２２，Ｑ２３に流れる
電流は、ｎｐｎ型バイポーラトランジスタＱ２７のベー
ス電極に与えられる基準電圧Ｖｒと、当該トランジスタ
Ｑ２７のエミッタ電極に結合された抵抗Ｒ２０とによっ
て決定される。また、バイポーラトランジスタＱ１７，
Ｑ２２のコレクタ電極は、カスコード接続のためのｎｐ
ｎ型バイポーラトランジスタＱ２５のエミッタ電極に共
通接続され、同様に上記バイポーラトランジスタＱ１
８，Ｑ２３のコレクタ電極は、カスコード接続のための
ｎｐｎ型バイポーラトランジスタＱ２６のエミッタ電極
に共通接続されている。カスコード接続は、周波数特性
を向上させるために有利とされる。バイポーラトランジ
スタＱ２５，２６のベース電極には、基準電圧Ｖａが供
給される。また、バイポーラトランジスタＱ２５，２６
のベース電極とグランド（ＧＮＤ）との間には、ノイズ
低減のためのキャパシタＣ１３が設けられている。この
キャパシタＣ１３は基準電圧Ｖａに含まれる高周波ノイ
ズを低減する上で有効とされる。そして、このバイポー
ラトランジスタＱ２５，２６のコレクタ電極は、それぞ
れ抵抗Ｒ１８，Ｒ１９を介して高電位側電源Ｖｃｃに結
合されている。上記バイポーラトランジスタＱ２５，Ｑ
２６のコレクタ電極から出力信号ＯＵＴ１，ＯＵＴ２が
得られる。出力信号ＯＵＴ１，ＯＵＴ２は、フローティ
ングレベルであり、それらの差分が信号レベルとされ
る。そして、この出力信号ＯＵＴ１，ＯＵＴ２の差分
は、フィードバック回路１３を介してバイポーラトラン
ジスタＱ１８，Ｑ２３のベース電極にフィードバック
（負帰還）される。フィードバック回路１３には、差動
入力端子を有する演算増幅器が適用され、この出力信号
ＯＵＴ１，ＯＵＴ２の差分における直流成分が０となる
ようにフィードバック制御される。そのようなフィード
バック制御が行われるため、電流バイアスされたＭＲヘ
ッド１５，１６を、バイポーラトランジスタＱ１７，Ｑ
２２にそれぞれ直結することができる。換言すれば、直
流成分をカットするためのキャパシタ等を、ＭＲヘッド
１５，１６と、バイポーラトランジスタＱ１７，Ｑ２２
との間に設ける必要が無い。

【００２７】本実施例において、ＭＲヘッド１５，１６
は、バイアス回路１２と、電流源回路１４とによってカ
レントバイアスされている。バイアス電流値は、定電流
源Ｉ１１によって決定されるので、この定電流源Ｉ１１
の値を変えることによって、ＭＲヘッド１５，１６のバ
イアス電流値をコントロールすることができる。

【００２８】ＭＲヘッドと磁気ディスクとの接触時の短
絡電流を抑制するための保護回路１１が設けられる。こ
の保護回路１１では、ＭＲヘッドの電位と磁気ディスク
の電位が等しくなるように、磁気ディスクに定電圧を供
給し、その電位とＭＲヘッド１５，１６の中点電位を等
しくするために、ＭＲヘッド１５，１６の中点電位を検
出するようにしている。この電位検出は、抵抗分圧回路
とバイポーラトランジスタを介して行われる。すなわ
ち、ＭＲヘッド１５の一方の端子にｐｎｐ型バイポーラ
トランジスタＱ１５のベース電極が結合され、ＭＲヘッ
ド１５の他方の端子にｐｎｐ型バイポーラトランジスタ
Ｑ１６のベース電極が結合され、このバイポーラトラン
ジスタＱ１５，Ｑ１６のエミッタ間の電位を抵抗分圧回
路Ｒ１４，Ｒ１５で分圧することによって、ＭＲヘッド
１５の中点電位検出を行うようにしている。バイポーラ
トランジスタＱ１５のエミッタ電極には定電流Ｉ１３に
よる電流が供給され、バイポーラトランジスタＱ１５の
エミッタ電極には定電流Ｉ１２による電流が供給される
ようになっている。

【００２９】ＭＲヘッド１６の中点電位検出において、
バイポーラトランジスタＱ１５や抵抗分圧回路Ｒ１４，
Ｒ１５が利用される。つまり、バイポーラトランジスタ
Ｑ１６に対応するものとして、バイポーラトランジスタ
Ｑ２１が設けられているが、ＭＲヘッド１５，１６の一
端がバイポーラトランジスタＱ１５のベース電極に共通
接続されていることから、ＭＲヘッド１６の中点電位検
出において、バイポーラトランジスタＱ１５や抵抗分圧
回路Ｒ１４，Ｒ１５をそのまま利用することができ、Ｍ
Ｒヘッド１６の中点電位検出用として、バイポーラトラ
ンジスタＱ１５や抵抗分圧回路Ｒ１４，Ｒ１５に対応す
るものを、ＭＲヘッド毎に設ける必要が無い。このこと
は、図示されない他のＭＲヘッド及びそれに対応するリ
ードアンプにおいても同様とされる。

【００３０】ここで、ＭＲヘッド中点電位検出の他の方
式によれば、図９に示されるように、各ＭＲヘッド９
１，９２毎に、抵抗分圧回路Ｒ１，Ｒ２、及びＲ３，Ｒ
４を接続し、各抵抗分圧回路の分圧出力を保護回路９３
に取込むようにしている。そのような構成によれば、例
えば、ＭＲヘッド９１が選択された状態において、非選
択状態のＭＲヘッド９２や抵抗分圧回路Ｒ３，Ｒ４にも
電流が流れてしまい、そのために、現在選択状態にある
ＭＲヘッド９１についての中点電位検出の基準電位が不
所望にずれてしまう。それに対して、上記した本実施例
の構成によれば、例えばＭＲヘッド１５が選択された状
態において、バイポーラトランジスタＱ１６がオンされ
るが、バイポーラトランジスタＱ２１はオンされないか
ら、定電流Ｉ１２はバイポーラトランジスタＱ１６にの
み流れる。そのため、保護回路１１に取込まれる信号
は、（ＭＲヘッド１５の中点電位）＋Ｖｂｅとされる。
Ｖｂｅは、バイポーラトランジスタＱ１５，Ｑ１６のベ
ース・エミッタ間電圧である。そのため、非選択状態の
ＭＲヘッドや、それに対応する抵抗分圧回路などの影響
を受けること無く、現在選択状態のＭＲヘッドの中点電
位を精度良く保護回路１１に供給することができる。

【００３１】ＭＲヘッド１５，１６に電流を流すための
電流源回路１４は、全てのＭＲヘッドで共有される。こ
の電流源回路１４は、定電流源Ｉ１１に結合されたｎｐ
ｎ型バイポーラトランジスタＱ１２と、それに結合され
たｎｐｎ型バイポーラトランジスタＱ１１と、このトラ
ンジスタＱ１１，Ｑ１２に、抵抗Ｒ１２を介して結合さ
れたｎｐｎ型バイポーラトランジスタＱ１３とを含む。
このバイポーラトランジスタＱ１３のベース電極とグラ
ンドとの間には、ノイズ低減用のキャパシタＣ１１が設
けられている。また、バイポーラトランジスタＱ１３の
エミッタ電極は、抵抗Ｒ１３を介してグランドに結合さ
れている。バイポーラトランジスタＱ１３のコレクタ電
極は電流ノードとされ、バイポーラトランジスタＱ１
４，Ｑ２０のエミッタ電極に結合される。

【００３２】また、差動アンプを選択するためのバイポ
ーラトランジスタＱ１９，Ｑ２４のエミッタ電極は、差
動アンプのバイアス電流を決定するためのｎｐｎ型バイ
ポーラトランジスタＱ２７のコレクタ電極に共通接続さ
れている。このバイポーラトランジスタＱ２７のベース
電極には基準電圧Ｖｒが供給されるようになっている。
また、このバイポーラトランジスタＱ２７のベース電極
とグランドとの間には、ノイズ低減用のキャパシタＣ１
４が設けられている。

【００３３】定電流源Ｉ１１により、ＭＲヘッド１５，
１６のバイアス電流が決定される。例えば、ＭＲヘッド
１５を選択する場合には、バイポーラトランジスタＱ１
４のベース電極に与えられる選択信号Ｖｓｍ０、及びバ
イポーラトランジスタＱ１９のベース電極に与えられる
選択信号Ｖｓ０を、共にハイレベルとする。それによ
り、ＭＲヘッド１５、及びバイポーラトランジスタＱ１
７，Ｑ１８の差動アンプに、それぞれ所定のバイアス電
流が流れ、ＭＲヘッド１５を介してのリード動作が可能
とされる。

【００３４】また、ＭＲヘッド１６を選択する場合に
は、バイポーラトランジスタＱ２０のベース電極に与え
られる選択信号Ｖｓｍ１、及びバイポーラトランジスタ
Ｑ２４のベース電極に与えられる選択信号Ｖｓ１を、共
にハイレベルとする。それにより、ＭＲヘッド１６、及
びバイポーラトランジスタＱ２２，Ｑ２３の差動アンプ
に、それぞれ所定のバイアス電流が流れ、ＭＲヘッド１
６を介してのリード動作が可能とされる。

【００３５】図５には上記保護回路１１、及びバイアス
回路１２の構成例が示される。

【００３６】保護回路１１は以下のように構成される。

【００３７】ｐｎｐ型バイポーラトランジスタＱ５０１
と、４個のダイオードＤ５０１〜５０４とが直列接続さ
れており、バイポーラトランジスタＱ５０１のコレクタ
電極から引出されたＶｄ出力端子を介して、磁気ディス
クに所定の電圧が印加されるようになっている。Ｖｄ出
力端子の電位レベルは、直列接続されたダイオードＤ５
０１〜Ｄ５０４の順方向降下電位の合計値によって決定
される。ｐｎｐ型バイポーラトランジスタＱ５０１のエ
ミッタ電極は、抵抗Ｒ５０１を介して高電位側電源Ｖｃ
ｃに結合されている。そして、Ｖｄ＋Ｖｂｅ（Ｑ５０１
のベース・エミッタ間電圧）と、ＭＲヘッド中点電位＋
Ｖｂｅ（Ｑ１６のベース・エミッタ間電圧）とが、差動
結合されたｎｐｎ型バイポーラトランジスタＱ５０４，
５０５のベース電極にそれぞれ入力され、それらの差動
増幅が行われるようになっている。バイポーラトランジ
スタＱ５０４，Ｑ５０５のベース電極間に抵抗Ｒ５０４
が設けられ、さらにコレク電極には、抵抗Ｒ５０２，Ｒ
５０３、及びｐｎｐ型バイポーラトランジスタＱ５０
２，Ｑ５０３が、当該トランジスタの負荷として結合さ
れている。また、バイポーラトランジスタＱ５０４，Ｑ
５０５のエミッタ電極は、それぞれ抵抗Ｒ５０５，Ｒ５
０６を介してｎｐｎ型バイポーラトランジスタＱ５０６
が結合されている。このバイポーラトランジスタＱ５０
６のエミッタ電極は抵抗Ｒ５０７を介してグランドに結
合され、また、ベース電極には、基準電圧Ｖ１が供給さ
れるようになっている。

【００３８】通常動作時においては、バイポーラトラン
ジスタＱ５０４，Ｑ５０５のベース電極のレベルが互い
に等しくなるように、フィードバックがかかる。磁気デ
ィスクにＭＲヘッド１５が接触して短絡電流が流れる
と、ＭＲヘッド１５の中点電位が上昇され、バイポーラ
トランジスタＱ５０４のコレクタ電圧が上昇される。こ
のコレクタ電圧の上昇がバイアス回路１２に伝達される
と、このバイアス回路１２では、ＭＲヘッド１５の中点
電位を下げるように、ＭＲヘッド１５のバイアス電流が
制限される。

【００３９】上記バイアス回路１２は以下のように構成
される。

【００４０】ｐｎｐ型バイポーラトランジスタＱ５０
７，Ｑ５０８、及び抵抗Ｒ５０８，Ｒ５０９が結合さ
れ、それにｎｐｎ型バイポーラトランジスタＱ５０９が
結合される。バイポーラトランジスタＱ５０９のベース
電極とグランドとの間には、ノイズ低減用のキャパシタ
Ｃ５０１が設けられている。また、このバイポーラトラ
ンジスタＱ５０９のベース電極は抵抗Ｒ５１０を介して
エミッタ電極に結合され、さらにこのエミッタ電極がＭ
Ｒヘッド１５の高電位側端子に結合される。

【００４１】通常状態においては、バイポーラトランジ
スタＱ５０９を介してＭＲヘッド１５に所定のバイアス
電流が供給される。しかし、上記のように、磁気ディス
クにＭＲヘッド１５が接触して短絡電流が流れることに
よって、ＭＲヘッド１５の中点電位が上昇され、バイポ
ーラトランジスタＱ５０４のコレクタ電圧が上昇される
と、バイポーラトランジスタＱ５０７のコレクタ電流が
減少され、バイポーラトランジスタＱ５０９のベース電
流が流れなくなり、バイポーラトランジスタＱ５０９の
エミッタ電流が減少されることによって、ＭＲヘッド１
５の中点電位が下げられる。

【００４２】尚、上記の保護回路１１、及びバイアス回
路１２の動作説明では、ＭＲヘッド１５から円板に短絡
電流が流れる場合であるが、その逆の場合、すなわち、
円板からＭＲヘッド１５に短絡電流が流れる場合は、Ｍ
Ｒヘッド１５の中点電位を上昇させるように、バイポー
ラトランジスタＱ５０９のエミッタ電流が制御される。

【００４３】図６には上記フィードバック回路１３の構
成例が示される。

【００４４】このフィードバック回路１３の入力初段
は、高入力インピーダンスとするために、ｎｐｎ型バイ
ポーラトランジスタＱ６０６，Ｑ６０７、ダイオードＤ
６０１，Ｄ６０２、ｎｐｎ型バイポーラトランジスタＱ
６０８，Ｑ６０９、抵抗Ｒ６０４，Ｒ６０５が結合され
て成るエミッタホロワ回路とされる。そしてこのエミッ
タホロワ回路の後段に、ｎｐｎ型バイポーラトランジス
タＱ６１０，Ｑ６１１、抵抗Ｒ６０６，Ｒ６０７、抵抗
Ｒ６０８，Ｒ６０９、ｎｐｎ型バイポーラトランジスタ
Ｑ６１２、及び抵抗Ｒ６１０から成る差動アンプ回路が
配置される。さらにこの差動アンプ回路の後段には、ｎ
ｐｎ型バイポーラトランジスタＱ６１３，Ｑ６１４、ダ
イオードＤ６０３，６０４、ｎｐｎ型バイポーラトラン
ジスタＱ６１５，Ｑ６１６、抵抗Ｒ６１１，Ｒ６１２が
結合されて成るエミッタホロワ回路が配置される。さら
に、このエミッタホロワ回路の後段には、抵抗Ｒ６１
３，Ｒ６１４、バイポーラトランジスタＱ６１７，Ｑ６
１８、Ｑ６１９，Ｑ６２０、抵抗Ｒ６１５，Ｒ６１６、
ｎｐｎ型バイポーラトランジスタＱ６２１、抵抗Ｒ６１
７から成る差動アンプ回路が配置される。この差動アン
プ回路がフィードバック回路１３の最終段回路とされ、
バイポーラトランジスタＱ６２０のコレクタ電極からフ
ィードバック回路の出力信号が得られる。つまり、バイ
ポーラトランジスタＱ６１９，Ｑ６２０のコレクタ電流
が等しくなるようにバイポーラトランジスタＱ２３のベ
ース電流が制御される。

【００４５】尚、図６において、バイポーラトランジス
タＱ６１３のベース電極とグランドとの間に設けられた
キャパシタＣ６０２や、バイポーラトランジスタＱ６１
４のベース電極とグランドとの間に設けられたキャパシ
タＣ６０３は、フィードバックループゲインの周波数特
性を向上させるように作用する。

【００４６】上記実施例によれば、以下の作用効果を得
ることができる。

【００４７】（１）上記ＭＲヘッド１５の一端にベース
電極が結合されるバイポーラトランジスタＱ１７と、こ
のバイポーラトランジスタＱ１７に差動結合されたバイ
ポーラトランジスタＱ１８と、上記ＭＲヘッド１５の他
端と上記バイポーラトランジスタＱ１８のベース電極と
を結合するためのキャパシタＣ１２と、上記バイポーラ
トランジスタＱ１７，Ｑ１８の差動出力の直流成分を上
記バイポーラトランジスタＱ１８のベース電極にフィー
ドバックするためのフードバック回路１３とを含んで、
カレントバイアス・ボルテージセンス方式のリードアン
プが実現され、このリードアンプにおいては、図８に示
されるようなカレントバイアス・カレントセンス方式で
はないので、ＭＲヘッド１５における抵抗値によって、
差動アンプゲインが影響されずに済む。また、ＭＲヘッ
ド１５のバイアス系と、差動アンプのバイアス系とが、
互いに独立されているため、それぞれ個別的に最適化す
ることができ、このことは、ノイズを低減する上で有効
とされる。

【００４８】（２）複数のＭＲヘッド１５，１６と、上
記構成のリードアンプとが結合されて再生回路が構成さ
れる場合、上記複数のＭＲヘッド１５，１６の高電位側
端子が、バイアス回路１２に共通接続される。それによ
り、ＭＲヘッドの端子結合においては、リードアンプの
一つの端子を利用して、複数のＭＲヘッド１５，１６の
高電位側端子を共通接続することができるから、リード
アンプがＬＳＩ化される場合に、ＭＲヘッド結合用の外
部端子の数を、従来例に比べて大幅に減少させることが
できる。このことは、リードライトＬＳＩなどのサイズ
を低減する上で有効とされる。

【００４９】（３）ＭＲヘッドに直流電流を流すための
電流源回路１４が、複数のＭＲヘッド１５，１６によっ
て共有されるため、ＬＳＩのチップサイズの増大を抑え
ることができる。また、この電流源回路１４内のバイポ
ーラトランジスタＱ１３のベース電極とグランドとの間
に設けられたノイズ低減用のキャパシタＣ１１も、複数
のＭＲヘッド１５，１６で共有されることになるから、
ノイズ低減用として当該キャパシタＣ１１に相当するも
のを、ＭＲヘッド毎に設ける必要がない。この種のノイ
ズ低減用キャパシタは、その容量の関係から、どうして
もＬＳＩの外付け部品とせざるを得ないから、上記構成
により、キャパシタＣ１１を複数のＭＲヘッド１５，１
６間で共有することは、外付け部品数の低減を図る上で
有効とされる。同様に、フィードバックの時定数を決定
するためのキャパシタＣ１２も、その容量の関係で、Ｌ
ＳＩの外付け部品とされるから、リードアンプが上記の
ように構成されることにより、このキャパシタＣ１２
を、複数のリードアンプ間で共有することができ、それ
によって外付け部品数の低減を図ることができる。

【００５０】（４）抵抗分圧回路Ｒ１４，Ｒ１５が、複
数のＭＲヘッド１５，１６で共有されるので、同機能を
実現する抵抗分圧回路を、各ＭＲヘッドに対応して設け
るのに比べて、回路の簡素化を図ることができる。ま
た、バイポーラトランジスタＱ１６を設けることによ
り、例えば、ＭＲヘッド１５が選択された状態におい
て、バイポーラトランジスタＱ１６がオンされるが、バ
イポーラトランジスタＱ２１はオンされないから、定電
流Ｉ１２はバイポーラトランジスタＱ１６にのみ流れ、
そのため、保護回路１１に取込まれる信号は、（ＭＲヘ
ッド１５の中点電位）＋Ｖｂｅとされ、非選択状態のＭ
Ｒヘッドや、それに対応する抵抗分圧回路などの影響を
受けることが無いから、現在選択状態のＭＲヘッドの中
点電位を精度良く保護回路１１に供給することができ
る。

【００５１】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。

【００５２】例えば、上記実施例では複数のＭＲヘッド
に対応する回路構成について説明したが、単一のＭＲヘ
ッドに対応するように構成することができる。その場合
の構成例が図１０に示される。図１０に示される構成で
は、単一のＭＲヘッド１５に対応する回路構成が示され
る。ＭＲヘッドがひとつであるため、ＭＲヘッドを選択
するためのバイポーラトランジスタＱ１９，Ｑ２４や、
差動アンプを選択するためのバイポーラトランジスタＱ
１９，Ｑ２４などが省略されている（図１参照）。尚、
図１０では円板とＭＲヘッドとの短絡検出系や、その短
絡電流に対する保護回路が省略されているが、ＭＲヘッ
ドの数にかかわらず、図１に示されるのと同様に、保護
回路などを設けることができる。

【００５３】また、ＭＲヘッドのエレクトロマイグレー
ション対策を施すことができる。ＭＲヘッドの素子の高
さは、円板との接触による磨耗で徐々に低くなる。ボル
テージバイアスの場合には、電流密度がＭＲヘッドの素
子の高さに依存しないため、エレクトロマイグレーショ
ンが問題となることはないが、カレントバイアスの場
合、ＭＲヘッドの磨耗により電流密度が上昇されてしま
う。

【００５４】図３には、ＭＲヘッドにエレクトロマイグ
レーション対策を施した場合の構成例が示される。

【００５５】図３に示されるように、ＭＲバイアス制御
回路３４を設け、ＭＲヘッド１５の端子間電圧に基づい
てＭＲヘッドのバイアス電流を制御するようにする。す
なわち、ＭＲヘッド１５の端子間電圧を検出するための
検出回路３１を設け、この検出結果に応じて定電流源Ｉ
１１の電流値を制御するようにしている。この電流制御
により、ＭＲヘッド１５に流れるバイアス電流値が変化
されるから、ＭＲヘッド１５の電流密度の変化を抑える
ことができる。そのようにＭＲヘッド１５の電流密度の
変化が抑制されることによって、エレクトロマイグレー
ションへのマージンの向上を図ることができる。尚、図
１に示されるように、抵抗分圧回路Ｒ１４，Ｒ１５が設
けられる場合には、この抵抗分圧回路Ｒ１４，Ｒ１５に
対して、検出回路３１の入力端子を並列接続するように
すれば、複数のＭＲヘッドによって、単一の検出回路３
１を共有することができる。

【００５６】図４には上記ＭＲバイアス制御回路３４の
詳細な構成例が示される。

【００５７】ｎｐｎ型バイポーラトランジスタＱ４３，
Ｑ４４が差動結合され、このバイポーラトランジスタＱ
４３，Ｑ４４のベース電極に、ＭＲヘッド１５の端子間
電圧が供給されるようになっている。バイポーラトラン
ジスタＱ４３のエミッタ電極には、抵抗Ｒ４３が結合さ
れ、この抵抗Ｒ４３の他端とバイポーラトランジスタＱ
４３のエミッタ電極とが、ｎｐｎ型バイポーラトランジ
スタＱ４５のコレクタ電極に結合される。このｎｐｎ型
バイポーラトランジスタＱ４５は抵抗Ｒｅｘを介してグ
ランドに結合される。また、バイポーラトランジスタＱ
４３のコレクタ電極は、ｐｎｐ型バイポーラトランジス
タＱ４２及び抵抗Ｒ４２を介して高電位側電源Ｖｃｃに
結合される。バイポーラトランジスタＱ４２のベース電
極は、当該トランジスタのコレクタ電極に結合されると
ともに、ｐｎｐ型バイポーラトランジスタＱ４１のベー
ス電極に結合されている。このバイポーラトランジスタ
Ｑ４１のエミッタ電極が抵抗Ｒ４２を介して高電位側電
源Ｖｃｃに結合されることによって、定電流源Ｉ１１が
形成される。この定電流源Ｉ１１の電流値は、バイポー
ラトランジスタＱ４３のコレクタ電流に等しくされる。
抵抗Ｒｅｘの値によりＭＲヘッド１５の初期のバイアス
電流が決定される。また、このとき、バイポーラトラン
ジスタＱ４３，Ｑ４４に、互いに等しい電流が流れるよ
うに、抵抗Ｒ４３の値を設定することによって、ＭＲヘ
ッド１５の電流変動に対する調整範囲を大きくすること
ができる。かかる構成によれば、ＭＲヘッド１５の抵抗
値が、磨耗により大きくなった場合、バイポーラトラン
ジスタＱ４３に流れる電流量が減少され、それによっ
て、バイポーラトランジスタＱ４１に流れる電流が減少
される。この電流減少により、ＭＲヘッド１５のバイア
ス電流が減少されるから、当該ＭＲヘッド１５の電流密
度の上昇を抑えることができる。

【００５８】また、上記実施例では、バイポーラトラン
ジスタを使用したが、このバイポーラトランジスタを、
電界効果トランジスタなどの能動素子に置換えることが
できる。

【００５９】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるハード
ディスク装置に適用した場合について説明したが、本発
明はそれに限定されるものではなく、磁気記録媒体から
記録情報を読出すための各種再生回路に適用することが
できる。

【００６０】本発明は、少なくとも磁気抵抗効果型ヘッ
ドを介して記録情報を読出すことを条件に適用すること
ができる。

【００６１】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【００６２】すなわち、ＭＲヘッドの一端に第１トラン
ジスタの制御端子が結合され、この第１トランジスタに
第２トランジスタが差動結合され、上記ＭＲヘッドの他
端と上記第２トランジスタの制御端子とがキャパシタで
結合され、上記第１トランジスタと上記第２トランジス
タとの差動出力の直流成分が上記第２トランジスタの制
御端子にフィードバックされることで、カレントバイア
ス・ボルテージセンス方式のリードアンプが実現され、
ＭＲヘッドにおける抵抗値の差動アンプゲインへの影響
を低減することができる。

【００６３】また、複数のＭＲヘッドに対応して上記複
数のリードアンプが構成される場合において、この複数
のＭＲヘッドの片側の端子は全て共通化できるので、Ｍ
Ｒヘッド結合用外部端子の数を減少することができる。

【図面の簡単な説明】

【図１】本発明の一実施例であるハードディスク装置に
含まれるリードアンプ及びそれの周辺の詳細な構成例回
路図である。

【図２】上記ハードディスク装置の構成例ブロック図で
ある。

【図３】上記ハードディスク装置に含まれるＭＲヘッド
のエレクトロマイグレーション対策を施した場合の構成
例回路図である。

【図４】図３に示されるＭＲバイアス制御回路の詳細な
構成例回路図である。

【図５】上記ハードディスク装置に含まれる保護回路及
びバイアス回路の詳細な構成例回路図である。

【図６】上記ハードディスク装置に含まれるフィードバ
ック回路の詳細な構成例回路図である。

【図７】本実施例との比較のためのボルテージバイアス
・ボルテージセンス方式の基本回路図である。

【図８】本実施例との比較のためのカレントバイアス・
カレントセンス方式の基本回路である。

【図９】本実施例との比較のためのＭＲヘッド中点電位
検出回路の回路図である。

【図１０】単一のＭＲヘッド対応の場合のリードアンプ
の構成例回路図である。

【符号の説明】

１１保護回路１２バイアス回路１３フィードバック回路１４電流源回路１５，１６ＭＲヘッド５０リードライト回路５２ヘッド選択回路５３増幅回路５４フリップフロップ５５コントローラ５６信号処理回路１０３ａ，１０３ｂヘッド部１１１サーボデータ処理回路１１２駆動回路１１３ヘッドアクチュエータ

───────────────────────────────────────────────────── フロントページの続き (72)発明者廣瀬豪東京都青梅市今井2326番地株式会社日立製作所デバイス開発センタ内 (72)発明者吉永眞樹東京都青梅市今井2326番地株式会社日立製作所デバイス開発センタ内 (72)発明者畑中紀明神奈川県小田原市国府津2880番地株式会社日立製作所ストレージシステム事業部内 (72)発明者望月建男神奈川県横浜市戸塚区戸塚町180番地日立通信システム株式会社内

Claims

【特許請求の範囲】

【請求項１】磁気抵抗効果型ヘッドをバイアスさせる
ためのバイアス回路を含み、磁気記録媒体の記録情報
を、直流バイアスされた磁気抵抗効果型ヘッドを介して
電圧検出可能なリードアンプにおいて、上記磁気抵抗効
果型ヘッドの一端に制御端子が結合される第１トランジ
スタと、この第１トランジスタに差動結合された第２ト
ランジスタと、上記磁気抵抗効果型ヘッドの他端と上記
第２トランジスタの制御端子とを結合するためのキャパ
シタと、上記第１トランジスタと上記第２トランジスタ
との差動出力の直流成分を上記第２トランジスタの制御
端子にフィードバックするためのフードバック回路とを
含むことを特徴とするリードアンプ。
【請求項２】複数の磁気抵抗効果型ヘッドと、請求項
１記載のリードアンプとを含み、上記複数の磁気抵抗効
果型ヘッドの高電位側端子が、上記バイアス回路に共通
接続されて成ることを特徴とする再生回路。
【請求項３】上記磁気抵抗効果型ヘッドに直流電流を
流すための電流源を含み、この電流源が、複数の磁気抵
抗効果型ヘッドによって共有されて成る請求項２記載の
再生回路。
【請求項４】上記磁気抵抗効果型ヘッドの低電位側端
子を選択的に上記電流源に結合させるための第３トラン
ジスタと、上記磁気抵抗効果型ヘッドの中点電位レベル
を検出するための抵抗分圧回路と、上記第３トランジス
タによって選択的に上記電流源に結合された磁気抵抗効
果型ヘッドの端子間電圧を、上記抵抗分圧回路による中
点電位レベル検出に関与させるための第４トランジスタ
とを含み、上記検出回路が複数の磁気抵抗効果型ヘッド
によって共有されて成る請求項３記載の再生回路。
【請求項５】磁気抵抗効果型ヘッドの抵抗変化に応じ
て当該磁気抵抗効果型ヘッドのバイアス電流を制御する
ためのバイアス電流制御回路を含む請求項１乃至５のい
ずれか１項記載の再生回路。
【請求項６】請求項２乃至５のいずれか１項記載の再
生回路と、円板状の記録媒体とを含み、記録媒体の記録
情報を上記磁気抵抗効果型ヘッドを介して読出し可能に
構成されたことを特徴とする磁気ディスク装置。