JPH08139146A - 半導体表面のライフタイム評価方法 - Google Patents
半導体表面のライフタイム評価方法Info
- Publication number
- JPH08139146A JPH08139146A JP6279321A JP27932194A JPH08139146A JP H08139146 A JPH08139146 A JP H08139146A JP 6279321 A JP6279321 A JP 6279321A JP 27932194 A JP27932194 A JP 27932194A JP H08139146 A JPH08139146 A JP H08139146A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- thin layer
- lifetime
- semiconductor thin
- evaluation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/62—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light
- G01N21/63—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light optically excited
- G01N21/64—Fluorescence; Phosphorescence
- G01N21/6489—Photoluminescence of semiconductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
- H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
- H10P74/207—Electrical properties, e.g. testing or measuring of resistance, deep levels or capacitance-voltage characteristics
Landscapes
- Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Biochemistry (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Life Sciences & Earth Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)
Abstract
(57)【要約】
【目的】 エピタキシャル構造のウェーハについて、半
導体薄層及び／又はその近傍のライフタイムの評価を可
能とし、非接触、非破壊で品質評価を行うことのできる
半導体表面のライフタイム評価方法を提供する。 【構成】 半導体基板の主表面上に半導体薄層を有する
半導体ウェーハにおける当該半導体薄層及び／又はその
近傍のライフタイムを評価する方法であり、被検半導体
のバンドギャップよりエネルギーの大きい励起光を用い
て上記半導体薄層表面近傍に電子正孔対を発生させ、当
該電子正孔対の再結合により発光する光の特定波長の強
度を検出し、その強度から上記半導体薄層及び／又はそ
の近傍のライフタイム評価する。
導体薄層及び／又はその近傍のライフタイムの評価を可
能とし、非接触、非破壊で品質評価を行うことのできる
半導体表面のライフタイム評価方法を提供する。 【構成】 半導体基板の主表面上に半導体薄層を有する
半導体ウェーハにおける当該半導体薄層及び／又はその
近傍のライフタイムを評価する方法であり、被検半導体
のバンドギャップよりエネルギーの大きい励起光を用い
て上記半導体薄層表面近傍に電子正孔対を発生させ、当
該電子正孔対の再結合により発光する光の特定波長の強
度を検出し、その強度から上記半導体薄層及び／又はそ
の近傍のライフタイム評価する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体表面のライフタ
イム評価に関する。さらに詳しくは、半導体基板の主表
面上に半導体薄層を有する半導体ウェーハの半導体薄層
及び／又はその近傍のライフタイムを評価し、非接触、
非破壊で品質評価を行う半導体表面のライフタイム評価
方法に関する。
イム評価に関する。さらに詳しくは、半導体基板の主表
面上に半導体薄層を有する半導体ウェーハの半導体薄層
及び／又はその近傍のライフタイムを評価し、非接触、
非破壊で品質評価を行う半導体表面のライフタイム評価
方法に関する。
【０００２】
【発明の背景技術】半導体素子は、半導体材料（例えば
シリコン）の表面あるいは表面近傍に構成されている。
近年、高密度、高精度の半導体素子が製造されるように
なって、表面層の無欠陥化がより高められるように、エ
ピタキシャル構造のウェーハ（以下エピウェーハと言
う）が必要とされている。エピタキシヤル構造のウェー
ハとしては、ＳＯＳ，ＳＯＩ，ボンデッドウェーハ，Ｓ
ＩＭＯＸ等が知られている。
シリコン）の表面あるいは表面近傍に構成されている。
近年、高密度、高精度の半導体素子が製造されるように
なって、表面層の無欠陥化がより高められるように、エ
ピタキシャル構造のウェーハ（以下エピウェーハと言
う）が必要とされている。エピタキシヤル構造のウェー
ハとしては、ＳＯＳ，ＳＯＩ，ボンデッドウェーハ，Ｓ
ＩＭＯＸ等が知られている。
【０００３】さらに上記半導体素子の高密度化が進む中
で、半導体表面層の薄膜化がいっそう進められており、
表面薄層部のより高精度な品質評価が必要とされてい
る。この半導体材料の品質を評価する手法として、ウェ
ーハライフタイム法、ＭＯＳＣ−ｔ法、フォトルミネッ
センス法等が知られている。
で、半導体表面層の薄膜化がいっそう進められており、
表面薄層部のより高精度な品質評価が必要とされてい
る。この半導体材料の品質を評価する手法として、ウェ
ーハライフタイム法、ＭＯＳＣ−ｔ法、フォトルミネッ
センス法等が知られている。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
ウェーハライフタイム法においては、電磁波を用いてウ
ェーハ内に励起キャリアを発生させて、そのキャリアが
消滅していく過渡現象を検出しているが、その励起キャ
リアが発生する領域が比較的深い領域であるため、上記
エピタキシャル構造のような半導体薄層部分の品質を評
価できないという問題があった。
ウェーハライフタイム法においては、電磁波を用いてウ
ェーハ内に励起キャリアを発生させて、そのキャリアが
消滅していく過渡現象を検出しているが、その励起キャ
リアが発生する領域が比較的深い領域であるため、上記
エピタキシャル構造のような半導体薄層部分の品質を評
価できないという問題があった。
【０００５】特に、半導体素子の動作不良の１つである
ラッチアップ対策のために、半導体基板の抵抗率を小さ
くしたエピタキシャル構造では、半導体基板中の多数キ
ャリアが極めて多くなるため、従来のウェーハライフタ
イム測定が不可能であった。
ラッチアップ対策のために、半導体基板の抵抗率を小さ
くしたエピタキシャル構造では、半導体基板中の多数キ
ャリアが極めて多くなるため、従来のウェーハライフタ
イム測定が不可能であった。
【０００６】また、ＭＯＳ Ｃ−ｔ法においては、半導
体薄層表面に酸化膜を形成した後、ゲート電極を形成し
て、ゲート電極に電圧を印加して半導体薄層表面直下に
空乏層を形成し、空乏層内で少数キャリアが発生する過
渡現象を検出している。
体薄層表面に酸化膜を形成した後、ゲート電極を形成し
て、ゲート電極に電圧を印加して半導体薄層表面直下に
空乏層を形成し、空乏層内で少数キャリアが発生する過
渡現象を検出している。
【０００７】しかし、この方法は、破壊検査であるため
に検査済みウェーハは使えないという難点がある。さら
に、評価のための装置と工数が増えるために、評価コス
トが高価となり、且つ評価手法が簡便ではない。
に検査済みウェーハは使えないという難点がある。さら
に、評価のための装置と工数が増えるために、評価コス
トが高価となり、且つ評価手法が簡便ではない。
【０００８】また、この評価方法によって得られる情報
は半導体薄層表面部の数μｍの深さに限られており、半
導体薄層の厚さが数μｍ〜数十μｍであることを考える
と、半導体薄層部の品質評価としても不十分となる可能
性があり、その上、半導体基板と半導体薄層界面の評価
ができないという問題があった。
は半導体薄層表面部の数μｍの深さに限られており、半
導体薄層の厚さが数μｍ〜数十μｍであることを考える
と、半導体薄層部の品質評価としても不十分となる可能
性があり、その上、半導体基板と半導体薄層界面の評価
ができないという問題があった。
【０００９】一方、フォトルミネッセンス法において
は、非破壊、非接触の評価が可能であるが、得られるバ
ンド端発光（図４に示すごとく、室温での波長が約１．
１５μｍの発光をいう）が実際にどのくらいの深さまで
の情報を含んでいるか明確になっていない。
は、非破壊、非接触の評価が可能であるが、得られるバ
ンド端発光（図４に示すごとく、室温での波長が約１．
１５μｍの発光をいう）が実際にどのくらいの深さまで
の情報を含んでいるか明確になっていない。
【００１０】特に上記エピタキシャル構造のウェーハに
おいては、半導体薄層の抵抗率が比較的低い場合（０．
１Ωｃｍ以下）発光強度が強くそのまま評価可能である
が、半導体薄層の抵抗率が比較的高い場合（１Ωｃｍ以
上）発光強度が弱く、また該薄膜部で発生したキャリア
は半導体基板中にまで拡散して発光し、半導体基板を含
んだ評価となってしまう恐れがある。
おいては、半導体薄層の抵抗率が比較的低い場合（０．
１Ωｃｍ以下）発光強度が強くそのまま評価可能である
が、半導体薄層の抵抗率が比較的高い場合（１Ωｃｍ以
上）発光強度が弱く、また該薄膜部で発生したキャリア
は半導体基板中にまで拡散して発光し、半導体基板を含
んだ評価となってしまう恐れがある。
【００１１】従って、半導体基板の抵抗率が比較的高い
場合は発光領域が不明となり、半導体薄層部だけではな
く半導体基板部の品質まで合わせた情報を検出する恐れ
があるので、精度の高い評価ができない問題があった。
場合は発光領域が不明となり、半導体薄層部だけではな
く半導体基板部の品質まで合わせた情報を検出する恐れ
があるので、精度の高い評価ができない問題があった。
【００１２】本発明は、上記した従来の半導体表面のラ
イフタイム評価方法における各種の問題点に鑑みなされ
たもので、エピタキシャル構造のウェーハについて、半
導体薄層及び／又はその近傍のライフタイムの評価を可
能とし、非接触、非破壊で品質評価を行うことのできる
半導体表面のライフタイム評価方法を提供することを目
的とする。
イフタイム評価方法における各種の問題点に鑑みなされ
たもので、エピタキシャル構造のウェーハについて、半
導体薄層及び／又はその近傍のライフタイムの評価を可
能とし、非接触、非破壊で品質評価を行うことのできる
半導体表面のライフタイム評価方法を提供することを目
的とする。
【００１３】
【課題を解決するための手段】上記課題を解決するた
め、本発明の半導体表面のライフタイム評価方法は、半
導体基板の上に半導体薄層を有する半導体ウェーハの当
該半導体薄層及び／又はその近傍のライフタイムを評価
する方法であり、被検半導体のバンドギャップよりエネ
ルギーの大きい励起光を用いて上記半導体薄層表面近傍
に電子正孔対を発生させ、当該電子正孔対の再結合によ
り発光する光（フォトルミネッンス）の特定波長の強度
を検出し、その強度から上記半導体薄層及び／又はその
近傍のライフタイム評価することを特徴とするものであ
る。
め、本発明の半導体表面のライフタイム評価方法は、半
導体基板の上に半導体薄層を有する半導体ウェーハの当
該半導体薄層及び／又はその近傍のライフタイムを評価
する方法であり、被検半導体のバンドギャップよりエネ
ルギーの大きい励起光を用いて上記半導体薄層表面近傍
に電子正孔対を発生させ、当該電子正孔対の再結合によ
り発光する光（フォトルミネッンス）の特定波長の強度
を検出し、その強度から上記半導体薄層及び／又はその
近傍のライフタイム評価することを特徴とするものであ
る。
【００１４】この評価方法では、被検半導体のバンドギ
ャップよりエネルギーの大きい励起光をエピウェーハ表
面に照射し表面近傍に電子正孔対を発生させ、この電子
正孔対が再結合する際に生ずる光（フォトルミネッセン
ス）の内、バンド端発光と呼ばれる室温での波長が約
１．１５μｍの発光強度を検出し（図４）、この発光強
度からライフタイムを相対的に評価するものである。
ャップよりエネルギーの大きい励起光をエピウェーハ表
面に照射し表面近傍に電子正孔対を発生させ、この電子
正孔対が再結合する際に生ずる光（フォトルミネッセン
ス）の内、バンド端発光と呼ばれる室温での波長が約
１．１５μｍの発光強度を検出し（図４）、この発光強
度からライフタイムを相対的に評価するものである。
【００１５】フォトルミネッセンス法に用いる励起光
は、その波長が可視領域であり、従来のライフタイム測
定に用いる励起電磁波に比べて短波長である。このた
め、励起キャリアが発生する深さが従来のライフタイム
測定法に比べ浅く、表面近傍に敏感なライフタイム情報
を得ることが可能である。
は、その波長が可視領域であり、従来のライフタイム測
定に用いる励起電磁波に比べて短波長である。このた
め、励起キャリアが発生する深さが従来のライフタイム
測定法に比べ浅く、表面近傍に敏感なライフタイム情報
を得ることが可能である。
【００１６】本発明においては、上記励起光の波長を選
択することにより、電子正孔対の発生する深さ領域を選
択的に変化させることができ、半導体薄層のみならず、
半導体薄層と半導体基板との界面及び半導体基板をも含
めたライフタイム評価を選択的に行うことが可能とな
る。
択することにより、電子正孔対の発生する深さ領域を選
択的に変化させることができ、半導体薄層のみならず、
半導体薄層と半導体基板との界面及び半導体基板をも含
めたライフタイム評価を選択的に行うことが可能とな
る。
【００１７】上記半導体基板として抵抗率の低い結晶を
用いることにより、半導体薄層部について精度のよいウ
ェーハライフタイム評価が可能である。ここでいう低い
抵抗率の範囲は、０．１Ωｃｍ以下である。
用いることにより、半導体薄層部について精度のよいウ
ェーハライフタイム評価が可能である。ここでいう低い
抵抗率の範囲は、０．１Ωｃｍ以下である。
【００１８】本発明の評価方法は、半導体ウェーハのう
ち、特にシリコンウェーハのライフタイムの評価に好適
に用いられる。
ち、特にシリコンウェーハのライフタイムの評価に好適
に用いられる。
【００１９】
【作用】室温フォトルミネッセンス（ＰＬ）法におい
て、ウェーハの表面から入射させた励起光により、表面
近傍で発生させた電子正孔対（すなわちキャリア）はウ
ェーハ内部に拡散しながら発光（バンド端発光として検
出される）して消滅してゆく。この時、抵抗率が比較的
高い場合（１Ωｃｍ以上）にはキャリアの拡散長が比較
的長く且つバンド端発光の強度が弱く、逆に抵抗率が比
較的低い場合（０．１Ωｃｍ以下）にはキャリアの拡散
長が比較的短く且つバンド端発光の強度が強くなる特性
があると考えられる。
て、ウェーハの表面から入射させた励起光により、表面
近傍で発生させた電子正孔対（すなわちキャリア）はウ
ェーハ内部に拡散しながら発光（バンド端発光として検
出される）して消滅してゆく。この時、抵抗率が比較的
高い場合（１Ωｃｍ以上）にはキャリアの拡散長が比較
的長く且つバンド端発光の強度が弱く、逆に抵抗率が比
較的低い場合（０．１Ωｃｍ以下）にはキャリアの拡散
長が比較的短く且つバンド端発光の強度が強くなる特性
があると考えられる。
【００２０】抵抗率の比較的高い半導体基板上に同程度
の抵抗率の半導体薄層を有するエピウェーハの場合、半
導体薄層部で発生したキャリアが半導体基板中にまで拡
散してきて発光することもあって、半導体基板の影響を
も反映する評価になると考えられる。
の抵抗率の半導体薄層を有するエピウェーハの場合、半
導体薄層部で発生したキャリアが半導体基板中にまで拡
散してきて発光することもあって、半導体基板の影響を
も反映する評価になると考えられる。
【００２１】一方、抵抗率が比較的低い半導体基板上に
抵抗率が比較的高い半導体薄層を有するエピウェーハ
（いわゆるラッチアップ対策を施したエピウェーハ）で
は、発光強度の強い半導体基板上に発光強度の弱い半導
体薄層が積まれた構造を持っている。半導体薄層部で発
生したキャリアは半導体基板部にまで到達するとすぐに
消滅してしまうので、バンド端発光の領域は半導体薄層
部及び／またはその近傍であり、主に半導体薄層部の評
価が可能になると考えられる。
抵抗率が比較的高い半導体薄層を有するエピウェーハ
（いわゆるラッチアップ対策を施したエピウェーハ）で
は、発光強度の強い半導体基板上に発光強度の弱い半導
体薄層が積まれた構造を持っている。半導体薄層部で発
生したキャリアは半導体基板部にまで到達するとすぐに
消滅してしまうので、バンド端発光の領域は半導体薄層
部及び／またはその近傍であり、主に半導体薄層部の評
価が可能になると考えられる。
【００２２】さらに、用いる励起光の波長を短くするこ
とにより励起キャリアの発生する領域を浅くすることが
でき、表面近傍に敏感なライフタイム評価が可能とな
る。
とにより励起キャリアの発生する領域を浅くすることが
でき、表面近傍に敏感なライフタイム評価が可能とな
る。
【００２３】ラッチアップ対策を施したエピウェーハに
おいて、半導体薄層の厚さを徐々に厚くしていった場合
の、半導体薄層とバンド端発光強度との関係を概念的に
図２に示した。
おいて、半導体薄層の厚さを徐々に厚くしていった場合
の、半導体薄層とバンド端発光強度との関係を概念的に
図２に示した。
【００２４】半導体薄層の厚さが０μｍ（すなわち半導
体基板のみ）のときは、低抵抗率基板からの発光だけで
あるため強度が最大となる。また、半導体薄層の厚さが
厚くなるにつれて、半導体基板からの発光は生じにくく
なるため発光強度が弱くなっていくと考えられる。
体基板のみ）のときは、低抵抗率基板からの発光だけで
あるため強度が最大となる。また、半導体薄層の厚さが
厚くなるにつれて、半導体基板からの発光は生じにくく
なるため発光強度が弱くなっていくと考えられる。
【００２５】さらに、半導体薄層の厚さが増し、発光領
域の厚さを越えた後は、半導体薄層からの発光のみとな
るため発光強度が一定になると考えられる。発光強度が
一定になったときの厚さが、半導体薄層部のみのバンド
端発光が寄与する最小深さと考えられる。
域の厚さを越えた後は、半導体薄層からの発光のみとな
るため発光強度が一定になると考えられる。発光強度が
一定になったときの厚さが、半導体薄層部のみのバンド
端発光が寄与する最小深さと考えられる。
【００２６】従って、この最小深さを明らかにすること
により、半導体薄層の厚さに応じた励起光の波長を選定
する事が出来るので、エピウェーハの半導体薄層部につ
いてより精度良くライフタイム評価が可能となる。
により、半導体薄層の厚さに応じた励起光の波長を選定
する事が出来るので、エピウェーハの半導体薄層部につ
いてより精度良くライフタイム評価が可能となる。
【００２７】
【実施例】以下に本発明の実施例を挙げて、本発明をさ
らに詳細に説明する。
らに詳細に説明する。
【００２８】実施例１ ＰＬ法による実際のバンド端発光がどれくらいの深さま
での情報を含んでいるかを明らかにするために、次の様
な実験を行った。
での情報を含んでいるかを明らかにするために、次の様
な実験を行った。
【００２９】ｐ型低抵抗率（０．０１７Ωｃｍ）シリコ
ン基板に、ｐ型１０Ωｃｍの半導体薄層であるエピタキ
シャルシリコンを厚さ０〜８０μｍと振りエピウェーハ
を作製した。このエピウェーハに於いて、励起光源の波
長として、６４７．１ｎｍ，５１４．５ｎｍ，４８８．
０ｎｍの３種類を用いて、室温PL法によるバンド端発光
強度を調査した。実験結果を図１に示す。
ン基板に、ｐ型１０Ωｃｍの半導体薄層であるエピタキ
シャルシリコンを厚さ０〜８０μｍと振りエピウェーハ
を作製した。このエピウェーハに於いて、励起光源の波
長として、６４７．１ｎｍ，５１４．５ｎｍ，４８８．
０ｎｍの３種類を用いて、室温PL法によるバンド端発光
強度を調査した。実験結果を図１に示す。
【００３０】この時の測定条件は、以下に示すとおりで
ある。 励起ビーム径：１ｍｍφ，励起光強度：２００ｍＷ（於
レーザーヘッド），レーザープラズマライン除去フィル
ター：ＨＡ−３０（６４７．１ｎｍ及び４８８．０ｎｍ
励起の場合）もしくはバンドパスフィルター（５１４．
５ｎｍ励起の場合） グレーティング：７５本／ｍｍ ２μｍブレーズ，スリ
ット幅：２２５０μｍ，ディテクター：Ｇｅディテクタ
ー
ある。 励起ビーム径：１ｍｍφ，励起光強度：２００ｍＷ（於
レーザーヘッド），レーザープラズマライン除去フィル
ター：ＨＡ−３０（６４７．１ｎｍ及び４８８．０ｎｍ
励起の場合）もしくはバンドパスフィルター（５１４．
５ｎｍ励起の場合） グレーティング：７５本／ｍｍ ２μｍブレーズ，スリ
ット幅：２２５０μｍ，ディテクター：Ｇｅディテクタ
ー
【００３１】図１から、励起光の波長が６４７．１ｎｍ
のときエピタキシャルシリコン層の厚さが約３０μｍに
満たないところでは、バンド端発光強度が強く、シリコ
ン基板の情報をも反映していることがわかる。さらに、
５１４．５ｎｍ励起のときは約１０μｍに満たないとこ
ろ、４８８．０ｎｍ励起のときは約３μｍに満たないと
ころでバンド端発光強度が強く、シリコン基板の影響を
も反映していることがわかる。
のときエピタキシャルシリコン層の厚さが約３０μｍに
満たないところでは、バンド端発光強度が強く、シリコ
ン基板の情報をも反映していることがわかる。さらに、
５１４．５ｎｍ励起のときは約１０μｍに満たないとこ
ろ、４８８．０ｎｍ励起のときは約３μｍに満たないと
ころでバンド端発光強度が強く、シリコン基板の影響を
も反映していることがわかる。
【００３２】従って、シリコン基板の抵抗率が０．０１
７Ωｃｍと低い場合、エピタキシャルシリコン層のみの
情報を得たいときには、エピタキシャルシリコン層の厚
さに応じて励起光の波長を選択すればよい。特にエピタ
キシャルシリコン層の厚さが３μｍ以下と薄くなると、
励起光の波長を４８８．０ｎｍよりも小さくすればよい
ことが明らかになった。
７Ωｃｍと低い場合、エピタキシャルシリコン層のみの
情報を得たいときには、エピタキシャルシリコン層の厚
さに応じて励起光の波長を選択すればよい。特にエピタ
キシャルシリコン層の厚さが３μｍ以下と薄くなると、
励起光の波長を４８８．０ｎｍよりも小さくすればよい
ことが明らかになった。
【００３３】実施例２ 重金属不純物は、シリコンウェーハのライフタイム特性
を劣化させる要因であることが知られている。そこで、
ｐ型低抵抗率（０．０１６Ωｃｍ）シリコン基板にｐ型
１０Ωｃｍの半導体薄層であるエピタキシャルシリコン
を１０μｍ形成したエピウェーハを故意に重金属で汚染
し、表層ライフタイム特性をＭＯＳ Ｃ−ｔ法により測
定した。これとバンド端発光強度とを比較した。この時
汚染重金属には鉄を用い、汚染溶液中鉄濃度を０〜１０
０ｐｐｂと振り汚染した。
を劣化させる要因であることが知られている。そこで、
ｐ型低抵抗率（０．０１６Ωｃｍ）シリコン基板にｐ型
１０Ωｃｍの半導体薄層であるエピタキシャルシリコン
を１０μｍ形成したエピウェーハを故意に重金属で汚染
し、表層ライフタイム特性をＭＯＳ Ｃ−ｔ法により測
定した。これとバンド端発光強度とを比較した。この時
汚染重金属には鉄を用い、汚染溶液中鉄濃度を０〜１０
０ｐｐｂと振り汚染した。
【００３４】この時の測定条件は、以下に示すとおりで
ある。 室温ＰＬ測定 励起光源波長：４８８．０ｎｍ，励起ビーム径：１ｍｍ
φ，励起光強度：２００ｍＶ（於レーザーヘッド），レ
ーザープラズマライン除去フィルター：ＨＡ−３０ グレーティング：７５本／ｍｍ ２μｍブレーズ，スリ
ット幅：２２５０μｍ，ディテクター：Ｇｅディテクタ
ー ＭＯＳ Ｃ−ｔ測定 酸化膜：５０ｎｍ， ゲート電極面積：０．００４４ｃ
ｍ2 ，印加電圧：−１０Ｖ→＋１０Ｖ
ある。 室温ＰＬ測定 励起光源波長：４８８．０ｎｍ，励起ビーム径：１ｍｍ
φ，励起光強度：２００ｍＶ（於レーザーヘッド），レ
ーザープラズマライン除去フィルター：ＨＡ−３０ グレーティング：７５本／ｍｍ ２μｍブレーズ，スリ
ット幅：２２５０μｍ，ディテクター：Ｇｅディテクタ
ー ＭＯＳ Ｃ−ｔ測定 酸化膜：５０ｎｍ， ゲート電極面積：０．００４４ｃ
ｍ2 ，印加電圧：−１０Ｖ→＋１０Ｖ
【００３５】両者の測定値の相関図を、図３に示す。両
測定値は良好な相関関係を有しており、本評価手法が半
導体薄層のライフタイム特性を反映していることが確認
された。この相関関係は、励起波長として５１４．５ｎ
ｍを用いた場合でも同様に得られた。また、励起波長と
して６４７．１ｎｍを用いた場合、上記波長を用いた場
合に比べシリコン基板とエピタキシャルシリコンとの界
面の影響が現れるので相関係数が多少弱まるものの、一
定の相関関係を有することを確認した。
測定値は良好な相関関係を有しており、本評価手法が半
導体薄層のライフタイム特性を反映していることが確認
された。この相関関係は、励起波長として５１４．５ｎ
ｍを用いた場合でも同様に得られた。また、励起波長と
して６４７．１ｎｍを用いた場合、上記波長を用いた場
合に比べシリコン基板とエピタキシャルシリコンとの界
面の影響が現れるので相関係数が多少弱まるものの、一
定の相関関係を有することを確認した。
【００３６】さらに、最近デバイスの高集積化が進むに
つれ、より厚さの薄い層が要求されている。本手法で
は、より薄い層に対しては、より波長の短い励起光源を
選択すれば評価可能である。
つれ、より厚さの薄い層が要求されている。本手法で
は、より薄い層に対しては、より波長の短い励起光源を
選択すれば評価可能である。
【００３７】以上の各実施例の記載から、半導体薄層の
厚さに対して励起光源の波長を選択することにより、半
導体薄層のみのライフタイム情報や、半導体薄層と基板
の両者を含んだライフタイム情報を選択的に知ることが
可能であることが判明した。
厚さに対して励起光源の波長を選択することにより、半
導体薄層のみのライフタイム情報や、半導体薄層と基板
の両者を含んだライフタイム情報を選択的に知ることが
可能であることが判明した。
【００３８】
【発明の効果】以上述べたごとく、本発明手法により、
従来評価不可能であった半導体薄層のライフタイム評価
が可能になった。こればかりでなく、励起光源の波長を
選択することにより、半導体基板と半導体薄層との界面
の評価や、半導体基板の評価も可能となった。
従来評価不可能であった半導体薄層のライフタイム評価
が可能になった。こればかりでなく、励起光源の波長を
選択することにより、半導体基板と半導体薄層との界面
の評価や、半導体基板の評価も可能となった。
【００３９】また、本発明で用いた室温ＰＬ法は、試料
の表面状態が一定であればどの様な状態でも計測可能で
あり、通常ライフタイム測定法のように表面処理するこ
とは特に必要ではなく、ＭＯＳ Ｃ−ｔ法による測定の
ように電極付けの必要もないため、完全非破壊計測が可
能である。
の表面状態が一定であればどの様な状態でも計測可能で
あり、通常ライフタイム測定法のように表面処理するこ
とは特に必要ではなく、ＭＯＳ Ｃ−ｔ法による測定の
ように電極付けの必要もないため、完全非破壊計測が可
能である。
【００４０】従って、エピタキシャル構造のウェーハに
ついて、半導体薄層及び／又はその近傍のライフタイム
の評価を可能とし、非接触、非破壊で品質評価を行うこ
とができるという効果を奏する。
ついて、半導体薄層及び／又はその近傍のライフタイム
の評価を可能とし、非接触、非破壊で品質評価を行うこ
とができるという効果を奏する。
【図１】実施例１におけるフォトルミネッセンスのバン
ド端発光強度と半導体薄層の厚さ依存性を示すグラフで
ある。
ド端発光強度と半導体薄層の厚さ依存性を示すグラフで
ある。
【図２】半導体薄層の厚さとバンド端発光強度との関係
を概念的に示す図面である。
を概念的に示す図面である。
【図３】実施例２に於けるフォトルミネッセンスのバン
ド端発光強度とＭＯＳ Ｃ−ｔ法によって得たライフタ
イム値との相関を示すグラフである。
ド端発光強度とＭＯＳ Ｃ−ｔ法によって得たライフタ
イム値との相関を示すグラフである。
【図４】室温フォトルミネッンスにより得られるシリコ
ン結晶の発光スペクトルを示す図である。
ン結晶の発光スペクトルを示す図である。
Claims (5)
- 【請求項１】 半導体基板の主表面上に半導体薄層を有
する半導体ウェーハにおける当該半導体薄層及び／又は
その近傍のライフタイムを評価する方法であり、被検半
導体のバンドギャップよりエネルギーの大きい励起光を
用いて上記半導体薄層表面近傍に電子正孔対を発生さ
せ、当該電子正孔対の再結合により発光する光の特定波
長の強度を検出し、その強度から上記半導体薄層及び／
又はその近傍のライフタイム評価することを特徴とする
半導体表面のライフタイム評価方法。 - 【請求項２】 上記電子正孔対の再結合により発光する
特定波長の光がバンド端発光であることを特徴とする請
求項１記載の評価方法。 - 【請求項３】 上記励起光の波長を選択することによ
り、電子正孔対の発生する深さ領域を選択的に変化さ
せ、上記薄層のみのライフタイム評価、又は上記薄層と
基板の両方を含んだライフタイム評価を選択的に行うこ
とを特徴とする請求項１又は２記載の評価方法。 - 【請求項４】 上記半導体基板として抵抗率０．１Ωｃ
ｍ以下の結晶を用いることを特徴とする請求項１〜３の
いずれか１項に記載の評価方法。 - 【請求項５】 上記半導体ウェーハがシリコンウェーハ
であることを特徴とする請求項１〜４のいずれか１項に
記載の評価方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6279321A JPH08139146A (ja) | 1994-11-14 | 1994-11-14 | 半導体表面のライフタイム評価方法 |
| EP95117871A EP0715349A3 (en) | 1994-11-14 | 1995-11-13 | Method for evaluating the lifespan on semiconductor surfaces |
| US08/557,563 US5612539A (en) | 1994-11-14 | 1995-11-14 | Method of evaluating lifetime related quality of semiconductor surface |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6279321A JPH08139146A (ja) | 1994-11-14 | 1994-11-14 | 半導体表面のライフタイム評価方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08139146A true JPH08139146A (ja) | 1996-05-31 |
Family
ID=17609550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6279321A Pending JPH08139146A (ja) | 1994-11-14 | 1994-11-14 | 半導体表面のライフタイム評価方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5612539A (ja) |
| EP (1) | EP0715349A3 (ja) |
| JP (1) | JPH08139146A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10115264B4 (de) * | 2000-09-08 | 2004-07-01 | Mitsubishi Materials Silicon Corp. | Verfahren und Vorrichtung zur Evaluierung der Qualität eines Halbleitersubstrats |
| JP2008096432A (ja) * | 2006-10-06 | 2008-04-24 | Wafermasters Inc | ラマン及びフォトルミネッセンス分光法 |
| DE102008044881A1 (de) * | 2008-08-29 | 2010-06-10 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Messverfahren für eine Halbleiterstruktur |
| JP2013105914A (ja) * | 2011-11-14 | 2013-05-30 | Shin Etsu Handotai Co Ltd | 気相成長装置の清浄度評価方法 |
| JP2015184170A (ja) * | 2014-03-25 | 2015-10-22 | 株式会社Ｓｃｒｅｅｎホールディングス | 検査装置および検査方法 |
| JP2017174864A (ja) * | 2016-03-18 | 2017-09-28 | 信越半導体株式会社 | エピタキシャルウェーハの評価方法及び製造方法 |
| JP2017224695A (ja) * | 2016-06-15 | 2017-12-21 | 信越半導体株式会社 | シリコンエピタキシャルウェーハのエピタキシャル層の評価方法及びシリコンエピタキシャルウェーハの製造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3011173B2 (ja) * | 1998-01-27 | 2000-02-21 | 日本電気株式会社 | 半導体装置のホール開口検査方法とそのための装置 |
| US7973064B2 (en) * | 2001-11-27 | 2011-07-05 | The Board Of Trustees Of The University Of Illinois | Method and composition for potentiating an opiate analgesic |
| US9442002B2 (en) * | 2013-01-29 | 2016-09-13 | Spectral Sciences, Inc. | Remote optical sensing of the integrity of a structure using reflected or scattered light |
| CN103217638A (zh) * | 2013-05-05 | 2013-07-24 | 西安电子科技大学 | 测试γ辐照后GaAs HBT器件性能的方法 |
| KR102068741B1 (ko) | 2013-06-04 | 2020-01-22 | 삼성디스플레이 주식회사 | 다결정 규소막의 검사 방법 |
| CN119223927B (zh) * | 2024-10-18 | 2025-12-12 | 中国科学院半导体研究所 | 判断量子阱有源层激射特性的测试方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4442402A (en) * | 1982-09-10 | 1984-04-10 | Bell Telephone Laboratories, Incorporated | Photoluminescence method of testing double heterostructure wafers |
| US4652757A (en) * | 1985-08-02 | 1987-03-24 | At&T Technologies, Inc. | Method and apparatus for optically determining defects in a semiconductor material |
| US5006717A (en) * | 1988-12-26 | 1991-04-09 | Matsushita Electric Industrial Co., Ltd. | Method of evaluating a semiconductor device and an apparatus for performing the same |
| JPH07105427B2 (ja) * | 1992-10-19 | 1995-11-13 | 学校法人幾徳学園 | 半導体材料のライフタイム評価方法とその装置 |
-
1994
- 1994-11-14 JP JP6279321A patent/JPH08139146A/ja active Pending
-
1995
- 1995-11-13 EP EP95117871A patent/EP0715349A3/en not_active Withdrawn
- 1995-11-14 US US08/557,563 patent/US5612539A/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10115264B4 (de) * | 2000-09-08 | 2004-07-01 | Mitsubishi Materials Silicon Corp. | Verfahren und Vorrichtung zur Evaluierung der Qualität eines Halbleitersubstrats |
| JP2008096432A (ja) * | 2006-10-06 | 2008-04-24 | Wafermasters Inc | ラマン及びフォトルミネッセンス分光法 |
| DE102008044881A1 (de) * | 2008-08-29 | 2010-06-10 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Messverfahren für eine Halbleiterstruktur |
| JP2013105914A (ja) * | 2011-11-14 | 2013-05-30 | Shin Etsu Handotai Co Ltd | 気相成長装置の清浄度評価方法 |
| JP2015184170A (ja) * | 2014-03-25 | 2015-10-22 | 株式会社Ｓｃｒｅｅｎホールディングス | 検査装置および検査方法 |
| JP2017174864A (ja) * | 2016-03-18 | 2017-09-28 | 信越半導体株式会社 | エピタキシャルウェーハの評価方法及び製造方法 |
| JP2017224695A (ja) * | 2016-06-15 | 2017-12-21 | 信越半導体株式会社 | シリコンエピタキシャルウェーハのエピタキシャル層の評価方法及びシリコンエピタキシャルウェーハの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5612539A (en) | 1997-03-18 |
| EP0715349A3 (en) | 1997-04-16 |
| EP0715349A2 (en) | 1996-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100612399B1 (ko) | 표면 금속 오염 검출 방법 | |
| JPH08139146A (ja) | 半導体表面のライフタイム評価方法 | |
| JP4248249B2 (ja) | 半導体のマイクロ欠陥の検出と分類 | |
| CN102144284B (zh) | 用于缺陷检测的方法及设备 | |
| US20160327485A1 (en) | Micro photoluminescence imaging with optical filtering | |
| US10872827B2 (en) | Manufacturing method and evaluation method for SiC device | |
| CN110890287B (zh) | SiC基板的评价方法、SiC外延晶片的制造方法及SiC外延晶片 | |
| US20120276665A1 (en) | Apparatus and method for electrical characterization by selecting and adjusting the light for a target depth of a semiconductor | |
| US5804981A (en) | Method of detecting heavy metal impurities introduced into a silicon wafer during ion implantation | |
| US6255128B1 (en) | Non-contact method for determining the presence of a contaminant in a semiconductor device | |
| JPH06132373A (ja) | 半導体材料のライフタイム評価方法とその装置 | |
| JPH077060A (ja) | 半導体装置の評価方法及び装置 | |
| JP3650917B2 (ja) | 表面光電圧による半導体表面評価方法及び装置 | |
| JP3661767B2 (ja) | シリコンウェーハの品質評価方法 | |
| JPH113923A (ja) | 半導体のサブミクロンシリコン表面層の金属汚染物質の検出方法 | |
| JPH11297779A (ja) | 半導体装置の欠陥検出方法およびその製造方法 | |
| US20080182347A1 (en) | Methods for monitoring ion implant process in bond and cleave, silicon-on-insulator (SOI) wafer manufacturing | |
| JP2004055935A (ja) | 交流表面光電圧計測装置及びそれを用いた半導体表面の非破壊不純物汚染濃度測定方法 | |
| US10755989B2 (en) | Semiconductor substrate manufacturing method | |
| JPH10199949A (ja) | 半導体結晶測定法 | |
| Rommel | GeMeTec, Geretsrieder Str. 10A, D-81379 Munich, Germany | |
| JPH0831894A (ja) | 半導体検査方法 | |
| Bullis | Semiconductor measurement technology | |
| JP2003151961A (ja) | 半導体装置の検査方法および検査装置 | |
| TW200427977A (en) | Detection method and apparatus |