JPH08139232A - 混成集積回路装置およびそのソケット並びに混成集積回路装置とソケットの接続構造体 - Google Patents

Abstract

(57)【要約】 【目的】 基板とソケットの位置合わせを確保して位置
合わせ孔を省略する。 【構成】 複数のメモリーＩＣ１１が実装されたメモリ
ーモジュール基板１５の外周部にインデックス面取り部
２０だけを端子１８の整列端辺の第１ピン側コーナ部に
形成し、基板に位置決め孔を開設しない。メモリーモジ
ュール接続用ソケット３０の本体３１の一端辺にコンタ
クト３３を配列した取付部３２を形成し、取付部３２の
一端に面取り部２０に噛合するインデックス凸部３６を
形成し、取付部と反対側端辺に基板１５の外周縁を押さ
える爪３７、３８を形成する。 【効果】 メモリーモジュールとソケットの位置決め保
持は押さえ爪の基板外周縁の押さえ、インデックス面取
り部と凸部との噛合で確保できるため、メモリーＩＣを
端子を通じソケットのコンタクトに電気接続できる。位
置決め孔が無い分メモリーＩＣの実装面積を増加でき、
電気配線の密度や自由度を向上できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の混成集積
回路装置、特に、混成集積回路装置とソケットとの接続
技術に関し、例えば、メモリーモジュールに利用して有
効なものに関する。

【０００２】

【従来の技術】混成集積回路装置の一例であるメモリー
モジュールとして、メモリーとして構成された半導体装
置が複数台、長方形に形成された基板の第１主面および
第２主面上に実装されており、各半導体装置が基板の一
端辺に配列された複数個の端子に電気的に接続されてい
るもの、がある。

【０００３】このメモリーモジュールがコンピュータに
搭載される際や電気的特性検査を受ける際には、メモリ
ーモジュールをコンピュータやテスタにソケットを介し
て電気的に接続させることが、一般的に実施されてい
る。このような場合に、メモリーモジュールの端子とソ
ケットのコンタクトとを確実に電気接続させるために、
メモリーモジュールの基板側に位置合わせ孔が少なくと
も一対開設され、ソケット側に位置合わせ突起が突設さ
れ、この孔と突起との嵌合によってモジュールとソケッ
トとの位置合わせが確保されている。

【０００４】なお、このような混成集積回路装置を述べ
てある例としては、特開平５−１０１８５４号公報があ
る。

【０００５】

【発明が解決しようとする課題】しかしながら、前記の
ようなメモリーモジュールにおいては、基板に位置合わ
せのための孔が開設されているため、基板における半導
体装置の実装面積がその分減少されしまい、また、基板
表面の配線や基板内部の層間配線の配線自由度が減少さ
れてしまうという問題点がある。

【０００６】本発明の目的は、基板とソケットとの位置
合わせを確保しつつ、位置合わせ孔を省略することがで
きる混成集積回路装置とソケットとの接続技術を提供す
ることにある。

【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【０００８】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。

【０００９】すなわち、混成集積回路装置は、複数の半
導体装置が四辺形に形成された基板の主面の全体にわた
って実装されており、基板の外周部には方向を示すイン
デックス面取り部だけが、各半導体装置と電気的に接続
する端子が配置された端辺における一方のコーナ部に形
成されていることを特徴とする。

【００１０】この混成集積回路装置が接続されるソケッ
トは、前記基板の半導体装置実装主面と略等しい大きさ
の四辺形に形成された本体を備えており、この本体の一
端辺には前記端子に電気的に接続するコンタクトが複数
配置されているとともに、各コンタクトは各端子に押接
するように構成されており、この本体のコンタクト群の
片側にはインデックス凸部が前記インデックス面取り部
に噛合する形状に形成されており、この本体のコンタク
ト群配列端辺と反対側の端辺には押さえ爪が前記基板の
外周縁を押さえるように形成されていることを特徴とす
る。

【００１１】

【作用】前記混成集積回路装置と前記ソケットとの接続
に際して、混成集積回路装置の基板がソケットの本体に
重合された状態で、インデックス面取り部がインデック
ス凸部に噛合されるとともに、押さえ爪によって基板の
外周縁が押さえられて、ソケットの各コンタクトが基板
の各端子にそれぞれ押接されると、混成集積回路装置の
基板はソケットの本体に保持されるとともに、各端子が
各コンタクトに電気的に接続された状態になる。

【００１２】前記した手段によれば、混成集積回路装置
とソケットとの位置決め保持は、押さえ爪の基板外周縁
の押さえ、インデックス面取り部と凸部との噛合によっ
て確保されるため、混成集積回路装置の基板への位置決
め孔の開設を省略することが可能になる。そして、混成
集積回路装置の基板への位置決め孔の開設を省略するこ
とにより、基板における半導体装置の実装面積を増加す
ることができるとともに、電気配線密度およびレイアウ
トの自由度を高めることができる。

【００１３】

【実施例】図１は本発明の一実施例であるメモリーモジ
ュールとソケットの接続構造体を示す分解斜視図であ
る。図２は本発明の一実施例であるメモリーモジュール
を示しており、（ａ）は正面図、（ｂ）は底面図、
（ｃ）は拡大側面図、（ｄ）は拡大側面断面図である。
図３は本発明の一実施例であるソケットを示しており、
（ａ）は正面図、（ｂ）は平面図、（ｃ）は拡大側面図
である。図４は本発明の一実施例であるメモリーモジュ
ールとソケットの接続構造体の組立状態を示しており、
（ａ）は正面図、（ｂ）は平面図、（ｃ）は拡大側面断
面図である。

【００１４】本実施例において、本発明に係る混成集積
回路装置は、メモリーモジュールとして構成されてい
る。メモリーモジュール１０はメモリーが構成された半
導体集積回路装置（以下、メモリーＩＣという。）１１
が複数台（本実施例では、８台とする。）、基板を介し
て機械的かつ電気的に接続されたモジュールである。

【００１５】本実施例において、メモリーモジュール１
０を構成するメモリーＩＣ１１のパッケージ１２はスモ
ール・アウトライン・パッケージ（以下、ＳＯＰとい
う。）に形成されている。ＳＯＰ１２は絶縁性の樹脂が
用いられて長方形の平盤形状に形成された樹脂封止体１
３と、樹脂封止体１３から突出されてガル・ウイング形
状に屈曲された複数本（本実施例では、１２本とす
る。）のアウタリード１４とを備えており、１２本のア
ウタリード１４は樹脂封止体１３の両方の長辺の側面に
６本ずつに分配されてそれぞれ一列横隊に整列されてい
る。そして、アウタリード１４は樹脂封止体１３の内部
に樹脂封止されたインナリードおよびボンディングワイ
ヤを介して、メモリーが作り込まれた半導体ペレット
（いずれも図示せず。）に電気的に接続されている。

【００１６】複数台のメモリーＩＣ１１をモジュール化
するための基板１５は、ガラス・エポキシ樹脂板やセラ
ミック板等の絶縁基板が用いられて長方形の平板形状に
形成された本体１６を備えている。本体１６の第１主面
（正面）および第２主面（背面）には、実装されるメモ
リーＩＣ１１のアウタリード１４の本数に対応する本数
のランド１７が規則的に配置されて形成されている。す
なわち、１台のメモリーＩＣ１１のアウタリード１４の
本数に対応する個数（本実施例では１２個）のランド１
７群によって一組が構成されており、複数組（本実施例
では４組）が本体１６の第１主面および第２主面におい
て本体１６の長手方向に一列に並ぶように配置されてい
る。各組において、ランド１７群は一列のアウタリード
１４の本数に対応する個数（本実施例では６個）に分配
されて、本体１６の短手方向に一列に並ぶように配置さ
れている。列の両端にそれぞれ位置する一対の組のラン
ド群におけるそれぞれ外側のランド列は、本体１６の両
方の短辺にきわめて近接する位置にそれぞれ配置されて
いる。

【００１７】そして、各ランド１７にははんだめっき等
のはんだ濡れ性を高めるための表面処理（図示せず）が
それぞれ施されている。メモリーＩＣ１１の基板１５へ
の実装に際して、ランド１７群にははんだペースト（図
示せず）がスクリーン印刷法等の適当な手段により塗布
される。メモリーＩＣ１１は各アウタリード１４を各ラ
ンド１７にそれぞれ整合されてはんだペーストによって
接着された状態でリフローはんだ付け処理されることに
より、基板１５にはんだ付けされる。

【００１８】このようしてはんだ付けされて実装された
状態において、基板１５の第１主面および第２主面に４
台ずつ実装された８台のメモリーＩＣ１１は、アウタリ
ード１４の列が本体１６の短手方向と平行になった状態
で互いに近接して一列に並んでいる。しかも、基板１５
の第１主面および第２主面にそれぞれ実装された４台ず
つのメモリーＩＣ１１は、基板１５の第１主面および第
２主面の全面にわたって実装された状態になっている。
つまり、基板１５の第１主面および第２主面にはメモリ
ーＩＣ実装面がランド１７群によって全体にわたって形
成されていることになる。

【００１９】基板本体１６の長方形における一方の長辺
（以下、下端辺とする。）には端子１８が多数個、等し
いピッチをもって下端辺に沿うように一列に配列されて
おり、各端子１８は本体１６の第１主面、下端辺の側面
および第２主面にわたって断面がコ字形状に形成されて
いる。例えば、端子１８は基板本体１６に予め接着され
た銅箔にリソグラフィー処理を加えて形成する方法や、
スクリーン印刷法、メタルマスクを使用した蒸着法やめ
っき法等の適当な手段によりそれぞれ形成されている。

【００２０】基板本体１６の第１主面や第２主面および
本体内部には電気配線１９（図２に内部配線のみが代表
的に示されている。）がそれぞれ形成されており、この
電気配線１９は各端子１８と各ランド１７とを適宜電気
的に接続するように配線されている。この電気配線１９
は基板本体１６に予め接着された銅箔にリソグラフィー
処理を加えて形成する方法や、スクリーン印刷法、メタ
ルマスクを使用した蒸着法やめっき法等の適当な手段に
よりそれぞれ形成されている。

【００２１】基板本体１６の端子１８群が配置された下
端辺における一方のコーナ部には、メモリーモジュール
１０の方向を示すインデックス面取り部２０が所謂Ｃ面
取り（直角二等辺三角形）形状に形成されている。この
インデックス面取り部２０が配置された基板本体１６の
コーナ部は、端子１８群のうちでメモリーモジュール１
０の所謂第１ピンが位置する側のコーナ部である。ま
た、インデックス面取り部２０の大きさは、最直近の端
子１８（通例、第１ピン）に干渉しない範囲内で最大の
大きさであって、基板本体１６における残りの３箇所の
コーナ部、すなわち、基板本体１６に成形上の理由や応
力集中防止のために一般的に形成される面取り部との識
別が可能な最小の大きさに設定されている。

【００２２】以上のように構成されたメモリーモジュー
ル１０が接続されるソケット３０は、エポキシ樹脂等の
絶縁材料が用いられて一体成形された本体３１を備えて
いる。ソケット本体３１はメモリーモジュール１０の基
板本体１６よりも若干大きめの長方形の平板形状に形成
されている。ソケット本体３１の長方形における一方の
長辺（以下、下端辺とする。）には、チャンネル形状
（側溝形状）のコンタクト取付部３２が第１主面側（以
下、前側とする。）に突設されている。コンタクト取付
部３２の溝長さはソケット本体３１の全長と等しく設定
されており、その溝幅はモジュール基板１５の厚さより
もコンタクトが取り付けられる分だけ大きくされてい
る。また、コンタクト取付部３２のソケット本体３１と
反対側の側壁の高さは、メモリーモジュール１０の端子
１８の高さと略等しく、正面側に実装されたメモリーＩ
Ｃ１１の樹脂封止体１３の下端面に干渉しない高さに設
定されている。

【００２３】コンタクト取付部３２の溝内には端子１８
に電気的に接続するコンタクト３３が端子１８群と同数
本、溝長さ方向（以下、左右方向とする。）に等しいピ
ッチをもって一列に配列されて固定されている。コンタ
クト３３は燐青銅等のばね性を有する導電性材料が用い
られて一体的に屈曲成形されており、端子１８と接触す
る端子接触部３４と、コンピュータやテスタ等の外部端
子と接触するピン部３５とを備えている。端子接触部３
４は側面から見て略竪琴の枠形状に形成されており、端
子１８を上端開口から押し入れられた状態で正面、背面
および底面の三方から端子１８を弾性力によって挟み込
んだ状態になって、端子１８との接触を維持するように
なっている。ピン部３５は端子接触部３４から垂直方向
下向きに突設されており、コンタクト取付部３２の底壁
を貫通して下方に突出された状態で、コンタクト取付部
３２に固定されている。

【００２４】コンタクト取付部３２の溝底における左端
部には直角二等辺三角形の角柱形状に形成されたインデ
ックス凸部３６が、斜面を内側に向けて水平に配されて
突設されている。このインデックス凸部３６が配置され
たコンタクト取付部３２の左端部は、コンタクト３３群
のうちでソケット３０の所謂第１ピンが位置する側の端
部である。また、インデックス凸部３６の大きさは、最
直近のコンタクト３３に干渉しない範囲内で最大の大き
さであって、メモリーモジュール１０に形成されたイン
デックス面取り部２０に対応するように設定されてい
る。

【００２５】また、ソケット本体３１のコンタクト取付
部３２と反対側である上端辺には、縦用押さえ爪３７お
よび横用押さえ爪３８が一対ずつ左右両端部に配されて
前方に突設されている。縦用押さえ爪３７および横用押
さえ爪３８はいずれも断面が長方形の角柱形状に形成さ
れて、ソケット本体３１の第１主面（正面）と直角をな
すように立脚されている。縦用押さえ爪３７の内側面す
なわち下面は、第１主面から離れるに（前方に行く）し
たがってコンタクト取付部３２に近づく（下がる）傾斜
面に形成されており、ソケット３０にメモリーモジュー
ル１０が装着された状態においてモジュール基板本体１
６の上端辺前側縁を上方かつ前方から係合することによ
り押さえるようになっている。横用押さえ爪３８の内側
側面は、第１主面から離れるに（前方に行く）したがっ
て反対側の横用押さえ爪に近づく傾斜面に形成されてお
り、ソケット３０にメモリーモジュール１０が装着され
た状態においてモジュール基板本体１６の横端辺前側縁
を側方かつ前方から係合することにより押さえるように
なっている。

【００２６】次に、前記構成に係るメモリーモジュール
１０のソケット３０への装着作業をを説明する。この説
明により、本発明の一実施例であるメモリーモジュール
とソケットの接続構造体の構成が明らかにされる。

【００２７】メモリーモジュール１０とソケット３０と
の接続に際して、メモリーモジュール１０の端子１８群
が配列された下端辺はソケット３０のコンタクト取付部
３２の溝内に、インデックス面取り部２０がインデック
ス凸部３６に係合するように配されて挿入される。この
挿入に際して、メモリーモジュール基板１５は上端辺に
おけるソケット３０の一対２組の縦用押さえ爪３７およ
び横用押さえ爪３８との干渉を避けるために上側が若干
前傾され、挿入後に、上側が後方に押されてメモリーモ
ジュール基板本体１６の上端の左右コーナ部が左右の縦
用押さえ爪３７および横用押さえ爪３８の内側に押し込
まれる。

【００２８】モジュール基板１５がソケット本体３１に
重ね合わされた状態になると、モジュール基板１５のイ
ンデックス面取り部２０がソケット本体３１のインデッ
クス凸部３６に噛合されるとともに、一対２組の縦用押
さえ爪３７および横用押さえ爪３８によってモジュール
基板本体１６の外周縁が押さえられ、さらに、ソケット
３０の各コンタクト３３がモジュール基板１５の各端子
１８に押接された状態になる。この状態において、縦用
押さえ爪３７および横用押さえ爪３８の弾性変形による
弾発力や、コンタクト３３の弾発力によってモジュール
基板本体１６の外周縁が縦用押さえ爪３７および横用押
さえ爪３８の傾斜面に押接されるため、モジュール基板
１５はソケット３０に弾性力をもって保持された状態に
なる。

【００２９】このようにしてモジュール基板１５がソケ
ット３０に保持された状態において、インデックス面取
り部２０とインデックス凸部３６とが噛合されているた
め、各端子１８は予め指定されたコンタクト３３におけ
る端子接触部３４にそれぞれ挟み込まれて電気的に接続
された状態になっている。したがって、メモリーモジュ
ール１０に実装されたメモリーＩＣ１１はアウタリード
１４、ランド１７、電気配線１９、端子１８およびコン
タクト３３を通じて外部に電気的に取り出すことがで
き、メモリーモジュールとソケットの接続構造体４０が
得られる。

【００３０】ちなみに、このメモリーモジュール１０に
対して電気的特性検査が実施される場合に際しては、ソ
ケット３０の各コンタクト３３のピン部３５が電気的特
性検査装置（テスタ）のテスティングボード（図示せ
ず）に接続されることになる。また、このメモリーモジ
ュール１０がコンピュータに外部記憶装置等として搭載
される場合に際しては、ソケット３０の各コンタクト３
３のピン部３５がコンピュータのプリント配線基板や拡
張メモリーボード等（図示せず）に接続されることにな
る。

【００３１】そして、電気的特性検査が実施される使用
に際しては、検査対象物であるメモリーモジュール１０
はテスタに対して検査対象物毎に順次交換されることに
なる。その検査対象物としてのメモリーモジュール１０
の交換に際しては、ソケット３０がテスティングボード
に接続された状態のままで、ソケット３０からメモリー
モジュール１０が取り外されることになる。この場合、
モジュール基板１５をコンタクト３３の弾発力に抗して
若干押し下げながら、上側を手前に引いて左右の縦用押
さえ爪３７および横用押さえ爪３８との係合を解除する
ことにより、メモリーモジュール１０はソケット３０か
ら簡単に取り外すことができる。

【００３２】また、メモリーモジュール１０がコンピュ
ータの外部記憶装置等として搭載される場合に際して
は、メモリーモジュール１０の交換が頻繁に実施される
ことはない。しかし、交換される場合に際しては、電気
的特性検査が実施される場合と同様の作業によって、メ
モリーモジュール１０はソケット３０から取り外すこと
ができる。なお、メモリーモジュール１０とソケット３
０とが一緒に、コンピュータのプリント配線基板や拡張
メモリーボードから取り外される場合もある。

【００３３】前記実施例によれば次の効果が得られる。 （１） メモリーモジュールの基板外周部に方向を示す
インデックス面取り部だけを所定のコーナ部に形成する
ことにより、メモリーモジュール基板への位置決め孔の
開設を省略することができるため、メモリーモジュール
基板におけるメモリーＩＣの実装面積を少なくとも位置
決め孔の面積分増加することができるとともに、位置決
め孔を避ける必要がなくなることにより、電気配線密度
や電気配線のレイアウトの自由度を高めることができ
る。

【００３４】（２） メモリーモジュールが接続される
ソケットにメモリーモジュール基板と略等しい大きさの
本体を設け、この本体の一端辺にはメモリーモジュール
のインデックス面取り部に噛合するインデックス凸部を
形成するとともに、この本体の反対側の端辺にはメモリ
ーモジュール基板の外周縁を押さえる押さえ爪を形成す
ることにより、メモリーモジュールとソケットとの位置
決め保持は押さえ爪の基板外周縁の押さえ、インデック
ス面取り部と凸部との噛合によって確保することができ
るため、メモリーモジュールに実装された各メモリーＩ
Ｃをメモリーモジュール基板の端子群を通じてソケット
のコンタクト群に適正に電気接続させることができる。

【００３５】（３） また、メモリーモジュールとソケ
ットとの位置決め保持は、押さえ爪の基板外周縁の押さ
えの解除によって簡単に解除することができるため、メ
モリーモジュールをソケットから容易に取り外すことが
できる。

【００３６】（４） 前記（２）および（３）により、
メモリーモジュールを電気的特性検査装置やコンピュー
タ等にソケットを通じて電気的に接続することができる
とともに、電気的特性検査装置やコンピュータ等からの
メモリーモジュールの取り外しも可能であるため、メモ
リーモジュールの交換を確保することができる。

【００３７】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。

【００３８】例えば、インデックス面取り部は、Ｃ面取
りによって構成するに限らず、Ｒ面取りによって構成し
てもよい。

【００３９】モジュール基板に実装される半導体装置
は、メモリーＩＣに限らず、ロジック（ロジカル・デバ
イス）ＩＣ等その他のＩＣやトランジスタアレー等の能
動素子（装置）、コンデンサやインダクタ等の受動素子
であってもよい。

【００４０】半導体装置は基板の第１主面および第２主
面の両面に実装するに限らず、一方の主面だけに実装し
てもよい。また、基板に実装される半導体装置の数や、
パッケージの形態、大きさ、アウタリードの本数等は、
求められる条件に対応して適宜選定することができる。

【００４１】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるメモリ
ーモジュールとソケットの接続技術に適用した場合につ
いて説明したが、それに限定されるものではなく、同一
の基板に同一種類の半導体装置または異なる種類の半導
体装置が複数実装されたモジュール等の混成集積回路装
置全般およびそのソケット並びにその接続技術全般に適
用することができる。

【００４２】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。

【００４３】複数の半導体装置が主面の全体にわたって
実装された四辺形の基板の外周部には方向を示すインデ
ックス面取り部だけを形成することにより、基板への位
置決め孔の開設を省略することができるため、基板にお
ける半導体装置の実装面積を増加することができるとと
もに、電気配線密度や電気配線のレイアウトの自由度を
高めることができる。

【００４４】ソケットに基板と略等しい大きさの本体を
設け、この本体の一端辺には基板のインデックス面取り
部に噛合するインデックス凸部を形成するとともに、こ
の本体の反対側の端辺には基板の外周縁を押さえる押さ
え爪を形成することにより、基板とソケットとの位置決
め保持は押さえ爪の基板外周縁の押さえ、インデックス
面取り部と凸部との噛合によって確保することができる
ため、基板に実装された各半導体装置を基板の端子群を
通じてソケットのコンタクト群に適正に電気接続させる
ことができる。

【図面の簡単な説明】

【図１】本発明の一実施例であるメモリーモジュールと
ソケットの接続構造体を示す分解斜視図である。

【図２】本発明の一実施例であるメモリーモジュールを
示しており、（ａ）は正面図、（ｂ）は底面図、（ｃ）
は拡大側面図、（ｄ）は拡大側面断面図である。

【図３】本発明の一実施例であるソケットを示してお
り、（ａ）は正面図、（ｂ）は平面図、（ｃ）は拡大側
面図である。

【図４】本発明の一実施例であるメモリーモジュールと
ソケットの接続構造体の組立状態を示しており、（ａ）
は正面図、（ｂ）は平面図、（ｃ）は拡大側面断面図で
ある。

【符号の説明】

１０…メモリーモジュール（混成集積回路装置）、１１
…メモリーＩＣ（半導体装置）、１２…ＳＯＰ、１３…
樹脂封止体、１４…アウタリード、１５…基板、１６…
基板本体、１７…ランド、１８…端子、１９…電気配
線、２０…インデックス面取り部、３０…ソケット、３
１…ソケット本体、３２…コンタクト取付部、３３…コ
ンタクト、３４…端子接触部、３５…ピン部、３６…イ
ンデックス凸部、３７…縦用押さえ爪、３８…横用押さ
え爪、４０…メモリーモジュールとソケットの接続構造
体。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 杉山 道昭 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 四辺形に形成された基板の主面上に複数
   の半導体装置が実装されており、各半導体装置が基板の
   一端辺に配列された複数個の端子に電気的に接続されて
   いる混成集積回路装置において、 前記半導体装置群が前記基板主面の全体にわたって実装
   されており、 前記基板の外周部には方向を示すインデックス面取り部
   だけが、端子群配列端辺における一方のコーナ部に形成
   されていることを特徴とする混成集積回路装置。
2. 【請求項２】 請求項１に記載の混成集積回路装置が接
   続されるソケットであって、 前記基板の半導体装置実装主面と略等しい大きさの四辺
   形に形成された本体を備えており、 この本体の一端辺には前記端子に電気的に接続するコン
   タクトが複数配置されているとともに、各コンタクトは
   各端子に押接するように構成されており、 この本体のコンタクト群の片側にはインデックス凸部が
   前記インデックス面取り部に噛合する形状に形成されて
   おり、 また、この本体のコンタクト群配列端辺と反対側の端辺
   には押さえ爪が前記基板の外周縁を押さえるように形成
   されていることを特徴とするソケット。
3. 【請求項３】 請求項１に記載の混成集積回路装置と請
   求項２に記載のソケットとの接続構造体であって、 前記混成集積回路装置の基板が前記ソケットの本体に重
   合された状態で、前記インデックス面取り部が前記イン
   デックス凸部に噛合されているとともに、前記押さえ爪
   が前記基板の外周縁を押さえており、 前記ソケットの各コンタクトが前記基板の各端子にそれ
   ぞれ押接されて電気的に接続されていることを特徴とす
   る混成集積回路装置とソケットの接続構造体。