JPH0814498B2 - 対向型インクリメンタル式ロ−タリ−エンコ−ダ - Google Patents
対向型インクリメンタル式ロ−タリ−エンコ−ダInfo
- Publication number
- JPH0814498B2 JPH0814498B2 JP62031052A JP3105287A JPH0814498B2 JP H0814498 B2 JPH0814498 B2 JP H0814498B2 JP 62031052 A JP62031052 A JP 62031052A JP 3105287 A JP3105287 A JP 3105287A JP H0814498 B2 JPH0814498 B2 JP H0814498B2
- Authority
- JP
- Japan
- Prior art keywords
- count
- circuit
- output
- detector
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16C—SHAFTS; FLEXIBLE SHAFTS; ELEMENTS OR CRANKSHAFT MECHANISMS; ROTARY BODIES OTHER THAN GEARING ELEMENTS; BEARINGS
- F16C2360/00—Engines or pumps
- F16C2360/23—Gas turbine engines
- F16C2360/24—Turbochargers
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
【発明の詳細な説明】 発明の目的 （産業上の利用分野） 本発明は、コード検出系の故障、誤動作を検出するた
めのエラー検出系を有する対向型インクリメンタル式ロ
ータリエンコーダに関する。
めのエラー検出系を有する対向型インクリメンタル式ロ
ータリエンコーダに関する。
（従来の技術） 従来から、回転シャフト、ロボット等のアームの旋回
軸、トランシット、セオドライトの軸の回転角を正確に
測定するために、対向型インクリメンタル式ロータリエ
ンコーダが用いられている。この対向型インクリメンタ
ル式ロータリエンコーダは、第６図に示すように、コー
ドＮが付されたコード板Ｃの中心Ｏ′と被測定軸として
の回転軸Ｐの軸心Ｏとの偏心誤差を消去するために、コ
ードを読み取るための一対のセンサA0、B0をその回転軸
Ｐの軸心Ｏを対称軸として互いに対向配置する構成とな
っている。その一対のセンサの一方A0はアップカウント
パルスとダウンカウントパルスとを出力するコード検出
系としての第１検出器Ａの一部を構成し、他方のセンサ
B0は、アップカウントパルスとダウンカウントパルスと
を出力するコード検出系としての第２検出器Ｂの一部を
構成している。
軸、トランシット、セオドライトの軸の回転角を正確に
測定するために、対向型インクリメンタル式ロータリエ
ンコーダが用いられている。この対向型インクリメンタ
ル式ロータリエンコーダは、第６図に示すように、コー
ドＮが付されたコード板Ｃの中心Ｏ′と被測定軸として
の回転軸Ｐの軸心Ｏとの偏心誤差を消去するために、コ
ードを読み取るための一対のセンサA0、B0をその回転軸
Ｐの軸心Ｏを対称軸として互いに対向配置する構成とな
っている。その一対のセンサの一方A0はアップカウント
パルスとダウンカウントパルスとを出力するコード検出
系としての第１検出器Ａの一部を構成し、他方のセンサ
B0は、アップカウントパルスとダウンカウントパルスと
を出力するコード検出系としての第２検出器Ｂの一部を
構成している。
第７図はその従来のコード検出系としてのコード検出
回路のブロック図を示すもので、第１検出器Ａは、第２
図に波形ａで示す位相差０°の検出出力を得るための第
１サブ検出器11と第２図に波形ｂで示す位相差90°の検
出出力を得るための第２サブ検出器12を有している。
回路のブロック図を示すもので、第１検出器Ａは、第２
図に波形ａで示す位相差０°の検出出力を得るための第
１サブ検出器11と第２図に波形ｂで示す位相差90°の検
出出力を得るための第２サブ検出器12を有している。
第２検出器Ｂは第２図に波形ｃで示す位相差０°の検
出出力を得るための第１サブ検出器21と波形ｄで示す位
相差90°の検出出力を得るための第２サブ検出器22とか
ら構成されている。なお、各サブ検出器11、12はセンサ
A0を構成し、各サブ検出器21、22はセンサB0を構成して
いる。
出出力を得るための第１サブ検出器21と波形ｄで示す位
相差90°の検出出力を得るための第２サブ検出器22とか
ら構成されている。なお、各サブ検出器11、12はセンサ
A0を構成し、各サブ検出器21、22はセンサB0を構成して
いる。
各検出出力の波形ａ、ｂ、ｃ、ｄは矩形波変換器13、
14、23、24に入力され、その矩形波変換器13、14、23、
24によって第２図に示す矩形波信号ａ′、ｂ′、ｃ′、
ｄ′に変換される。カウントパルス発生器15、25はそれ
ぞれ矩形波信号ａ′、ｂ′、ｃ′、ｄ′の入力に基づ
き、表−１の出力条件に従ってコード板Ｃの正回転を意
味するアップカウントパルスｅ、ｇとコード板Ｃの反回
転を意味するダウンカウントパルスｆ、ｈを出力する。
14、23、24に入力され、その矩形波変換器13、14、23、
24によって第２図に示す矩形波信号ａ′、ｂ′、ｃ′、
ｄ′に変換される。カウントパルス発生器15、25はそれ
ぞれ矩形波信号ａ′、ｂ′、ｃ′、ｄ′の入力に基づ
き、表−１の出力条件に従ってコード板Ｃの正回転を意
味するアップカウントパルスｅ、ｇとコード板Ｃの反回
転を意味するダウンカウントパルスｆ、ｈを出力する。
この表−１において、記号↑は矩形波信号ａ′、
ｂ′、ｃ′、ｄ′の立上り時点を示し、記号↓はそれら
の立下がり時点を示している。また、記号Ｈはこの各矩
形波信号の組み（ａ′、ｂ′）、（ｃ′、ｄ′）の組内
の信号のうち一方の信号の立上り時点、立下がり時点に
おいて、他方の信号がHighレベルであること、記号Ｌは
同様にその組内の信号のうち一方の信号の立上り時点、
立下がり時点において他方の信号がLowレベルであるこ
とをそれぞれ示している。
ｂ′、ｃ′、ｄ′の立上り時点を示し、記号↓はそれら
の立下がり時点を示している。また、記号Ｈはこの各矩
形波信号の組み（ａ′、ｂ′）、（ｃ′、ｄ′）の組内
の信号のうち一方の信号の立上り時点、立下がり時点に
おいて、他方の信号がHighレベルであること、記号Ｌは
同様にその組内の信号のうち一方の信号の立上り時点、
立下がり時点において他方の信号がLowレベルであるこ
とをそれぞれ示している。
この表−１によれば、たとえば、矩形波信号ａ′の立
上り時点（記号↑）に矩形波信号ｂ′がlowレベル、矩
形波信号ａ′の立下がり時点（記号↓）に矩形波信号
ｂ′がHighレベル、矩形波信号ｂ′の立上り時点（記号
↑）に矩形波信号ａ′がHighレベル、矩形波信号ｂ′の
立下がり時点（記号↓）に矩形波信号ａ′がlowレベル
であれば、アップカウントパルスｅがカウントパルス発
生器15から出力されることになる。
上り時点（記号↑）に矩形波信号ｂ′がlowレベル、矩
形波信号ａ′の立下がり時点（記号↓）に矩形波信号
ｂ′がHighレベル、矩形波信号ｂ′の立上り時点（記号
↑）に矩形波信号ａ′がHighレベル、矩形波信号ｂ′の
立下がり時点（記号↓）に矩形波信号ａ′がlowレベル
であれば、アップカウントパルスｅがカウントパルス発
生器15から出力されることになる。
OR回路31はカウントパルス発生器15、16のアップカウ
ントパルスｅ、ｇのOR出力としてのアップ用パルスｉを
アップダウンカウンタ33に出力する。他方、OR回路32は
カウントパルス発生器15、16のダウンカウントパルス
ｆ、ｈのOR出力としてのダウン用パルスｊをアップダウ
ンカウンタ33に出力する。
ントパルスｅ、ｇのOR出力としてのアップ用パルスｉを
アップダウンカウンタ33に出力する。他方、OR回路32は
カウントパルス発生器15、16のダウンカウントパルス
ｆ、ｈのOR出力としてのダウン用パルスｊをアップダウ
ンカウンタ33に出力する。
アップダウンカウンタ33はOR回路31、32のアップ用パ
ルスｉとダウン用パルスｊを計数し、その計数値信号を
変位量演算部34に出力し、変位量演算部34はその入力さ
れた計数値信号に基づいて計数値に所定の係数を乗算す
るための演算を行なう。すなわち、カウントパルスの１
個分に相当するコード板Ｃの単位回転角をその計数値に
乗算してコード板Ｃの回転角を求める演算を行なう。こ
の回転角は変位量演算部34の制御によって表示部35に表
示される。
ルスｉとダウン用パルスｊを計数し、その計数値信号を
変位量演算部34に出力し、変位量演算部34はその入力さ
れた計数値信号に基づいて計数値に所定の係数を乗算す
るための演算を行なう。すなわち、カウントパルスの１
個分に相当するコード板Ｃの単位回転角をその計数値に
乗算してコード板Ｃの回転角を求める演算を行なう。こ
の回転角は変位量演算部34の制御によって表示部35に表
示される。
なお、第２図はコード板Ｃの正回転している場合の正
常時の出力波形を示しており、従って、カウントパルス
発生器15、16、OR回路32からはダウンカウントパルス
ｆ、ｈ、ダウン用パルスｊは出力されない。
常時の出力波形を示しており、従って、カウントパルス
発生器15、16、OR回路32からはダウンカウントパルス
ｆ、ｈ、ダウン用パルスｊは出力されない。
（発明が解決しようとする問題点） ところで、この従来の対向型インクリメンタル式エン
コーダでは、検出器Ａ、Ｂ、矩形波変換器13、14、23、
24、カウントパルス発生器15、16の少なくとも１個が誤
動作を含むという意味での故障を起こすとアップダウン
カウンタ33の計数値に誤差が生じることになり、回転角
の測定にエラーが生じる。
コーダでは、検出器Ａ、Ｂ、矩形波変換器13、14、23、
24、カウントパルス発生器15、16の少なくとも１個が誤
動作を含むという意味での故障を起こすとアップダウン
カウンタ33の計数値に誤差が生じることになり、回転角
の測定にエラーが生じる。
たとえば、第３図は、第１検出器Ａの第２サブ検出器
12が故障してその出力ｂが発生していない場合を示して
いる。したがって、矩形波信号ｂ′も出力されていな
い。この第３図に示す例では、矩形波信号ａ′の立上り
時点で、矩形波信号ｂ′がlowのときにのみアップカウ
ントパルスｅが出力され、OR回路31から出力されるアッ
プ用パルスｉのパルス数は正常な場合を示す第２図のア
ップ用パルスｉのパルス数より少なく、かつ、パルス間
隔も乱れる。更に、矩形波信号ａ′の立下がり時点で、
矩形波信号ｂ′がlowであるという出力条件が成立し、
ダウンカウントパルスｆが出力され、コード板Ｃが正回
転にも拘らずダウン用パルスｊが出力されることにな
り、測定値に誤差が生じる。
12が故障してその出力ｂが発生していない場合を示して
いる。したがって、矩形波信号ｂ′も出力されていな
い。この第３図に示す例では、矩形波信号ａ′の立上り
時点で、矩形波信号ｂ′がlowのときにのみアップカウ
ントパルスｅが出力され、OR回路31から出力されるアッ
プ用パルスｉのパルス数は正常な場合を示す第２図のア
ップ用パルスｉのパルス数より少なく、かつ、パルス間
隔も乱れる。更に、矩形波信号ａ′の立下がり時点で、
矩形波信号ｂ′がlowであるという出力条件が成立し、
ダウンカウントパルスｆが出力され、コード板Ｃが正回
転にも拘らずダウン用パルスｊが出力されることにな
り、測定値に誤差が生じる。
また、たとえば、第４図に示す波形図は、カウントパ
ルス発生器15を含めてその前段側故障してアップカウン
トパルスｅ、ダウンカウントパルスｆが発生されなくな
った場合を示している。この第４図に示す例では、アッ
プカウントパルスｇのみがOR回路31に入力されるため、
OR回路31から出力されるアップ用パルスｉのパルス数が
正常時のパルス数の半分になり、測定値が正常時の半分
であると判断される。
ルス発生器15を含めてその前段側故障してアップカウン
トパルスｅ、ダウンカウントパルスｆが発生されなくな
った場合を示している。この第４図に示す例では、アッ
プカウントパルスｇのみがOR回路31に入力されるため、
OR回路31から出力されるアップ用パルスｉのパルス数が
正常時のパルス数の半分になり、測定値が正常時の半分
であると判断される。
本発明は上記の事情を考慮して為されたもので、その
目的は従来の対向型インクリメンタル式ロータリエンコ
ーダの上記欠点を解消することを目的とする。
目的は従来の対向型インクリメンタル式ロータリエンコ
ーダの上記欠点を解消することを目的とする。
発明の構成 （問題点を解決するための手段） 本発明に係る対向型インクリメンタル式ロータリエン
コーダの特徴は、軸回りに正・反両方向に回転可能であ
ってコードが付されたコード板と、前記コードを読み取
るための第１センサを有してアップカウントパルスとダ
ウンカウントパルスとを出力する第１検出器と、前記コ
ード板の軸心を挟んで前記センサに対向配設されて前記
コードを読み取るための第２センサを有してアップカウ
ントパルスとダウンカウントパルスとを出力する第２検
出器とを備えた対向型インクリメンタル式ロータリーエ
ンコーダにおいて、前記第１検出器からの前記アップカ
ウントパルスの数と前記第２検出器からのダウンカウン
トパルスの数との差、又は前記第１検出器からの前記ダ
ウンカウントパルスの数と前記第２検出器からのアップ
カウントパルスの数との差が所定基準値以上であるか否
かを比較する比較部と、前記比較部において、前記差が
前記基準値以上であると判定した時にエラー信号を発生
するエラー信号発生部とが設けられているところにあ
る。前記比較部は、好ましくは前記第１検出器からの前
記アップカウントパルスと前記第２検出器からのダウン
カウントパルスとの第1OR出力を得るための第1OR回路
と、 前記第１検出器からの前記ダウンカウントパルスと前
記第２検出器からの前記アップカウントパルスとの第2O
R出力を得るための第2OR回路と、前記第2OR回路からの
前記第2OR出力を計数すると共に、前記第1OR回路からの
第1OR出力によりその計数値がリセットされる第１計数
回路とから形成され、前記第1OR回路からの前記第1OR出
力を計数すると共に、前記第2OR回路からの第2OR出力に
よりその計数値がリセットされる第２計数回路と、前記
第１計数回路の計数値と前記第２計数回路の計数値の少
なくとも一方が所定の基準値以上であるか否かを比較す
る比較回路とから形成され、 前記エラー信号発生部は、該比較回路が、前記計数値の
少なくとも一方が前記基準値以上であると判定した時に
エラー信号を発生するように形成されている。
コーダの特徴は、軸回りに正・反両方向に回転可能であ
ってコードが付されたコード板と、前記コードを読み取
るための第１センサを有してアップカウントパルスとダ
ウンカウントパルスとを出力する第１検出器と、前記コ
ード板の軸心を挟んで前記センサに対向配設されて前記
コードを読み取るための第２センサを有してアップカウ
ントパルスとダウンカウントパルスとを出力する第２検
出器とを備えた対向型インクリメンタル式ロータリーエ
ンコーダにおいて、前記第１検出器からの前記アップカ
ウントパルスの数と前記第２検出器からのダウンカウン
トパルスの数との差、又は前記第１検出器からの前記ダ
ウンカウントパルスの数と前記第２検出器からのアップ
カウントパルスの数との差が所定基準値以上であるか否
かを比較する比較部と、前記比較部において、前記差が
前記基準値以上であると判定した時にエラー信号を発生
するエラー信号発生部とが設けられているところにあ
る。前記比較部は、好ましくは前記第１検出器からの前
記アップカウントパルスと前記第２検出器からのダウン
カウントパルスとの第1OR出力を得るための第1OR回路
と、 前記第１検出器からの前記ダウンカウントパルスと前
記第２検出器からの前記アップカウントパルスとの第2O
R出力を得るための第2OR回路と、前記第2OR回路からの
前記第2OR出力を計数すると共に、前記第1OR回路からの
第1OR出力によりその計数値がリセットされる第１計数
回路とから形成され、前記第1OR回路からの前記第1OR出
力を計数すると共に、前記第2OR回路からの第2OR出力に
よりその計数値がリセットされる第２計数回路と、前記
第１計数回路の計数値と前記第２計数回路の計数値の少
なくとも一方が所定の基準値以上であるか否かを比較す
る比較回路とから形成され、 前記エラー信号発生部は、該比較回路が、前記計数値の
少なくとも一方が前記基準値以上であると判定した時に
エラー信号を発生するように形成されている。
（実施例） 第１図は本発明に係る対向型インクリメンタル式ロー
タリエンコーダのブロック回路図を示しており、エラー
検出系40以外の回路要素は第７図に示す従来の対向型イ
ンクリメンタル式ロータリエンコーダの回路要素と同一
であるので、同一符号を付してその説明は省略すること
とする。
タリエンコーダのブロック回路図を示しており、エラー
検出系40以外の回路要素は第７図に示す従来の対向型イ
ンクリメンタル式ロータリエンコーダの回路要素と同一
であるので、同一符号を付してその説明は省略すること
とする。
エラー検出系40は、第2OR回路41、第1OR回路42、第１
カウンタ43、第２カウンタ44、第１数値比較器45、第２
数値比較器46、基準値発生回路47、OR回路48から構成さ
れている。第2OR回路41にはカウントパルス発生器15か
らのダウンカウントパルスｆとカウントパルス発生器25
からのアップカウントパルスｇとが入力され、そのOR出
力Ｋが第２図に示すパルス列を形成する。
カウンタ43、第２カウンタ44、第１数値比較器45、第２
数値比較器46、基準値発生回路47、OR回路48から構成さ
れている。第2OR回路41にはカウントパルス発生器15か
らのダウンカウントパルスｆとカウントパルス発生器25
からのアップカウントパルスｇとが入力され、そのOR出
力Ｋが第２図に示すパルス列を形成する。
第２図に示す正常時の例では、コード板Ｃが正回転で
あり、アップカウントパルスｇのみが入力され、ダウン
カウントパルスｆは入力されないため、カウントパルス
発生器25からのアップカウントパルスｇのパルス列と同
一のパルス列を有するOR出力Ｋが第2OR回路41から出力
される。この第2OR回路41からのOR出力Ｋは第１カウン
タ43に入力されると共に、第２カウンタ44のリセット端
子に入力されてその第２カウンタ44のリセット信号R1と
して作用する。
あり、アップカウントパルスｇのみが入力され、ダウン
カウントパルスｆは入力されないため、カウントパルス
発生器25からのアップカウントパルスｇのパルス列と同
一のパルス列を有するOR出力Ｋが第2OR回路41から出力
される。この第2OR回路41からのOR出力Ｋは第１カウン
タ43に入力されると共に、第２カウンタ44のリセット端
子に入力されてその第２カウンタ44のリセット信号R1と
して作用する。
他方、第1OR回路42にはカウントパルス発生器15のア
ップカウントパルスｅとカウントパルス発生器25のダウ
ンカウントパルスｈとが入力されている。その第1OR回
路42のOR出力ｌは第２カウンタ44に入力されると共に、
第１カウンタ43のリセット端子に入力されてその第１カ
ウンタ43のリセット信号R2として作用する。
ップカウントパルスｅとカウントパルス発生器25のダウ
ンカウントパルスｈとが入力されている。その第1OR回
路42のOR出力ｌは第２カウンタ44に入力されると共に、
第１カウンタ43のリセット端子に入力されてその第１カ
ウンタ43のリセット信号R2として作用する。
第２図に示す正常時の例では、コード板Ｃが正回転で
あるため、第1OR回路42にはダウンカウントパルスｈは
出力されていないので、パルスカウント発生器15のアッ
プカウントパルスｅのみが入力され、このパルス列と同
一のパルス列を有するOR出力ｌが出力される。
あるため、第1OR回路42にはダウンカウントパルスｈは
出力されていないので、パルスカウント発生器15のアッ
プカウントパルスｅのみが入力され、このパルス列と同
一のパルス列を有するOR出力ｌが出力される。
その第２図に示す例の場合、第２カウンタ44は、第1O
R回路42のOR出力ｌの第ｉ番目（ｉ＝1,2,3,…,n）のパ
ルスliを計数し、次に第１カウンタ43が第2OR回路41のO
R出力Ｋの第ｉ番目（ｉ＝1,2,3,…,n）のパルスKiを計
数すると、このパルスKiがリセット信号R1として、第２
カウンタ44に出力されるため、その計数値がリセットさ
れる。次に、第１カウンタ43は第２カウンタ44が第2OR
回路42のOR出力ｌの第ｉ＋１番目のパルスli+1を計数す
ると共に、この第ｉ＋１番目のパルスli+1がリセット信
号R2として第１カウンタ43に出力されるため、その計数
値がリセットされる。
R回路42のOR出力ｌの第ｉ番目（ｉ＝1,2,3,…,n）のパ
ルスliを計数し、次に第１カウンタ43が第2OR回路41のO
R出力Ｋの第ｉ番目（ｉ＝1,2,3,…,n）のパルスKiを計
数すると、このパルスKiがリセット信号R1として、第２
カウンタ44に出力されるため、その計数値がリセットさ
れる。次に、第１カウンタ43は第２カウンタ44が第2OR
回路42のOR出力ｌの第ｉ＋１番目のパルスli+1を計数す
ると共に、この第ｉ＋１番目のパルスli+1がリセット信
号R2として第１カウンタ43に出力されるため、その計数
値がリセットされる。
以下、同様の動作が繰り返されるため、第１カウンタ
43、第２カウンタ44は常に「０」又は「１」の計数値に
対応する信号を第１数値比較器45、第２数値比較器46に
出力することになる。
43、第２カウンタ44は常に「０」又は「１」の計数値に
対応する信号を第１数値比較器45、第２数値比較器46に
出力することになる。
ところで、第３図に示す異常時の例では、第1OR回路4
2が第ｉ番目のパルスliを出力し、リセット信号R2とし
て第１カウンタ43のそれまでの計数値をリセットした
後、第2OR回路41がKi、Ki+1、Ki+2、Ki+3、Ki+4までの
５個のパルスを計数するまでは第1OR回路42がリセット
信号R2を出力しないため、第１カウンタ43の計数値は
「５」となる。
2が第ｉ番目のパルスliを出力し、リセット信号R2とし
て第１カウンタ43のそれまでの計数値をリセットした
後、第2OR回路41がKi、Ki+1、Ki+2、Ki+3、Ki+4までの
５個のパルスを計数するまでは第1OR回路42がリセット
信号R2を出力しないため、第１カウンタ43の計数値は
「５」となる。
また、他の異常状態を例示する第４図に示す例の場合
には、アップカウントパルスｅ、ダウンカウントパルス
ｈが出力されないので、第1OR回路42のOR出力ｌは出力
されず、第１カウンタ43は第2OR回路41のOR出力Ｋのパ
ルス列の全てを計数し、その計数値は「ｎ」となる。
には、アップカウントパルスｅ、ダウンカウントパルス
ｈが出力されないので、第1OR回路42のOR出力ｌは出力
されず、第１カウンタ43は第2OR回路41のOR出力Ｋのパ
ルス列の全てを計数し、その計数値は「ｎ」となる。
そこで、基準値発生回路47に基準計数値「２」に対応
する信号を発生させ、第１数値比較器45、第２数値比較
器46によって、この基準計数値「２」と第１カウンタ4
3、第２カウンタ44の計数値とを各々比較し、基準計数
値が「２」以上であれば、エラー信号S1、S2をOR回路48
に出力させるようにする。そして、OR回路48のエラー信
号S1、S2を変位量演算部34に入力させ、その変位量演算
部34により異常状態であるとの表示を表示部35にさせる
ようにする。このようにエラー検出系40を構成すると、
コード信号検出系に異常があるか否かを確認できる。
する信号を発生させ、第１数値比較器45、第２数値比較
器46によって、この基準計数値「２」と第１カウンタ4
3、第２カウンタ44の計数値とを各々比較し、基準計数
値が「２」以上であれば、エラー信号S1、S2をOR回路48
に出力させるようにする。そして、OR回路48のエラー信
号S1、S2を変位量演算部34に入力させ、その変位量演算
部34により異常状態であるとの表示を表示部35にさせる
ようにする。このようにエラー検出系40を構成すると、
コード信号検出系に異常があるか否かを確認できる。
なお、第５図に示すようにカウントパルス発生器15、
25への入力信号ａ′、ｂ′、ｃ′、ｄ′に微小な位相の
バラツキがあって、li番目のパルスliとli+1番目のパル
スli+1との間にKi番目のパルスKiとKi+1番目のパルスK
i+1との２個のパルスが入って第１カウンタ43の計数値
が「２」となり、また、Ki+1番目のパルスKi+1とKi+2番
目のパルスKi+2との間にli+1番目のパルスli+1とli+2番
目のパルスli+2との２個のパルスが入って第２カウンタ
44の計数値も「２」となることが考えられるが、このよ
うな位相のバラツキがエンコーダの測定精度に影響をし
ないと考えられるときには、基準値発生回路47の基準値
を「３」とし、第１カウンタ43、第２カウンタ44の計数
値が「３」以上のときにコード検出系に異常があると判
定することにし、OR回路48からその旨の信号を変位量演
算部34に出力させ、表示器35に異常を表示させるように
してもよい。
25への入力信号ａ′、ｂ′、ｃ′、ｄ′に微小な位相の
バラツキがあって、li番目のパルスliとli+1番目のパル
スli+1との間にKi番目のパルスKiとKi+1番目のパルスK
i+1との２個のパルスが入って第１カウンタ43の計数値
が「２」となり、また、Ki+1番目のパルスKi+1とKi+2番
目のパルスKi+2との間にli+1番目のパルスli+1とli+2番
目のパルスli+2との２個のパルスが入って第２カウンタ
44の計数値も「２」となることが考えられるが、このよ
うな位相のバラツキがエンコーダの測定精度に影響をし
ないと考えられるときには、基準値発生回路47の基準値
を「３」とし、第１カウンタ43、第２カウンタ44の計数
値が「３」以上のときにコード検出系に異常があると判
定することにし、OR回路48からその旨の信号を変位量演
算部34に出力させ、表示器35に異常を表示させるように
してもよい。
発明の効果 本発明に係る対向型インクリメンタル式ロータリーエ
ンコーダは、以上説明したように、従来の対向型インク
リメンタル式ロータリエンコーダのコード検出系の誤動
作を含めてそのコード検出系に故障があると、それを検
出して異常発生を使用者に報知することができるという
効果を奏する。
ンコーダは、以上説明したように、従来の対向型インク
リメンタル式ロータリエンコーダのコード検出系の誤動
作を含めてそのコード検出系に故障があると、それを検
出して異常発生を使用者に報知することができるという
効果を奏する。
第１図は本発明に係る対向型インクリメンタル式ロータ
リーエンコーダのブロック回路図、第２図は正常時にそ
の第１図に示す各回路要素から出力される出力信号の波
形を示すタイミングチャート、第３図、第４図は異常時
に第１図に示す各回路要素から出力される出力信号の波
形の一例を示すタイミングチャート、第５図は位相のバ
ラツキがある場合の出力信号の波形の一例を示すタイミ
ングチャート、第６図はコード板と検出器のセンサとの
配置関係を示す概略図、第７図は従来の対向型インクリ
メンタル式ロータリーエンコーダのブロック回路図であ
る。 Ａ……第１検出器 Ｂ……第２検出器 13、14……矩形波変換器 15……第１カウントパルス発生器 16……第２カウントパルス発生器 24、25……矩形波変換器 31、32……OR回路 41……第2OR回路 42……第1OR回路 43……第１カウンタ 44……第２カウンタ 45……第１数値比較器 46……第２数値比較器 47……基準値発生回路 48……OR回路
リーエンコーダのブロック回路図、第２図は正常時にそ
の第１図に示す各回路要素から出力される出力信号の波
形を示すタイミングチャート、第３図、第４図は異常時
に第１図に示す各回路要素から出力される出力信号の波
形の一例を示すタイミングチャート、第５図は位相のバ
ラツキがある場合の出力信号の波形の一例を示すタイミ
ングチャート、第６図はコード板と検出器のセンサとの
配置関係を示す概略図、第７図は従来の対向型インクリ
メンタル式ロータリーエンコーダのブロック回路図であ
る。 Ａ……第１検出器 Ｂ……第２検出器 13、14……矩形波変換器 15……第１カウントパルス発生器 16……第２カウントパルス発生器 24、25……矩形波変換器 31、32……OR回路 41……第2OR回路 42……第1OR回路 43……第１カウンタ 44……第２カウンタ 45……第１数値比較器 46……第２数値比較器 47……基準値発生回路 48……OR回路
Claims (2)
- 【請求項１】軸回りに正・反両方向に回転可能であって
コードが付されたコード板と、前記コードを読み取るた
めの第１センサを有してアップカウントパルスとダウン
カウントパルスとを出力する第１検出器と、 前記コード板の軸心を挟んで前記センサに対向配設され
て前記コードを読み取るための第２センサを有してアッ
プカウントパルスとダウンカウントパルスとを出力する
第２検出器とを備えた対向型インクリメンタル式ロータ
リーエンコーダにおいて、 前記第１検出器からの前記アップカウントパルスの数と
前記第２検出器からのダウンカウントパルスの数との
差、又は前記第１検出器からの前記ダウンカウントパル
スの数と前記第２検出器からのアップカウントパルスの
数との差が所定基準値以上であるか否かを比較する比較
部と、 前記比較部において、前記差が前記基準値以上であると
判定した時にエラー信号を発生するエラー信号発生部と
が設けられていることを特徴とする対向型インクリメン
タル式ロータリーエンコーダ。 - 【請求項２】請求範囲第１項記載の対向型インクリメン
タル式ロータリーエンコーダにおいて、前記比較部は、
前記第１検出器からの前記アップカウントパルスと前記
第２検出器からのダウンカウントパルスとの第1OR出力
を得るための第1OR回路と、前記第１検出器からの前記
ダウンカウントパルスと前記第２検出器からの前記アッ
プカウントパルスとの第2OR出力を得るための第2OR回路
と、 前記第2OR回路からの前記第2OR出力を計数すると共に、
前記第1OR回路からの第1OR出力によりその計数値がリセ
ットされる第１計数回路とから形成され、 前記第1OR回路からの前記第1OR出力を計数すると共に、
前記第2OR回路からの第2OR出力によりその計数値がリセ
ットされる第２計数回路と、 前記第１計数回路の計数値と前記第２計数回路の計数値
の少なくとも一方が所定の基準値以上であるか否かを比
較する比較回路とから形成され、 前記エラー信号発生部は、該比較回路が、前記計数値の
少なくとも一方が前記基準値以上であると判定した時に
エラー信号を発生するように形成されていることを特徴
とする対向型インクリメンタル式ロータリーエンコー
ダ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62031052A JPH0814498B2 (ja) | 1987-02-12 | 1987-02-12 | 対向型インクリメンタル式ロ−タリ−エンコ−ダ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62031052A JPH0814498B2 (ja) | 1987-02-12 | 1987-02-12 | 対向型インクリメンタル式ロ−タリ−エンコ−ダ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63198823A JPS63198823A (ja) | 1988-08-17 |
| JPH0814498B2 true JPH0814498B2 (ja) | 1996-02-14 |
Family
ID=12320711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62031052A Expired - Lifetime JPH0814498B2 (ja) | 1987-02-12 | 1987-02-12 | 対向型インクリメンタル式ロ−タリ−エンコ−ダ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0814498B2 (ja) |
-
1987
- 1987-02-12 JP JP62031052A patent/JPH0814498B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63198823A (ja) | 1988-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0076861B1 (en) | Displacement measuring device | |
| US5347277A (en) | Dual phase resolver to digital converter | |
| US4255809A (en) | Dual redundant error detection system for counters | |
| JP2720642B2 (ja) | 多回転絶対値エンコーダ | |
| US4712106A (en) | Phase analog encoding system with compensation | |
| US7397393B2 (en) | Encoder count error detection circuitry and encoder count error detection method | |
| JP5893360B2 (ja) | インクリメンタル位置測定機構の位置信号を監視するための監視ユニットおよび方法 | |
| US4186597A (en) | Torque meter means with reverse rotation detection | |
| JP3203909B2 (ja) | Ａ／ｄ変換装置 | |
| US5440602A (en) | Method and device for counting clock pulses for measuring period length | |
| US4594579A (en) | Apparatus for digitally subdividing analog periodic signals | |
| US4760280A (en) | Process and apparatus for the synchronization of square signals | |
| JPS61213683A (ja) | 放射線計数装置 | |
| JPH0814498B2 (ja) | 対向型インクリメンタル式ロ−タリ−エンコ−ダ | |
| JP3596942B2 (ja) | 速度検出装置 | |
| US4183242A (en) | Digital torque meter with reverse rotation and vibration data correction | |
| JPS61247921A (ja) | エンコ−ダの出力誤差検出装置 | |
| JPS6166113A (ja) | 変位検出装置の異常検出方法及び回路 | |
| JPS59180319A (ja) | 増分形変位測定装置 | |
| SU599161A1 (ru) | Устройство дл регистрации информации | |
| JPH01212314A (ja) | インクリメント型測定装置の信号処理回路 | |
| JP2523207Y2 (ja) | 回転数検出装置 | |
| JPH01114717A (ja) | 矩形波信号の評価回路 | |
| JPH04361330A (ja) | カウンタの診断装置 | |
| JPH0469079A (ja) | モータ速度検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |