JPH0814616B2 - ホール素子装置 - Google Patents
ホール素子装置Info
- Publication number
- JPH0814616B2 JPH0814616B2 JP1126566A JP12656689A JPH0814616B2 JP H0814616 B2 JPH0814616 B2 JP H0814616B2 JP 1126566 A JP1126566 A JP 1126566A JP 12656689 A JP12656689 A JP 12656689A JP H0814616 B2 JPH0814616 B2 JP H0814616B2
- Authority
- JP
- Japan
- Prior art keywords
- hall element
- terminal
- temperature drift
- operational amplifier
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measuring Magnetic Variables (AREA)
- Hall/Mr Elements (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ガウスメータ、電流検出器等の磁界セン
サーであるホール素子装置に関するものである。
サーであるホール素子装置に関するものである。
特に、ホール素子や演算増幅器の温度ドリフトを補正
できるホール素子装置に関するものである。
できるホール素子装置に関するものである。
［従来の技術］ 従来例の構成を第８図、第９図及び第10図を参照しな
がら説明する。
がら説明する。
第８図は、例えば特公昭63−24268号公報に示された
従来のホール素子装置を示す回路図である。
従来のホール素子装置を示す回路図である。
第８図において、従来のホール素子装置は、制御電流
端子（1a）、（1b）及び出力端子（1c）、（1d）を有す
るホール素子（１）と、このホール素子（１）の制御電
流端子（1a）に一端が接続された定電流電源（２）と、
ホール素子（１）の制御電流端子（1b）に出力端が接続
され、出力端子（1c）に反転入力端が接続されかつ定電
流電源（２）の他端に非反転入力端が接続された演算増
幅器（３）と、ホール素子（１）の出力端子（1d）に非
反転入力端が接続された演算増幅器（４）と、この演算
増幅器（４）の反転入力端に一端が接続されかつ定電流
電源（２）の他端に他端が接続された抵抗（５）と、演
算増幅器（４）の反転入力端に一端が接続されかつ出力
端に他端が接続された抵抗（６）と、演算増幅器（４）
の出力端と定電流電源（２）の他端との間に接続された
メータ（７）とから構成されている。
端子（1a）、（1b）及び出力端子（1c）、（1d）を有す
るホール素子（１）と、このホール素子（１）の制御電
流端子（1a）に一端が接続された定電流電源（２）と、
ホール素子（１）の制御電流端子（1b）に出力端が接続
され、出力端子（1c）に反転入力端が接続されかつ定電
流電源（２）の他端に非反転入力端が接続された演算増
幅器（３）と、ホール素子（１）の出力端子（1d）に非
反転入力端が接続された演算増幅器（４）と、この演算
増幅器（４）の反転入力端に一端が接続されかつ定電流
電源（２）の他端に他端が接続された抵抗（５）と、演
算増幅器（４）の反転入力端に一端が接続されかつ出力
端に他端が接続された抵抗（６）と、演算増幅器（４）
の出力端と定電流電源（２）の他端との間に接続された
メータ（７）とから構成されている。
なお、演算増幅器（３）は動作電源Vcc、Veeに接続さ
れ、定電流電源（２）の他端は接地されている。また、
演算増幅器（４）と抵抗（５）、（６）とで非反転増幅
回路を構成している。
れ、定電流電源（２）の他端は接地されている。また、
演算増幅器（４）と抵抗（５）、（６）とで非反転増幅
回路を構成している。
第９図は、例えば特開昭57−171211号公報に示された
他の従来のホール素子装置を示す回路図である。
他の従来のホール素子装置を示す回路図である。
第９図において、他の従来のホール素子装置は、上述
した従来のホール素子装置の定電流電源（２）の代わり
に定電圧電源（2A）を用い、かつこの定電圧電源（2A）
の正端子及び負端子がそれぞれホール素子（１）の制御
電流端子（1a）及び（1b）に接続している。
した従来のホール素子装置の定電流電源（２）の代わり
に定電圧電源（2A）を用い、かつこの定電圧電源（2A）
の正端子及び負端子がそれぞれホール素子（１）の制御
電流端子（1a）及び（1b）に接続している。
第10図は、他の従来のホール素子装置の変形例を示す
回路図である。
回路図である。
第10図において、他の従来のホール素子装置は、電源
Vccに接続された抵抗（2b）を通してツェナーダイオー
ド（2a）及びホール素子（１）に制御電流が供給され、
ホール素子（１）の制御電流端子（1a）及び（1b）の間
がツェナーダイオード（2a）によって定電圧化されてい
る。
Vccに接続された抵抗（2b）を通してツェナーダイオー
ド（2a）及びホール素子（１）に制御電流が供給され、
ホール素子（１）の制御電流端子（1a）及び（1b）の間
がツェナーダイオード（2a）によって定電圧化されてい
る。
つぎに、上述した従来例の動作を説明する。
第８図で示した定電流方式においては、定電流電源
（２）から流れ出した電流は、ホール素子（１）に制御
電流として流れた後、演算増幅器（３）に吸い込まれて
いく。そして、演算増幅器（３）は、非反転入力端が接
地電位にあるので、反転入力端も仮想的接地となり、し
たがってホール素子（１）の出力端子（1c）も接地電位
となる。こうして、ホール素子（１）の出力端子（1d）
からは自動的に同相成分が除去されたホール出力電圧の
みが得られ、これを通常の非反転増幅回路により取り出
すことができる。
（２）から流れ出した電流は、ホール素子（１）に制御
電流として流れた後、演算増幅器（３）に吸い込まれて
いく。そして、演算増幅器（３）は、非反転入力端が接
地電位にあるので、反転入力端も仮想的接地となり、し
たがってホール素子（１）の出力端子（1c）も接地電位
となる。こうして、ホール素子（１）の出力端子（1d）
からは自動的に同相成分が除去されたホール出力電圧の
みが得られ、これを通常の非反転増幅回路により取り出
すことができる。
また、第９図及び第10図で示した定電圧方式において
は、定電圧電源（2A）又はツェナーダイオード（2a）か
ら流れ出した電流がホール素子（１）に流れると、第８
図の定電流方式の場合と同様に、ホール素子（１）の出
力端子（1d）からは自動的に同相成分が除去されたホー
ル出力電圧のみが得られ、これを通常の非反転増幅回路
により取り出すことができる。
は、定電圧電源（2A）又はツェナーダイオード（2a）か
ら流れ出した電流がホール素子（１）に流れると、第８
図の定電流方式の場合と同様に、ホール素子（１）の出
力端子（1d）からは自動的に同相成分が除去されたホー
ル出力電圧のみが得られ、これを通常の非反転増幅回路
により取り出すことができる。
しかしながら、第８図ないし第10図で示した従来例に
おいて、ホール素子（１）の出力端子（1d）には、ホー
ル素子（１）の同相成分は除去されるものの、ホール素
子（１）の不平衡電圧VH0と、演算増幅器（３）の入力
オフセット電圧VOS1が加算されたオフセット電圧VHS1＝
VH0＋VOS1が出力される。
おいて、ホール素子（１）の出力端子（1d）には、ホー
ル素子（１）の同相成分は除去されるものの、ホール素
子（１）の不平衡電圧VH0と、演算増幅器（３）の入力
オフセット電圧VOS1が加算されたオフセット電圧VHS1＝
VH0＋VOS1が出力される。
さらに、演算増幅器（４）の出力端には、上述したオ
フセット電圧VHS1に、演算増幅器（４）の入力オフセッ
ト電圧VOS2が加算されたオフセット電圧VHS2＝VHS1＋V
OS2が、非反転増幅回路により増幅度Ｇで増幅されて（V
outer＝VHS2×Ｇ）出力される。
フセット電圧VHS1に、演算増幅器（４）の入力オフセッ
ト電圧VOS2が加算されたオフセット電圧VHS2＝VHS1＋V
OS2が、非反転増幅回路により増幅度Ｇで増幅されて（V
outer＝VHS2×Ｇ）出力される。
上述した不平衡電圧VH0、入力オフセット電圧VOS1、V
OS2は、それぞれ温度によって変化する温度ドリフトΔV
H0、ΔVOS1、ΔVOS2がある。温度ドリフトΔVH0、ΔV
OS1、ΔVOS2は、それぞれmax±40μV/℃、max±30μV/
℃、max±30μV/℃あり、これらの和であるオフセット
電圧温度ドリフトΔVHS2（＝max±100μV/℃）は、演算
増幅器（４）の出力端では同様にして増幅されたΔV
outerとなって出力される。
OS2は、それぞれ温度によって変化する温度ドリフトΔV
H0、ΔVOS1、ΔVOS2がある。温度ドリフトΔVH0、ΔV
OS1、ΔVOS2は、それぞれmax±40μV/℃、max±30μV/
℃、max±30μV/℃あり、これらの和であるオフセット
電圧温度ドリフトΔVHS2（＝max±100μV/℃）は、演算
増幅器（４）の出力端では同様にして増幅されたΔV
outerとなって出力される。
［発明が解決しようとする課題］ 上述したような従来のホール素子装置では、オフセッ
ト電圧温度ドリフトΔVHS2が発生するので、精度が低い
という問題点があった。
ト電圧温度ドリフトΔVHS2が発生するので、精度が低い
という問題点があった。
この発明は、上述した問題点を解決するためになされ
たもので、オフセット電圧温度ドリフトを補正すること
ができ、精度が高いホール素子装置を得ることを目的と
する。
たもので、オフセット電圧温度ドリフトを補正すること
ができ、精度が高いホール素子装置を得ることを目的と
する。
［課題を解決するための手段］ この発明に係るホール素子装置は、第１の制御電流端
子、第２の制御電流端子、第１の出力端子及び第２の出
力端子を有するホール素子と、このホール素子の第１の
制御電流端子に接続された制御電源と、上記ホール素子
の第２の制御電流端子に出力端が接続されかつ上記ホー
ル素子の第１の出力端子に反転入力端が接続された第１
の演算増幅器と、上記ホール素子の第２の出力端子に非
反転入力端が持続され上記ホール素子の出力を非反転増
幅する第２の演算増幅器と、上記第１の演算増幅器の非
反転入力端に接続され上記ホール素子の不平衡電圧温度
ドリフト並びに上記第１及び第２の演算増幅器の入力オ
フセット電圧温度ドリフトを補正する温度ドリフト補正
回路とを備えたものである。
子、第２の制御電流端子、第１の出力端子及び第２の出
力端子を有するホール素子と、このホール素子の第１の
制御電流端子に接続された制御電源と、上記ホール素子
の第２の制御電流端子に出力端が接続されかつ上記ホー
ル素子の第１の出力端子に反転入力端が接続された第１
の演算増幅器と、上記ホール素子の第２の出力端子に非
反転入力端が持続され上記ホール素子の出力を非反転増
幅する第２の演算増幅器と、上記第１の演算増幅器の非
反転入力端に接続され上記ホール素子の不平衡電圧温度
ドリフト並びに上記第１及び第２の演算増幅器の入力オ
フセット電圧温度ドリフトを補正する温度ドリフト補正
回路とを備えたものである。
［作用］ この発明においては、温度ドリフト補正回路によっ
て、ホール素子の不平衡電圧温度ドリフト並びに第１及
び第２の演算増幅器の入力オフセット電圧温度ドリフト
が補正される。
て、ホール素子の不平衡電圧温度ドリフト並びに第１及
び第２の演算増幅器の入力オフセット電圧温度ドリフト
が補正される。
［実施例］ この発明の第１実施例の構成を第１図を参照しながら
説明する。
説明する。
第１図は、この発明の第１実施例を示す回路図であ
り、ホール素子（１）〜メータ（７）は上記従来装置の
ものと全く同一である。
り、ホール素子（１）〜メータ（７）は上記従来装置の
ものと全く同一である。
第１図において、この発明の第１実施例は、上述した
従来装置のものと全く同一のものと、演算増幅器（３）
の非反転入力端と定電流電源（２）の他端との間に接続
された温度ドリフト補正回路（８）とから構成されてい
る。
従来装置のものと全く同一のものと、演算増幅器（３）
の非反転入力端と定電流電源（２）の他端との間に接続
された温度ドリフト補正回路（８）とから構成されてい
る。
温度ドリフト補正回路（８）は、定電流電源（81）
と、この定電流電源（81）に接続された感温抵抗（82）
とから構成され、感温抵抗（82）の電圧が演算増幅器
（３）の非反転入力端に導かれるように接続されてい
る。
と、この定電流電源（81）に接続された感温抵抗（82）
とから構成され、感温抵抗（82）の電圧が演算増幅器
（３）の非反転入力端に導かれるように接続されてい
る。
ところで、この発明の第１の制御電流端子、第２の制
御電流端子、第１の出力端子、第２の出力端子、制御電
源並びに第１及び第２の演算増幅器は、上述したこの発
明の第１実施例では、制御電流端子（1a）、（1b）、出
力端子（1c）、（1d）、定電流電源（２）並びに第１及
び第２の演算増幅器（３）、（４）に相当する。
御電流端子、第１の出力端子、第２の出力端子、制御電
源並びに第１及び第２の演算増幅器は、上述したこの発
明の第１実施例では、制御電流端子（1a）、（1b）、出
力端子（1c）、（1d）、定電流電源（２）並びに第１及
び第２の演算増幅器（３）、（４）に相当する。
つぎに、上述した第１実施例の動作を説明する。例え
ば、ホール素子（１）の不平衡電圧温度ドリフトΔVH0
が−20μV/℃、演算増幅器（３）の入力オフセット電圧
温度ドリフトΔVOS1が−10μV/℃、演算増幅器（４）の
入力オフセット電圧温度ドリフトΔVOS2が−10μV/℃の
場合、これらの和であるオフセット電圧温度ドリフトΔ
VHS2は、 ΔVHS2＝ΔVH0＋ΔVOS1＋ΔVOS2 ＝（−20）＋（−10）＋（−10） ＝−40μV/℃ となる。
ば、ホール素子（１）の不平衡電圧温度ドリフトΔVH0
が−20μV/℃、演算増幅器（３）の入力オフセット電圧
温度ドリフトΔVOS1が−10μV/℃、演算増幅器（４）の
入力オフセット電圧温度ドリフトΔVOS2が−10μV/℃の
場合、これらの和であるオフセット電圧温度ドリフトΔ
VHS2は、 ΔVHS2＝ΔVH0＋ΔVOS1＋ΔVOS2 ＝（−20）＋（−10）＋（−10） ＝−40μV/℃ となる。
このまま、補正されずに非反転増幅回路によって増幅
されて出力されるとすると、非反転増幅回路の増幅度Ｇ
が50倍のとき、演算増幅器（４）の出力端（点Ｂ）の温
度ドリフトは、 ΔVouter＝ΔVHS2×Ｇ ＝−40×50 ＝−2000μV/℃ にもなり、非常に精度が悪い。
されて出力されるとすると、非反転増幅回路の増幅度Ｇ
が50倍のとき、演算増幅器（４）の出力端（点Ｂ）の温
度ドリフトは、 ΔVouter＝ΔVHS2×Ｇ ＝−40×50 ＝−2000μV/℃ にもなり、非常に精度が悪い。
一方、温度ドリフト補正回路（８）の定電流電源（8
1）の電流＋IHS2が1mA一定、感温抵抗（82）の抵抗値が
40Ωで温度特性が＋1000PPm/℃の場合、演算増幅器
（３）の非反転入力端（点Ｃ）に導かれる電圧ΔＶ
＊は、 ΔＶ＊＝1mA×40Ω×1000PPm/℃ ＝＋40μV/℃ となり、オフセット電圧温度ドリフトΔVHS2＝−40μV/
℃が補正されることになり、精度の高いホール素子装置
を得ることができる。
1）の電流＋IHS2が1mA一定、感温抵抗（82）の抵抗値が
40Ωで温度特性が＋1000PPm/℃の場合、演算増幅器
（３）の非反転入力端（点Ｃ）に導かれる電圧ΔＶ
＊は、 ΔＶ＊＝1mA×40Ω×1000PPm/℃ ＝＋40μV/℃ となり、オフセット電圧温度ドリフトΔVHS2＝−40μV/
℃が補正されることになり、精度の高いホール素子装置
を得ることができる。
この発明の第２実施例を第２図を参照しながら説明す
る。
る。
第２図は、この発明の第２実施例を示す回路図であ
る。
る。
第２図において、この発明の第２実施例は、温度ドリ
フト補正回路（8A）を定電流電源（81）と抵抗（83）と
で構成した場合である。例えば、定電流電源（81）の電
流＋IHS2が1mAでその温度特性が1000PPm/℃、抵抗（8
3）の抵抗値が40Ωのときには、演算増幅器（３）の非
反転入力端（点Ｃ）に導かれる電圧ΔＶ＊は、 ΔＶ＊＝＋40μV/℃ となり、第１実施例と同様に、オフセット電圧温度ドリ
フトΔVHS2が補正される この発明の第３実施例を第３図を参照しながら説明す
る。
フト補正回路（8A）を定電流電源（81）と抵抗（83）と
で構成した場合である。例えば、定電流電源（81）の電
流＋IHS2が1mAでその温度特性が1000PPm/℃、抵抗（8
3）の抵抗値が40Ωのときには、演算増幅器（３）の非
反転入力端（点Ｃ）に導かれる電圧ΔＶ＊は、 ΔＶ＊＝＋40μV/℃ となり、第１実施例と同様に、オフセット電圧温度ドリ
フトΔVHS2が補正される この発明の第３実施例を第３図を参照しながら説明す
る。
第３図は、この発明の第３の実施例を示す回路図であ
る。
る。
第３図において、この発明の第３実施例は、温度ドリ
フト補正回路（8B）を定電圧電源（84）と、抵抗（83）
と、感温抵抗（82）とで構成した場合である。定電圧電
源（84）の電圧、抵抗（83）及び感温抵抗（82）の抵抗
値、温度特性を適当に選んで組み合わせることにより、
オフセット電圧温度ドリフトΔVHS2を補正することがで
きる。
フト補正回路（8B）を定電圧電源（84）と、抵抗（83）
と、感温抵抗（82）とで構成した場合である。定電圧電
源（84）の電圧、抵抗（83）及び感温抵抗（82）の抵抗
値、温度特性を適当に選んで組み合わせることにより、
オフセット電圧温度ドリフトΔVHS2を補正することがで
きる。
この発明の第４実施例を第４図を参照しながら説明す
る。
る。
第４図は、この発明の第４実施例を示す回路図であ
る。
る。
第４図において、この発明の第４実施例は、温度ドリ
フト補正回路（8C）を抵抗（83a）と、抵抗（83b）とで
構成し、抵抗（83a）及び（83b）に印加する電圧をホー
ル素子（１）の制御電流端子（1a）の端子電圧ΔVa（点
Ｄ）とした場合である。制御電流端子（1a）及び（1b）
の抵抗値には約3000PPm/℃の温度特性があり、定電流電
源（２）から流れる電流の温度特性を加質したものが端
子電圧ΔVaの温度特性である。この端子電圧ΔVaの温度
特性、抵抗（83a）及び（83b）の抵抗値を適当に選んで
組み合わせることにより、オフセット電圧温度ドリフト
ΔVHS2を補正することができる。
フト補正回路（8C）を抵抗（83a）と、抵抗（83b）とで
構成し、抵抗（83a）及び（83b）に印加する電圧をホー
ル素子（１）の制御電流端子（1a）の端子電圧ΔVa（点
Ｄ）とした場合である。制御電流端子（1a）及び（1b）
の抵抗値には約3000PPm/℃の温度特性があり、定電流電
源（２）から流れる電流の温度特性を加質したものが端
子電圧ΔVaの温度特性である。この端子電圧ΔVaの温度
特性、抵抗（83a）及び（83b）の抵抗値を適当に選んで
組み合わせることにより、オフセット電圧温度ドリフト
ΔVHS2を補正することができる。
この発明の第５実施例を第５図を参照しながら説明す
る。
る。
第５図は、この発明の第５実施例を示す回路図であ
る。
る。
第５図において、この発明の第５実施例は、温度ドリ
フト補正回路（8D）を、第１実施例の定電流電源（81）
の電流方向を逆にした構成で、オフセット電圧温度ドリ
フトΔVHS2が正のときでも補正することができる。
フト補正回路（8D）を、第１実施例の定電流電源（81）
の電流方向を逆にした構成で、オフセット電圧温度ドリ
フトΔVHS2が正のときでも補正することができる。
この発明の第６実施例を第６図を参照しながら説明す
る。
る。
第６図は、この発明の第６実施例を示す回路図であ
る。
る。
第６図において、この発明の第６実施例は、温度ドリ
フト補正回路（8E）を、定電流電源（81）と、抵抗（83
c）及び（83d）と、ダイオード（85）とから構成し、ダ
イオード（85）の順方向電圧温度特性約−2.1〜−2.3mV
/℃を利用したもので、抵抗（83c）及び（83d）の抵抗
値を適当に選んで組み合わせることにより、正のオフセ
ット電圧温度ドリフトΔVHS2を補正することができる。
フト補正回路（8E）を、定電流電源（81）と、抵抗（83
c）及び（83d）と、ダイオード（85）とから構成し、ダ
イオード（85）の順方向電圧温度特性約−2.1〜−2.3mV
/℃を利用したもので、抵抗（83c）及び（83d）の抵抗
値を適当に選んで組み合わせることにより、正のオフセ
ット電圧温度ドリフトΔVHS2を補正することができる。
この発明の第７実施例を第７図を参照しながら説明す
る。
る。
第７図は、この発明の第７実施例を示す回路図であ
る。
る。
第７図において、この発明の第７実施例は、演算増幅
器（３）の非反転入力端に接続された温度ドリフト補正
回路（8F）以外は、第10図で示す他の従来のホール素子
装置と全く同一である。この第７実施例は定電圧方式で
あるが、上述した第１実施例から第６実施例までの定電
流方式と同様に、温度ドリフト補正回路（8F）によって
オフセット電圧温度ドリフトΔVHS2を補正することがで
きる。
器（３）の非反転入力端に接続された温度ドリフト補正
回路（8F）以外は、第10図で示す他の従来のホール素子
装置と全く同一である。この第７実施例は定電圧方式で
あるが、上述した第１実施例から第６実施例までの定電
流方式と同様に、温度ドリフト補正回路（8F）によって
オフセット電圧温度ドリフトΔVHS2を補正することがで
きる。
なお、上記各実施例ではオフセット電圧温度ドリフト
ΔVHS2が正負のいずれかについて説明したが、各実施例
を適当に組み合わせることにより、オフセット電圧温度
ドリフトΔVHS2が正負のいずれでも補正できる。
ΔVHS2が正負のいずれかについて説明したが、各実施例
を適当に組み合わせることにより、オフセット電圧温度
ドリフトΔVHS2が正負のいずれでも補正できる。
［発明の効果］ この発明は、以上説明したとおり、第１の制御電流端
子、第２の制御電流端子、第１の出力端子及び第２の出
力端子を有するホール素子と、このホール素子の第１の
制御電流端子に接続された制御電源と、上記ホール素子
の第２の制御電流端子に出力端が接続されかつ上記ホー
ル素子の第１の出力端子に反転入力端が接続された第１
の演算増幅器と、上記ホール素子の第２の出力端子に非
反転入力端が接続され上記ホール素子の出力を非反転増
幅する第２の演算増幅器と、上記第１の演算増幅器の非
反転入力端に接続され上記ホール素子の不平衡電圧温度
ドリフト並びに上記第１及び第２の演算増幅器の入力オ
フセット電圧温度ドリフトを補正する温度ドリフト補正
回路とを備えたので、ホール素子の不平衡電圧温度ドリ
フトと第１及び第２の演算増幅器の入力オフセット電圧
温度ドリフトとを補正することができ、精度を高くする
ことができるという効果を奏する。
子、第２の制御電流端子、第１の出力端子及び第２の出
力端子を有するホール素子と、このホール素子の第１の
制御電流端子に接続された制御電源と、上記ホール素子
の第２の制御電流端子に出力端が接続されかつ上記ホー
ル素子の第１の出力端子に反転入力端が接続された第１
の演算増幅器と、上記ホール素子の第２の出力端子に非
反転入力端が接続され上記ホール素子の出力を非反転増
幅する第２の演算増幅器と、上記第１の演算増幅器の非
反転入力端に接続され上記ホール素子の不平衡電圧温度
ドリフト並びに上記第１及び第２の演算増幅器の入力オ
フセット電圧温度ドリフトを補正する温度ドリフト補正
回路とを備えたので、ホール素子の不平衡電圧温度ドリ
フトと第１及び第２の演算増幅器の入力オフセット電圧
温度ドリフトとを補正することができ、精度を高くする
ことができるという効果を奏する。
第１図はこの発明の第１実施例を示す回路図、第２図は
この発明の第２実施例の動作を示す回路図、第３図はこ
の発明の第３実施例を示す回路図、第４図はこの発明の
第４実施例を示す回路図、第５図はこの発明の第５実施
例を示す回路図、第６図はこの発明の第６実施例を示す
回路図、第７図はこの発明の第７実施例を示す回路図、
第８図は従来のホール素子装置を示す回路図、第９図は
他の従来のホール素子装置を示す回路図、第10図は他の
従来のホール素子装置を示す回路図である。 図において、 （１）……ホール素子、 （２）……定電流電源、 （３）……演算増幅器、 （４）……演算増幅器、 （５）……抵抗、 （６）……抵抗、 （７）……メータ、 （８）……温度ドリフト補正回路である。 なお、各図中、同一符号は同一、又は相当部分を示す。
この発明の第２実施例の動作を示す回路図、第３図はこ
の発明の第３実施例を示す回路図、第４図はこの発明の
第４実施例を示す回路図、第５図はこの発明の第５実施
例を示す回路図、第６図はこの発明の第６実施例を示す
回路図、第７図はこの発明の第７実施例を示す回路図、
第８図は従来のホール素子装置を示す回路図、第９図は
他の従来のホール素子装置を示す回路図、第10図は他の
従来のホール素子装置を示す回路図である。 図において、 （１）……ホール素子、 （２）……定電流電源、 （３）……演算増幅器、 （４）……演算増幅器、 （５）……抵抗、 （６）……抵抗、 （７）……メータ、 （８）……温度ドリフト補正回路である。 なお、各図中、同一符号は同一、又は相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−42667（ＪＰ，Ａ) 特開 昭51−43972（ＪＰ，Ａ) 特開 昭62−203390（ＪＰ，Ａ) 特開 昭57−90176（ＪＰ，Ａ) 特開 昭57−171211（ＪＰ，Ａ) 実開 昭58−39577（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】第１の制御電流端子、第２の制御電流端
子、第１の出力端子及び第２の出力端子を有するホール
素子、 このホール素子の第１の制御電流端子に接続された制御
電源、 上記ホール素子の第２の制御電流端子に出力端が接続さ
れかつ上記ホール素子の第１の出力端子に反転入力端が
接続された第１の演算増幅器、 上記ホール素子の第２の出力端子に非反転入力端が持続
され上記ホール素子の出力を非反転増幅する第２の演算
増幅器、 並びに 上記第１の演算増幅器の非反転入力端に接続され上記ホ
ール素子の不平衡電圧温度ドリフト並びに上記第１及び
第２の演算増幅器の入力オフセット電圧温度ドリフトを
補正する温度ドリフト補正回路 を備えたことを特徴とするホール素子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1126566A JPH0814616B2 (ja) | 1989-05-22 | 1989-05-22 | ホール素子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1126566A JPH0814616B2 (ja) | 1989-05-22 | 1989-05-22 | ホール素子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02306183A JPH02306183A (ja) | 1990-12-19 |
| JPH0814616B2 true JPH0814616B2 (ja) | 1996-02-14 |
Family
ID=14938334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1126566A Expired - Lifetime JPH0814616B2 (ja) | 1989-05-22 | 1989-05-22 | ホール素子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0814616B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004042077A1 (de) * | 2004-08-31 | 2006-03-30 | Texas Instruments Deutschland Gmbh | Integrierte Schaltung zur Verwendung mit einem externen Hall-Sensor, und Hall-Sensormodul |
| DE102011017640B3 (de) * | 2011-04-27 | 2012-07-19 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Sensoranordnung und Verfahren |
| CN104571246B (zh) * | 2014-12-17 | 2017-01-04 | 南京邮电大学 | 一种应用于霍尔传感器的旋转电流电路 |
| CN107210359B (zh) * | 2015-02-12 | 2019-10-25 | 旭化成微电子株式会社 | 传感器装置及其制造方法 |
| US10698066B2 (en) * | 2018-04-13 | 2020-06-30 | Texas Instruments Incorporated | Calibration of hall device sensitivity using an auxiliary hall device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5143972A (ja) * | 1974-10-12 | 1976-04-15 | Tsuda Denki Keiki Kk | |
| JPS5790176A (en) * | 1980-11-26 | 1982-06-04 | Toshiba Corp | In-phase voltage removing circuit for hall element |
| JPS57171211A (en) * | 1981-04-15 | 1982-10-21 | Toshiba Corp | Removing circuit for in-phase voltage of hall element |
| JPS5839577U (ja) * | 1981-09-08 | 1983-03-15 | アメリカン・キヤン・コムパニ− | ホール効果変換器用温度・オフセット電圧補償回路 |
| DE3322942C2 (de) * | 1983-06-25 | 1986-03-20 | Kernforschungsanlage Jülich GmbH, 5170 Jülich | Schaltung zur Messung der magnetischen Induktion mit einer Hall-Feldsonde |
| JPH0824201B2 (ja) * | 1986-03-03 | 1996-03-06 | 株式会社豊田自動織機製作所 | 磁気半導体素子の温度補償回路 |
-
1989
- 1989-05-22 JP JP1126566A patent/JPH0814616B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02306183A (ja) | 1990-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2480947B1 (en) | Compensated bandgap | |
| US6492845B1 (en) | Low voltage current sense amplifier circuit | |
| JPH0626290B2 (ja) | 差動増幅器 | |
| JP3222367B2 (ja) | 温度測定回路 | |
| JPH0814616B2 (ja) | ホール素子装置 | |
| JP5126536B2 (ja) | 磁気比例式電流センサのゲイン調整方法 | |
| US6285258B1 (en) | Offset voltage trimming circuit | |
| EP0915346A2 (en) | Current sensing circuit with high input impedance | |
| US5659249A (en) | Semiconductor magnetic-to-electric converter with hall device having improved temperature characteristics | |
| JP3230230B2 (ja) | 検出装置 | |
| US5488296A (en) | Temperature compensated magnetically sensitive circuit | |
| JP4586708B2 (ja) | 差動増幅器 | |
| JP5003176B2 (ja) | 差動増幅回路 | |
| JP3058998B2 (ja) | 半導体集積回路装置 | |
| JP3270304B2 (ja) | ホールバイアス回路 | |
| JP2000065872A (ja) | 電圧検出回路 | |
| JPS6241453Y2 (ja) | ||
| JP2938657B2 (ja) | 電流検出回路 | |
| JP3082247B2 (ja) | 定電圧回路 | |
| KR0156673B1 (ko) | 전원전압 감시회로 | |
| KR930007596B1 (ko) | 직류모터의 속도제어회로 | |
| JP3066092B2 (ja) | 定電流回路 | |
| JP3459795B2 (ja) | 多出力カレントミラー回路 | |
| JPS62203390A (ja) | 磁気半導体素子の温度補償回路 | |
| JPS61116410A (ja) | 出力トランジスタの電流制限回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080214 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090214 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 14 |