JPH08147165A - マルチコンテキストをサポートするプロセッサおよび処理方法 - Google Patents
マルチコンテキストをサポートするプロセッサおよび処理方法Info
- Publication number
- JPH08147165A JPH08147165A JP6290742A JP29074294A JPH08147165A JP H08147165 A JPH08147165 A JP H08147165A JP 6290742 A JP6290742 A JP 6290742A JP 29074294 A JP29074294 A JP 29074294A JP H08147165 A JPH08147165 A JP H08147165A
- Authority
- JP
- Japan
- Prior art keywords
- context
- instruction
- register
- execution
- executed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
- G06F9/384—Register renaming
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/461—Saving or restoring of program or task context
- G06F9/462—Saving or restoring of program or task context with multiple register sets
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Advance Control (AREA)
Abstract
(57)【要約】
【目的】パイプラインのストールを減らし、複数のコン
テキストを同時に効率良くパイプラインに流して性能を
向上させる。 【構成】命令実行部１０は、パイプライン１５に、ある
コンテキスト５２−１の命令を流して実行すると共に、
パイプライン１５の空きを判断した場合は、実行途中に
ある別のコンテキスト５２−２に切り替えて同時に複数
のコンテキストを実行させる。ＩＤ設定部６２−１，６
２−２は、命令実行部１０で同時に実行している複数の
コンテキスト５２−１，５２−２の各々に固有のコンテ
キストＩＤを設定する。レジスタリネーミング部２５
は、命令実行部１０で同時に複数のコンテキスト５２−
１，５２−２を実行する際に使用するレジスタ名を、Ｉ
Ｄ設定部６２−１，６２−２で設定された実行中のコン
テキストＩＤであるCIDiに実行命令の指定レジスタ名 R
j （j=1,2,3,・・・m)を加えたレジスタ名CIDi-Rjに名
前替えして物理レジスタを割り当てるマルチリネーミン
グを行う。
テキストを同時に効率良くパイプラインに流して性能を
向上させる。 【構成】命令実行部１０は、パイプライン１５に、ある
コンテキスト５２−１の命令を流して実行すると共に、
パイプライン１５の空きを判断した場合は、実行途中に
ある別のコンテキスト５２−２に切り替えて同時に複数
のコンテキストを実行させる。ＩＤ設定部６２−１，６
２−２は、命令実行部１０で同時に実行している複数の
コンテキスト５２−１，５２−２の各々に固有のコンテ
キストＩＤを設定する。レジスタリネーミング部２５
は、命令実行部１０で同時に複数のコンテキスト５２−
１，５２−２を実行する際に使用するレジスタ名を、Ｉ
Ｄ設定部６２−１，６２−２で設定された実行中のコン
テキストＩＤであるCIDiに実行命令の指定レジスタ名 R
j （j=1,2,3,・・・m)を加えたレジスタ名CIDi-Rjに名
前替えして物理レジスタを割り当てるマルチリネーミン
グを行う。
Description
【０００１】
【産業上の利用分野】本発明は、スーパスカラのアーキ
テクチャをもつプロセッサ及び処理方法に関し、特に、
複数のコンテキストを同時にパイプラインに流して実行
するマルチコンテキストをサポートするプロセッサ及び
処理方法に関する。最初に、本発明で使用するマルチコ
ンテキスト(Multi-Context) を説明する。まずコンテキ
ストを、「ある意味のあるまとまった仕事をするための
計算機上の実行単位」と定義する。コンテキストには、
例えばユニックス（UNIX) のアドレス空間の異なるプロ
セスや、マッシュ（MACH) でいう同一アドレス空間のス
レッドを含む。即ち、複数のコンテキストは、独立した
メモリ空間を持っているか、同じメモリ空間を持ってい
るかを問題にせず、両方を包含する。
テクチャをもつプロセッサ及び処理方法に関し、特に、
複数のコンテキストを同時にパイプラインに流して実行
するマルチコンテキストをサポートするプロセッサ及び
処理方法に関する。最初に、本発明で使用するマルチコ
ンテキスト(Multi-Context) を説明する。まずコンテキ
ストを、「ある意味のあるまとまった仕事をするための
計算機上の実行単位」と定義する。コンテキストには、
例えばユニックス（UNIX) のアドレス空間の異なるプロ
セスや、マッシュ（MACH) でいう同一アドレス空間のス
レッドを含む。即ち、複数のコンテキストは、独立した
メモリ空間を持っているか、同じメモリ空間を持ってい
るかを問題にせず、両方を包含する。
【０００２】したがって、マルチコンテキストとは、同
時に実行可能な複数のコンテキストの集合である。本発
明のマルチコンテキストをサポートするプロセッサは、
複数のコンテキストをパイプラインに効率良く投入して
実行することを目指している。
時に実行可能な複数のコンテキストの集合である。本発
明のマルチコンテキストをサポートするプロセッサは、
複数のコンテキストをパイプラインに効率良く投入して
実行することを目指している。
【０００３】
【従来の技術】従来、スーパスカラプロセッサのパイプ
ラインには、一般に単一のユーザプログラムから単一の
命令列にコンパイルされたコードが投入され、実行時に
ハードウエアによって並列性が抽出されて、並列に実行
されている。しかし、この方法では、命令間に依存関係
がある場合や、キャッシュのミスヒット、分岐命令が実
行された場合などには、実行が中断してパイプラインに
空きが出来てしまう。これをパイプラインのストール、
あるいはパイプラインのバブル発生という。このためプ
ロセッサが本来持っている性能をフルに引き出すことは
できない。
ラインには、一般に単一のユーザプログラムから単一の
命令列にコンパイルされたコードが投入され、実行時に
ハードウエアによって並列性が抽出されて、並列に実行
されている。しかし、この方法では、命令間に依存関係
がある場合や、キャッシュのミスヒット、分岐命令が実
行された場合などには、実行が中断してパイプラインに
空きが出来てしまう。これをパイプラインのストール、
あるいはパイプラインのバブル発生という。このためプ
ロセッサが本来持っている性能をフルに引き出すことは
できない。
【０００４】そこで、パイプラインのストールを解消す
るため、複数のプロセスの命令列を、ある一定の間隔で
パイプラインに投入し、お互いの命令列から生じるパイ
プラインのストールを相殺する方法がある。しかし、こ
の方法では、命令列の切替えが間隔が一定であるため、
プログラムの性質を使ったスケジューリングができず、
ストール解消の効果が小さい。
るため、複数のプロセスの命令列を、ある一定の間隔で
パイプラインに投入し、お互いの命令列から生じるパイ
プラインのストールを相殺する方法がある。しかし、こ
の方法では、命令列の切替えが間隔が一定であるため、
プログラムの性質を使ったスケジューリングができず、
ストール解消の効果が小さい。
【０００５】また複数のコンテキストを同時に実行させ
るためには、各コンテキストの実行環境を保持するため
のレジスタなどをコンテキスト分持たなければならず、
資源を大量に使ってしまう。逆に、ある一定の資源をコ
ンテキスト分に分割して使う場合には、一つのコンテキ
ストが使える資源が減ってしまうという欠点があった。
るためには、各コンテキストの実行環境を保持するため
のレジスタなどをコンテキスト分持たなければならず、
資源を大量に使ってしまう。逆に、ある一定の資源をコ
ンテキスト分に分割して使う場合には、一つのコンテキ
ストが使える資源が減ってしまうという欠点があった。
【０００６】この方法の一例として、ＨＥＰを説明す
る。ＨＥＰは、図１３のように、複数の命令ストリーム
を機械的に一命令ずつパイプラインに投入するものであ
り、メカニズムとしては簡単である。図１３は、ｎ個の
プログラムを同時に一つのパイプラインに投入してい
る。ここでプログラム１〜ｎの各々が本発明のコンテキ
ストである。実行時には、 プログラム１の命令１ プログラム２の命令１ ・・・・ プログラムｎの命令１ プログラム１の命令２ ・・・ の順で命令がパイプライン２００に投入され、実行され
る。パイプライン２００は４段で構成される。フェッチ
段Ｆは命令をキャッシュから取り出す。デコード段Ｄは
命令を解読する。実行段ＥＸ（Execute ）は命令を実行
する。ストア段Ｓ（Store ）は実行結果を格納する。
る。ＨＥＰは、図１３のように、複数の命令ストリーム
を機械的に一命令ずつパイプラインに投入するものであ
り、メカニズムとしては簡単である。図１３は、ｎ個の
プログラムを同時に一つのパイプラインに投入してい
る。ここでプログラム１〜ｎの各々が本発明のコンテキ
ストである。実行時には、 プログラム１の命令１ プログラム２の命令１ ・・・・ プログラムｎの命令１ プログラム１の命令２ ・・・ の順で命令がパイプライン２００に投入され、実行され
る。パイプライン２００は４段で構成される。フェッチ
段Ｆは命令をキャッシュから取り出す。デコード段Ｄは
命令を解読する。実行段ＥＸ（Execute ）は命令を実行
する。ストア段Ｓ（Store ）は実行結果を格納する。
【０００７】いま、プログラム１の命令１がロード命令
で、プログラム１の命令２が命令１でロードした結果を
使うような場合、プログラム１だけで実行している場合
には、命令１と命令２の実行の間にパイプラインのスト
ールが生じる。一般にロード命令はメモリをアクセスす
るため、直後のサイクルでロード結果を使うことはでき
ず、パイプラインのストールが生じる。
で、プログラム１の命令２が命令１でロードした結果を
使うような場合、プログラム１だけで実行している場合
には、命令１と命令２の実行の間にパイプラインのスト
ールが生じる。一般にロード命令はメモリをアクセスす
るため、直後のサイクルでロード結果を使うことはでき
ず、パイプラインのストールが生じる。
【０００８】図１３のＨＥＰの場合、プログラム１の命
令１と命令２の実行の間には、プログラム１〜プログラ
ムｎの命令１の実行が挟まれるため、プログラム１の命
令１がロード命令であった場合のパイプライン２００の
ストールは実効的に無くなり、プログラム実行のスルー
プットを上げることができる。
令１と命令２の実行の間には、プログラム１〜プログラ
ムｎの命令１の実行が挟まれるため、プログラム１の命
令１がロード命令であった場合のパイプライン２００の
ストールは実効的に無くなり、プログラム実行のスルー
プットを上げることができる。
【０００９】
【発明が解決しようとする課題】しかし、パイプライン
２００への命令投入に当たって、複数のプログラム１〜
ｎの命令ストリーム間の関係を考慮していないため、パ
イプライン２００のストール発生を常に減少できるかど
うかの保証はない。また、実効時には同時に動くコンテ
キスト分（プログラム分）だけ作業レジスタを用意しな
ければならず、レジスタ数に対する要求は大きくなる。
２００への命令投入に当たって、複数のプログラム１〜
ｎの命令ストリーム間の関係を考慮していないため、パ
イプライン２００のストール発生を常に減少できるかど
うかの保証はない。また、実効時には同時に動くコンテ
キスト分（プログラム分）だけ作業レジスタを用意しな
ければならず、レジスタ数に対する要求は大きくなる。
【００１０】逆の言い方をすると、ハードウェアで用意
できるレジスタ数が固定の場合には、１つのコンテキス
トが使えるレジスタの数が減ることになる。図１３のＨ
ＥＰの例では、単純にはｎ個のプログラム分のレジスタ
セットを一時に用意しなければならない。更に、このよ
うな単純な命令ストリームの投入方法では、命令キャッ
シュ、データキャッシュのヒット率が悪くなる可能性も
大きい。
できるレジスタ数が固定の場合には、１つのコンテキス
トが使えるレジスタの数が減ることになる。図１３のＨ
ＥＰの例では、単純にはｎ個のプログラム分のレジスタ
セットを一時に用意しなければならない。更に、このよ
うな単純な命令ストリームの投入方法では、命令キャッ
シュ、データキャッシュのヒット率が悪くなる可能性も
大きい。
【００１１】一方、パイプラインのストールを解消する
別の方法として、単一のプログラムからスレッドと呼ば
れる並列に実行可能なプログラム単位を切り出し、これ
を同時にパイプラインに流して実行する方法もある。し
かし、この方法はフォートラン（FORTRAN)などで書かれ
た数値計算プログラムのループを一つのスレッドとする
ような、単純な場合にのみ適用可能であることが多く、
一般のプログラムに対してコンパイラでスレッドを抽出
することは極めて困難であった。
別の方法として、単一のプログラムからスレッドと呼ば
れる並列に実行可能なプログラム単位を切り出し、これ
を同時にパイプラインに流して実行する方法もある。し
かし、この方法はフォートラン（FORTRAN)などで書かれ
た数値計算プログラムのループを一つのスレッドとする
ような、単純な場合にのみ適用可能であることが多く、
一般のプログラムに対してコンパイラでスレッドを抽出
することは極めて困難であった。
【００１２】本発明の目的は、スパースカラプロセッサ
のパイプラインのストールを減らし、複数のコンテキス
トを同時に効率良くパイプラインに流して性能を向上さ
せるマルチコンテキストをサポートするプロセッサとそ
の処理方法を提供する。
のパイプラインのストールを減らし、複数のコンテキス
トを同時に効率良くパイプラインに流して性能を向上さ
せるマルチコンテキストをサポートするプロセッサとそ
の処理方法を提供する。
【００１３】
【課題を解決するための手段】図１は本発明の原理説明
図である。まず、ある意味のあるまとまった仕事をする
ための実行単位である複数のコンテキスト５２−１，５
２−２が、キャッシュメモリなどのコンテキスト格納部
（メモリ空間）１６−１に格納されている。命令実行部
２５は、パイプライン１５に、あるコンテキスト５２−
１の命令を流して実行すると共に、パイプライン１５の
空きを判断した場合は、実行途中にある別のコンテキス
ト５２−２に切り替えて同時に複数のコンテキストを実
行させる。
図である。まず、ある意味のあるまとまった仕事をする
ための実行単位である複数のコンテキスト５２−１，５
２−２が、キャッシュメモリなどのコンテキスト格納部
（メモリ空間）１６−１に格納されている。命令実行部
２５は、パイプライン１５に、あるコンテキスト５２−
１の命令を流して実行すると共に、パイプライン１５の
空きを判断した場合は、実行途中にある別のコンテキス
ト５２−２に切り替えて同時に複数のコンテキストを実
行させる。
【００１４】ＩＤ設定部６２−１，６２−２は、命令実
行部１０で同時に実行している複数のコンテキスト５２
−１，５２−２の各々に固有のコンテキストＩＤとして
CIDi(i=0,1) を設定する。レジスタ・リネーミング部
（レジスタリネーミング部）２５は、命令実行部１０で
同時に複数のコンテキスト５２−１，５２−２を実行す
る際に使用するレジスタ名を、ＩＤ設定部６２−１，６
２−２で設定された実行中のコンテキストＩＤであるCI
Diに実行命令の指定レジスタ名 Rj （j=1,2,3,・・・m)
を加えたレジスタ名CIDi-Rj に名前替えして物理レジス
タを割り当てる。
行部１０で同時に実行している複数のコンテキスト５２
−１，５２−２の各々に固有のコンテキストＩＤとして
CIDi(i=0,1) を設定する。レジスタ・リネーミング部
（レジスタリネーミング部）２５は、命令実行部１０で
同時に複数のコンテキスト５２−１，５２−２を実行す
る際に使用するレジスタ名を、ＩＤ設定部６２−１，６
２−２で設定された実行中のコンテキストＩＤであるCI
Diに実行命令の指定レジスタ名 Rj （j=1,2,3,・・・m)
を加えたレジスタ名CIDi-Rj に名前替えして物理レジス
タを割り当てる。
【００１５】このレジスタ・リネーミング部２５は、マ
ルチ・リネーミング機能によって、複数のコンテキスト
を同時にパイプラインに流したときの１つのコンテキス
ト分の物理レジスタだけで、全てのコンテキストの実行
に必要なマルチ・レジスタリネーミングを行う。コンテ
キストの切替えは、コンテキストをハードウェアとソフ
トウェアの組合せ、又はハードウェアのみによって行わ
れる。
ルチ・リネーミング機能によって、複数のコンテキスト
を同時にパイプラインに流したときの１つのコンテキス
ト分の物理レジスタだけで、全てのコンテキストの実行
に必要なマルチ・レジスタリネーミングを行う。コンテ
キストの切替えは、コンテキストをハードウェアとソフ
トウェアの組合せ、又はハードウェアのみによって行わ
れる。
【００１６】ハードウェアとソフトウェアの組合せでコ
ンテキストを切り替える場合、コンテキスト５２−１，
５２−２を構成する命令列は、プログラムコードに加
え、プログラムコードの意味は変えないがプログラムコ
ードの実行を助けるための種々の情報を格納する属性情
報フィールドを持つ。属性情報フィールドには、実行途
中にある別のコンテキスト切替えの契機となる後続命令
の実行に必要な命令実行情報が格納される。
ンテキストを切り替える場合、コンテキスト５２−１，
５２−２を構成する命令列は、プログラムコードに加
え、プログラムコードの意味は変えないがプログラムコ
ードの実行を助けるための種々の情報を格納する属性情
報フィールドを持つ。属性情報フィールドには、実行途
中にある別のコンテキスト切替えの契機となる後続命令
の実行に必要な命令実行情報が格納される。
【００１７】コンテキスト切替えの契機となる後続命令
には、ロード命令と分岐命令がある。後続命令はロード
命令の場合、ロード命令の実行でメモリからデータが届
くまでのレイテンシ分のインターバルをもつ先行する命
令コードの属性情報フィールドに、この命令の実行と同
時に実行途中にある別のコンテキストの命令フェッチを
指示する属性情報を設ける。後続命令が分岐命令の場合
も、同様に、分岐命令の実行でメモリからデータが届く
までのレイテンシ分のインターバルをもつ先行する命令
コードの属性情報フィールドに、この命令の実行と同時
に実行途中にある別のコンテキストの命令フェッチを指
示する属性情報を設ける。
には、ロード命令と分岐命令がある。後続命令はロード
命令の場合、ロード命令の実行でメモリからデータが届
くまでのレイテンシ分のインターバルをもつ先行する命
令コードの属性情報フィールドに、この命令の実行と同
時に実行途中にある別のコンテキストの命令フェッチを
指示する属性情報を設ける。後続命令が分岐命令の場合
も、同様に、分岐命令の実行でメモリからデータが届く
までのレイテンシ分のインターバルをもつ先行する命令
コードの属性情報フィールドに、この命令の実行と同時
に実行途中にある別のコンテキストの命令フェッチを指
示する属性情報を設ける。
【００１８】属性情報を利用したコンテキスト切替えの
ため、命令実行部１０は、少なくとも２つの命令バッフ
ァ５６−１，５６−２を持つ。また複数のコンテキスト
５２−１，５２−２いずれか１つから命令バッファ５６
−１，５６−２のいずれか１つに命令をプリフェッチす
るプリフェッチルートを切り替える第１ルータ５４と、
命令格納バッファ５６−１，５６−２のいずれか１つか
らパイプライン１５にフェッチするフェッチルートを切
り替える第２ルータ５８を設ける。
ため、命令実行部１０は、少なくとも２つの命令バッフ
ァ５６−１，５６−２を持つ。また複数のコンテキスト
５２−１，５２−２いずれか１つから命令バッファ５６
−１，５６−２のいずれか１つに命令をプリフェッチす
るプリフェッチルートを切り替える第１ルータ５４と、
命令格納バッファ５６−１，５６−２のいずれか１つか
らパイプライン１５にフェッチするフェッチルートを切
り替える第２ルータ５８を設ける。
【００１９】コンテキスト切替部６０は、現在パイプラ
イン１５に流しているコンテキスト５２−１の命令の属
性情報から、実行途中にある別のコンテキストへの切替
えの契機となる後続命令の実行に必要な命令実行指示情
報を解読した際に、第１ルータ５４のプリフェッチルー
トを、切替先のコンテキスト５２−１から現在命令フェ
ッチに使用されていない別の命令バッファ５６−１への
プリフェッチルートに切り替えて命令プリフェッチを行
わせる。
イン１５に流しているコンテキスト５２−１の命令の属
性情報から、実行途中にある別のコンテキストへの切替
えの契機となる後続命令の実行に必要な命令実行指示情
報を解読した際に、第１ルータ５４のプリフェッチルー
トを、切替先のコンテキスト５２−１から現在命令フェ
ッチに使用されていない別の命令バッファ５６−１への
プリフェッチルートに切り替えて命令プリフェッチを行
わせる。
【００２０】続いてコンテキスト切替部６０は、別のコ
ンテキスト５２−２への切替えの契機となる後続命令の
実行を判別した際に、第２ルータ５８のフェッチルート
を、第１ルータ５４でプリフェッチルートを切り替えた
側の命令バッファ５６−１に切り替えてプリフェッチさ
れている別のコンテキスト５２−２の命令をパイプライ
ン１５にフェッチさせる。
ンテキスト５２−２への切替えの契機となる後続命令の
実行を判別した際に、第２ルータ５８のフェッチルート
を、第１ルータ５４でプリフェッチルートを切り替えた
側の命令バッファ５６−１に切り替えてプリフェッチさ
れている別のコンテキスト５２−２の命令をパイプライ
ン１５にフェッチさせる。
【００２１】またコンテキストの切替えをハードウェア
で行う場合、命令実行部１０は、実行途中にある別のコ
ンテキスト切替えの契機となる後続命令を、この後続命
令の実行に伴うハードウェアの信号から認識してコンテ
キストを切り替える。例えば後続命令がロード命令の場
合、コンテキスト切替えを、ロード命令の実行における
キャッシュのミスヒットを示す信号から認識する。また
後続命令がロード命令の場合、コンテキスト切替えを、
ロード命令の実行における分岐条件成立時（taken)を示
す分岐ターゲットバッファの出力から認識する。
で行う場合、命令実行部１０は、実行途中にある別のコ
ンテキスト切替えの契機となる後続命令を、この後続命
令の実行に伴うハードウェアの信号から認識してコンテ
キストを切り替える。例えば後続命令がロード命令の場
合、コンテキスト切替えを、ロード命令の実行における
キャッシュのミスヒットを示す信号から認識する。また
後続命令がロード命令の場合、コンテキスト切替えを、
ロード命令の実行における分岐条件成立時（taken)を示
す分岐ターゲットバッファの出力から認識する。
【００２２】またマルチリネーミング機能を実現するレ
ジスタ・リネーミング部３５は、実行中のコンテキスト
ＩＤを格納するＩＤレジスタ７６と、実行中のコンテキ
ストの命令をフェッチする命令レジスタ７８と、有効フ
ラグフィールド、レジスタキーフィールド及びデータフ
ィールドを備えた複数の物理レジスタ８４−１〜８４−
ｋを有する名前替えレジスタファイル８２を備える。
ジスタ・リネーミング部３５は、実行中のコンテキスト
ＩＤを格納するＩＤレジスタ７６と、実行中のコンテキ
ストの命令をフェッチする命令レジスタ７８と、有効フ
ラグフィールド、レジスタキーフィールド及びデータフ
ィールドを備えた複数の物理レジスタ８４−１〜８４−
ｋを有する名前替えレジスタファイル８２を備える。
【００２３】レジスタ割付部は、ＩＤレジスタ７６のコ
ンテキストＩＤであるCIDiに、命令レジスタ７８のレジ
スタ指定フィールド８０のレジスタ名Rjと加えたレジス
タキーCIDi-Rj を作成してレジスタファイル８２の該当
する物理レジスタを名前替えレジスタとして割り付け
る。レジスタファイル８２からオーバフローした名前替
えレジスタのデータは、退避処理部９２−１によって退
避実行中のコンテキスト毎に設けられたレジスタ退避部
９８−１，９８−２に退避される。またロード処理部９
２−２は、レジスタ割付部によるレジスタファイル８２
の参照で、レジスタキーCIDi-Rj に対応するレジスタが
存在しなかった場合、レジスタ退避部９８−ｉから対応
するレジスタキーのデータをレジスタファイル８２にロ
ードさせる。
ンテキストＩＤであるCIDiに、命令レジスタ７８のレジ
スタ指定フィールド８０のレジスタ名Rjと加えたレジス
タキーCIDi-Rj を作成してレジスタファイル８２の該当
する物理レジスタを名前替えレジスタとして割り付け
る。レジスタファイル８２からオーバフローした名前替
えレジスタのデータは、退避処理部９２−１によって退
避実行中のコンテキスト毎に設けられたレジスタ退避部
９８−１，９８−２に退避される。またロード処理部９
２−２は、レジスタ割付部によるレジスタファイル８２
の参照で、レジスタキーCIDi-Rj に対応するレジスタが
存在しなかった場合、レジスタ退避部９８−ｉから対応
するレジスタキーのデータをレジスタファイル８２にロ
ードさせる。
【００２４】レジスタファイル８２は、命令レジスタ７
８のレジスタ指定フィールド８０で指定可能な数の物理
レジスタ８４−１〜８４−ｍを有する。レジスタファイ
ル８２の各物理レジスタ８４−１〜８４−ｍは、名前替
えレジスタの割付けで有効フラグ８６をオンして使用状
態を表し、レジスタデータの退避で有効フラグ８６をオ
フして空き状態を表す。
８のレジスタ指定フィールド８０で指定可能な数の物理
レジスタ８４−１〜８４−ｍを有する。レジスタファイ
ル８２の各物理レジスタ８４−１〜８４−ｍは、名前替
えレジスタの割付けで有効フラグ８６をオンして使用状
態を表し、レジスタデータの退避で有効フラグ８６をオ
フして空き状態を表す。
【００２５】またレジスタ退避部９８−１，９８−２
は、退避データを格納するデータフィールドに加え、有
効フラグフィールドを有する。有効フラグは、レジスタ
データの退避によりオンしてデータ退避状態を表し、退
避データのロードで有効フラグをオフしてレジスタファ
イル８２に存在することを表す。また退避処理部９２−
１は、レジスタファイル８２でオーバフローが発生した
際に、実行中以外のコンテキストのいずれか１つのコン
テキストＩＤをもつ全ての前記物理レジスタのデータ
を、対応するコンテキストのレジスタ退避部９８に退避
させる。
は、退避データを格納するデータフィールドに加え、有
効フラグフィールドを有する。有効フラグは、レジスタ
データの退避によりオンしてデータ退避状態を表し、退
避データのロードで有効フラグをオフしてレジスタファ
イル８２に存在することを表す。また退避処理部９２−
１は、レジスタファイル８２でオーバフローが発生した
際に、実行中以外のコンテキストのいずれか１つのコン
テキストＩＤをもつ全ての前記物理レジスタのデータ
を、対応するコンテキストのレジスタ退避部９８に退避
させる。
【００２６】ロード処理部９２−２は、レジスタ退避部
９８から実行中のコンテキストのレジスタデータをレジ
スタファイル８２にロードするに先立ち、退避処理部９
２−１によって、実行中以外のコンテキストのいずれか
１つのコンテキストＩＤをもつ物理レジスタのデータ
を、対応するコンテキストのレジスタ退避部９８に退避
させる。
９８から実行中のコンテキストのレジスタデータをレジ
スタファイル８２にロードするに先立ち、退避処理部９
２−１によって、実行中以外のコンテキストのいずれか
１つのコンテキストＩＤをもつ物理レジスタのデータ
を、対応するコンテキストのレジスタ退避部９８に退避
させる。
【００２７】またレジスタデータの退避とロードはコン
テキスト単位ではなく、レジスタ単位に行ってもよい。
実行対象となる複数のコンテキストは、異なったアドレ
ス空間で実行される複数のプロセスである。また同一ア
ドレス空間で実行される複数のスレッドであってもよ
い。スレッドは、数値計算プログラムのループである。
また本発明はマルチコンテキストをサポートするマルチ
コンテキスト処理方法を提供する。この処理方法は、あ
る意味のあるまとまった仕事をするための実行単位であ
るコンテキストを複数作成する作成過程；パイプライン
にあるコンテキストの命令を流して実行すると共に、パ
イプラインの空きを判断した場合は、実行途中にある別
のコンテキストに切り替えて同時に複数のコンテキスト
を実行させる命令実行過程；同時に実行している複数の
コンテキストの各々に固有のコンテキストＩＤを設定す
るＩＤ設定過程；前記コンテキストの実行で使用するレ
ジスタ名を、前記コンテキストＩＤに実行命令の指定レ
ジスタ名を加えたレジスタ名に名前替えして物理レジス
タを割り当てるレジスタ・リネーミング過程と、を有す
る。この処理方法の詳細も装置構成と基本的に同じにな
る。
テキスト単位ではなく、レジスタ単位に行ってもよい。
実行対象となる複数のコンテキストは、異なったアドレ
ス空間で実行される複数のプロセスである。また同一ア
ドレス空間で実行される複数のスレッドであってもよ
い。スレッドは、数値計算プログラムのループである。
また本発明はマルチコンテキストをサポートするマルチ
コンテキスト処理方法を提供する。この処理方法は、あ
る意味のあるまとまった仕事をするための実行単位であ
るコンテキストを複数作成する作成過程；パイプライン
にあるコンテキストの命令を流して実行すると共に、パ
イプラインの空きを判断した場合は、実行途中にある別
のコンテキストに切り替えて同時に複数のコンテキスト
を実行させる命令実行過程；同時に実行している複数の
コンテキストの各々に固有のコンテキストＩＤを設定す
るＩＤ設定過程；前記コンテキストの実行で使用するレ
ジスタ名を、前記コンテキストＩＤに実行命令の指定レ
ジスタ名を加えたレジスタ名に名前替えして物理レジス
タを割り当てるレジスタ・リネーミング過程と、を有す
る。この処理方法の詳細も装置構成と基本的に同じにな
る。
【００２８】
【作用】このような本発明のマルチコンテキストをサポ
ートするプロセッサとその処理方法によれば、マルチリ
ネーミング機能による命令間の依存関係を解消し、また
ロード命令の実行によるキャッシュのミスヒットや分岐
命令が実行等を判断してパイプラインに流すコンテキス
トを切り替えることで、パイプラインストールを減ら
し、プロセッサの性能を向上する。
ートするプロセッサとその処理方法によれば、マルチリ
ネーミング機能による命令間の依存関係を解消し、また
ロード命令の実行によるキャッシュのミスヒットや分岐
命令が実行等を判断してパイプラインに流すコンテキス
トを切り替えることで、パイプラインストールを減ら
し、プロセッサの性能を向上する。
【００２９】また柔軟なコンテキストの同時実行をスケ
ジューリングすることで、スーパスカラのアーキテクチ
ャをもつプロセッサの潜在性能をフルに引き出す。また
マルチリネーミングにおいて、同時に実行される複数の
コンテキストが使うレジスタの数を、単一のコンテキス
トを走らせた場合と同じ数にでき、資源の利用効率を下
げない。
ジューリングすることで、スーパスカラのアーキテクチ
ャをもつプロセッサの潜在性能をフルに引き出す。また
マルチリネーミングにおいて、同時に実行される複数の
コンテキストが使うレジスタの数を、単一のコンテキス
トを走らせた場合と同じ数にでき、資源の利用効率を下
げない。
【００３０】更に、コンテキストを切り替える場合に、
切替前のコンテキストで使用していた物理レジスタを、
切替後のコンテキストで使用するレジスタに瞬時に切り
替えず、必要なレジスタずつ徐々に切り替えることで、
コンテキスト切替時のオーバヘッドを小さくする。さら
に、コンテキストは、ＤＯループのような小さな粒度の
コンテキストばかりでなく、ユーザプロセスのような大
きな粒度のコンテキストも扱えるようにする。
切替前のコンテキストで使用していた物理レジスタを、
切替後のコンテキストで使用するレジスタに瞬時に切り
替えず、必要なレジスタずつ徐々に切り替えることで、
コンテキスト切替時のオーバヘッドを小さくする。さら
に、コンテキストは、ＤＯループのような小さな粒度の
コンテキストばかりでなく、ユーザプロセスのような大
きな粒度のコンテキストも扱えるようにする。
【００３１】
＜目 次＞ １．動作環境 ２．コンテキストの切替え ３．マルチレジスタ・リネーミング ４．本発明の適用例 １．動作環境 図２は、本発明のマルチコンテキストをサポートするプ
ロセッサの動作環境となるプロセッサマシンのハードウ
ェアである。このプロセッサマシンは、ＣＰＵ１０から
のバス１２に主記憶制御ユニット１４を介して主記憶ユ
ニット１６を接続している。また、入出力バスアダプタ
２２−１，２２−２に対し、外部の入出力バス２４−
１，２４−２を接続している。
ロセッサの動作環境となるプロセッサマシンのハードウ
ェアである。このプロセッサマシンは、ＣＰＵ１０から
のバス１２に主記憶制御ユニット１４を介して主記憶ユ
ニット１６を接続している。また、入出力バスアダプタ
２２−１，２２−２に対し、外部の入出力バス２４−
１，２４−２を接続している。
【００３２】入出力バス２４−１，２４−２には、入出
力制御装置２６−１，２６−２を介して入出力装置３０
−１，３０−２が接続される。入出力装置３０−１，３
０−２は、磁気ディスクユニット、光ディスクユニッ
ト、磁気テープユニットなどが使用される。また、シス
テムバスアダプタ３２−１，３２−２により外部のシス
テムバス３４−１，３４−２に接続している。
力制御装置２６−１，２６−２を介して入出力装置３０
−１，３０−２が接続される。入出力装置３０−１，３
０−２は、磁気ディスクユニット、光ディスクユニッ
ト、磁気テープユニットなどが使用される。また、シス
テムバスアダプタ３２−１，３２−２により外部のシス
テムバス３４−１，３４−２に接続している。
【００３３】システムバス３４−１，３４−２には、シ
ステム記憶ユニット３６−１，３６−２を接続してい
る。更に、システムバス３４−１，３４−２に対し図示
のプロセッサマシンと同じ複数のプロセッサマシンを接
続することで、マルチプロセッサシステムが構築され
る。プロセッサマシンのＣＰＵ１０には、浮動小数点演
算制御ユニット３８、浮動小数点演算実行ユニット４
０、整数演算制御ユニット４２、スーパスカラ整数演算
実行ユニット４４、メモリ管理ユニット４６、命令キャ
ッシュメモリ４８、データキャッシュメモリ５０および
バスインタフェースユニット５２が設けられる。
ステム記憶ユニット３６−１，３６−２を接続してい
る。更に、システムバス３４−１，３４−２に対し図示
のプロセッサマシンと同じ複数のプロセッサマシンを接
続することで、マルチプロセッサシステムが構築され
る。プロセッサマシンのＣＰＵ１０には、浮動小数点演
算制御ユニット３８、浮動小数点演算実行ユニット４
０、整数演算制御ユニット４２、スーパスカラ整数演算
実行ユニット４４、メモリ管理ユニット４６、命令キャ
ッシュメモリ４８、データキャッシュメモリ５０および
バスインタフェースユニット５２が設けられる。
【００３４】浮動小数点演算実行ユニット４０は、浮動
小数点演算制御ユニット３８の制御のもとに浮動小数点
演算を実行する。スーパスカラ整数演算実行ユニット４
４はパイプラインを備え、整数演算制御ユニット４２の
制御のもとに、動的に並列実行可能な整数演算命令を判
別し、並列的に整数演算を実行する。即ち、本発明にあ
っては、整数演算制御ユニット４２とスーパスカラ整数
演算実行ユニット４４によって複数のコンテキストを並
列的に実行する処理が行われる。
小数点演算制御ユニット３８の制御のもとに浮動小数点
演算を実行する。スーパスカラ整数演算実行ユニット４
４はパイプラインを備え、整数演算制御ユニット４２の
制御のもとに、動的に並列実行可能な整数演算命令を判
別し、並列的に整数演算を実行する。即ち、本発明にあ
っては、整数演算制御ユニット４２とスーパスカラ整数
演算実行ユニット４４によって複数のコンテキストを並
列的に実行する処理が行われる。
【００３５】命令キャッシュメモリ４８は、メモリ管理
ユニット４６によるキャッシュ制御を受ける。命令キャ
ッシュメモリ４８には、浮動小数点演算制御ユニット３
８および整数演算制御ユニット４２で使用する主記憶制
御ユニット１６からフェッチしたプログラムコードが格
納される。この内、整数演算制御ユニット４２およびス
ーパスカラ整数演算実行ユニット４４でサポートされる
本発明のマルチコンテキストの処理については、実行を
開始した複数のマルチコンテキストの命令列が命令キャ
ッシュメモリ４８に格納される。
ユニット４６によるキャッシュ制御を受ける。命令キャ
ッシュメモリ４８には、浮動小数点演算制御ユニット３
８および整数演算制御ユニット４２で使用する主記憶制
御ユニット１６からフェッチしたプログラムコードが格
納される。この内、整数演算制御ユニット４２およびス
ーパスカラ整数演算実行ユニット４４でサポートされる
本発明のマルチコンテキストの処理については、実行を
開始した複数のマルチコンテキストの命令列が命令キャ
ッシュメモリ４８に格納される。
【００３６】データキャッシュメモリ５０は、浮動小数
点演算実行ユニット４０およびスーパスカラ整数演算実
行ユニット４４の演算に使用する主記憶制御ユニット１
６から読み出したデータを格納する。データキャッシュ
メモリ５０のキャッシュ制御も、メモリ管理ユニット４
６により行われる。 ２．コンテキストの切替え 本発明のマルチコンテキストをサポートするプロセッサ
におけるコンテキスト切替えの基本的なアーキテクチャ
は、図１３の従来例のように機械的に切り替えるのでは
なく、パイプラインにストールが発生する可能性のある
命令を実行したときにコンテキストを切り替える。また
１つのコンテキストが継続して実行可能である場合に
は、できるだけそのコンテキストを連続して実行する。
これによって、コンテキストの切替えに伴う不要なオー
バヘッドを低減し、キャッシュのヒット率の減少を回避
する。
点演算実行ユニット４０およびスーパスカラ整数演算実
行ユニット４４の演算に使用する主記憶制御ユニット１
６から読み出したデータを格納する。データキャッシュ
メモリ５０のキャッシュ制御も、メモリ管理ユニット４
６により行われる。 ２．コンテキストの切替え 本発明のマルチコンテキストをサポートするプロセッサ
におけるコンテキスト切替えの基本的なアーキテクチャ
は、図１３の従来例のように機械的に切り替えるのでは
なく、パイプラインにストールが発生する可能性のある
命令を実行したときにコンテキストを切り替える。また
１つのコンテキストが継続して実行可能である場合に
は、できるだけそのコンテキストを連続して実行する。
これによって、コンテキストの切替えに伴う不要なオー
バヘッドを低減し、キャッシュのヒット率の減少を回避
する。
【００３７】具体的には、現在実行中のコンテキストで
ロード命令または分岐命令を実行したときをコンテキス
トの切替タイミングとする。ロード命令の実行によりキ
ャッシュメモリをアクセスした結果、ミスヒットした場
合には、アクセス対象となるデータが主記憶メモリユニ
ットから届くまでに数十サイクル分のレイテンシが存在
する。
ロード命令または分岐命令を実行したときをコンテキス
トの切替タイミングとする。ロード命令の実行によりキ
ャッシュメモリをアクセスした結果、ミスヒットした場
合には、アクセス対象となるデータが主記憶メモリユニ
ットから届くまでに数十サイクル分のレイテンシが存在
する。
【００３８】また分岐命令の実行の結果、分岐条件が成
立して分岐した場合（ｔａｋｅｎ）、分岐先の命令をフ
ェッチするためのパイプラインにストールが発生する可
能性がある。したがって本発明にあっては、実行中のコ
ンテキストでロード命令または分岐命令の実行を契機
に、実行途中にある他のコンテキストへの切替えのタイ
ミングとする。本発明によるコンテキスト切替えの実現
方法としては、ハードウェアのみで行う方法とコンパイ
ラとハードウェアの両方で行う方法の２種類がある。
立して分岐した場合（ｔａｋｅｎ）、分岐先の命令をフ
ェッチするためのパイプラインにストールが発生する可
能性がある。したがって本発明にあっては、実行中のコ
ンテキストでロード命令または分岐命令の実行を契機
に、実行途中にある他のコンテキストへの切替えのタイ
ミングとする。本発明によるコンテキスト切替えの実現
方法としては、ハードウェアのみで行う方法とコンパイ
ラとハードウェアの両方で行う方法の２種類がある。
【００３９】まずコンテキストの切替えをハードウェア
のみで行う場合を説明する。ハードウェアのみでロード
命令の実行におけるキャッシュメモリのミスヒットの検
出には、キャッシュタグの一致／不一致の信号をＣＰＵ
側に入力して使うことができる。また分岐命令の実行に
伴う分岐成立／分岐不成立（taken/not taken ）の判定
には、分岐ターゲットバッファの出力を使うことができ
る。
のみで行う場合を説明する。ハードウェアのみでロード
命令の実行におけるキャッシュメモリのミスヒットの検
出には、キャッシュタグの一致／不一致の信号をＣＰＵ
側に入力して使うことができる。また分岐命令の実行に
伴う分岐成立／分岐不成立（taken/not taken ）の判定
には、分岐ターゲットバッファの出力を使うことができ
る。
【００４０】このようなロード命令の実行に伴うキャッ
シュミスヒットの検出および分岐命令の実行による分岐
条件成立時の検出は、図２のＣＰＵ１０に設けたスーパ
スカラのアーキテクチャをもつ整数演算制御ユニット４
２およびスーパスカラ整数演算実行ユニット４４の機能
として一般的に実現されており、検出結果を確保するレ
ジスタの割当てなどの僅かな処理の変更で対応できる。
シュミスヒットの検出および分岐命令の実行による分岐
条件成立時の検出は、図２のＣＰＵ１０に設けたスーパ
スカラのアーキテクチャをもつ整数演算制御ユニット４
２およびスーパスカラ整数演算実行ユニット４４の機能
として一般的に実現されており、検出結果を確保するレ
ジスタの割当てなどの僅かな処理の変更で対応できる。
【００４１】またハードウェアのみで実現するコンテキ
ストの順番は、現在実行対象となっている複数のコンテ
キストについてラウンドロビン方式により予め定めた順
番で切り替えればよい。次に、コンパイラによるソフト
ウェアとハードウェアの両方で実現される本発明のコン
テキスト切替えを説明する。図３は、ソフトウェアとハ
ードウェアの両方でコンテキスト切替えを行う場合の現
在実行しているあるコンテキストの命令コードである。
このコンテキストにあっては、命令１，命令２，・・・
の順にパイプラインに流して実行される。ロード／分岐
命令は、ここにロード命令または分岐命令が存在するこ
とを示している。
ストの順番は、現在実行対象となっている複数のコンテ
キストについてラウンドロビン方式により予め定めた順
番で切り替えればよい。次に、コンパイラによるソフト
ウェアとハードウェアの両方で実現される本発明のコン
テキスト切替えを説明する。図３は、ソフトウェアとハ
ードウェアの両方でコンテキスト切替えを行う場合の現
在実行しているあるコンテキストの命令コードである。
このコンテキストにあっては、命令１，命令２，・・・
の順にパイプラインに流して実行される。ロード／分岐
命令は、ここにロード命令または分岐命令が存在するこ
とを示している。
【００４２】このプロクラムコードに特徴的なのは、通
常の命令列を格納する命令フィールド６４に加え、属性
情報フィールド６６をもっている点である。属性情報フ
ィールド６６には属性情報が格納される。属性情報フィ
ールド６６は、プログラムコードの意味は変えないがプ
ログラムコードの高速実行を助けるための種々の属性情
報を格納するためのフィールドと定義される。この属性
情報フィールド６６は、コンパイラにおけるディレクテ
ィブ（ｄｉｒｅｃｔｉｖｅ）に相当する。
常の命令列を格納する命令フィールド６４に加え、属性
情報フィールド６６をもっている点である。属性情報フ
ィールド６６には属性情報が格納される。属性情報フィ
ールド６６は、プログラムコードの意味は変えないがプ
ログラムコードの高速実行を助けるための種々の属性情
報を格納するためのフィールドと定義される。この属性
情報フィールド６６は、コンパイラにおけるディレクテ
ィブ（ｄｉｒｅｃｔｉｖｅ）に相当する。
【００４３】このコンテキストのプログラムコードにあ
っては、命令２の属性情報フィールド６６に属性情報
「ＳＷ」を置いている。この属性情報「ＳＷ」は、「命
令２の実行と同時に別のコンテキストの命令フェッチを
開始せよ」という内容を指示する。その後、ロード／分
岐命令の部分で、ロード命令の実行でキャッシュのミス
ヒットや分岐条件の成立で分岐した場合には、パイプラ
インにストールを発生する。
っては、命令２の属性情報フィールド６６に属性情報
「ＳＷ」を置いている。この属性情報「ＳＷ」は、「命
令２の実行と同時に別のコンテキストの命令フェッチを
開始せよ」という内容を指示する。その後、ロード／分
岐命令の部分で、ロード命令の実行でキャッシュのミス
ヒットや分岐条件の成立で分岐した場合には、パイプラ
インにストールを発生する。
【００４４】そこで、属性情報「ＳＷ」の指示によって
既にフェッチしている別のコンテキストの命令列の実行
に直ちに移る。この結果、ロード命令の実行によるキャ
ッシュのミスヒットあるいは分岐命令の実行を契機とし
て、実行中のコンテキストから実行途中にある他のコン
テキストにオーバヘッドなしで切り替えることができ
る。
既にフェッチしている別のコンテキストの命令列の実行
に直ちに移る。この結果、ロード命令の実行によるキャ
ッシュのミスヒットあるいは分岐命令の実行を契機とし
て、実行中のコンテキストから実行途中にある他のコン
テキストにオーバヘッドなしで切り替えることができ
る。
【００４５】プログラムコードの属性情報フィールド６
６に対する属性情報「ＳＷ」は、コンパイル後のプログ
ラムコードを解析することにより埋め込むことができ
る。この作業は、コンパイルが済んだプログラムコード
の中のロード命令あるいは分岐命令のオペコードを探
し、ロード命令あるいは分岐命令に対しフェッチに必要
な所定サイクル分のインターバルだけ先行した命令フィ
ールドの属性情報フィールド６６に属性情報「ＳＷ」を
置けばよい。
６に対する属性情報「ＳＷ」は、コンパイル後のプログ
ラムコードを解析することにより埋め込むことができ
る。この作業は、コンパイルが済んだプログラムコード
の中のロード命令あるいは分岐命令のオペコードを探
し、ロード命令あるいは分岐命令に対しフェッチに必要
な所定サイクル分のインターバルだけ先行した命令フィ
ールドの属性情報フィールド６６に属性情報「ＳＷ」を
置けばよい。
【００４６】図４は、図３の構造をもつプログラムコー
ドを用いた複数のコンテキストの切替えを実現する本発
明の機能ブロックであり、図２のＣＰＵ１０に設けた整
数演算制御ユニット４２およびスーパスカラ整数演算実
行ユニット４４で実現される。まず、メモリ空間１６−
１とＣＰＵ空間１０−２に分けられる。メモリ空間１６
−２は、図２の命令キャッシュメモリ４８で実現され、
もしキャッシュに命令が存在しなければ外部の主記憶ユ
ニット１６に存在する。ＣＰＵ空間１０は、整数演算制
御ユニット４２およびスーパスカラ整数演算実行ユニッ
ト４４で実現される空間である。
ドを用いた複数のコンテキストの切替えを実現する本発
明の機能ブロックであり、図２のＣＰＵ１０に設けた整
数演算制御ユニット４２およびスーパスカラ整数演算実
行ユニット４４で実現される。まず、メモリ空間１６−
１とＣＰＵ空間１０−２に分けられる。メモリ空間１６
−２は、図２の命令キャッシュメモリ４８で実現され、
もしキャッシュに命令が存在しなければ外部の主記憶ユ
ニット１６に存在する。ＣＰＵ空間１０は、整数演算制
御ユニット４２およびスーパスカラ整数演算実行ユニッ
ト４４で実現される空間である。
【００４７】メモリ空間１６−１には、この実施例にあ
っては、４つのコンテキスト５２−１〜５２−４が設け
られている。コンテキスト５２−１〜５２−４のそれぞ
れは、図３のようにコンパイルされたプログラムコード
の命令ストリームである。コンテキスト５２−１〜５２
−４に対しては、コンテキストＩＤとして例えば＃０〜
＃３を設定するＩＤマッピングレジスタ６２−１〜６２
−４が設けられている。
っては、４つのコンテキスト５２−１〜５２−４が設け
られている。コンテキスト５２−１〜５２−４のそれぞ
れは、図３のようにコンパイルされたプログラムコード
の命令ストリームである。コンテキスト５２−１〜５２
−４に対しては、コンテキストＩＤとして例えば＃０〜
＃３を設定するＩＤマッピングレジスタ６２−１〜６２
−４が設けられている。
【００４８】コンテキスト５２−１〜５２−４の命令ス
トリームは、コンテキストリード部６５−１〜６５−４
のそれぞれで読み出される。コンテキストリード部６５
−１〜６５−４の各々は、コンテキスト５２−１〜５２
−４の命令ストリームを読み出す際に、ＩＤマッピング
レジスタ６２−１〜６２−４で設定されたコンテキスト
ＩＤ＃０〜＃３を付けて読み出す。
トリームは、コンテキストリード部６５−１〜６５−４
のそれぞれで読み出される。コンテキストリード部６５
−１〜６５−４の各々は、コンテキスト５２−１〜５２
−４の命令ストリームを読み出す際に、ＩＤマッピング
レジスタ６２−１〜６２−４で設定されたコンテキスト
ＩＤ＃０〜＃３を付けて読み出す。
【００４９】ＣＰＵ空間１０−１には、第１ルータ５
４、命令バッファ５６−１，５６−２、第２ルータ５
８、命令実行部２５、マルチ・リネーミング部３５、コ
ンテキスト切替部６０が設けられる。ルータ５４はコン
テキスト５２−１〜５２−４のいずれか１つを選択し、
選択したコンテキストから読み出された命令ストリーム
を命令バッファ５６−１または５６−２の一方に格納す
る。ルータ５４からの命令ストリームを命令バッファ５
６−１，５６−２のどちらに格納するかは、コンテキス
ト切替部６０が命令ストリーム切替信号Ｅ３によって制
御する。
４、命令バッファ５６−１，５６−２、第２ルータ５
８、命令実行部２５、マルチ・リネーミング部３５、コ
ンテキスト切替部６０が設けられる。ルータ５４はコン
テキスト５２−１〜５２−４のいずれか１つを選択し、
選択したコンテキストから読み出された命令ストリーム
を命令バッファ５６−１または５６−２の一方に格納す
る。ルータ５４からの命令ストリームを命令バッファ５
６−１，５６−２のどちらに格納するかは、コンテキス
ト切替部６０が命令ストリーム切替信号Ｅ３によって制
御する。
【００５０】第２ルータ５８は、命令バッファ５６−
１，５６−２のいずれかから命令を取り出して命令実行
部２５に実行させる。ルータ５８による命令バッファ５
６−１，５６−２からの命令取出しも、コンテキスト切
替部６０からの命令ストリーム切替信号Ｅ４により制御
される。命令実行部２５には命令レジスタ７８が設けら
れ、第２ルータ５８で命令バッファ５６−１または５６
−２から取り出された命令コードを格納し、パイプライ
ン１５に供給する。パイプライン１５は４段構成であ
り、フェッチ段Ｆ、デコーダ段Ｄ、実行段ＥＸ、および
ストア段Ｓを備える。更に命令実行部２５には、属性情
報判別部１０４と命令実行判別部１０６が設けられる。
１，５６−２のいずれかから命令を取り出して命令実行
部２５に実行させる。ルータ５８による命令バッファ５
６−１，５６−２からの命令取出しも、コンテキスト切
替部６０からの命令ストリーム切替信号Ｅ４により制御
される。命令実行部２５には命令レジスタ７８が設けら
れ、第２ルータ５８で命令バッファ５６−１または５６
−２から取り出された命令コードを格納し、パイプライ
ン１５に供給する。パイプライン１５は４段構成であ
り、フェッチ段Ｆ、デコーダ段Ｄ、実行段ＥＸ、および
ストア段Ｓを備える。更に命令実行部２５には、属性情
報判別部１０４と命令実行判別部１０６が設けられる。
【００５１】属性情報判別部１０４は、命令レジスタ７
８に投入された命令について、図３の属性フィールド６
６の属性情報を判別し、属性情報「ＳＷ」を判別する
と、ＳＷ情報検出信号Ｅ１をコンテキスト切替部６０に
出力する。コンテキスト切替部６０は、属性情報判別部
１０４よりＳＷ情報検出信号Ｅ１を受けると、切替先と
なる別のコンテキストからの命令ストリームを、空き状
態にある命令バッファ５６−１，５６−２のいずれかに
格納するための第１ルータ５４の切替えを行う。
８に投入された命令について、図３の属性フィールド６
６の属性情報を判別し、属性情報「ＳＷ」を判別する
と、ＳＷ情報検出信号Ｅ１をコンテキスト切替部６０に
出力する。コンテキスト切替部６０は、属性情報判別部
１０４よりＳＷ情報検出信号Ｅ１を受けると、切替先と
なる別のコンテキストからの命令ストリームを、空き状
態にある命令バッファ５６−１，５６−２のいずれかに
格納するための第１ルータ５４の切替えを行う。
【００５２】命令実行判別部１０６は、属性情報判別部
１０４で属性情報「ＳＷ」を判別した後のロード命令の
実行によるキャッシュメモリのミスヒットあるいは分岐
命令の実行による分岐条件の成立（ｔａｋｅｎ）を検出
したとき、ロード命令または分岐命令の実行検出信号Ｅ
２をコンテキスト切替部６０に出力する。この検出信号
Ｅ２を受けたコンテキスト切替部６０は、第２ルータ５
８に命令ストリーム切替信号Ｅ４を出力し、属性情報
「ＳＷ」の判別で、第１ルータ５４の切替えで切替先と
なる別のコンテキストからの命令をフェッチしている側
の命令バッファ５６−１，５６−２に切り替え、パイプ
ライン１５にストールを発生させないようにする。
１０４で属性情報「ＳＷ」を判別した後のロード命令の
実行によるキャッシュメモリのミスヒットあるいは分岐
命令の実行による分岐条件の成立（ｔａｋｅｎ）を検出
したとき、ロード命令または分岐命令の実行検出信号Ｅ
２をコンテキスト切替部６０に出力する。この検出信号
Ｅ２を受けたコンテキスト切替部６０は、第２ルータ５
８に命令ストリーム切替信号Ｅ４を出力し、属性情報
「ＳＷ」の判別で、第１ルータ５４の切替えで切替先と
なる別のコンテキストからの命令をフェッチしている側
の命令バッファ５６−１，５６−２に切り替え、パイプ
ライン１５にストールを発生させないようにする。
【００５３】ここで第１ルータ５４は、コンテキスト５
２−１〜５２−４からの命令ストリームを命令バッファ
５６−１，５６−２のいずれかに予め格納するプリフェ
ッチルートを切り替えるものである。これに対し第２ル
ータ５８は、命令バッファ５６−１，５６−２のいずれ
かから命令実行部２５の命令レジスタ７８に対する命令
のフェッチルートを切り替える機能をもつといえる。
２−１〜５２−４からの命令ストリームを命令バッファ
５６−１，５６−２のいずれかに予め格納するプリフェ
ッチルートを切り替えるものである。これに対し第２ル
ータ５８は、命令バッファ５６−１，５６−２のいずれ
かから命令実行部２５の命令レジスタ７８に対する命令
のフェッチルートを切り替える機能をもつといえる。
【００５４】更に、命令実行部２５に対してはレジスタ
・リネーミング部３５が設けられている。レジスタ・リ
ネーミング部３５の詳細は後の説明で明らかにされる。
次に、図４のコンテキスト切替動作を具体的に説明す
る。いま図５のようにコンテキスト５２−１が実行中で
あったとする。この場合には、第１ルータ５４がコンテ
キストリード部６５−１を選択し、コンテキスト５２−
１の命令ストリームにＩＤマッピングレジスタ６２−１
によるコンテキストＩＤ＃０を付けた命令ストリーム
が、命令ルート６８によって例えば命令バッファ５６−
２に供給される。
・リネーミング部３５が設けられている。レジスタ・リ
ネーミング部３５の詳細は後の説明で明らかにされる。
次に、図４のコンテキスト切替動作を具体的に説明す
る。いま図５のようにコンテキスト５２−１が実行中で
あったとする。この場合には、第１ルータ５４がコンテ
キストリード部６５−１を選択し、コンテキスト５２−
１の命令ストリームにＩＤマッピングレジスタ６２−１
によるコンテキストＩＤ＃０を付けた命令ストリーム
が、命令ルート６８によって例えば命令バッファ５６−
２に供給される。
【００５５】また第２ルータ５８は、コンテキスト５２
−１からの命令ストリームが供給されている命令バッフ
ァ５６−２を選択しており、命令バッファ５６−２から
コンテキスト５２−１のプログラムコードを取り出して
命令レジスタ７８に投入し、パイプライン１５で実行し
ている。このようなコンテキスト５２−１の実行中に、
図３に示した属性情報「ＳＷ」が属性情報フィールド６
６に現われると、命令実行部２５の属性情報判別部１０
４が属性情報「ＳＷ」を判別し、ＳＷ情報検出信号Ｅ１
をコンテキスト切替部６０に出力する。ＳＷ情報検出信
号Ｅ１を受けたコンテキスト切替部６０は、図６のよう
に、第１ルータ５４に命令ストリーム切替信号Ｅ３を出
力し、切替先となる別のコンテキスト５２−２のコンテ
キストリード部６５−２に切り替え、同時に命令バッフ
ァ５６−１に切り替える。
−１からの命令ストリームが供給されている命令バッフ
ァ５６−２を選択しており、命令バッファ５６−２から
コンテキスト５２−１のプログラムコードを取り出して
命令レジスタ７８に投入し、パイプライン１５で実行し
ている。このようなコンテキスト５２−１の実行中に、
図３に示した属性情報「ＳＷ」が属性情報フィールド６
６に現われると、命令実行部２５の属性情報判別部１０
４が属性情報「ＳＷ」を判別し、ＳＷ情報検出信号Ｅ１
をコンテキスト切替部６０に出力する。ＳＷ情報検出信
号Ｅ１を受けたコンテキスト切替部６０は、図６のよう
に、第１ルータ５４に命令ストリーム切替信号Ｅ３を出
力し、切替先となる別のコンテキスト５２−２のコンテ
キストリード部６５−２に切り替え、同時に命令バッフ
ァ５６−１に切り替える。
【００５６】このため、実行対象となってはいるが現在
停止しているコンテキスト５２−２の命令ルート７２に
よる命令ストリームが、命令バッファ５６−１にプリフ
ェッチされることになる。このとき第２ルータ５８は切
り替えられず、現在実行中のコンテキスト５２−１の命
令バッファ５６−２に格納された命令を命令ルート７０
によって順番に取り出して、命令実行部２５で実行して
いる。
停止しているコンテキスト５２−２の命令ルート７２に
よる命令ストリームが、命令バッファ５６−１にプリフ
ェッチされることになる。このとき第２ルータ５８は切
り替えられず、現在実行中のコンテキスト５２−１の命
令バッファ５６−２に格納された命令を命令ルート７０
によって順番に取り出して、命令実行部２５で実行して
いる。
【００５７】この図６の切替状態で、命令実行部２５が
命令バッファ５６−２に残っているコンテキスト５２−
１の命令ストリームを実行する中でロード命令を実行す
ると、ロード命令の実行が命令実行判別部１０６で判別
され、データキャッシュメモリでミスヒットとなったこ
とを条件にロード命令実行検出信号Ｅ２をコンテキスト
切替部６０に出力する。
命令バッファ５６−２に残っているコンテキスト５２−
１の命令ストリームを実行する中でロード命令を実行す
ると、ロード命令の実行が命令実行判別部１０６で判別
され、データキャッシュメモリでミスヒットとなったこ
とを条件にロード命令実行検出信号Ｅ２をコンテキスト
切替部６０に出力する。
【００５８】ロード命令実行検出信号Ｅ２を受けたコン
テキスト切替部６０は、第２ルータ５８に命令ルート切
替信号Ｅ４を出力し、直ちに命令バッファ５６−１に命
令ルートを切り替える。この結果、ロード命令を実行し
た後の次のサイクルでは、コンテキスト５２−２の命令
コードがパイプライン１５に投入され、コンテキスト５
２−１のロード命令の実行でキャッシュミスヒットとな
っても、パイプライン１５にストールを発生することな
く、別のコンテキスト５２−２の実行にオーバヘッドな
しで切り替えることができる。
テキスト切替部６０は、第２ルータ５８に命令ルート切
替信号Ｅ４を出力し、直ちに命令バッファ５６−１に命
令ルートを切り替える。この結果、ロード命令を実行し
た後の次のサイクルでは、コンテキスト５２−２の命令
コードがパイプライン１５に投入され、コンテキスト５
２−１のロード命令の実行でキャッシュミスヒットとな
っても、パイプライン１５にストールを発生することな
く、別のコンテキスト５２−２の実行にオーバヘッドな
しで切り替えることができる。
【００５９】ここで図４の実施例にあっては、同時に実
行可能なコンテキストの数を４としているが、この数は
便宜的なものであり、実際にはコンテキストＩＤに使う
ビット長、同時に実行させるのに効率的なコンテキスト
の数に基づいて決められる。またコンテキストの切替え
は、単純にラウンドロビンで行うことが効果的である。
即ち、コンテキスト＃０，＃１，＃２，＃３の順番に循
環的に切り替える。
行可能なコンテキストの数を４としているが、この数は
便宜的なものであり、実際にはコンテキストＩＤに使う
ビット長、同時に実行させるのに効率的なコンテキスト
の数に基づいて決められる。またコンテキストの切替え
は、単純にラウンドロビンで行うことが効果的である。
即ち、コンテキスト＃０，＃１，＃２，＃３の順番に循
環的に切り替える。
【００６０】図７のフローチャートは、図４の機能ブロ
ックにおけるコンテキスト切替処理である。まずステッ
プＳ１で、実行対象となるコンテキストの初期設定を行
う。この初期設定は、ＣＰＵ１０の命令処理罫では不可
能なので、ＯＳを呼び出して、実行対象となるコンテキ
ストの割当てを行う初期設定を受ける。次にステップＳ
２で、実行対象となったコンテキストの命令ストリーム
を命令バッファに供給し、ステップＳ３で、命令バッフ
ァの命令を取り出してパイプラインに流すことで実行す
る。コンテキストの命令実行中にあっては、ステップＳ
４で、命令の属性情報からコンテキスト切替要求が発生
したか否かチェックしている。即ち、属性情報「ＳＷ」
の判別をチェックしている。
ックにおけるコンテキスト切替処理である。まずステッ
プＳ１で、実行対象となるコンテキストの初期設定を行
う。この初期設定は、ＣＰＵ１０の命令処理罫では不可
能なので、ＯＳを呼び出して、実行対象となるコンテキ
ストの割当てを行う初期設定を受ける。次にステップＳ
２で、実行対象となったコンテキストの命令ストリーム
を命令バッファに供給し、ステップＳ３で、命令バッフ
ァの命令を取り出してパイプラインに流すことで実行す
る。コンテキストの命令実行中にあっては、ステップＳ
４で、命令の属性情報からコンテキスト切替要求が発生
したか否かチェックしている。即ち、属性情報「ＳＷ」
の判別をチェックしている。
【００６１】属性情報「ＳＷ」を判別するとコンテキス
ト切替要求が発生したものと判断し、ステップＳ５で、
現在実行途中のコンテキストが存在するか否かチェック
する。実行途中のコンテキストが存在すれば、ステップ
Ｓ６で、命令ストリームの読出しを別の実行途中にある
コンテキストに切り替え、別の命令バッファに供給す
る。
ト切替要求が発生したものと判断し、ステップＳ５で、
現在実行途中のコンテキストが存在するか否かチェック
する。実行途中のコンテキストが存在すれば、ステップ
Ｓ６で、命令ストリームの読出しを別の実行途中にある
コンテキストに切り替え、別の命令バッファに供給す
る。
【００６２】続いてステップＳ７で、切替前の命令バッ
ファに残っている現在実行中のコンテキストの命令を実
行し、ステップＳ８で、分岐命令またはロード命令を実
行したか否かチェックしている。ステップＳ８で分岐命
令またはロード命令の実行を判別すると、ステップＳ９
で、実行命令の取出バッファをステップＳ６で別のコン
テキストに切り替えて、命令ストリームを格納している
命令バッファに切り替え、これによってコンテキスト切
替えが成立する。コンテキスト切替えが済むとステップ
Ｓ３に戻り、切替後の命令ストリームを対象とした命令
の実行を繰り返し、以下、同様にして、コンテキスト切
替要求が発生するごとに切替処理を行う。
ファに残っている現在実行中のコンテキストの命令を実
行し、ステップＳ８で、分岐命令またはロード命令を実
行したか否かチェックしている。ステップＳ８で分岐命
令またはロード命令の実行を判別すると、ステップＳ９
で、実行命令の取出バッファをステップＳ６で別のコン
テキストに切り替えて、命令ストリームを格納している
命令バッファに切り替え、これによってコンテキスト切
替えが成立する。コンテキスト切替えが済むとステップ
Ｓ３に戻り、切替後の命令ストリームを対象とした命令
の実行を繰り返し、以下、同様にして、コンテキスト切
替要求が発生するごとに切替処理を行う。
【００６３】一方、ステップＳ４でコンテキスト切替要
求が発生した際に、ステップＳ５で実行途中のコンテキ
ストが存在しなかった場合には、ステップＳ１０に進
み、並列に実行可能なコンテキストを取り出し、ステッ
プＳ１１で、取り出したコンテキストに番号を与え、コ
ンテキストＩＤレジスタとコンテキスト配置テーブルに
登録する。
求が発生した際に、ステップＳ５で実行途中のコンテキ
ストが存在しなかった場合には、ステップＳ１０に進
み、並列に実行可能なコンテキストを取り出し、ステッ
プＳ１１で、取り出したコンテキストに番号を与え、コ
ンテキストＩＤレジスタとコンテキスト配置テーブルに
登録する。
【００６４】このステップＳ１０，Ｓ１１の処理は、コ
ンテキストの命令実行系では処理ができないので、ＯＳ
を呼び出して、新たなコンテキストの割当てとコンテキ
スト番号を付与を受けることになる。このＯＳによる支
援を受けるステップＳ１０，Ｓ１１の処理は、オーバヘ
ッドが比較的大きくなる処理であるが、頻繁に起こるこ
とはないため、その影響は小さいといえる。 ３．マルチレジスタ・リネーミング 現在使用されている多くのスーパスカラ・プロセッサで
は、命令間の依存を実行時に動的に解消するため、レジ
スタ・リネーミングというアルゴリズムを採用してい
る。図８は、レジスタ・リネーミングの概略である。図
８（Ａ）の変更前のプログラムの依存関係を見ると、１
行目と２行目のレジスタＲ１は真の依存関係、１行目
と３行目のレジスタＲ１は出力依存、１行目と４行目
のレジスタＲは逆依存の関係にある。
ンテキストの命令実行系では処理ができないので、ＯＳ
を呼び出して、新たなコンテキストの割当てとコンテキ
スト番号を付与を受けることになる。このＯＳによる支
援を受けるステップＳ１０，Ｓ１１の処理は、オーバヘ
ッドが比較的大きくなる処理であるが、頻繁に起こるこ
とはないため、その影響は小さいといえる。 ３．マルチレジスタ・リネーミング 現在使用されている多くのスーパスカラ・プロセッサで
は、命令間の依存を実行時に動的に解消するため、レジ
スタ・リネーミングというアルゴリズムを採用してい
る。図８は、レジスタ・リネーミングの概略である。図
８（Ａ）の変更前のプログラムの依存関係を見ると、１
行目と２行目のレジスタＲ１は真の依存関係、１行目
と３行目のレジスタＲ１は出力依存、１行目と４行目
のレジスタＲは逆依存の関係にある。
【００６５】この図８（Ａ）のレジスタ・ネーミングの
状態では、１行目と２行目のレジスタＲ１が出力依存
にあり、また１行目と４行目のレジスタＲ３が逆依存
の関係にあるため、１行目、３行目、４行目を同時に実
行することはできない。そこで図８（Ｂ）のように、３
行目のレジスタＲ１を新たなレジスタＲ７に変更し、ま
た４行目のレジスタＲ３を新たなレジスタＲ８に変更す
るリネーミング（名前の付け替え）を行うことで、出力
依存と逆依存を解消することができる。
状態では、１行目と２行目のレジスタＲ１が出力依存
にあり、また１行目と４行目のレジスタＲ３が逆依存
の関係にあるため、１行目、３行目、４行目を同時に実
行することはできない。そこで図８（Ｂ）のように、３
行目のレジスタＲ１を新たなレジスタＲ７に変更し、ま
た４行目のレジスタＲ３を新たなレジスタＲ８に変更す
るリネーミング（名前の付け替え）を行うことで、出力
依存と逆依存を解消することができる。
【００６６】このため、図８（Ｂ）のレジスタ・リネー
ミングにより１行目、３行目、４行目の命令を同時に実
行することが可能となる。このように、レジスタ・リネ
ーミングにより、出力依存と逆依存にある命令間の依存
関係を解消して同時に実行することを可能とする。勿
論、真の依存はリネーミングであっても解消できない。
図８（Ａ）（Ｂ）のリネーミングは、単一の命令ストリ
ームの中での命令の依存を解消する手法であるが、本発
明にあっては、このレジスタ・リネーミングの手法を複
数のコンテキストの同時実行を対象とした複数の命令ス
トリームについての命令依存の対象に拡張する。即ち、
複数のコンテキストの実行による複数の命令ストリーム
でのレジスタ・リネーミングを実現するため、次の要件
を定める。
ミングにより１行目、３行目、４行目の命令を同時に実
行することが可能となる。このように、レジスタ・リネ
ーミングにより、出力依存と逆依存にある命令間の依存
関係を解消して同時に実行することを可能とする。勿
論、真の依存はリネーミングであっても解消できない。
図８（Ａ）（Ｂ）のリネーミングは、単一の命令ストリ
ームの中での命令の依存を解消する手法であるが、本発
明にあっては、このレジスタ・リネーミングの手法を複
数のコンテキストの同時実行を対象とした複数の命令ス
トリームについての命令依存の対象に拡張する。即ち、
複数のコンテキストの実行による複数の命令ストリーム
でのレジスタ・リネーミングを実現するため、次の要件
を定める。
【００６７】レジスタのぶつかりを避けるために、レ
ジスタの名前替えの際に、命令中のレジスタ番号に加え
コンテキストのＩＤを利用する。 １つのコンテキストが使うレジスタ数を増やすため
に、レジスタ名前替え用のレジスタファイルを （命令中のレジスタ番号）＋（コンテキストＩＤ） のキーで検索できるようにアソシエイティブなメモリで
構成する。このようなメモリを以下、リネーミングバッ
ファと呼ぶ。また、リネーミングバッファで実現する複
数の物理レジスタをコンテキストの数で等分して使用す
るようなことはせず、物理レジスタに対し仮想的なレジ
スタ割当てを行う。
ジスタの名前替えの際に、命令中のレジスタ番号に加え
コンテキストのＩＤを利用する。 １つのコンテキストが使うレジスタ数を増やすため
に、レジスタ名前替え用のレジスタファイルを （命令中のレジスタ番号）＋（コンテキストＩＤ） のキーで検索できるようにアソシエイティブなメモリで
構成する。このようなメモリを以下、リネーミングバッ
ファと呼ぶ。また、リネーミングバッファで実現する複
数の物理レジスタをコンテキストの数で等分して使用す
るようなことはせず、物理レジスタに対し仮想的なレジ
スタ割当てを行う。
【００６８】コンテキスト切替えの際に、リネーミン
グバッファから古くなったコンテキストのレジスタを退
避するようなことはしない。コンテキストの切替えに関
係なく、リネーミングバッファの中の利用できる物理レ
ジスタがなくなった時点で古いコンテキストに割り当て
ているレジスタを退避する。即ち、リネーミングバッフ
ァからのレジスタの退避をルーズに行う。
グバッファから古くなったコンテキストのレジスタを退
避するようなことはしない。コンテキストの切替えに関
係なく、リネーミングバッファの中の利用できる物理レ
ジスタがなくなった時点で古いコンテキストに割り当て
ているレジスタを退避する。即ち、リネーミングバッフ
ァからのレジスタの退避をルーズに行う。
【００６９】このような〜の内容をもったレジスタ
の名前替えをマルチレジスタ・リネーミングと呼ぶ。こ
のようなマルチレジスタ・リネーミングの構築によっ
て、複数のコンテキストを同時にパイプラインに流すこ
とが可能となる。即ち、あるコンテキスト＃０でレジス
タＲ１を使っていたとする。この実行中のコンテキスト
＃０と同時に実行させたいと考える別のコンテキスト＃
１も同じレジスタＲ１を使っていたとする。
の名前替えをマルチレジスタ・リネーミングと呼ぶ。こ
のようなマルチレジスタ・リネーミングの構築によっ
て、複数のコンテキストを同時にパイプラインに流すこ
とが可能となる。即ち、あるコンテキスト＃０でレジス
タＲ１を使っていたとする。この実行中のコンテキスト
＃０と同時に実行させたいと考える別のコンテキスト＃
１も同じレジスタＲ１を使っていたとする。
【００７０】この場合、本発明のマルチレジスタ・リネ
ーミングによれば、２つのコンテキスト＃０，＃１で使
用しているレジスタＲ１には、コンテキストＩＤの付加
により「００−Ｒ１」「１０−Ｒ１」にリネーミングさ
れる。このため、コードを変更したりハードウェアで同
期をとったりする必要がなく、同じレジスタ名をもった
複数のコンテキストを同時に実行することができる。ま
た、実行中でないコンテキストのリネーミングレジスタ
の情報をメモリ空間の別の領域に退避させていること
で、複数のコンテキストのレジスタ情報を同時にハード
ウェア上の物理レジスタに依存させることができる。
ーミングによれば、２つのコンテキスト＃０，＃１で使
用しているレジスタＲ１には、コンテキストＩＤの付加
により「００−Ｒ１」「１０−Ｒ１」にリネーミングさ
れる。このため、コードを変更したりハードウェアで同
期をとったりする必要がなく、同じレジスタ名をもった
複数のコンテキストを同時に実行することができる。ま
た、実行中でないコンテキストのリネーミングレジスタ
の情報をメモリ空間の別の領域に退避させていること
で、複数のコンテキストのレジスタ情報を同時にハード
ウェア上の物理レジスタに依存させることができる。
【００７１】図９は、本発明のマルチレジスタ・リネー
ミングを実現するための機能ブロックであり、図４のレ
ジスタ・リネーミング部３５の詳細となる。レジスタ・
リネーミング部３５は、ＣＰＵ空間１０−１とメモリ空
間１６−１を使用して構築される。ＣＰＵ空間１０−１
にはコンテキスト・マッピング・テーブル６２が設けら
れる。コンテキスト・マッピング・テーブル６２には、
全く新しいコンテキストの実行を開始する場合に、コン
テキスト番号ＣＮの登録がＯＳの支援により行われる。
ミングを実現するための機能ブロックであり、図４のレ
ジスタ・リネーミング部３５の詳細となる。レジスタ・
リネーミング部３５は、ＣＰＵ空間１０−１とメモリ空
間１６−１を使用して構築される。ＣＰＵ空間１０−１
にはコンテキスト・マッピング・テーブル６２が設けら
れる。コンテキスト・マッピング・テーブル６２には、
全く新しいコンテキストの実行を開始する場合に、コン
テキスト番号ＣＮの登録がＯＳの支援により行われる。
【００７２】この実施例は、同時に走行するコンテキス
トを４つとした場合を例にとっていることから、コンテ
キスト・マッピング・テーブル６２にはコンテキストＩ
Ｄ００，０１，１０，１１が割り当てられ、このコンテ
キストＩＤに対し、実行対象となったコンテキスト番号
ＣＮ０として＃０をコンテキストＩＤ００に登録し、コ
ンテキスト番号＃１をコンテキストＩＤ１０に登録して
いる。
トを４つとした場合を例にとっていることから、コンテ
キスト・マッピング・テーブル６２にはコンテキストＩ
Ｄ００，０１，１０，１１が割り当てられ、このコンテ
キストＩＤに対し、実行対象となったコンテキスト番号
ＣＮ０として＃０をコンテキストＩＤ００に登録し、コ
ンテキスト番号＃１をコンテキストＩＤ１０に登録して
いる。
【００７３】更にＣＰＵ空間１０−１には、実行中コン
テキストＩＤレジスタ７６、命令レジスタ７８、リネー
ミング・バッファ８２、退避／ロード処理部９２が設け
られる。実行中コンテキストＩＤレジスタ７６には、現
在実行中のコンテキスト、例えばコンテキスト番号＃１
のコンテキストＩＤ＝１０が格納される。命令レジスタ
７８にはリネーミング対象となるレジスタ名をレジスタ
指定フィールド８０に格納した命令コードが格納され
る。
テキストＩＤレジスタ７６、命令レジスタ７８、リネー
ミング・バッファ８２、退避／ロード処理部９２が設け
られる。実行中コンテキストＩＤレジスタ７６には、現
在実行中のコンテキスト、例えばコンテキスト番号＃１
のコンテキストＩＤ＝１０が格納される。命令レジスタ
７８にはリネーミング対象となるレジスタ名をレジスタ
指定フィールド８０に格納した命令コードが格納され
る。
【００７４】リネーミング・バッファ８２は、命令のレ
ジスタ指定フィールド８０で指定可能な物理レジスタ部
８４−１〜８４−１６のレジスタ領域に分けられてい
る。この実施例は、物理レジスタの指定数を１６として
いるが、３２，６４など、適宜の数に定めることができ
る。リネーミング・バッファ８２の物理レジスタ部８４
−１〜８４−１６のそれぞれは、有効フラグフィールド
８６、キーフィールド８８およびデータフィールド９０
を有する。有効フラグフィールド８６は、その物理レジ
スタがリネーミング・レジスタとして使用されている場
合に有効フラグをオンしており、未使用である場合には
有効フラグがオフとなっている。したがって、物理レジ
スタ部８４−１〜８４−１６の有効フラグ８６を調べる
ことで、リネーミングに使用可能な物理レジスタが存在
するか否か判断できる。
ジスタ指定フィールド８０で指定可能な物理レジスタ部
８４−１〜８４−１６のレジスタ領域に分けられてい
る。この実施例は、物理レジスタの指定数を１６として
いるが、３２，６４など、適宜の数に定めることができ
る。リネーミング・バッファ８２の物理レジスタ部８４
−１〜８４−１６のそれぞれは、有効フラグフィールド
８６、キーフィールド８８およびデータフィールド９０
を有する。有効フラグフィールド８６は、その物理レジ
スタがリネーミング・レジスタとして使用されている場
合に有効フラグをオンしており、未使用である場合には
有効フラグがオフとなっている。したがって、物理レジ
スタ部８４−１〜８４−１６の有効フラグ８６を調べる
ことで、リネーミングに使用可能な物理レジスタが存在
するか否か判断できる。
【００７５】キーフィールド８８には、実行中コンテキ
ストＩＤレジスタ７６に格納したＣＩＤｉと命令レジス
タ７８のレジスタ指定フィールド８０のレジスタ名Ｒｊ
を合わせたキー（ＣＩＤｉ−Ｒｊ）がリネーミング・レ
ジスタ名を示すキーコードとして格納される。このため
同じレジスタ名Ｒｊであっても、コンテキストＩＤであ
るＣＩＤｉによって区別することができる。
ストＩＤレジスタ７６に格納したＣＩＤｉと命令レジス
タ７８のレジスタ指定フィールド８０のレジスタ名Ｒｊ
を合わせたキー（ＣＩＤｉ−Ｒｊ）がリネーミング・レ
ジスタ名を示すキーコードとして格納される。このため
同じレジスタ名Ｒｊであっても、コンテキストＩＤであ
るＣＩＤｉによって区別することができる。
【００７６】一方、メモリ空間１６−１にはコンテキス
ト・マッピング・テーブル６２に登録されたコンテキス
ト番号＃０，＃１ごとにコンテキスト・コントロール・
ブロック９４−１，９４−２が確保されている。このコ
ンテキスト・コントロール・ブロック９４−１，９４−
２は、特定領域をレジスタ退避領域９８−１，９８−２
に割り当てている。レジスタ退避領域９８−１，９８−
２は、基本的にはリネーミング・バッファ８２の物理レ
ジスタ部８４−１〜８４−１６と同じ数の領域を確保し
ている。レジスタ退避領域９８−１の各レジスタ領域
は、有効フラグフィールド１００とレジスタデータフィ
ールド１０２に分けられている。有効フラグフィールド
１００の有効フラグは、レジスタデータフィールド１０
２にレジスタデータが退避されるとオンし、レジスタデ
ータをリネーミング・バッファ８２にロードするとオフ
となる。
ト・マッピング・テーブル６２に登録されたコンテキス
ト番号＃０，＃１ごとにコンテキスト・コントロール・
ブロック９４−１，９４−２が確保されている。このコ
ンテキスト・コントロール・ブロック９４−１，９４−
２は、特定領域をレジスタ退避領域９８−１，９８−２
に割り当てている。レジスタ退避領域９８−１，９８−
２は、基本的にはリネーミング・バッファ８２の物理レ
ジスタ部８４−１〜８４−１６と同じ数の領域を確保し
ている。レジスタ退避領域９８−１の各レジスタ領域
は、有効フラグフィールド１００とレジスタデータフィ
ールド１０２に分けられている。有効フラグフィールド
１００の有効フラグは、レジスタデータフィールド１０
２にレジスタデータが退避されるとオンし、レジスタデ
ータをリネーミング・バッファ８２にロードするとオフ
となる。
【００７７】コンテキスト番号＃０のレジスタ退避領域
９８−１の場合、先頭の有効フラグフィールド１００の
みが０で他の有効フラグは１となっており、先頭のレジ
スタデータのみがリネーミング・バッファ８２にあるこ
とを表わしている。これに対し、現在実行中のコンテキ
スト番号＃１のレジスタ退避領域９８−２については、
全ての有効フラグが０とオフしており、リネーミング・
レジスタは全てリネーミング・バッファ８２に存在する
ことを表わしている。
９８−１の場合、先頭の有効フラグフィールド１００の
みが０で他の有効フラグは１となっており、先頭のレジ
スタデータのみがリネーミング・バッファ８２にあるこ
とを表わしている。これに対し、現在実行中のコンテキ
スト番号＃１のレジスタ退避領域９８−２については、
全ての有効フラグが０とオフしており、リネーミング・
レジスタは全てリネーミング・バッファ８２に存在する
ことを表わしている。
【００７８】なお、レジスタ退避領域９８−１，９８−
２以外のコンテキスト・コントロール・ブロック９４−
１，９４−２の領域は、通常のコントロールエリア１１
０−１，１１０−２として使用されている。退避／ロー
ド処理部９２は、リネーミング・バッファ８２がオーバ
フローした際のメモリ空間１６−１に対するレジスタ退
避処理と、実行中のコンテキストで使用するリネーミン
グ・レジスタがリネーミング・バッファ８２に存在しな
いときのメモリ空間１６−１からのレジスタデータのロ
ードを行う。
２以外のコンテキスト・コントロール・ブロック９４−
１，９４−２の領域は、通常のコントロールエリア１１
０−１，１１０−２として使用されている。退避／ロー
ド処理部９２は、リネーミング・バッファ８２がオーバ
フローした際のメモリ空間１６−１に対するレジスタ退
避処理と、実行中のコンテキストで使用するリネーミン
グ・レジスタがリネーミング・バッファ８２に存在しな
いときのメモリ空間１６−１からのレジスタデータのロ
ードを行う。
【００７９】図１０のフローチャートは、図９における
マルチ・リネーミング処理である。まずステップＳ１
で、命令レジスタ７８にリネーミング対象となる命令が
投入されたか否かチェックしている。リネーミング対象
となる命令が投入されると、ステップＳ２で、実行中コ
ンテキストＩＤレジスタ７６に格納している実行中のコ
ンテキストＩＤｉ＝１０と、命令レジスタ７８のレジス
タ指定フィールド８０のレジスタ番号例えばＲ１でキー
「１０−Ｒ１」を作成し、リネーミング・バッファ８６
のキーフィールド８８を検索する。
マルチ・リネーミング処理である。まずステップＳ１
で、命令レジスタ７８にリネーミング対象となる命令が
投入されたか否かチェックしている。リネーミング対象
となる命令が投入されると、ステップＳ２で、実行中コ
ンテキストＩＤレジスタ７６に格納している実行中のコ
ンテキストＩＤｉ＝１０と、命令レジスタ７８のレジス
タ指定フィールド８０のレジスタ番号例えばＲ１でキー
「１０−Ｒ１」を作成し、リネーミング・バッファ８６
のキーフィールド８８を検索する。
【００８０】キーフィールド８８の検索で該当するレジ
スタがあれば、ステップＳ５に進み、リネーミング・レ
ジスタＣＩＤｉ−Ｒｊ＝１０−Ｒ１を使用した命令の実
行を行う。一方、ステップＳ３で、リネーミング・バッ
ファ８２に該当レジスタがなかった場合には、ステップ
Ｓ４に進み、メモリ空間１６−１のコンテキスト番号＃
１のレジスタ退避領域９８−２から対応するレジスタデ
ータのロード処理を行う。このレジスタロード処理の詳
細は後の説明で明らかにされる。
スタがあれば、ステップＳ５に進み、リネーミング・レ
ジスタＣＩＤｉ−Ｒｊ＝１０−Ｒ１を使用した命令の実
行を行う。一方、ステップＳ３で、リネーミング・バッ
ファ８２に該当レジスタがなかった場合には、ステップ
Ｓ４に進み、メモリ空間１６−１のコンテキスト番号＃
１のレジスタ退避領域９８−２から対応するレジスタデ
ータのロード処理を行う。このレジスタロード処理の詳
細は後の説明で明らかにされる。
【００８１】図１１のフローチャートは、図９のリネー
ミング・バッファ８２がオーバフローした際のレジスタ
退避処理である。あるコンテキストを実行中にリネーミ
ング・バッファ８２がオーバフローすると、そのコンテ
キストの実行を続けるためには別のコンテキストのリネ
ーミング・バッファ８２上に存在するレジスタデータを
メモリ空間１６−１の退避領域に退避させなければなら
ない。
ミング・バッファ８２がオーバフローした際のレジスタ
退避処理である。あるコンテキストを実行中にリネーミ
ング・バッファ８２がオーバフローすると、そのコンテ
キストの実行を続けるためには別のコンテキストのリネ
ーミング・バッファ８２上に存在するレジスタデータを
メモリ空間１６−１の退避領域に退避させなければなら
ない。
【００８２】この場合のリネーミング・バッファ８２の
オーバフローは、物理レジスタ部８４−１〜８４−１６
の有効フラグが全てオン（ビット１）で且つ実行中コン
テキストレジスタ７６のＣＩＤｉと命令レジスタ７８の
レジスタ指定フィールド８０のレジスタ名Ｒｊで作った
キー「ＣＩＤｉ−Ｒｊ」によるキーフィールド８８の検
索で該当するレジスタが存在しなかった場合である。
オーバフローは、物理レジスタ部８４−１〜８４−１６
の有効フラグが全てオン（ビット１）で且つ実行中コン
テキストレジスタ７６のＣＩＤｉと命令レジスタ７８の
レジスタ指定フィールド８０のレジスタ名Ｒｊで作った
キー「ＣＩＤｉ−Ｒｊ」によるキーフィールド８８の検
索で該当するレジスタが存在しなかった場合である。
【００８３】リネーミング・バッファ８２のオーバフロ
ー発生に伴うレジスタ退避処理にあっては、まずステッ
プＳ１で、リネーミング・バッファ８２より退避するコ
ンテキストを決定する。退避するコンテキストの決定
は、コンテキスト・マッピング・テーブル６２にＬＲＵ
アルゴリズムの機能を付け加えて決めればよい。即ち、
複数のコンテキストの中の最も実行した時点の古いコン
テキストを、退避するコンテキストに決定する。
ー発生に伴うレジスタ退避処理にあっては、まずステッ
プＳ１で、リネーミング・バッファ８２より退避するコ
ンテキストを決定する。退避するコンテキストの決定
は、コンテキスト・マッピング・テーブル６２にＬＲＵ
アルゴリズムの機能を付け加えて決めればよい。即ち、
複数のコンテキストの中の最も実行した時点の古いコン
テキストを、退避するコンテキストに決定する。
【００８４】続いてステップＳ２で、退避するコンテキ
ストのＩＤを使用してリネーミング・バッファ８２にお
ける各物理レジスタ８４−１〜８４−１６のキーフィー
ルドを検索し、該当するレジスタをアクセスする。続い
て、アクセスした物理レジスタの有効フラグがオンか否
かチェックする。有効フラグがオンであれば、ステップ
Ｓ４に進み、退避コンテキストの番号をラベルしたメモ
リ空間１６−１のコンテキスト・コントロール・ブロッ
ク内の対応するレジスタ番号の領域に退避する。退避が
済むと、ステップＳ５で、レジスタ退避領域の有効フラ
グをオンする。次にステップＳ６で、リネーミング・バ
ッファ８２の退避済みのレジスタの有効フラグをオフす
る。
ストのＩＤを使用してリネーミング・バッファ８２にお
ける各物理レジスタ８４−１〜８４−１６のキーフィー
ルドを検索し、該当するレジスタをアクセスする。続い
て、アクセスした物理レジスタの有効フラグがオンか否
かチェックする。有効フラグがオンであれば、ステップ
Ｓ４に進み、退避コンテキストの番号をラベルしたメモ
リ空間１６−１のコンテキスト・コントロール・ブロッ
ク内の対応するレジスタ番号の領域に退避する。退避が
済むと、ステップＳ５で、レジスタ退避領域の有効フラ
グをオンする。次にステップＳ６で、リネーミング・バ
ッファ８２の退避済みのレジスタの有効フラグをオフす
る。
【００８５】続いてステップＳ７で、命令レジスタ７８
のレジスタ指定フィールド８０で指定可能な例えば１６
個のレジスタ分の処理を行ったか否かチェックする。全
てのレジスタの処理を終了するまで、ステップＳ２〜Ｓ
６の処理を繰り返す。勿論、ステップＳ３で、退避コン
テキストＩＤをもつレジスタを検索しても、有効フラグ
がオフであった場合には、ステップＳ４〜Ｓ６の処理は
不要である。
のレジスタ指定フィールド８０で指定可能な例えば１６
個のレジスタ分の処理を行ったか否かチェックする。全
てのレジスタの処理を終了するまで、ステップＳ２〜Ｓ
６の処理を繰り返す。勿論、ステップＳ３で、退避コン
テキストＩＤをもつレジスタを検索しても、有効フラグ
がオフであった場合には、ステップＳ４〜Ｓ６の処理は
不要である。
【００８６】このオーバフロー時のレジスタ退避処理に
よって、リネーミング・バッファ８２に残っている最も
実行時点の古いコンテキストで使用したレジスタ内容
が、対応するメモリ空間１６−１のレジスタ退避領域に
退避され、実行中のコンテキストのリネーミングのため
にリネーミング・バッファ８２に空きレジスタを確保す
ることができる。
よって、リネーミング・バッファ８２に残っている最も
実行時点の古いコンテキストで使用したレジスタ内容
が、対応するメモリ空間１６−１のレジスタ退避領域に
退避され、実行中のコンテキストのリネーミングのため
にリネーミング・バッファ８２に空きレジスタを確保す
ることができる。
【００８７】図１２のフローチャートは、図９の退避／
ロード処理部９２によるレジスタデータ・ロード処理で
ある。図１１のレジスタ退避処理によって、実行途中に
あるコンテキストのレジスタをメモリ空間１６−１のコ
ンテキスト・コントロール・ブロックに退避してしまう
と、その後にそのコンテキストの実行がスケジュールさ
れたとき、レジスタのデータがリネーミング・バッファ
８２上にないことがある。このような場合に、図１２の
レジスタデータ・ロード処理が行われる。
ロード処理部９２によるレジスタデータ・ロード処理で
ある。図１１のレジスタ退避処理によって、実行途中に
あるコンテキストのレジスタをメモリ空間１６−１のコ
ンテキスト・コントロール・ブロックに退避してしまう
と、その後にそのコンテキストの実行がスケジュールさ
れたとき、レジスタのデータがリネーミング・バッファ
８２上にないことがある。このような場合に、図１２の
レジスタデータ・ロード処理が行われる。
【００８８】まずステップＳ１で、レジスタデータのロ
ード処理に先立ち、現在リネーミング・バッファ８２に
格納されている別のコンテキストのレジスタ群のレジス
タデータを退避する。これは、新たなレジスタデータを
ロードするときにオーバフローが起きないことを保証す
るためである。このレジスタデータの退避処理は、図１
１のレジスタ退避処理を行うことになる。勿論、レジス
タロード処理に先立ってリネーミング・バッファ８２の
有効フラグから十分な空きレジスタが存在する場合に
は、ステップＳ１の他のコンテキストのレジスタデータ
の退避処理は行う必要がない。
ード処理に先立ち、現在リネーミング・バッファ８２に
格納されている別のコンテキストのレジスタ群のレジス
タデータを退避する。これは、新たなレジスタデータを
ロードするときにオーバフローが起きないことを保証す
るためである。このレジスタデータの退避処理は、図１
１のレジスタ退避処理を行うことになる。勿論、レジス
タロード処理に先立ってリネーミング・バッファ８２の
有効フラグから十分な空きレジスタが存在する場合に
は、ステップＳ１の他のコンテキストのレジスタデータ
の退避処理は行う必要がない。
【００８９】次にステップＳ２で、実行中のコンテキス
トに関するメモリ空間１６−１のコンテキスト・コント
ロール・ブロックの対応するレジスタ退避領域の内容を
読み出す。次にステップＳ３で、読み出したレジスタ退
避領域の有効フラグがオンか否かチェックする。オンで
あればレジスタデータは退避領域に存在することから、
ステップＳ４で、ロードするコンテキストのＩＤを使用
してリネーミング・バッファ８２にレジスタ退避領域の
読出内容をロードする。
トに関するメモリ空間１６−１のコンテキスト・コント
ロール・ブロックの対応するレジスタ退避領域の内容を
読み出す。次にステップＳ３で、読み出したレジスタ退
避領域の有効フラグがオンか否かチェックする。オンで
あればレジスタデータは退避領域に存在することから、
ステップＳ４で、ロードするコンテキストのＩＤを使用
してリネーミング・バッファ８２にレジスタ退避領域の
読出内容をロードする。
【００９０】レジスタロードが済むと、ステップＳ５
で、コンテキスト・コントロール・ブロックのロードが
済んだレジスタ領域の有効フラグをオフする。続いてス
テップＳ６で、リネーミング・バッファ８２のロード済
みのレジスタの有効フラグをオンする。一方、ステップ
Ｓ３で、レジスタ退避領域の有効フラグがオフであれ
ば、そのレジスタはリネーミング・バッファ８２上に確
保されていることから、ステップＳ４〜Ｓ６のロード処
理は行わない。
で、コンテキスト・コントロール・ブロックのロードが
済んだレジスタ領域の有効フラグをオフする。続いてス
テップＳ６で、リネーミング・バッファ８２のロード済
みのレジスタの有効フラグをオンする。一方、ステップ
Ｓ３で、レジスタ退避領域の有効フラグがオフであれ
ば、そのレジスタはリネーミング・バッファ８２上に確
保されていることから、ステップＳ４〜Ｓ６のロード処
理は行わない。
【００９１】１つの退避データのロードが済むと、ステ
ップＳ７で、命令レジスタ７８のレジスタ指定フィール
ド８０で指定できる退避領域のレジスタ分の処理の終了
の有無をチェックし、処理を終了するまで、ステップＳ
２〜Ｓ７の処理を繰り返す。以上のマルチ・リネーミン
グ・レジスタの処理にあっては、一度、レジスタの退避
またはロードが起きると対象となったコンテキストに属
する全てのレジスタデータの退避またはロードを行う場
合を例にとっているが、１つずつ処理してもよい。オー
バヘッドの観点からは、レジスタ退避については退避対
象となったコンテキストに含まれる全てのレジスタデー
タを退避させ、ロードは必要に応じて１つずつ行うこと
が最も効率的と考えられる。
ップＳ７で、命令レジスタ７８のレジスタ指定フィール
ド８０で指定できる退避領域のレジスタ分の処理の終了
の有無をチェックし、処理を終了するまで、ステップＳ
２〜Ｓ７の処理を繰り返す。以上のマルチ・リネーミン
グ・レジスタの処理にあっては、一度、レジスタの退避
またはロードが起きると対象となったコンテキストに属
する全てのレジスタデータの退避またはロードを行う場
合を例にとっているが、１つずつ処理してもよい。オー
バヘッドの観点からは、レジスタ退避については退避対
象となったコンテキストに含まれる全てのレジスタデー
タを退避させ、ロードは必要に応じて１つずつ行うこと
が最も効率的と考えられる。
【００９２】またリネーミング・バッファ８２内のレジ
スタデータの置替えは、キャッシュメモリにおけるＬＲ
Ｕアルゴリズムに類似している。このため基本的なレジ
スタデータの置替えアルゴリズムは、キャッシュメモリ
におけるＬＲＵアルゴリズムを適用することができる。
但し、キャッシュメモリのＬＲＵアルゴリズムを適用す
る場合には、このための処理専用のレジスタを数個、リ
ネーミング・バッファ８２以外に用意する必要がある。 ４．本発明の適用例 （１）小さなコンテキストの場合 小さなコンテキストとは、所謂同じアドレス空間内で複
数のコンテキストを実行する場合である。この場合に
は、従来のマルチ・スレッドの実行と同様のコンテキス
トの切替えが可能である。同じアドレス空間内で複数の
コンテキストに分けるのは、基本的にはコンパイラの仕
事になる。これに加え本発明にあっては、コンテキスト
の切替タイミングについて図３〜図７に示したロード命
令または分岐命令の実行を契機として行うことで、より
柔軟なコンテキスト切替えが実現できる。
スタデータの置替えは、キャッシュメモリにおけるＬＲ
Ｕアルゴリズムに類似している。このため基本的なレジ
スタデータの置替えアルゴリズムは、キャッシュメモリ
におけるＬＲＵアルゴリズムを適用することができる。
但し、キャッシュメモリのＬＲＵアルゴリズムを適用す
る場合には、このための処理専用のレジスタを数個、リ
ネーミング・バッファ８２以外に用意する必要がある。 ４．本発明の適用例 （１）小さなコンテキストの場合 小さなコンテキストとは、所謂同じアドレス空間内で複
数のコンテキストを実行する場合である。この場合に
は、従来のマルチ・スレッドの実行と同様のコンテキス
トの切替えが可能である。同じアドレス空間内で複数の
コンテキストに分けるのは、基本的にはコンパイラの仕
事になる。これに加え本発明にあっては、コンテキスト
の切替タイミングについて図３〜図７に示したロード命
令または分岐命令の実行を契機として行うことで、より
柔軟なコンテキスト切替えが実現できる。
【００９３】また、同じアドレス空間内で複数のコンテ
キストを実行する際のマルチ・レジスタ・リネーミング
については、図９〜図１２に示したとおりであるが、ハ
ードウェアに関しては、図９のＣＰＵ空間１０−１に設
けたコンテキスト・マッピング・テーブル６２とメモリ
空間１６−１のコンテキストごとのコンテキスト・コン
トロール・ブロックは省略できる。メモリ空間１６−１
については、コンテキスト・コントロール・ブロックを
設ける代わりにリネーミング・バッファ８２がオーバフ
ローしたときのレジスタ退避領域を各コンテキストごと
に設ければよい。 （２）大きなコンテキストの場合 大きなコンテキストとは、アドレス空間を共用しない複
数のコンテキストを実行する場合である。この例の１つ
には、ユニックスのプロセスのような実行がある。ま
た、並列計算機のプロセッサ・エレメントとして本発明
のプロセッサを適用する場合には、他のプロセッサ・エ
レメントからきたメッセージの処理や、こちらから他の
プロセッサ・エレメントに出すメッセージの構築など
を、プロセッサ内の命令の実行と平行して行うにことに
より、メッセージ送出と受取りのためのオーバヘッドを
軽減することができる。
キストを実行する際のマルチ・レジスタ・リネーミング
については、図９〜図１２に示したとおりであるが、ハ
ードウェアに関しては、図９のＣＰＵ空間１０−１に設
けたコンテキスト・マッピング・テーブル６２とメモリ
空間１６−１のコンテキストごとのコンテキスト・コン
トロール・ブロックは省略できる。メモリ空間１６−１
については、コンテキスト・コントロール・ブロックを
設ける代わりにリネーミング・バッファ８２がオーバフ
ローしたときのレジスタ退避領域を各コンテキストごと
に設ければよい。 （２）大きなコンテキストの場合 大きなコンテキストとは、アドレス空間を共用しない複
数のコンテキストを実行する場合である。この例の１つ
には、ユニックスのプロセスのような実行がある。ま
た、並列計算機のプロセッサ・エレメントとして本発明
のプロセッサを適用する場合には、他のプロセッサ・エ
レメントからきたメッセージの処理や、こちらから他の
プロセッサ・エレメントに出すメッセージの構築など
を、プロセッサ内の命令の実行と平行して行うにことに
より、メッセージ送出と受取りのためのオーバヘッドを
軽減することができる。
【００９４】この機能は、本発明のプロセッサをメッセ
ージベースの通信を主とする並列計算機や分散計算機の
プロセッサ・エレメントとして適用する場合、極めて有
効な特徴である。また、この場合のマルチ・レジスタ・
リネーミングのレジスタ退避に使用するコンテキスト・
コントロール・ブロックは、通常のプロセッサ・コント
ロール・ブロックをそのまま利用できる。 （３）マルチ・メディア処理 近年、画像や音声などのデータ・ストリームを扱う所謂
マルチ・メディア処理が注目で浴びている。マルチ・メ
ディア処理は、大量のデータ・ストリームをしかもリア
ルタイムに近い時間で処理しなければならない。これに
大量のデータ・ストリームをリアルタイムで処理するた
めには、デジタル・シグナル・プロセッサやある種の処
理を行う専用プロセッサをコ・プロセッサとしてメイン
のプロセッサに設けるというアーキテクチャが考えられ
る。
ージベースの通信を主とする並列計算機や分散計算機の
プロセッサ・エレメントとして適用する場合、極めて有
効な特徴である。また、この場合のマルチ・レジスタ・
リネーミングのレジスタ退避に使用するコンテキスト・
コントロール・ブロックは、通常のプロセッサ・コント
ロール・ブロックをそのまま利用できる。 （３）マルチ・メディア処理 近年、画像や音声などのデータ・ストリームを扱う所謂
マルチ・メディア処理が注目で浴びている。マルチ・メ
ディア処理は、大量のデータ・ストリームをしかもリア
ルタイムに近い時間で処理しなければならない。これに
大量のデータ・ストリームをリアルタイムで処理するた
めには、デジタル・シグナル・プロセッサやある種の処
理を行う専用プロセッサをコ・プロセッサとしてメイン
のプロセッサに設けるというアーキテクチャが考えられ
る。
【００９５】このようにメインプロセッサに専用のコ・
プロセッサを設けた場合、メインプロセッサとコ・プロ
セッサ（Co Processer）の間の制御のやり取りが実行ス
ピードを決め、またユーザに対するレスポンスにも影響
する。特に、ユーザに対するレスポンスの高速化を図る
ため、本発明のプロセッサのアーキテクチャをメインプ
ロセッサとコ・プロセッサによる並列処理に適用するこ
とは、非常に有効である。
プロセッサを設けた場合、メインプロセッサとコ・プロ
セッサ（Co Processer）の間の制御のやり取りが実行ス
ピードを決め、またユーザに対するレスポンスにも影響
する。特に、ユーザに対するレスポンスの高速化を図る
ため、本発明のプロセッサのアーキテクチャをメインプ
ロセッサとコ・プロセッサによる並列処理に適用するこ
とは、非常に有効である。
【００９６】即ち、コ・プロセッサを制御するプログラ
ムを実行するときに、その都度、メインプロセッサで実
行中のコンテキストの実行環境を全て退避したり、再開
に当たっての復旧したりする手間を必要としなくなるか
らである。なお本発明は上記の実施例で用いた数値によ
る限定は受けない。またスーパスカラ・プロセッサであ
れば、適宜のアーキテクチャをもつプロセッサに適用で
きる。
ムを実行するときに、その都度、メインプロセッサで実
行中のコンテキストの実行環境を全て退避したり、再開
に当たっての復旧したりする手間を必要としなくなるか
らである。なお本発明は上記の実施例で用いた数値によ
る限定は受けない。またスーパスカラ・プロセッサであ
れば、適宜のアーキテクチャをもつプロセッサに適用で
きる。
【００９７】
【発明の効果】以上説明してきたように本発明によれ
ば、複数のコンテキストをパイプラインに流して実行す
る場合のパイプラインのストール（バブル）を低減し、
全体としてのスループットを高めることができる。ま
た、パイプラインのストールを回避するためのコンテキ
ストの切替えに要する時間を大幅に短縮することができ
る。
ば、複数のコンテキストをパイプラインに流して実行す
る場合のパイプラインのストール（バブル）を低減し、
全体としてのスループットを高めることができる。ま
た、パイプラインのストールを回避するためのコンテキ
ストの切替えに要する時間を大幅に短縮することができ
る。
【００９８】また、複数のコンテキストを実行していて
も、必要とする物理レジスタは１つのコンテキストに必
要なレジスタ数で済み、ハードウェア資源を増やすこと
なく、効率良く複数のコンテキストを実行することがで
きる。また、コンテキストを切り替えるタイミングをプ
ログラムから指定できるため、より柔軟なコンテキスト
のスケジューリングができる。
も、必要とする物理レジスタは１つのコンテキストに必
要なレジスタ数で済み、ハードウェア資源を増やすこと
なく、効率良く複数のコンテキストを実行することがで
きる。また、コンテキストを切り替えるタイミングをプ
ログラムから指定できるため、より柔軟なコンテキスト
のスケジューリングができる。
【００９９】更に、コンテキストとして所謂スレッドか
らプロセスのようなものまで、種々の大きさのコンテキ
ストに対し適用可能である。更にまた、本発明のプロセ
ッサの実現に当たって拡張が必要な部分は、現在使用さ
れているスーパスカラ・アーキテクチャの自然な拡張と
なっており、物理的にも論理的にもそれほど複雑な拡張
を必要とすることなく、本発明によるアーキテクチャを
実現することができる。
らプロセスのようなものまで、種々の大きさのコンテキ
ストに対し適用可能である。更にまた、本発明のプロセ
ッサの実現に当たって拡張が必要な部分は、現在使用さ
れているスーパスカラ・アーキテクチャの自然な拡張と
なっており、物理的にも論理的にもそれほど複雑な拡張
を必要とすることなく、本発明によるアーキテクチャを
実現することができる。
【図１】本発明の原理説明図
【図２】本発明の動作環境となるハードウェアのブロッ
ク図
ク図
【図３】コンテキスト切替機能のブロック図
【図４】コンテキストを構成する命令ストリームの構造
説明図
説明図
【図５】ＣＩＤ０のコンテキスト実行時の命令ルートの
説明図
説明図
【図６】属性情報からコンテキスト切替要求が発生した
場合のルート切替えの説明図
場合のルート切替えの説明図
【図７】本発明のコンテキスト切替処理のフローチャー
ト
ト
【図８】本発明のマルチ・リネーミング機能のブロック
図
図
【図９】命令依存とレジスタ・リネーミングによる依存
解消の説明図
解消の説明図
【図１０】図８のリネーミング処理のフローチャート
【図１１】図８のレジスタ退避処理のフローチャート
【図１２】図８のレジスタデータロード処理のフローチ
ャート
ャート
【図１３】従来のコンテキスト切替えの説明図
１０：ＣＰＵ（命令実行部） １２：ＣＰＵバス １４：主記憶制御ユニット １６：主記憶ユニット １８：２次キャッシャコントローラ ２０：２次キャッシュメモリ ２２−１，２２−２：入出力バスアダプタ ２４−１，２４−２：入出力バス ２６−１，２６−２：入出力制御装置 ３０−１，３０−２：入出力装置 ３２−１，３２−２：システムバスアダプタ ３４−１，３４−２：システムバス ３６−１，３６−２：システム記憶ユニット ３８：浮動小数点演算制御ユニット ４０：浮動小数点演算実行ユニット ４２：整数演算制御ユニット ４４：スーパスカラ整数演算ユニット ４６：メモリ管理ユニット ４８：命令キャッシュメモリ ５０：データキャッシュメモリ ５２−１〜５２−４：コンテキスト ５４：第１ルータ ５６−１，５６−２：命令バッファ ５８：第２ルータ ６０：コンテキスト切替ユニット ６２−１〜６２−４：コンテキストＩＤレジスタ ６４：命令フィールド ６６：属性情報フィールド ６８，７２：プリフェッチルート ７０：フェッチルート ７４：コンテキスト・マッピング・テーブル ７６：実行中コンテキストＩＤレジスタ ７８：命令レジスタ ８０：レジスタ指定フィールド ８２：リネーミング・レジスタ・ファイル ８４−１〜８４−１２：物理レジスタ ８６：有効フラグフィールド ８８：キーフィールド ９０：データフィールド ９２：退避ロード処理部 ９４−１，９４−２：コンテキスト・コントロール・ブ
ロック ９６−１，９６−２：ラベル ９８−１，９８−２：レジスタ退避領域 １００：有効フラグフィールド １０２：データフィールド
ロック ９６−１，９６−２：ラベル ９８−１，９８−２：レジスタ退避領域 １００：有効フラグフィールド １０２：データフィールド
Claims (36)
- 【請求項１】ある意味のあるまとまった仕事をするため
の実行単位であるコンテキストを格納した複数のコンテ
キスト格納部と、 あるコンテキストの命令をパイプラインに流して実行す
ると共に、該パイプラインの空きを判断した場合は、実
行途中にある別のコンテキストに切り替えて同時に複数
のコンテキストを実行させる命令実行部と、 前記命令実行部で同時に実行している前記複数のコンテ
キストの各々に固有のコンテキストＩＤを設定するＩＤ
設定部と、 前記命令実行部で同時に複数のコンテキストを実行する
際に使用するレジスタ名を、前記ＩＤ設定部で設定され
た実行中のコンテキストＩＤに実行命令の指定レジスタ
名を加えたレジスタ名に名前替えして物理レジスタを割
り当てるレジスタ・リネーミング部と、を備えたことを
特徴とするマルチコンテキストをサポートするプロセッ
サ。 - 【請求項２】請求項１記載のマルチコンテキストをサポ
ートするプロセッサに於いて、前記コンテキストを構成
する命令列は、プログラムコードに加え、プログラムコ
ードの意味は変えないがプログラムコードの実行を助け
るための種々の情報を格納する属性情報フィールドを持
ち、該属性情報フィールドに、実行途中にある別のコン
テキスト切替えの契機となる後続命令の実行に必要な命
令実行情報を格納したことを特徴とするマルチコンテキ
ストをサポートするプロセッサ。 - 【請求項３】請求項２記載のマルチコンテキストをサポ
ートするプロセッサに於いて、前記コンテキスト切替え
を発生する後続命令はロード命令であり、該ロード命令
の実行でメモリからデータが届くまでのレイテンシ分の
インターバルをもつ先行する命令コードの属性情報フィ
ールドに、この命令の実行と同時に実行途中にある別の
コンテキストの命令フェッチを指示する属性情報を設け
たことを特徴とするマルチコンテキストをサポートする
プロセッサ。 - 【請求項４】請求項２記載のマルチコンテキストをサポ
ートするプロセッサに於いて、前記コンテキスト切替え
を発生する後続命令は分岐命令であり、該分岐命令の実
行でメモリからデータが届くまでのレイテンシ分のイン
ターバルをもつ先行する命令コードの属性情報フィール
ドに、この命令の実行と同時に実行途中にある別のコン
テキストの命令フェッチを指示する属性情報を設けたこ
とを特徴とするマルチコンテキストをサポートするプロ
セッサ。 - 【請求項５】請求項２記載のマルチコンテキストをサポ
ートするプロセッサに於いて、前記命令実行部は、 少なくとも２つの命令格納バッファと、 複数のコンテキストいずれか１つから前記命令格納バッ
ファのいずれか１つに命令をプリフェッチするプリフェ
ッチルートを切り替える第１ルータと、 複数の命令格納バッファのいずれか１つから前記パイプ
ラインにフェッチするフェッチルートを切り替える第２
ルータと、 現在パイプラインに流しているコンテキストの命令の属
性情報から実行途中にある別のコンテキストへの切替え
の契機となる後続命令の実行に必要な命令実行指示情報
を解読した際に、前記第１ルータのプリフェッチルート
を、切替先のコンテキストから現在命令フェッチに使用
されていない別の命令バッファへのプリフェッチルート
に切替えて命令プリフェッチを行わせ、続いて別のコン
テキスト切替えの契機となる前記後続命令の実行を判別
した際に、前記第２ルータのフェッチルートを、前記第
１ルータでプリフェッチルートを切り替えた側の命令バ
ッファに切り替えてプリフェッチされている別のコンテ
キストの命令をパイプラインにフェッチさせるコンテキ
スト切替部と、を備えたことを特徴とするマルチコンテ
キストをサポートするプロセッサ。 - 【請求項６】請求項１記載のマルチコンテキストをサポ
ートするプロセッサに於いて、前記命令実行部は、実行
途中にある別のコンテキスト切替えの契機となる後続命
令を、該後続命令の実行に伴うハードウェアの信号から
認識してコンテキストを切り替えることを特徴とするマ
ルチコンテキストをサポートするプロセッサ。 - 【請求項７】請求項６記載のマルチコンテキストをサポ
ートするプロセッサに於いて、前記命令実行部は、前記
後続命令がロード命令の場合、前記コンテキスト切替え
を、前記ロード命令の実行におけるキャッシュのミスヒ
ットを示す信号から認識することを特徴とするマルチコ
ンテキストをサポートするプロセッサ。 - 【請求項８】請求項６記載のマルチコンテキストをサポ
ートするプロセッサに於いて、前記命令実行部は、前記
後続命令が分岐命令の場合、前記コンテキスト切替え
を、前記ロード命令の実行における分岐条件成立時（ta
ken)を示す分岐ターゲットバッファの出力から認識する
ことを特徴とするマルチコンテキストをサポートするプ
ロセッサ。 - 【請求項９】請求項１記載のマルチコンテキストをサポ
ートするプロセッサに於いて、前記レジスタ・リネーミ
ング部は、 実行中のコンテキストＩＤを格納するＩＤレジスタと、 実行中のコンテキストの命令をフェッチする命令レジス
タと、 有効フラグフィールド、レジスタキーフィールド及びデ
ータフィールドを備えた複数の物理レジスタをメモリ上
にマッピングした名前替えレジスタファイルと、 前記ＩＤレジスタのコンテキストＩＤに前記命令レジス
タのレジスタ指定フィールドのレジスタ名を加えたレジ
スタキーを作成して前記レジスタファイルの該当する物
理レジスタを名前替えレジスタとして割り当てるレジス
タ割付部と、 前記レジスタファイルからオーバフローした名前替えレ
ジスタのデータを退避する実行中のコンテキスト毎に設
けられたレジスタ退避部と、 前記レジスタファイルから前記レジスタ退避部に名前替
えレジスタのデータを退避させる退避処理部と、 前記レジスタ割付け部による前記レジスタファイルの参
照で前記レジスタキーに対応するレジスタが存在しなか
った場合、前記レジスタ退避部から対応するレジスタキ
ーのデータを前記レジスタファイルにロードさせるロー
ド処理部と、を備えたことを特徴とするマルチコンテキ
ストをサポートするプロセッサ。 - 【請求項１０】請求項９記載のマルチコンテキストをサ
ポートするプロセッサに於いて、前記名前替えレジスタ
ファイルは、前記命令レジスタのレジスタ指定フィール
ドで指定可能な数の物理レジスタを有することを特徴と
するマルチコンテキストをサポートするプロセッサ。 - 【請求項１１】請求項９記載のマルチコンテキストをサ
ポートするプロセッサに於いて、前記名前替えレジスタ
ファイルは、前記レジスタ割付部による名前替えレジス
タの割付けで前記有効フラグをオンして使用状態を表
し、前記退避処理部によるレジスタデータの退避で有効
フラグをオフして空き状態を表すことを特徴とするマル
チコンテキストをサポートするプロセッサ。 - 【請求項１２】請求項９記載のマルチコンテキストをサ
ポートするプロセッサに於いて、前記レジスタ退避部
は、退避データを格納するデータフィールドに加え、有
効フラグフィールドを有し、前記退避処理部によるレジ
スタデータの退避により有効フラグをオンしてデータ退
避状態を表し、前記ロード処理部による退避データのロ
ードで前記有効フラグをオフして前記名前替えレジスタ
ファイルに存在することを表すことを特徴とするマルチ
コンテキストをサポートするプロセッサ。 - 【請求項１３】請求項９記載のマルチコンテキストをサ
ポートするプロセッサに於いて、前記退避処理部は、前
記名前替えレジスタファイルでオーバフローが発生した
際に、実行待ち状態にある他のコンテキストのいずれか
１つのコンテキストＩＤをもつ全ての前記物理レジスタ
のデータを、対応するコンテキストのレジスタ退避部に
退避させることを特徴とするマルチコンテキストをサポ
ートするプロセッサ。 - 【請求項１４】請求項９記載のマルチコンテキストをサ
ポートするプロセッサに於いて、前記ロード処理部は、
前記レジスタ退避部から実行中のコンテキストのレジス
タデータを前記名前替えレジスタファイルにロードする
に先立ち、前記退避処理部によって実行待ち状態にある
他のコンテキストのいずれか１つのコンテキストＩＤを
もつ前記物理レジスタのデータを、対応するコンテキス
トのレジスタ退避部に退避させることを特徴とするマル
チコンテキストをサポートするプロセッサ。 - 【請求項１５】請求項９記載のマルチコンテキストをサ
ポートするプロセッサに於いて、前記退避処理部および
ロード処理部は、１つの名前替えレジスタ単位にレジス
タデータの退避とロードを行うことを特徴とするマルチ
コンテキストをサポートするプロセッサ。 - 【請求項１６】請求項１記載のマルチコンテキストをサ
ポートするプロセッサに於いて、前記複数のコンテキス
トは、異なったアドレス空間で実行される複数のプロセ
スであることを特徴とするマルチコンテキストをサポー
トするプロセッサ。 - 【請求項１７】請求項１記載のマルチコンテキストをサ
ポートするプロセッサに於いて、前記複数のコンテキス
トは、同一アドレス空間で実行される複数のスレッドで
あることを特徴とするマルチコンテキストをサポートす
るプロセッサ。 - 【請求項１８】請求項１７記載のマルチコンテキストを
サポートするプロセッサに於いて、前記スレッドは、数
値計算プログラムのループであることを特徴とするマル
チコンテキストをサポートするプロセッサ。 - 【請求項１９】ある意味のあるまとまった仕事をするた
めの実行単位であるコンテキストを複数作成する作成過
程と、 あるコンテキストの命令をパイプラインに流して実行す
ると共に、該パイプラインの空きを判断した場合は、実
行途中にある別のコンテキストに切り替えて同時に複数
のコンテキストを実行させる命令実行過程と、 同時に実行している前記複数のコンテキストの各々に固
有のコンテキストＩＤを設定するＩＤ設定過程と、 前記コンテキストの実行で使用するレジスタ名を、前記
コンテキストＩＤに実行命令の指定レジスタ名を加えた
レジスタ名に名前替えして物理レジスタを割り当てるレ
ジスタ・リネーミング過程と、を備えたことを特徴とす
るマルチコンテキスト処理方法。 - 【請求項２０】請求項１９記載のマルチコンテキスト処
理方法に於いて、前記コンテキストを構成する命令列
は、プログラムコードに加え、プログラムコードの意味
は変えないがプログラムコードの実行を助けるための種
々の情報を格納する属性情報フィールドを持ち、該属性
情報フィールドに、実行途中にある別のコンテキスト切
替えの契機となる後続命令の実行に必要な命令実行情報
を設けたことを特徴とするマルチコンテキスト処理方
法。 - 【請求項２１】請求項２０記載のマルチコンテキスト処
理方法に於いて、前記コンテキスト切替えを発生する後
続命令はロード命令であり、該ロード命令の実行でメモ
リからデータが届くまでのレイテンシ分のインターバル
をもつ先行する命令コードの属性情報フィールドに、こ
の命令の実行と同時に実行途中にある別のコンテキスト
の命令フェッチを指示する属性情報を設けたことを特徴
とするマルチコンテキスト処理方法。 - 【請求項２２】請求項２０記載のマルチコンテキスト処
理方法に於いて、前記コンテキスト切替えを発生する後
続命令は分岐命令であり、該分岐命令の実行でメモリか
らデータが届くまでのレイテンシ分のインターバルをも
つ先行する命令コードの属性情報フィールドに、この命
令の実行と同時に実行途中にある別のコンテキストの命
令フェッチを指示する属性情報を設けたことを特徴とす
るマルチコンテキスト処理方法。 - 【請求項２３】請求項２０記載のマルチコンテキスト処
理方法に於いて、前記命令実行過程は、 実行中のコンテキストの命令を命令バッファにプリフェ
ッチした後にパイプラインにフェッチして実行し、 前記実行中のコンテキストの命令の属性情報から実行途
中にある別のコンテキストへの切替えの契機となる後続
命令の実行に必要な命令実行指示情報を解読した際に、
切替先のコンテキストから現在命令フェッチに使用され
ていない別の命令バッファへのプリフェッチに切り替
え、 続いて別のコンテキスト切替えの契機となる前記後続命
令の実行を判別した際に、プリフェッチを切替え先の命
令バッファにプリフェッチされている別のコンテキスト
の命令をパイプラインにフェッチさせることを特徴とす
るマルチコンテキスト処理方法。 - 【請求項２４】請求項１９記載のマルチコンテキスト処
理方法に於いて、前記命令実行過程は、実行途中にある
別のコンテキストへの切替えの契機となる後続命令を、
該後続命令の実行に伴うハードウェアの信号から認識し
てコンテキストを切り替えることを特徴とするマルチコ
ンテキスト処理方法。 - 【請求項２５】請求項２４記載のマルチコンテキスト処
理方法に於いて、前記命令実行過程は、前記後続命令が
ロード命令の場合、前記コンテキスト切替えを、前記ロ
ード命令の実行におけるキャッシュのミスヒットを示す
信号から認識することを特徴とするマルチコンテキスト
処理方法。 - 【請求項２６】請求項２４記載のマルチコンテキスト処
理方法に於いて、前記命令実行過程は、前記後続命令が
分岐命令の場合、前記コンテキスト切替えを、前記ロー
ド命令の実行における分岐条件成立時（taken)を示す分
岐ターゲットバッファの出力から認識することを特徴と
するマルチコンテキスト処理方法。 - 【請求項２７】請求項１９記載のマルチコンテキスト処
理方法に於いて、前記名前替え過程は、 実行中のコンテキストＩＤをＩＤレジスタに格納し、 実行中のコンテキストの命令を命令レジスタにフェッチ
し、 実行中のコンテキストＩＤに、前記命令レジスタにフェ
ッチしている命令中のレジスタ指定フィールドのレジス
タ名を加えたレジスタキーを作成し、 有効フラグフィールド、レジスタキーフィールド及びデ
ータフィールドを備えた複数の物理レジスタを有する名
前替えレジスタファイルの該当する物理レジスタを、前
記レジスタキーで検索して名前替えレジスタとして割り
付け、 前記レジスタファイルのオーバフロー発生時に、前記名
前替えレジスタのデータを、実行中のコンテキスト毎に
設けられたレジスタ退避部に退避し、 前記レジスタファイルの参照で前記レジスタキーに対応
するレジスタが存在しなかった場合、前記レジスタ退避
部から対応するレジスタキーのデータを前記レジスタフ
ァイルにロードさせることを特徴とするマルチコンテキ
スト処理方法。 - 【請求項２８】請求項２７記載のマルチコンテキスト処
理方法に於いて、前記名前替えレジスタファイルは、前
記命令レジスタのレジスタ指定フィールドで指定可能な
数の物理レジスタを有することを特徴とするマルチコン
テキスト処理方法。 - 【請求項２９】請求項２７記載のマルチコンテキスト処
理方法に於いて、前記物理レジスタに名前替えレジスタ
を割り付けた際に、前記有効フラグをオンして使用状態
を表し、前記レジスタデータの退避で前記有効フラグを
オフして空き状態を表すことを特徴とするマルチコンテ
キスト処理方法。 - 【請求項３０】請求項２７記載のマルチコンテキスト処
理方法に於いて、前記レジスタ退避部は、退避データを
格納するデータフィールドに加え、有効フラグフィール
ドを有し、前記名前替えレジスタファイルからのレジス
タデータの退避により有効フラグをオンしてデータ退避
状態を表し、前記名前替えレジスタファイルへの退避デ
ータのロードで前記有効フラグをオフして前記名前替え
レジスタファイルに存在することを表すことを特徴とす
るマルチコンテキスト処理方法。 - 【請求項３１】請求項２７記載のマルチコンテキスト処
理方法に於いて、前記名前替えレジスタファイルでオー
バフローが発生した際に、実行待ち状態にある他のコン
テキストのいずれか１つのコンテキストＩＤをもつ全て
の前記物理レジスタのデータを、対応するコンテキスト
のレジスタ退避部に退避させることを特徴とするマルチ
コンテキスト処理方法。 - 【請求項３２】請求項２７記載のマルチコンテキスト処
理方法に於いて、前記レジスタ退避部から実行中のコン
テキストのレジスタデータを前記名前替えレジスタファ
イルにロードするに先立ち、実行待ち状態にある他のコ
ンテキストのいずれか１つのコンテキストＩＤをもつ前
記物理レジスタのデータを、対応するコンテキストのレ
ジスタ退避部に退避させることを特徴とするマルチコン
テキスト処理方法。 - 【請求項３３】請求項２７記載のマルチコンテキスト処
理方法に於いて、１つの名前替えレジスタ単位にレジス
タデータの退避とロードを行うことを特徴とするマルチ
コンテキスト処理方法。 - 【請求項３４】請求項１９記載のマルチコンテキスト処
理方法に於いて、前記複数のコンテキストは、異なった
アドレス空間で実行される複数のプロセスであることを
特徴とするマルチコンテキスト処理方法。 - 【請求項３５】請求項１９記載のマルチコンテキスト処
理方法に於いて、前記複数のコンテキストは、同一アド
レス空間で実行される複数のスレッドであることを特徴
とするマルチコンテキスト処理方法。 - 【請求項３６】請求項３５記載のマルチコンテキスト処
理方法に於いて、前記スレッドは、数値計算プログラム
のループであることを特徴とするマルチコンテキスト処
理方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29074294A JP3569014B2 (ja) | 1994-11-25 | 1994-11-25 | マルチコンテキストをサポートするプロセッサおよび処理方法 |
| US08/507,992 US5872985A (en) | 1994-11-25 | 1995-07-27 | Switching multi-context processor and method overcoming pipeline vacancies |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29074294A JP3569014B2 (ja) | 1994-11-25 | 1994-11-25 | マルチコンテキストをサポートするプロセッサおよび処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08147165A true JPH08147165A (ja) | 1996-06-07 |
| JP3569014B2 JP3569014B2 (ja) | 2004-09-22 |
Family
ID=17759944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29074294A Expired - Fee Related JP3569014B2 (ja) | 1994-11-25 | 1994-11-25 | マルチコンテキストをサポートするプロセッサおよび処理方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5872985A (ja) |
| JP (1) | JP3569014B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7310705B2 (en) | 2004-07-29 | 2007-12-18 | Fujitsu Limited | Multithread processor and thread switching control method |
| JP2008532131A (ja) * | 2005-02-25 | 2008-08-14 | クリアスピード・テクノロジー・ピーエルシー | マイクロプロセッサアーキテクチャ |
| JP2010277371A (ja) * | 2009-05-28 | 2010-12-09 | Panasonic Corp | マルチスレッドプロセッサ、コンパイラおよびオペレーティングシステム |
| JP2011028440A (ja) * | 2009-07-23 | 2011-02-10 | Nec Corp | マルチスレッドプロセッサ及びコンピュータプログラム |
| JP2013214331A (ja) * | 2013-07-22 | 2013-10-17 | Panasonic Corp | コンパイラ |
| US10114645B2 (en) | 2012-08-13 | 2018-10-30 | International Business Machines Corporation | Reducing stalling in a simultaneous multithreading processor by inserting thread switches for instructions likely to stall |
Families Citing this family (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5944816A (en) * | 1996-05-17 | 1999-08-31 | Advanced Micro Devices, Inc. | Microprocessor configured to execute multiple threads including interrupt service routines |
| US5933627A (en) * | 1996-07-01 | 1999-08-03 | Sun Microsystems | Thread switch on blocked load or store using instruction thread field |
| US6405234B2 (en) * | 1997-09-11 | 2002-06-11 | International Business Machines Corporation | Full time operating system |
| JP3452771B2 (ja) * | 1997-10-02 | 2003-09-29 | 富士通株式会社 | 命令制御システム及びその方法 |
| US6223208B1 (en) * | 1997-10-03 | 2001-04-24 | International Business Machines Corporation | Moving data in and out of processor units using idle register/storage functional units |
| US6311267B1 (en) * | 1998-11-20 | 2001-10-30 | International Business Machines Corporation | Just-in-time register renaming technique |
| US6507862B1 (en) * | 1999-05-11 | 2003-01-14 | Sun Microsystems, Inc. | Switching method in a multi-threaded processor |
| US6874080B2 (en) * | 2001-11-19 | 2005-03-29 | Intel Corporation | Context processing by substantially simultaneously selecting address and instruction of different contexts |
| US7313676B2 (en) * | 2002-06-26 | 2007-12-25 | Intel Corporation | Register renaming for dynamic multi-threading |
| US7002599B2 (en) * | 2002-07-26 | 2006-02-21 | Sun Microsystems, Inc. | Method and apparatus for hardware acceleration of clipping and graphical fill in display systems |
| US20040034759A1 (en) * | 2002-08-16 | 2004-02-19 | Lexra, Inc. | Multi-threaded pipeline with context issue rules |
| US20050060517A1 (en) * | 2003-09-12 | 2005-03-17 | Morrow Michael W. | Switching processor threads during long latencies |
| US7617499B2 (en) * | 2003-12-18 | 2009-11-10 | International Business Machines Corporation | Context switch instruction prefetching in multithreaded computer |
| US7493621B2 (en) * | 2003-12-18 | 2009-02-17 | International Business Machines Corporation | Context switch data prefetching in multithreaded computer |
| DE10359949B4 (de) * | 2003-12-19 | 2007-01-04 | Infineon Technologies Ag | Multithread-Prozessorarchitektur zum getriggerten Thread-Umschalten ohne Taktzyklusverlust, ohne Umschalt-Programmbefehl und ohne Erweiterung des Programmbefehlsformates |
| US8643659B1 (en) | 2003-12-31 | 2014-02-04 | 3Dlabs Inc., Ltd. | Shader with global and instruction caches |
| US8522253B1 (en) * | 2005-03-31 | 2013-08-27 | Guillermo Rozas | Hardware support for virtual machine and operating system context switching in translation lookaside buffers and virtually tagged caches |
| EP2011018B1 (en) | 2006-04-12 | 2016-07-13 | Soft Machines, Inc. | Apparatus and method for processing an instruction matrix specifying parallel and dependent operations |
| CN107368285B (zh) | 2006-11-14 | 2020-10-09 | 英特尔公司 | 多线程架构 |
| US7873816B2 (en) * | 2008-11-20 | 2011-01-18 | International Business Machines Corporation | Pre-loading context states by inactive hardware thread in advance of context switch |
| JP5540537B2 (ja) * | 2009-03-24 | 2014-07-02 | 株式会社オートネットワーク技術研究所 | 制御装置、制御方法及びコンピュータプログラム |
| EP3156896B1 (en) | 2010-09-17 | 2020-04-08 | Soft Machines, Inc. | Single cycle multi-branch prediction including shadow cache for early far branch prediction |
| KR101620676B1 (ko) | 2011-03-25 | 2016-05-23 | 소프트 머신즈, 인크. | 분할가능한 엔진에 의해 인스턴스화된 가상 코어를 이용한 코드 블록의 실행을 지원하는 레지스터 파일 세그먼트 |
| CN108108188B (zh) | 2011-03-25 | 2022-06-28 | 英特尔公司 | 用于通过使用由可分区引擎实例化的虚拟核来支持代码块执行的存储器片段 |
| CN103547993B (zh) | 2011-03-25 | 2018-06-26 | 英特尔公司 | 通过使用由可分割引擎实例化的虚拟核来执行指令序列代码块 |
| US9442772B2 (en) | 2011-05-20 | 2016-09-13 | Soft Machines Inc. | Global and local interconnect structure comprising routing matrix to support the execution of instruction sequences by a plurality of engines |
| CN107729267B (zh) | 2011-05-20 | 2022-01-25 | 英特尔公司 | 资源的分散分配以及用于支持由多个引擎执行指令序列的互连结构 |
| KR101703401B1 (ko) | 2011-11-22 | 2017-02-06 | 소프트 머신즈, 인크. | 다중 엔진 마이크로프로세서용 가속 코드 최적화기 |
| WO2013077876A1 (en) | 2011-11-22 | 2013-05-30 | Soft Machines, Inc. | A microprocessor accelerated code optimizer |
| US8930674B2 (en) | 2012-03-07 | 2015-01-06 | Soft Machines, Inc. | Systems and methods for accessing a unified translation lookaside buffer |
| US9710399B2 (en) | 2012-07-30 | 2017-07-18 | Intel Corporation | Systems and methods for flushing a cache with modified data |
| US9229873B2 (en) | 2012-07-30 | 2016-01-05 | Soft Machines, Inc. | Systems and methods for supporting a plurality of load and store accesses of a cache |
| US9916253B2 (en) | 2012-07-30 | 2018-03-13 | Intel Corporation | Method and apparatus for supporting a plurality of load accesses of a cache in a single cycle to maintain throughput |
| US9740612B2 (en) | 2012-07-30 | 2017-08-22 | Intel Corporation | Systems and methods for maintaining the coherency of a store coalescing cache and a load cache |
| US9430410B2 (en) | 2012-07-30 | 2016-08-30 | Soft Machines, Inc. | Systems and methods for supporting a plurality of load accesses of a cache in a single cycle |
| US9678882B2 (en) | 2012-10-11 | 2017-06-13 | Intel Corporation | Systems and methods for non-blocking implementation of cache flush instructions |
| WO2014151043A1 (en) | 2013-03-15 | 2014-09-25 | Soft Machines, Inc. | A method for emulating a guest centralized flag architecture by using a native distributed flag architecture |
| US10275255B2 (en) | 2013-03-15 | 2019-04-30 | Intel Corporation | Method for dependency broadcasting through a source organized source view data structure |
| US9904625B2 (en) | 2013-03-15 | 2018-02-27 | Intel Corporation | Methods, systems and apparatus for predicting the way of a set associative cache |
| US9811342B2 (en) | 2013-03-15 | 2017-11-07 | Intel Corporation | Method for performing dual dispatch of blocks and half blocks |
| EP2972845B1 (en) | 2013-03-15 | 2021-07-07 | Intel Corporation | A method for executing multithreaded instructions grouped onto blocks |
| US10140138B2 (en) | 2013-03-15 | 2018-11-27 | Intel Corporation | Methods, systems and apparatus for supporting wide and efficient front-end operation with guest-architecture emulation |
| WO2014150991A1 (en) | 2013-03-15 | 2014-09-25 | Soft Machines, Inc. | A method for implementing a reduced size register view data structure in a microprocessor |
| WO2014150971A1 (en) | 2013-03-15 | 2014-09-25 | Soft Machines, Inc. | A method for dependency broadcasting through a block organized source view data structure |
| US9891924B2 (en) | 2013-03-15 | 2018-02-13 | Intel Corporation | Method for implementing a reduced size register view data structure in a microprocessor |
| WO2014150806A1 (en) | 2013-03-15 | 2014-09-25 | Soft Machines, Inc. | A method for populating register view data structure by using register template snapshots |
| US9569216B2 (en) | 2013-03-15 | 2017-02-14 | Soft Machines, Inc. | Method for populating a source view data structure by using register template snapshots |
| US9886279B2 (en) | 2013-03-15 | 2018-02-06 | Intel Corporation | Method for populating and instruction view data structure by using register template snapshots |
| US11080111B1 (en) * | 2020-02-24 | 2021-08-03 | Nvidia Corporation | Technique for sharing context among multiple threads |
| US10999497B1 (en) | 2020-03-31 | 2021-05-04 | Nxp Usa, Inc. | System for parallelly processing image lines from multiple image sensors |
| KR20250081199A (ko) * | 2023-11-29 | 2025-06-05 | 주식회사 퓨리오사에이아이 | 인터 트랜스포즈가 가능한 패킷 네트워크 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5228131A (en) * | 1988-02-24 | 1993-07-13 | Mitsubishi Denki Kabushiki Kaisha | Data processor with selectively enabled and disabled branch prediction operation |
| US5226126A (en) * | 1989-02-24 | 1993-07-06 | Nexgen Microsystems | Processor having plurality of functional units for orderly retiring outstanding operations based upon its associated tags |
| US5226130A (en) * | 1990-02-26 | 1993-07-06 | Nexgen Microsystems | Method and apparatus for store-into-instruction-stream detection and maintaining branch prediction cache consistency |
| JP2532300B2 (ja) * | 1990-10-17 | 1996-09-11 | 三菱電機株式会社 | 並列処理装置における命令供給装置 |
| US5428786A (en) * | 1991-03-07 | 1995-06-27 | Digital Equipment Corporation | Branch resolution via backward symbolic execution |
| US5287467A (en) * | 1991-04-18 | 1994-02-15 | International Business Machines Corporation | Pipeline for removing and concurrently executing two or more branch instructions in synchronization with other instructions executing in the execution unit |
| KR100310581B1 (ko) * | 1993-05-14 | 2001-12-17 | 피터 엔. 데트킨 | 분기목표버퍼의추측기록메카니즘 |
| IE940855A1 (en) * | 1993-12-20 | 1995-06-28 | Motorola Inc | Data processor with speculative instruction fetching and¹method of operation |
| US5487022A (en) * | 1994-03-08 | 1996-01-23 | Texas Instruments Incorporated | Normalization method for floating point numbers |
| US5666506A (en) * | 1994-10-24 | 1997-09-09 | International Business Machines Corporation | Apparatus to dynamically control the out-of-order execution of load/store instructions in a processor capable of dispatchng, issuing and executing multiple instructions in a single processor cycle |
-
1994
- 1994-11-25 JP JP29074294A patent/JP3569014B2/ja not_active Expired - Fee Related
-
1995
- 1995-07-27 US US08/507,992 patent/US5872985A/en not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7310705B2 (en) | 2004-07-29 | 2007-12-18 | Fujitsu Limited | Multithread processor and thread switching control method |
| JP2008532131A (ja) * | 2005-02-25 | 2008-08-14 | クリアスピード・テクノロジー・ピーエルシー | マイクロプロセッサアーキテクチャ |
| US8447953B2 (en) | 2005-02-25 | 2013-05-21 | Rambus Inc. | Instruction controller to distribute serial and SIMD instructions to serial and SIMD processors |
| JP2010277371A (ja) * | 2009-05-28 | 2010-12-09 | Panasonic Corp | マルチスレッドプロセッサ、コンパイラおよびオペレーティングシステム |
| JP2011028440A (ja) * | 2009-07-23 | 2011-02-10 | Nec Corp | マルチスレッドプロセッサ及びコンピュータプログラム |
| US10114645B2 (en) | 2012-08-13 | 2018-10-30 | International Business Machines Corporation | Reducing stalling in a simultaneous multithreading processor by inserting thread switches for instructions likely to stall |
| US10585669B2 (en) | 2012-08-13 | 2020-03-10 | International Business Machines Corporation | Reducing stalling in a simultaneous multithreading processor by inserting thread switches for instructions likely to stall |
| JP2013214331A (ja) * | 2013-07-22 | 2013-10-17 | Panasonic Corp | コンパイラ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5872985A (en) | 1999-02-16 |
| JP3569014B2 (ja) | 2004-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3569014B2 (ja) | マルチコンテキストをサポートするプロセッサおよび処理方法 | |
| JP3771957B2 (ja) | プロセッサ・アーキテクチャにおける分散制御のための装置および方法 | |
| JP3580657B2 (ja) | 並列マルチタスキングの方法及びシステム | |
| JP3548132B2 (ja) | マルチスレッド・プロセッサ内でのパイプライン・ステージのフラッシュ方法および装置 | |
| CN113703834B (zh) | 基于块的处理器核复合寄存器 | |
| US7469407B2 (en) | Method for resource balancing using dispatch flush in a simultaneous multithread processor | |
| JP6628801B2 (ja) | プロセッサ・コアのための実行ユニット回路、プロセッサ・コア、およびプロセッサ・コア内のプログラム命令を実行する方法 | |
| TWI299465B (en) | Simultaneous multithread processor and method therefor | |
| US7363467B2 (en) | Dependence-chain processing using trace descriptors having dependency descriptors | |
| US5867684A (en) | Method and processor that permit concurrent execution of a store multiple instruction and a dependent instruction | |
| US20080126771A1 (en) | Branch Target Extension for an Instruction Cache | |
| JP3678444B2 (ja) | パイプ制御及びレジスタ変換機能を増強したスーパースカラーパイプライン式のプロセッサ | |
| US7213135B2 (en) | Method using a dispatch flush in a simultaneous multithread processor to resolve exception conditions | |
| JPH09120360A (ja) | ロード命令を実行する実行ユニットを具備するデータ・プロセッサおよびその動作方法 | |
| JP2000105699A (ja) | 命令レベル並列性を増加させるためのリザベ―ションステ―ション | |
| US7194603B2 (en) | SMT flush arbitration | |
| US6463524B1 (en) | Superscalar processor and method for incrementally issuing store instructions | |
| JPH096611A (ja) | データ処理システムにおけるデータをバッファリングする方法およびシステム | |
| JPH10154073A (ja) | データ依存性を管理する装置及び方法 | |
| JP2007200288A (ja) | 実行スレッドをグループ化するためのシステム及び方法 | |
| US7203821B2 (en) | Method and apparatus to handle window management instructions without post serialization in an out of order multi-issue processor supporting multiple strands | |
| JP4608099B2 (ja) | ジョブ信号を処理する多数の処理ユニットを有する処理システムにおけるジョブ信号処理方法および処理システム | |
| US20040199749A1 (en) | Method and apparatus to limit register file read ports in an out-of-order, multi-stranded processor | |
| US5765017A (en) | Method and system in a data processing system for efficient management of an indication of a status of each of multiple registers | |
| KR100861701B1 (ko) | 레지스터 값의 유사성에 기반을 둔 레지스터 리네이밍시스템 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040422 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040617 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120625 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |