JPH08148425A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 結晶化を助長する金属元素を用いた６００℃
以下の熱処理による非晶質ケイ素膜１０３の結晶化を、
基板面内での均一性及び基板間での再現性よく行うこと
ができ、しかも通常の熱処理により得られる結晶性より
さらに良好な結晶性を有する結晶性ケイ素膜を形成し
て、半導体素子１０の高性能化及びその活性領域１０３
ｉにおける金属元素量の低減を同時に図る。 【構成】 基板表面の絶縁性下地膜１０２上に非晶質ケ
イ素膜１０３を形成し、この上に該非晶質ケイ素膜の結
晶化を助長するケイ化金属膜１０５を直接形成し、その
後加熱によって該非晶質ケイ素膜１０３を結晶化させる
ようにした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置およびその
製造方法に関し、さらに詳しく言えば、非晶質ケイ素膜
を結晶化した結晶性ケイ素膜を活性領域とする半導体装
置およびその製造方法に関する。特に、本発明は、絶縁
基板上に設けられたＴＦＴ（薄膜トランジスタ）を有す
る半導体装置に有効であり、アクティブマトリクス型の
液晶表示装置、密着型イメージセンサー、三次元ＩＣな
どに適用できるものである。

【０００２】

【従来の技術】近年、大型で高解像度の液晶表示装置、
高速で高解像度の密着型イメージセンサー、三次元ＩＣ
などへの実現に向けて、ガラス等の絶縁基板上や、絶縁
膜上に高性能な半導体素子を形成する試みがなされてい
る。これらの装置に用いられる半導体素子には、薄膜状
のケイ素半導体層を用いるのが一般的である。

【０００３】この薄膜状のケイ素半導体層としては、非
晶質ケイ素半導体（ａ−Ｓｉ）からなるものと、結晶性
を有するケイ素半導体からなるものの２つに大別され
る。非晶質ケイ素半導体は作製温度が低く、気相法で比
較的容易に作製することが可能で量産性に富むため、最
も一般的に用いられているが、導電性等の物性が結晶性
を有するケイ素半導体に比べて劣る。このため今後より
高速特性を得るためには、結晶性を有するケイ素半導体
からなる半導体装置の作製方法の確立が強く求められて
いる。なお、結晶性を有するケイ素半導体としては、多
結晶ケイ素、微結晶ケイ素、結晶成分を含む非晶質ケイ
素、結晶性と非晶質の中間の状態を有するセミアモルフ
ァスケイ素等が知られている。

【０００４】これら結晶性を有する薄膜状のケイ素半導
体層を得る方法としては、（１）半導体膜の成膜を、該
半導体膜に結晶性を持たせつつ行う、（２）非晶質の半
導体膜を成膜し、その後レーザー光のエネルギーによ
り、該半導体膜を結晶性を有するものにする、（３）非
晶質の半導体膜を成膜し、その後熱エネルギーを加える
ことにより、該半導体膜を結晶性を有するものとする、
といった方法が知られている。

【０００５】しかしながら、（１）の方法では、成膜工
程と同時に結晶化が進行するので、大粒径の結晶性ケイ
素を得るにはケイ素膜の厚膜化が不可欠であり、良好な
半導体物性を有する膜を基板上に全面に渡って均一に成
膜することが技術上困難である。またこの方法では成膜
温度が６００℃以上と高いので、安価なガラス基板が使
用できないというコスト面での問題があった。

【０００６】また、（２）の方法では、溶融固化過程の
結晶化現象を利用するため、小粒径ながら粒界が良好に
処理され、高品質な結晶性ケイ素膜が得られるが、現在
レーザーとして最も一般的に使用されているエキシマレ
ーザーを例にとると、レーザー光の照射面積が小さくス
ループットが低いという問題がまず有る。またレーザー
光による結晶化処理は、大面積基板の全面を均一に処理
するにはレーザーの安定性が充分ではなく、次世代の技
術という感が強い。

【０００７】（３）の方法は、（１）、（２）の方法と
比較すると大面積に対応できるという利点はあるが、結
晶化に際し６００℃以上の高温にて数十時間にわたる加
熱処理が必要である。一方、安価なガラス基板の使用と
スループットの向上を考えると、加熱温度を下げ、さら
に短時間で結晶化させなければならない。このため
（３）の方法では、上記のような相反する問題点を同時
に解決する必要がある。

【０００８】また、（３）の方法では、固相結晶化現象
を利用するため、結晶粒は基板面に平行に拡がり数μｍ
の粒径を持つものさえ現れるが、成長した結晶粒同士が
ぶつかり合って粒界が形成されるため、その粒界がキャ
リアに対するトラップ準位として働き、ＴＦＴの移動度
を低下させる大きな原因となってしまう。

【０００９】上記（３）の方法を利用して、前述の結晶
粒界の問題点を解決する方法が、特開平５−５５１４２
号公報あるいは特開平５−１３６０４８号公報で提案さ
れている。これらの方法では、結晶成長の核となる異物
を非晶質ケイ素膜中に導入して、その後熱処理をするこ
とで、その異物を核とした大粒径の結晶性ケイ素膜を得
ている。

【００１０】前者では、シリコン（Ｓｉ⁺）をイオン注
入法によって非晶質ケイ素膜に導入し、その後熱処理に
より粒径数μｍの結晶粒をもつ多結晶ケイ素膜を得る。
後者では、粒径１０〜１００ｎｍのＳｉ粒子を高圧の窒
素ガスとともに非晶質ケイ素膜に吹きつけて成長核を形
成している。両者とも非晶質ケイ素膜に選択的に異物を
導入し、それを核として結晶成長させた高品質な結晶性
ケイ素膜を利用して半導体素子を形成しているのは同様
である。

【００１１】しかしながら、特開平５−５５１４２号公
報あるいは特開平５−１３６０４８号公報で提案されて
いるこれらの技術では、導入された異物は成長核として
のみ作用する訳であり、結晶成長の際の核発生や結晶成
長方向の制御には有効であるが、結晶化のための加熱処
理工程における上述の問題はなお残る。

【００１２】特開平５−５５１４２号公報では、温度６
００℃で４０時間の加熱処理により結晶化を行ってい
る。また、特開平５−１３６０４８号公報では、加熱温
度６５０℃以上の熱処理を行っている。ゆえに、これら
の技術はＳＯＩ（Silicon-On-Insulator）基板やＳＯＳ
（Silicon-On-Sapphire）基板には有効な技術である
が、これらの技術を用いて安価なガラス基板に結晶性ケ
イ素膜を作製し半導体素子を形成することは困難であ
る。例えば、アクティブマトリクス型の液晶表示装置に
用いられるコーニング７０５９（コーニング社商品名）
ガラスはガラス歪点が５９３℃であり、基板の大面積化
を考慮した場合、６００℃以上の加熱には問題がある。

【００１３】そこで、本発明者らは、上述のような様々
な問題を解決するために、結晶化に必要な温度の低温化
と処理時間の短縮を両立し、さらには粒界の影響を最小
限に留めた結晶性ケイ素薄膜の作製方法を見いだした。

【００１４】本発明者らの研究によれば、非晶質ケイ素
膜の表面にニッケルやパラジウム等の金属元素を微量に
導入させ、しかる後に加熱することで、５５０℃、４時
間程度の処理時間で結晶化を行えることが判明してい
る。このメカニズムは、まず金属元素を核とした結晶核
発生が加熱処理の早期に起こり、その後その金属元素が
触媒となって結晶成長を助長し、結晶化が急激に進行す
ると理解される。これらの金属元素により結晶化が助長
されて結晶成長した結晶性ケイ素膜は、通常の固相成長
法で結晶化した非晶質ケイ素膜が双晶構造であるのに対
して、何本もの針状結晶あるいは柱状結晶で構成されて
おり、それぞれの針状結晶あるいは柱状結晶内部は理想
的な単結晶状態となっている。

【００１５】このような結晶性ケイ素膜を活性領域に用
いてＴＦＴを作製すると、通常の固相成長法で形成した
結晶性ケイ素膜を用いた場合に比べ、電界効果移動度が
１．２倍程度向上するのを本発明者らは確認している。

【００１６】また、本発明者らは、非晶質ケイ素膜の一
部に選択的に金属元素を導入して加熱処理することによ
り、金属元素が導入されていない部分を非晶質ケイ素膜
の状態として残したまま、金属元素が導入された領域の
みを選択的に結晶化できることを見い出した。さらに、
加熱処理時間を延長することにより、該金属元素が選択
的に導入された領域から横方向、つまり基板表面に対し
て概略平行な方向に結晶成長が行われるという現象を発
見した。

【００１７】この横方向結晶成長領域の内部では、成長
方向がほぼ一方向に揃った針状結晶あるいは柱状結晶が
ひしめき合っており、金属元素が直接導入されランダム
に結晶核の発生が起こった領域に比べて、結晶性が良好
な領域となっている。このとき、結晶化に寄与する金属
元素は、針状結晶あるいは柱状結晶の先端部、即ち結晶
成長の先端部に存在している。

【００１８】すなわち、金属元素が結晶化に効率良く機
能していれば、金属元素は結晶化が行われる結晶成長先
端部のみに存在し、既に結晶化された横方向結晶成長領
域にはほぼ存在しないことになる。従って、横方向に成
長した結晶性ケイ素膜中の金属元素の濃度は、金属元素
が直接導入され結晶化した領域に比べ、約一桁以上小さ
い値となっている。そういう意味からも、この横方向結
晶成長領域を半導体素子の活性領域に用いるメリットは
大きい。

【００１９】

【発明が解決しようとする課題】本発明者らが発見した
上述のような結晶成長方法は、非常に有効な技術である
反面、２つの問題点を有している。

【００２０】一つ目の問題点としては、上記の結晶成長
技術により形成された結晶性ケイ素膜は、従来の固相結
晶化により形成された結晶性ケイ素膜よりは格段に優れ
た結晶性を持ち合わせているが、薄膜集積回路に応用す
るには未だ十分な結晶性を有しているとは言い難い。

【００２１】図５に、上記結晶成長技術の一つの応用例
として、ディスプレーからＣＰＵ、メモリーまでを含め
た液晶表示装置の電気光学システムのブロック図を示
す。

【００２２】図中、５０は液晶表示装置で、液晶により
画像表示を行う表示部５１、該表示部を駆動するＸデコ
ーダー／ドライバー５２やＹデコーダー／ドライバー５
３などの周辺駆動回路を有している。また、該液晶表示
装置５０には、画像情報を記憶するメモリ５６及び補助
メモリ５７、さらにこれらのメモリや上記Ｘデコーダー
／ドライバ５２及びＹデコーダー／ドライバー５３を制
御するＣＰＵ５４等が搭載されている。なお、５８はＣ
ＰＵ５４からの画像信号を分岐するＸＹ分岐器、５５は
外部からの信号の入力ポート、５９はバックライトであ
る。

【００２３】ところで、金属元素を選択的に導入し横方
向に結晶成長させて形成した結晶性ケイ素膜領域を、Ｔ
ＦＴの活性領域に用いた場合、Ｎチャネル型で８０〜１
００ｃｍ²／Ｖｓ程度、Ｐチャネル型で６０〜８０ｃｍ²
／Ｖｓ程度の移動度が得られている。

【００２４】このＴＦＴを図５の液晶表示装置５０に用
いると、表示部であるアクティブマトリクス領域のスイ
ッチング素子以外にＸデコーダー／ドライバーやＹデコ
ーダー／ドライバーなどの周辺駆動回路の素子、すなわ
ち図５において一点鎖線内に示す領域の素子を、同一基
板上に同工程で作製することが可能となる。

【００２５】しかしながら、より高度な集積化を実現
し、図５に示す電気光学システム全てを１枚の基板上に
構成できれば、製品の低コスト化、モジュールのコンパ
クト化、実装工程の簡略化が行える訳であるが、ＣＰＵ
５４を構成する半導体素子は、周辺駆動回路を構成する
半導体素子に比べ、さらなる高速化が必要であるため、
上記の技術ではＣＰＵをアクティブマトリクス領域とと
もに同一基板上に形成することはできない。

【００２６】このため現在は、単結晶シリコン基板によ
り形成されたＩＣチップをアクティブマトリクス基板に
実装して対応している。すなわち、ガラスなどの透明絶
縁性基板上にさらに高移動度をもつ結晶性ケイ素膜を作
製することができれば、アクティブマトリクス部を駆動
する周辺駆動回路の性能を格段に向上できるだけでな
く、１枚の基板上にディスプレイから、ＣＰＵ、メモリ
ーまでを含めた表示装置を形成し、さらにイメージセン
サー、タッチオペレーションなどの機能を付加すること
も可能となるが、従来法ではこのような高移動度ＴＦＴ
を構成できるような良好な結晶性を示す結晶性ケイ素膜
は得られていない。

【００２７】もう一つの問題点としては、結晶成長の触
媒として用いた金属元素が半導体素子に及ぼす作用であ
る。当然のこととして、上記のような元素が半導体中に
多量に存在していることは、これら半導体を用いた装置
の信頼性や電気的安定性を阻害するものであり、好まし
いことでない。即ち、上記の結晶化を助長する金属元素
は、非晶質ケイ素を結晶化させる際には必要であるが、
結晶化したケイ素中には極力含まれないようにすること
が望ましい。この目的を達成するためには、金属元素と
して結晶性ケイ素中で不活性な傾向が強いものを選ぶと
同時に、結晶化に必要な金属元素の量を極力少なくし、
最低限の量で結晶化を行う必要があるが、実際には、極
微量の低濃度制御は非常に難しい。また、これらの金属
元素は、それぞれの針状結晶あるいは柱状結晶内部には
ほとんど存在しておらず、その結晶粒界に遍在してい
る。したがって、ＴＦＴのオフ領域でのリーク電流の増
大、ＴＦＴ間の特性のばらつきなどの現象が現れる。

【００２８】本発明は、上記問題点を解決するためにな
されたもので、その結晶化を助長する金属元素を用いた
６００℃以下の低温熱処理による非晶質ケイ素膜の結晶
化を、基板面内での均一性及び基板間での再現性よく行
うことができ、しかも通常の熱処理により得られる結晶
性よりさらに良好な結晶性を有する結晶性ケイ素膜を形
成して、半導体素子の高性能化及びその活性領域におけ
る金属元素量の低減を同時に図ることができる半導体装
置及びその製造方法を得ることが本発明の目的である。

【００２９】

【課題を解決するための手段】本発明は、上述の問題点
を解決し、上記の目的を満足する手段を提供するもので
あり、ガラスなどの絶縁表面を有する基板上に均一性よ
く安定した特性を有する高性能半導体装置を実現するも
のである。より具体的には、本発明は以下の特徴を有す
る。

【００３０】（１）この発明に係る半導体装置は、絶縁
性表面を有する基板と、該基板の絶縁性表面上に設けら
れ、非晶質ケイ素膜に接するケイ化金属膜を結晶成長の
触媒として、該非晶質ケイ素膜を加熱処理により結晶化
してなる活性領域とを備えたものであり、そのことによ
り上記目的が達成される。

【００３１】（２）この発明に係る半導体装置は、絶縁
性表面を有する基板と、該基板の絶縁性表面上に設けら
れ、非晶質ケイ素膜の、その結晶化を助長するケイ化金
属膜と接する部分からその周辺領域への加熱処理による
結晶成長を行って形成した活性領域とを備えたものであ
り、そのことにより上記目的が達成される。

【００３２】（３）この発明は上記半導体装置におい
て、前記ケイ化金属膜が、その構成金属元素として、Ｎ
ｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓ
ｎ、Ａｌ、Ｓｂから選ばれた一種または複数種類の元素
を含むものであることが好ましい。

【００３３】（４）この発明は上記半導体装置におい
て、前記ケイ化金属膜が、その結晶構造として蛍石型構
造を有するものであることが好ましい。

【００３４】（５）この発明は上記半導体装置におい
て、前記ケイ化金属膜が、ＮｉＳｉ₂からなるものであ
ることが好ましい。

【００３５】（６）この発明に係る半導体装置の製造方
法は、基板上に非晶質ケイ素膜、及び該非晶質ケイ素膜
の結晶化を助長するケイ化金属膜を、これらが接するよ
う形成する工程と、加熱によって該非晶質ケイ素膜を結
晶化させる工程とを含むものであり、そのことにより上
記目的が達成される。

【００３６】（７）この発明に係る半導体装置の製造方
法は、基板上に非晶質ケイ素膜、及び該非晶質ケイ素膜
の結晶化を助長するケイ化金属膜を、該非晶質ケイ素膜
の一部に該ケイ化金属膜が接するよう形成する工程と、
加熱処理により、該非晶質ケイ素膜の、該ケイ化金属膜
と接している領域を選択的に結晶化させる工程と、加熱
処理をさらに継続して、該非晶質ケイ素膜を、その選択
的に結晶化された領域からその周辺領域へと基板表面に
対し概略平行な方向に結晶成長させる工程とを含むもの
であり、そのことにより上記目的が達成される。

【００３７】（８）この発明は上記半導体装置の製造方
法において、前記ケイ化金属膜が、構成金属元素とし
て、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉ
ｎ、Ｓｎ、Ａｌ、Ｓｂから選ばれた一種または複数種類
の元素を含むものであることが好ましい。

【００３８】（９）この発明は上記半導体装置の製造方
法において、前記ケイ化金属膜が、その結晶構造として
蛍石型構造を有するものであることが好ましい。

【００３９】（１０）この発明は上記半導体装置の製造
方法において、前記ケイ化金属膜がＮｉＳｉ₂からなる
ものであることが好ましい。

【００４０】

【作用】この発明の半導体装置においては、基板の絶縁
性表面に形成された活性領域を、非晶質ケイ素膜をケイ
化金属を触媒として結晶化した領域としたから、上記活
性領域を構成する結晶性ケイ素膜が、通常の固相成長法
で得られる結晶性よりさらに高い結晶性を有するものと
なる。

【００４１】また、上記ケイ化金属は、薄膜状態で非晶
質ケイ素膜に接しているため、非晶質ケイ素膜の結晶化
は、上記ケイ化金属と接している部分から均一に行われ
ることなり、上記活性領域を構成する結晶性ケイ素膜の
結晶性は非常に良好なものとなる。

【００４２】また、非晶質ケイ素膜の加熱による結晶化
は、ケイ化金属により助長されるため、高品質な結晶性
ケイ素膜を生産性よく形成できる。しかもこの際、結晶
化に要する加熱温度が６００℃以下に抑えられるため、
安価なガラス基板を使用可能となる。

【００４３】この発明においては、上記ケイ化金属膜と
して、その結晶構造として蛍石型構造を有するものを用
いることにより、活性領域を構成する結晶性ケイ素膜の
結晶構造が、理想的なダイヤモンド構造に近いものとな
る。

【００４４】この発明においては、上記ケイ化金属膜と
して、ＮｉＳｉ₂からなるものを用いることにより、活
性領域を構成する結晶性ケイ素膜の結晶構造が、理想的
なダイヤモンド構造に近いものとなるとともに、その格
子定数もダイヤモンド構造の格子定数に非常に近いもの
となる。

【００４５】この発明の半導体装置の製造方法において
は、非晶質ケイ素膜の結晶化を助長するケイ化金属を、
該非晶質ケイ素膜に接するよう直接成膜するので、非晶
質ケイ素膜の結晶化の触媒となる領域を、簡単にしかも
その組成が均一になるよう形成することができる。

【００４６】さらに、非晶質ケイ素膜の結晶化を助長す
るために金属元素を非晶質ケイ素膜に導入する方法で
は、金属元素のシリサイド化を経て、このシリサイドに
より非晶質ケイ素膜の結晶化が助長されるのに対し、本
発明では、シリサイド膜を直接非晶質ケイ素膜に接する
よう成膜することから、金属元素のシリサイド化のステ
ップが省略されることとなり、また、シリサイド領域の
組成のばらつきの問題もなくなる。これによって、その
後の結晶成長が安定したものとなり、結晶粒径も従来法
に比べ大きくなり、その粒内も転位や結晶欠陥がなくな
る。この結果として高品質な結晶性ケイ素膜が得られ
る。このような結晶性の向上により、結晶粒界が少なく
なって、結晶粒界に集中して存在する金属元素の量が少
なくなり、活性領域中での金属元素量の低減を図ること
ができる。

【００４７】また、このようなケイ化金属として、この
構成金属元素としてＮｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ｃｕ、Ａ
ｇ、Ａｕ、Ｉｎ、Ｓｎ、ＡｌおよびＳｂから選択された
一種または複数種類の元素を含むものを用いることによ
り、微量で結晶化助長の効果が得られる。

【００４８】この発明の半導体装置の製造方法において
は、基板の絶縁性表面に、非晶質ケイ素膜の、その結晶
化を助長するケイ化金属膜と接する部分からその周辺領
域へと加熱処理により結晶成長を行って活性領域を形成
するので、該活性領域が、結晶成長方向が一方向に揃っ
た、格段に結晶性が良好な領域となり、さらに上記活性
領域に含まれる金属元素量も一段と少なくなる。

【００４９】

【実施例】以下、本発明の基本原理について説明する。

【００５０】従来法では金属元素を微量導入する方法と
して、真空蒸着法やスパッタリング法により所望の金属
元素を非晶質ケイ素膜表面に極薄膜（膜厚〜１ｎｍ以
下）として形成する方法や、イオン注入法により非晶質
ケイ素膜中に導入する方法、さらには金属元素を含む溶
液を塗布する方法を用いている。何れも金属元素そのも
のを非晶質ケイ素膜に導入している訳であるが、本発明
者らが日々実験を重ね研究した結果、非晶質ケイ素膜の
結晶化に寄与しているのは金属元素そのものではなく、
非晶質ケイ素膜と金属元素が結晶化のための加熱処理工
程の際に反応して生じたケイ化金属（シリサイド）であ
ることが判明した。

【００５１】すなわち、金属元素を導入することによる
非晶質ケイ素膜の結晶化工程は、金属元素と非晶質ケイ
素膜との反応によるシリサイドの形成と、形成されたシ
リサイドによる非晶質ケイ素膜の結晶成長作用との２ス
テップに分けられる。特に、結晶性を決定するのは第１
ステップのシリサイド形成工程であり、非晶質ケイ素膜
面に斑にシリサイドが形成されるようでは、その後結晶
成長される結晶性ケイ素膜において良好な結晶性は望め
ない。従来法では、シリサイドの形成を加熱処理により
形成していたため、Ｍ₂ＳｉやＭＳｉ、ＭＳｉ₂（Ｍ；金
属元素）のように様々な組成のシリサイドが混在してお
り、また局所的にシリサイド化されていない領域がある
などシリサイドの形成としては非常にばらつきが大きか
った。このシリサイドのばらつきが結晶性に大きく影響
し、転位などの結晶欠陥を引き起こし、また結晶粒径を
限定する原因となっていた。

【００５２】本発明では、ケイ化金属（シリサイド）を
薄膜として直接成膜法により形成することに大きな特徴
がある。すなわち、従来２ステップであった金属元素に
よる結晶成長工程を、直接シリサイドを成膜形成するこ
とで１ステップに簡略化し、従来法では非常に問題とな
っていたシリサイドのばらつきをなくしてしまう訳であ
る。この際の成膜法としては、真空蒸着法やスパッタリ
ング法などを用いることができるが、何れにしても成膜
のソースマテリアルによりシリサイドの組成が決定され
るので従来法のように様々な組成のシリサイドが混在す
る状態にはならない。このため、その後の結晶成長が安
定したものとなる。また、基板全面にわたって均一に連
続的なシリサイド膜が形成されることから結晶粒径も従
来法に比べ大きくなり、その粒内も転位や結晶欠陥がな
くなる。この結果として高品質な結晶性ケイ素膜が得ら
れる。

【００５３】本発明においては、金属元素としてＮｉを
用いた場合に最も顕著な効果を得ることができるが、そ
の他利用できる金属元素の種類としては、Ｃｏ、Ｐｄ、
Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、Ａｌ、Ｓｂが挙
げられる。これらから選ばれた一種または複数種類の元
素であれば、微量で結晶化助長の効果があるため、半導
体素子への影響はあまりない。

【００５４】さらに、本発明で使用するシリサイド膜と
しては、その結晶構造が螢石型構造を示すものがより好
ましい。この理由は、非晶質ケイ素膜の結晶成長過程に
大きく関係がある。そのメカニズムについては未だによ
くわかっていないが、シリサイドが非晶質ケイ素膜を結
晶化させる際、シリサイドは非晶質ケイ素膜結晶化のた
めの一種の鋳型のように作用しているものと推測してい
る。実際、シリサイドの結晶構造によって結晶成長後の
結晶性ケイ素膜の結晶性は大きく変わってしまう。結晶
性ケイ素膜の理想的な結晶構造は図４（ａ）に示すよう
なダイヤモンド構造であり、そのような結晶構造に成長
させるためには、その鋳型としてもダイヤモンド構造に
近い結晶構造をもつシリサイドが必要である。現在考え
られるシリサイドが有する結晶構造で、ダイヤモンド構
造に最も近い結晶構造は、図４（ｂ）に示す螢石型構造
であり、その結晶構造をもつシリサイドとしてはＮｉＳ
ｉ₂やＣｏＳｉ₂などがある。よって、このような結晶構
造をもつシリサイドを用いて非晶質ケイ素膜を結晶化し
た場合、他の結晶構造のシリサイドを用いた場合より高
い結晶性を示す結晶性ケイ素膜を得ることができる。

【００５５】螢石型の結晶構造を示すシリサイドの中で
も、特にＮｉＳｉ₂はその格子定数ａが５．４０６オン
グストロームであり、結晶シリコンのダイヤモンド構造
での格子定数（ａ＝５．４３０オングストローム）に非
常に近い値をもつ。よって、ＮｉＳｉ₂は、非晶質ケイ
素膜を結晶化させるための鋳型としては最高のものであ
り、特にＮｉＳｉ₂により結晶化した結晶性ケイ素膜
は、他のシリサイドを用いた場合より高い結晶性を示す
結晶性ケイ素膜を得ることができる。

【００５６】〔実施例１〕図１は本発明の第１の実施例
による半導体装置及びその製造方法を説明するための断
面図であり、図１（ａ）ないし図１（ｅ）は、本実施例
のＴＦＴの製造方法を工程順に示している。

【００５７】図において、１００はＮ型薄膜トランジス
タ（ＴＦＴ）１０を有する半導体装置で、該ＴＦＴ１０
は、ガラス基板１０１上に酸化ケイ素膜等の絶縁性下地
膜１０２を介して形成されている。該絶縁性下地膜１０
２上には、上記ＴＦＴを構成する島状の結晶性ケイ素膜
１０３ｉが形成されている。この結晶性ケイ素膜１０３
ｉの中央部分は、チャネル領域１１０となっており、そ
の両側部分は、ソース，ドレイン領域１１１，１１２と
なっている。上記チャネル領域１１０上には、ゲート絶
縁膜１０７を介してアルミニウムゲート電極１０８が設
けられている。このゲート電極１０８の表面は酸化物層
１０９により被覆されている。上記ＴＦＴ１０はその全
面が層間絶縁膜１１３により覆われており、該層間絶縁
膜１１３の、ソース，ドレイン領域１１１，１１２に対
応する部分には、コンタクトホール１１３ａが形成され
ている。上記ソース，ドレイン領域１１１，１１２はこ
のコンタクトホール１１３ａを介して電極配線１１４，
１１５に接続されている。

【００５８】そしてこの実施例では、上記結晶性ケイ素
膜１０３ｉは、非晶質ケイ素膜１０３に接するケイ化金
属膜１０５を結晶成長の触媒として、該非晶質ケイ素膜
を加熱処理により結晶化してなるもので、この膜中の結
晶粒がほぼ単結晶状態の針状結晶あるいは柱状結晶から
なっているものである。

【００５９】この実施例のＴＦＴ１０は、アクティブマ
トリクス型の液晶表示装置のドライバー回路や画素部分
を構成する素子として用いることができることは勿論、
これらの回路や画素部分と同一基板上に搭載したＣＰＵ
を構成する素子としても用いることができる。なお、Ｔ
ＦＴの応用範囲としては、液晶表示装置のみではなく、
一般に言われる薄膜集積回路に利用できることは言うま
でもない。

【００６０】次に製造方法について説明する。まず、ガ
ラス基板１０１上に例えばスパッタリング法によって厚
さ２００ｎｍ程度の酸化ケイ素からなる下地膜１０２を
形成する。この酸化ケイ素膜は、ガラス基板からの不純
物の拡散を防ぐために設けられる。次に減圧ＣＶＤ法あ
るいはプラズマＣＶＤ法によって、厚さ２５〜１００ｎ
ｍ、例えば８０ｎｍの真性（Ｉ型）の非晶質ケイ素膜
（ａ−Ｓｉ膜）１０３を成膜する。

【００６１】次に図１（ａ）に示すように、ａ−Ｓｉ膜
１０３表面に例えば真空蒸着法によって、ＮｉＳｉ₂の
薄膜１０５を成膜する。この際の適度な膜厚は１ｎｍ〜
１０ｎｍ程度であり、本実施例では３ｎｍとした。

【００６２】そして、これを水素還元雰囲気下または不
活性雰囲気下、加熱温度５２０〜５８０℃で数時間から
数十時間、例えば５５０℃で４時間アニールして結晶化
させる。この際、図１（ｂ）に示すように、該非晶質ケ
イ素膜１０３の表面に蒸着されたＮｉＳｉ₂膜１０５が
核となり、基板１０１に対して垂直方向１０６に非晶質
ケイ素膜１０３の結晶化が起こり、結晶性ケイ素膜１０
３ａが形成される。

【００６３】次に、図１（ｃ）に示すように、不要な部
分の結晶性ケイ素膜１０３ａを除去して素子間分離を行
い、後にＴＦＴの活性領域（ソース／ドレイン領域、チ
ャネル領域）となる島状の結晶性ケイ素膜１０３ｉを形
成する。

【００６４】次に、上記の活性領域となる結晶性ケイ素
膜１０３ｉを覆うように厚さ２０〜１５０ｎｍ、ここで
は１００ｎｍの酸化ケイ素膜をゲート絶縁膜１０７とし
て成膜する。ここで、酸化ケイ素膜の形成は、ＴＥＯＳ
（Ｔｅｔｒａ ＥｔｈｏｘｙＯｒｔｈｏ Ｓｉｌｉｃａ
ｔｅ）を原料とし、これを酸素とともに基板温度１５０
〜６００℃、好ましくは３００〜４５０℃で、ＲＦプラ
ズマＣＶＤ法により、分解，堆積して行った。なお、上
記酸化ケイ素膜は、ＴＥＯＳを原料とし、これをオゾン
ガスとともに減圧ＣＶＤ法もしくは常圧ＣＶＤ法によっ
て、基板温度を３５０〜６５０℃、好ましくは４００〜
５５０℃で処理して形成してもよい。この成膜後、ゲー
ト絶縁膜自身のバルク特性および結晶性ケイ素膜／ゲー
ト絶縁膜の界面特性を向上するために、不活性ガス雰囲
気下で４００〜６００℃で３０〜６０分アニールを行
う。

【００６５】引き続いて、スパッタリング法によって、
厚さ４００〜８００ｎｍ、例えば６００ｎｍのアルミニ
ウムを成膜する。そして、アルミニウム膜をパターニン
グして、ゲート電極１０８を形成する。さらに、このア
ルミニウムの電極の表面を陽極酸化して、表面に酸化物
層１０９を形成する（図１（ｄ））。ここで陽極酸化
は、酒石酸が１〜５％含まれたエチレングリコール溶液
中で行い、最初一定電流で２２０Ｖまで電圧を上げ、そ
の状態を１時間保持して処理を終了させる。得られた酸
化物層１０９の厚さは２００ｎｍである。なお、この酸
化物層１０９の膜厚は、後のイオンドーピング工程にお
いて、オフセットゲート領域を規定する長さとなるの
で、オフセットゲート領域の長さを上記陽極酸化工程で
決めることができる。

【００６６】次に、イオンドーピング法によって、ゲー
ト電極１０８とその周囲の酸化物層１０９をマスクとし
て活性領域に不純物（リン）を注入する。ドーピングガ
スとして、フォスフィン（ＰＨ₃）を用い、加速電圧を
６０〜９０ｋＶ、例えば８０ｋＶ、ドーズ量を１×１０
¹⁵〜８×１０¹⁵ｃｍ^-2、例えば２×１０¹⁵ｃｍ^-2とす
る。この工程により、不純物が注入された領域１１１と
１１２は後にＴＦＴのソース，ドレイン領域となり、ゲ
ート電極１０８およびその周囲の酸化層１０９にマスク
され不純物が注入されない領域１１０は、後にＴＦＴの
チャネル領域となる。

【００６７】その後、図１（ｄ）に示すように、レーザ
ー光の照射によってアニールを行い、イオン注入した不
純物の活性化を行うと同時に、上記の不純物導入工程で
結晶性が劣化した部分の結晶性を改善させる。この際、
使用するレーザーとしてはＸｅＣｌエキシマレーザー
（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ）を用い、エ
ネルギー密度１５０〜４００ｍＪ／ｃｍ²、好ましくは
２００〜２５０ｍＪ／ｃｍ²で照射を行う。こうして形
成されたＮ型不純物（リン）領域１１１、１１２のシー
ト抵抗は、２００〜８００Ω／□である。

【００６８】続いて、厚さ６００ｎｍ程度の酸化ケイ素
膜あるいは窒化ケイ素膜を層間絶縁膜１１３として形成
する。酸化ケイ素膜を用いる場合には、ＴＥＯＳを原料
として、これと酸素とを用いたプラズマＣＶＤ法、もし
くはこれとオゾンとを用いた減圧ＣＶＤ法あるいは常圧
ＣＶＤ法によって該酸化ケイ素を形成すれば、段差被覆
性に優れた良好な層間絶縁膜が得られる。また、ＳｉＨ
₄とＮＨ₃を原料ガスとしてプラズマＣＶＤ法で成膜され
た窒化ケイ素膜を用いれば、活性領域／ゲート絶縁膜の
界面へ水素原子を供給し、ＴＦＴ特性を劣化させる不対
結合手を低減する効果がある。

【００６９】次に、層間絶縁膜１１３にコンタクトホー
ル１１３ａを形成して、金属材料、例えば、窒化チタン
とアルミニウムの二層膜によってＴＦＴの電極配線１１
４、１１５を形成する。この際、窒化チタン膜は、アル
ミニウムが半導体層に拡散するのを防止するためのバリ
ア膜として設けられる。そして最後に、１気圧の水素雰
囲気で３５０℃、３０分のアニールを行い、図１（ｅ）
に示すＴＦＴ１０を完成させる。

【００７０】本ＴＦＴを、画素電極をスイッチングする
素子として用いる場合には電極１１４または１１５をＩ
ＴＯなど透明導電膜からなる画素電極に接続し、もう一
方の電極より信号を入力する。また、本ＴＦＴを薄膜集
積回路に用いる場合には、ゲート電極１０８上にもコン
タクトホールを形成し、必要とする配線を施せばよい。

【００７１】この実施例で作製したＮ型ＴＦＴ１０は、
電界効果移動度が９０〜１２０ｃｍ²／Ｖｓ、閾値電圧
が２〜３Ｖという良好な特性を示した。

【００７２】このように本実施例では、基板の絶縁性表
面に形成された活性領域１０３ｉを、非晶質ケイ素膜１
０３をケイ化金属を触媒として結晶化した領域としたの
で、上記活性領域を構成する結晶性ケイ素膜１０３ａ
が、通常の固相成長法で得られる結晶性よりさらに高い
結晶性を有するものとなる。

【００７３】また、上記ケイ化金属は、薄膜状態で非晶
質ケイ素膜１０３に接しているため、非晶質ケイ素膜１
０３の結晶化は、上記ケイ化金属と接している部分から
均一に行われることなり、上記活性領域を構成する結晶
性ケイ素膜の結晶性は非常に良好なものとなる。

【００７４】また、非晶質ケイ素膜の加熱による結晶化
は、ケイ化金属により助長されるため、高品質な結晶性
ケイ素膜１０３ａを生産性よく形成できる。しかもこの
際、結晶化に要する加熱温度が６００℃以下に抑えられ
るため、安価なガラス基板を使用可能となる。

【００７５】また、上記ケイ化金属膜１０５として、Ｎ
ｉＳｉ₂からなるものを用いるので、活性領域１０３ｉ
を構成する結晶性ケイ素膜の結晶構造が、理想的なダイ
ヤモンド構造に近いものとなるとともに、その格子定数
もダイヤモンド構造の格子定数に非常に近いものとな
る。

【００７６】この実施例では、非晶質ケイ素膜１０３の
結晶化を助長するケイ化金属を、該非晶質ケイ素膜１０
３に接するよう直接成膜するので、非晶質ケイ素膜の結
晶化の触媒となる領域を、簡単にしかもその組成が均一
になるよう形成することができる。

【００７７】さらに、ケイ化金属膜１０５を直接成膜す
ることから、金属元素のシリサイド化のステップが省略
されることとなり、また、シリサイド領域の組成のばら
つきの問題もなくなる。これによって、その後の結晶成
長が安定したものとなり、結晶粒径も従来法に比べ大き
くなり、その粒内も転位や結晶欠陥がなくなる。この結
果として高品質な結晶性ケイ素膜１０３ａが得られる。
そしてこのような結晶性の向上により結晶粒界が少なく
なって、結晶粒界に集中して存在する金属元素の量が少
なくなり、活性領域中での金属元素量の低減を図ること
ができる。

【００７８】〔実施例２〕図２は本発明の第２の実施例
による半導体装置及びその製造方法を説明するための平
面図、図３は図２のＡ−Ａ’線部分に対応する断面図で
あり、図３（ａ）ないし図３（ｅ）は、本実施例のＴＦ
Ｔの製造方法を工程順に示している。

【００７９】図において、２００は本実施例の半導体装
置で、アクティブマトリクス型の液晶表示装置の周辺駆
動回路や、一般の薄膜集積回路を構成するＣＭＯＳ構成
の回路２０を有している。このＣＭＯＳ構成の回路は、
Ｎ型ＴＦＴ２１とＰ型ＴＦＴ２２とをこれらが相補的な
動作を行うよう接続したもので、ガラス基板２０１上に
構成されている。

【００８０】該Ｎ型ＴＦＴ２１とＰ型ＴＦＴ２２とはそ
れぞれガラス基板２０１上に酸化ケイ素膜等の絶縁性下
地膜２０２を介して形成されている。該絶縁性下地膜２
０２上には、上記各ＴＦＴ２１，２２を構成する島状の
結晶性ケイ素膜２０３ｎ，２０３ｐが隣接して形成され
ている。この結晶性ケイ素膜２０３ｎ，２０３ｐの中央
部分は、それぞれＮチャネル領域２１０，Ｐチャネル領
域２１１となっている。上記結晶性ケイ素膜２０３ｎの
両側部分はＮ型ＴＦＴのＮ型ソース，ドレイン領域２１
２，２１３、上記結晶性ケイ素膜２０３ｐの両側部分は
Ｐ型ＴＦＴのＰ型ソース，ドレイン領域２１４，２１５
となっている。

【００８１】上記Ｎチャネル領域２１０及びＰチャネル
領域２１１上には、ゲート絶縁膜２０７を介してアルミ
ニウムゲート電極２０８及び２０９が配設されている。
また上記ＴＦＴ２１及び２２は全面が層間絶縁膜２１６
により覆われており、該層間絶縁膜２１６の、Ｎ型ＴＦ
Ｔ２１のソース，ドレイン領域２１２，２１３に対応す
る部分にはコンタクトホール２１６ｎが、また該層間絶
縁膜２１６の、Ｐ型ＴＦＴ２２のソース，ドレイン領域
２１４，２１５に対応する部分には、コンタクトホール
２１６ｐが形成されている。そして上記Ｎ型ＴＦＴ２１
のソース，ドレイン領域２１２，２１３はこのコンタク
トホール２１６ｎを介して電極配線２１７，２１８に接
続されている。また上記Ｐ型ＴＦＴ２２のソース，ドレ
イン領域２１４，２１５は上記コンタクトホール２１６
ｐを介して電極配線２１８，２１９に接続されている。

【００８２】そして本実施例では、上記結晶性ケイ素膜
２０３ｎ，２０３ｐは、非晶質ケイ素膜２０３を、その
結晶化を助長するケイ化金属膜２０５と接する部分２０
０ａからその周辺領域へと加熱処理により横方向に結晶
成長してなる横成長結晶性ケイ素膜２０３ｂの一部であ
る。

【００８３】次に製造方法について説明する。まず、ガ
ラス基板２０１上に例えばスパッタリング法によって厚
さ１００ｎｍ程度の酸化ケイ素からなる下地膜２０２を
形成する。次に減圧ＣＶＤ法によって、厚さ２５〜１０
０ｎｍ、例えば５０ｎｍの真性（Ｉ型）の非晶質ケイ素
膜（ａ−Ｓｉ膜）２０３を成膜する。

【００８４】次に、該非晶質ケイ素膜２０３上に酸化ケ
イ素膜または窒化ケイ素膜等からなる、所定位置にマス
ク開口２０４ａを有するマスク層２０４を形成する。こ
のマスク２０４の開口２０４ａ内には、スリット状にａ
−Ｓｉ層２０３が露呈する。即ち、図３（ａ）の状態を
上面から見ると、ａ−Ｓｉ層２０３が領域２００ａでス
リット状に露呈しており、他の部分はマスクされている
状態となっている。

【００８５】このようにマスク２０４を形成した後、図
３（ｂ）に示すように、ＮｉＳｉ₂膜２０５を真空蒸着
法により蒸着形成する。この工程により、ａ−Ｓｉ膜２
０３はその表面が露呈している領域２００ａにてＮｉＳ
ｉ₂膜２０５と選択的に接することになる。上記ＮｉＳ
ｉ₂膜の厚さは、１ｎｍ〜１０ｎｍとなるようにする。
本実施例では、例えば５ｎｍ程度となるようにした。そ
して、不活性雰囲気下、例えば加熱温度５５０℃で１６
時間アニール処理を行う。

【００８６】この際、領域２００ａにおいては、ａ−Ｓ
ｉ膜２０３表面に接したＮｉＳｉ_２膜２０５を核として
基板２０１に対して垂直方向に非晶質ケイ素膜２０３の
結晶化が起こり、結晶性ケイ素膜２０３ａが形成され
る。そして、領域２００ａの周辺領域では図３（ｂ）に
おいて、矢印２０６で示すように、領域２００ａから横
方向（基板と平行な方向）に結晶成長が行われ、横方向
結晶成長した結晶性ケイ素膜２０３ｂが形成される。そ
れ以外の非晶質ケイ素膜２０３の領域は、そのまま非晶
質ケイ素膜領域２０３ｃとして残る。この横方向結晶成
長した結晶性ケイ素膜２０３ｂ中のニッケル濃度は１×
１０^１６ａｔｏｍｓ／ｃｍ³程度以下で、従来のニッケ
ルを添加する方法に比べ小さな値となっており、素子特
性にほぼ問題を起こさないレバルになっている。ニッケ
ル濃度が低減した理由は、従来法に比べ結晶性ケイ素膜
２０３ｂの結晶性が向上したことによる。なお、上記結
晶成長に際し、矢印２０６で示される基板と平行な方向
の結晶成長の距離は、８０μｍ程度である。

【００８７】引き続いて、マスク２０４を除去し、図３
（ｃ）に示すように、横方向に成長した結晶性ケイ素膜
２０３ｂの領域をパターニングして、後にＴＦＴの活性
領域（素子領域）となる島状のケイ素膜２０３ｎ、２０
３ｐを形成する。

【００８８】次に、上記の活性領域となる結晶性ケイ素
膜２０３ｎおよび２０３ｐを覆うように厚さ１００ｎｍ
の酸化ケイ素膜をゲート絶縁膜２０７として成膜する。
本実施例では、ゲート絶縁膜２０７の成膜は、ＴＥＯＳ
を原料とし、これを酸素とともに基板温度３５０℃で、
ＲＦプラズマＣＶＤ法により分解，堆積して行ってい
る。

【００８９】引き続いて、図３（ｄ）に示すように、ス
パッタリング法によって厚さ４００〜８００ｎｍ、例え
ば５００ｎｍのアルミニウム（０．１〜２％のシリコン
を含む）を成膜し、アルミニウム膜をパターニングし
て、ゲート電極２０８、２０９を形成する。

【００９０】次に、イオンドーピング法によって、活性
領域２０３ｎ、２０３ｐにゲート電極２０８、２０９を
マスクとして不純物（リン、およびホウ素）を注入す
る。ドーピングガスとして、フォスフィン（ＰＨ₃）お
よびジボラン（Ｂ₂Ｈ₆）を用い、前者の場合は、加速電
圧を６０〜９０ｋＶ、例えば８０ｋＶ、後者の場合は、
４０ｋＶ〜８０ｋＶ、例えば６５ｋＶとし、ドーズ量は
１×１０¹⁵〜８×１０¹⁵ｃｍ^-2、例えばリンを２×１０
¹⁵ｃｍ^-2、ホウ素を５×１０¹⁵ｃｍ^-2とする。この工程
により、ゲート電極２０８、２０９にマスクされ不純物
が注入されない領域は後にＴＦＴのチャネル領域２１
０、２１１となる。ドーピングに際しては、ドーピング
が不要な領域をフォトレジストで覆うことによって、そ
れぞれの元素の選択的なドーピングを行う。この結果、
Ｎ型の不純物領域２１２と２１３、Ｐ型の不純物領域２
１４と２１５が形成され、図３（ｄ）に示すようにＮチ
ャネル型ＴＦＴ（Ｎ型ＴＦＴ）２１とＰチャネル型ＴＦ
Ｔ（Ｐ型ＴＦＴ）２２とを形成することができる。

【００９１】その後、図３（ｄ）に示すように、レーザ
ー光の照射によってアニールを行い、イオン注入した不
純物の活性化を行う。レーザー光としては、ＸｅＣｌエ
キシマレーザー（波長３０８ｎｍ、パルス幅４０ｎｓｅ
ｃ）を用い、レーザー光の照射条件としては、エネルギ
ー密度２５０ｍＪ／ｃｍ²で一か所につき２ショット照
射するものとした。

【００９２】続いて、図３（ｅ）に示すように、厚さ６
００ｎｍの酸化ケイ素膜を層間絶縁膜２１６としてプラ
ズマＣＶＤ法によって形成し、これにコンタクトホール
２１６ｎ，２１６ｐを形成して、金属材料、例えば、窒
化チタンとアルミニウムの二層膜によってＴＦＴの電極
配線２１７、２１８、２１９を形成する。そして最後
に、１気圧の水素雰囲気下で３５０℃、３０分のアニー
ルを行い、ＴＦＴ２１，２２を完成させる。

【００９３】この実施例で作製したＣＭＯＳ構成の回路
において、それぞれのＴＦＴの電界効果移動度はＮ型Ｔ
ＦＴ２１では１３０〜１６０ｃｍ²／Ｖｓ、Ｐ型ＴＦＴ
２２では９０〜１１０ｃｍ²／Ｖｓと高く、閾値電圧は
Ｎ型ＴＦＴ２１では１．５〜２Ｖ、Ｐ型ＴＦＴ２２では
−３〜−４Ｖとなっており、上記ＣＭＯＳ構成の回路は
非常に良好な特性を示す。

【００９４】この実施例では、上記実施例の効果に加え
て、基板の絶縁性下地層２０２表面に、非晶質ケイ素膜
２０３の、その結晶化を助長するケイ化金属膜２０５と
接する部分からその周辺領域へと加熱処理により結晶成
長を行って活性領域を形成したので、該活性領域２０３
ｎ及び２０３ｐが、結晶成長方向が一方向に揃った、格
段に結晶性が良好な領域となり、さらに上記活性領域に
含まれる金属元素量も一段と少なくなる。

【００９５】以上、本発明に基づく実施例２例につき具
体的に説明したが、本発明は上述の実施例に限定される
ものではなく、本発明の技術的思想に基づく各種の変形
が可能である。

【００９６】例えば、前述の２例の実施例においては、
ニッケルを導入する方法として、非晶質ケイ素膜表面に
ＮｉＳｉ₂膜を真空蒸着法により成膜し、結晶成長を行
わす方法を採用した。しかし、非晶質ケイ素膜成膜前
に、下地膜上にＮｉＳｉ₂膜を成膜し、下層よりニッケ
ルを拡散させ結晶成長を行わせる方法でもよい。即ち、
結晶成長は非晶質ケイ素膜の上面側から行ってもよい
し、下面側から行ってもよい。また、ＮｉＳｉ₂膜の成
膜法も真空蒸着法だけではなく、スパッタリング法など
その他の堆積法も使用可能である。さらに、結晶化を助
長する不純物金属元素としては、ニッケル以外にコバル
ト、パラジウム、白金、銅、銀、金、インジウム、ス
ズ、アルミニウム、アンチモンを用いても低温結晶化と
しては同様の効果が得られる。また、ＮｉＳｉ₂以外
の、螢石型結晶構造をもつシリサイド膜として、ＣｏＳ
ｉ₂膜を用いても良質な結晶性ケイ素膜が得られる。

【００９７】また、さらに高性能なＴＦＴが必要な場合
には、本実施例のように結晶成長を行った後にレーザー
光あるいは強光を照射し、結晶性ケイ素膜の結晶性をさ
らに助長してもよい。その手段としては、ＸｅＣｌやＫ
ｒＦを発振源としてエキシマレーザーや、連続発振Ａｒ
レーザーを用いることができる。また、レーザー光の代
わりに赤外光、フラッシユランプ（いわゆるレーザ光と
同等な強光）を使用して短時間に１０００〜１２００℃
（シリコンモニターの温度）まで上昇させ試料を加熱す
る、いわゆるＲＴＡ（ラピッド・サーマル・アニール）
あるいはＲＴＰ（ラピッド・サーマル・プロセス）とも
言われる加熱処理を用いてもよい。

【００９８】さらに、本発明の応用としては、液晶表示
用のアクティブマトリクス型基板以外に、例えば、密着
型イメージセンサー、ドライバー内蔵型のサーマルヘッ
ド、有機系ＥＬ（Electroluminescence）素子等を発光
素子としたドライバー内蔵型の光書き込み素子や表示素
子、三次元ＩＣ等が考えられる。ここで、有機系ＥＬ素
子は、有機材料を発光素材とした電界発光素子である。
そして本発明を用いることで、これらの素子の高速、高
解像度化等の高性能化が実現できる。

【００９９】またさらに本発明は、上述の実施例で説明
したＭＯＳ型トランジスタに限らず、結晶性半導体を素
子材としたバイポーラトランジスタや静電誘導トランジ
スタをはじめとする素子の半導体プロセス全般に幅広く
応用することができる。

【０１００】

【発明の効果】以上のようにこの発明に係る半導体装置
によれば、基板の絶縁性表面に形成された活性領域を、
非晶質ケイ素膜をケイ化金属を触媒として結晶化した領
域としたので、上記活性領域を構成する結晶性ケイ素膜
を、通常の固相成長法で得られる結晶性よりさらに高い
結晶性を有するものとできる。

【０１０１】また、上記ケイ化金属は、薄膜状態で非晶
質ケイ素膜に接しているため、非晶質ケイ素膜の結晶化
は、上記ケイ化金属と接している部分から均一に行われ
ることなり、上記活性領域を構成する結晶性ケイ素膜の
結晶性は非常に良好なものとなる。

【０１０２】また、非晶質ケイ素膜の加熱による結晶化
は、ケイ化金属により助長されるため、高品質な結晶性
ケイ素膜を生産性よく形成できる。しかもこの際、結晶
化に要する加熱温度が６００℃以下に抑えられるため、
安価なガラス基板を使用可能となる。

【０１０３】この発明に係る半導体装置の製造方法によ
れば、非晶質ケイ素膜の結晶化を助長するケイ化金属
を、該非晶質ケイ素膜に接するよう直接成膜するので、
非晶質ケイ素膜の結晶化の触媒となる領域を、簡単にし
かもその組成が均一になるよう形成することができる。

【０１０４】さらに、シリサイド膜を直接成膜すること
から、金属元素のシリサイド化のステップが省略される
こととなり、また、シリサイド領域の組成のばらつきの
問題もなくなる。これによって、その後の結晶成長が安
定したものとなり、結晶粒径も従来法に比べ大きくな
り、その粒内も転位や結晶欠陥がなくなる。この結果と
して高品質な結晶性ケイ素膜が得られる。そしてこのよ
うな結晶性の向上により活性領域中での金属元素量を低
減できる。

【０１０５】この発明に係る半導体装置の製造方法によ
れば、基板の絶縁性表面に活性領域を、非晶質ケイ素膜
の、その結晶化を助長するケイ化金属膜と接する部分か
らその周辺領域へと加熱処理により結晶成長を行って形
成したので、該活性領域が、結晶成長方向が一方向に揃
った、格段に結晶性が良好な領域となり、また一段と活
性領域中での金属元素量が低減される効果がある。

【０１０６】このように本発明を用いることにより、結
晶性ケイ素膜を活性領域として用いる半導体装置におい
て、従来より高品質な結晶性ケイ素膜が簡便な製造プロ
セスにて得られ、その結果低コストにて高性能半導体装
置が得られる。

【０１０７】また、大面積基板にわたって均一で安定し
た特性の高性能薄膜トランジスタを有する半導体装置を
作製可能となる。特に液晶表示装置においては、アクテ
ィブマトリクス基板に要求される画素スイッチングＴＦ
Ｔの特性の均一化、周辺駆動回路部を構成するＴＦＴに
要求される高性能化を同時に満足し、同一基板上にアク
ティブマトリクス部と周辺駆動回路部を構成するドライ
バモノリシック型アクティブマトリクス基板が実現でき
るだけでなく、ＣＰＵなどの薄膜集積回路もこれらと同
一基板上に作製可能となり、モジュールのコンパクト
化、高性能化、低コスト化、そしてシステム化を図るこ
とができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例による半導体装置及びそ
の製造方法を説明するための断面図である。

【図２】本発明の第２の実施例による半導体装置及びそ
の製造方法を説明するための平面図である。

【図３】上記第２の実施例の半導体装置の製造方法を工
程順に示す断面図である。

【図４】本発明の基本原理を説明するための図であり、
図４（ａ）は、結晶性ケイ素膜の理想的な結晶構造であ
るダイヤモンド構造を示し、図４（ｂ）は、シリサイド
の結晶構造として、ダイヤモンド構造に最も近い蛍石型
構造を示す。

【図５】本発明に係る半導体装置及びその製造方法が適
用される応用例として、ディスプレイ、ＣＰＵ、メモリ
等を１枚の基板上に構成した液晶表示装置を示す図であ
る。

【符号の説明】

１０、２１ Ｎ型ＴＦＴ ２０ ＣＭＯＳ回路 ２２ Ｐ型ＴＦＴ １００、２００ 半導体装置 ２００ａ 非晶質ケイ素膜の露呈領域 １０１、２０１ ガラス基板 １０２、２０２ 下地絶縁膜 １０３、２０３ 非晶質ケイ素膜 １０３ａ、２０３ａ 結晶性ケイ素膜 １０３ｉ、２０３ｎ、２０３ｐ 活性領域 １０５、２０５ ＮｉＳｉ₂薄膜 １０６、２０６ 結晶成長方向 １０７、２０７ ゲート絶縁膜 １０８、２０８、２０９ ゲート電極 １０９ 陽極酸化層 １１０、２１０、２１１ チャネル領域 １１１、１１２、２１２、２１３、２１４、２１５ ソ
ース，ドレイン領域 １１３、２１６ 層間絶縁物 １１３ａ、２１６ｎ、２１６ｐ コンタクトホール １１４、１１５、２１７、２１８、２１９ 電極配線 ２０３ｂ 横方向結晶成長領域 ２０４ マスク層

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/786 21/336 9056−4Ｍ Ｈ０１Ｌ 29/78 ６２７ Ｇ

Claims (10)

【特許請求の範囲】
1. 【請求項１】 絶縁性表面を有する基板と、 該基板の絶縁性表面上に設けられ、非晶質ケイ素膜に接
   するケイ化金属膜を結晶成長の触媒として、該非晶質ケ
   イ素膜を加熱処理により結晶化してなる活性領域とを備
   えた半導体装置。
2. 【請求項２】 絶縁性表面を有する基板と、 該基板の絶縁性表面上に設けられ、非晶質ケイ素膜の、
   その結晶化を助長するケイ化金属膜と接する部分からそ
   の周辺領域への加熱処理による結晶成長を行って形成し
   た活性領域とを備えた半導体装置。
3. 【請求項３】 請求項１または請求項２に記載の半導体
   装置において、 前記ケイ化金属膜は、その構成金属元素として、Ｎｉ、
   Ｃｏ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、Ａ
   ｌ、Ｓｂから選ばれた一種または複数種類の元素を含む
   ものである半導体装置。
4. 【請求項４】 請求項１または請求項２に記載の半導体
   装置において、 前記ケイ化金属膜は、その結晶構造として蛍石型構造を
   有するものである半導体装置。
5. 【請求項５】 請求項１または請求項２に記載の半導体
   装置において、 前記ケイ化金属膜は、ＮｉＳｉ₂からなるものである半
   導体装置。
6. 【請求項６】 基板上に非晶質ケイ素膜、及び該非晶質
   ケイ素膜の結晶化を助長するケイ化金属膜を、これらが
   接するよう形成する工程と、 加熱によって該非晶質ケイ素膜を結晶化させる工程とを
   含む半導体装置の製造方法。
7. 【請求項７】 基板上に非晶質ケイ素膜、及び該非晶質
   ケイ素膜の結晶化を助長するケイ化金属膜を、該非晶質
   ケイ素膜の一部に該ケイ化金属膜が接するよう形成する
   工程と、 加熱処理により、該非晶質ケイ素膜の、該ケイ化金属膜
   と接している領域を選択的に結晶化させる工程と、 加熱処理をさらに継続して、該非晶質ケイ素膜を、その
   選択的に結晶化された領域からその周辺領域へと基板表
   面に対し概略平行な方向に結晶成長させる工程とを含む
   半導体装置の製造方法。
8. 【請求項８】 請求項６または請求項７に記載の半導体
   装置の製造方法において、 前記ケイ化金属膜は、構成金属元素として、Ｎｉ、Ｃ
   ｏ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、Ａ
   ｌ、Ｓｂから選ばれた一種または複数種類の元素を含む
   ものである半導体装置の製造方法。
9. 【請求項９】 請求項６あるいは請求項７に記載の半導
   体装置の製造方法において、 前記ケイ化金属膜は、その結晶構造として蛍石型構造を
   有するものである半導体装置の製造方法。
10. 【請求項１０】 請求項６または請求項７に記載の半導
    体装置の製造方法において、 前記ケイ化金属膜はＮｉＳｉ₂からなるものである半導
    体装置の製造方法。