JPH08148699A - 整流ダイオ−ド - Google Patents
整流ダイオ−ドInfo
- Publication number
- JPH08148699A JPH08148699A JP6311193A JP31119394A JPH08148699A JP H08148699 A JPH08148699 A JP H08148699A JP 6311193 A JP6311193 A JP 6311193A JP 31119394 A JP31119394 A JP 31119394A JP H08148699 A JPH08148699 A JP H08148699A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resistance
- junction
- region
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/60—Schottky-barrier diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/60—Impurity distributions or concentrations
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 本発明はダイオ−ドの諸特性（逆方向電圧、
順方向電圧、逆方向回復時間、ピ−ク逆電圧、ソフトリ
カバリ−等）の改善を図った整流用ダイオ−ドを提供す
ることである。 【構成】 Ｎ型伝導の高抵抗ｉ層２の表面に深さＸｐを
持つＰ型伝導のＰ領域を複数（３−１〜３−３）形成し
てなる整流性ＰＮ接合と、ショットキ−バリア−接合が
交互に配列されており、Ｐ領域（３−１〜３−３）に接
して深さ方向に厚さＷｉの高抵抗ｉ層２、さらに、低抵
抗Ｎ＋層１の順序に配列された構造を持つシリコン整流
ダイオ−ドにおいて、高抵抗ｉ層２が低抵抗Ｎ＋層１に
接した領域に、バッファＮ層４を形成すると共に、前記
深さＸｐのＰＮ接合を含む領域のキャリア−ライフタイ
ムを最も短くし、前記高抵抗ｉ層２においてＰＮ接合か
ら離れた前記低抵抗Ｎ＋領域１に至る方向に向かってキ
ャリア−ライフタイムが長くなる分布をしている構造を
特徴とする。
順方向電圧、逆方向回復時間、ピ−ク逆電圧、ソフトリ
カバリ−等）の改善を図った整流用ダイオ−ドを提供す
ることである。 【構成】 Ｎ型伝導の高抵抗ｉ層２の表面に深さＸｐを
持つＰ型伝導のＰ領域を複数（３−１〜３−３）形成し
てなる整流性ＰＮ接合と、ショットキ−バリア−接合が
交互に配列されており、Ｐ領域（３−１〜３−３）に接
して深さ方向に厚さＷｉの高抵抗ｉ層２、さらに、低抵
抗Ｎ＋層１の順序に配列された構造を持つシリコン整流
ダイオ−ドにおいて、高抵抗ｉ層２が低抵抗Ｎ＋層１に
接した領域に、バッファＮ層４を形成すると共に、前記
深さＸｐのＰＮ接合を含む領域のキャリア−ライフタイ
ムを最も短くし、前記高抵抗ｉ層２においてＰＮ接合か
ら離れた前記低抵抗Ｎ＋領域１に至る方向に向かってキ
ャリア−ライフタイムが長くなる分布をしている構造を
特徴とする。
Description
【０００１】
【発明の属する分野の説明】本発明は逆電圧Ｖｚを犠牲
にすることなく、順方向降下電圧ＶＦを小さくし、 （２） 逆方向回復時間ｔｒｒを速くすると同時に、逆回復時の
電流波形がソフトリカバリ−で、ピ−ク逆電圧Ｖｒｐが
小さい特性を得ることができる整流ダイオ−ドに関す
る。
にすることなく、順方向降下電圧ＶＦを小さくし、 （２） 逆方向回復時間ｔｒｒを速くすると同時に、逆回復時の
電流波形がソフトリカバリ−で、ピ−ク逆電圧Ｖｒｐが
小さい特性を得ることができる整流ダイオ−ドに関す
る。
【０００２】
【従来技術】図３はこの種の従来構造を示す断面図で、
図中ＰはＰ型高濃度領域、Ｉは真性領域、Ｎ＋はＮ型高
濃度領域で、所謂Ｐｉｎ型ダイオ−ドを形成する。（な
お、Ｐｉ接合をＰＮ接合と称する。）Ａはアノ−ド端子
Ｃはカソ−ド端子である。以下端子Ａにプラス（＋）、
端子Ｃにマイナス（−）電位を印加した状態から端子Ｃ
を（＋）、端子Ａを（−）に電圧印加した時の順方向モ
−ドから逆方向モ−ドに転ずる過程と、逆回復時間（ｔ
ｒｒ）及びピ−ク逆電圧（Ｖｒｐ）発生のメカニズムに
ついて図４（ａ）（ｂ）を参照して説明する。
図中ＰはＰ型高濃度領域、Ｉは真性領域、Ｎ＋はＮ型高
濃度領域で、所謂Ｐｉｎ型ダイオ−ドを形成する。（な
お、Ｐｉ接合をＰＮ接合と称する。）Ａはアノ−ド端子
Ｃはカソ−ド端子である。以下端子Ａにプラス（＋）、
端子Ｃにマイナス（−）電位を印加した状態から端子Ｃ
を（＋）、端子Ａを（−）に電圧印加した時の順方向モ
−ドから逆方向モ−ドに転ずる過程と、逆回復時間（ｔ
ｒｒ）及びピ−ク逆電圧（Ｖｒｐ）発生のメカニズムに
ついて図４（ａ）（ｂ）を参照して説明する。
【０００３】先ず図４において横軸は時間、縦軸は電流
（図４ａ）、電圧（図４ｂ）を示す。逆回復過程では、整
流ダイオ−ドの逆回復電流電圧は時間とともにダイオ−
ド内部のキャリア−の動きによる電流変化速度ｄｉ／ｄ
ｔ、空乏層拡がり速度、接合容量Ｃｊと使用回路のイン
ダクタンスＬや容量Ｃ等の相関関係で特性が決定されて
いる。特に、キャリア−の変化による電流の変化速度ｄ
ｉ／ｄｔとインダクタンスＬは次式で相関し、 Ｖ＝Ｖｄ＋Ｌ・ｄｉ／ｄｔ・・・・・・・・式（１） Ｖｄ ：電源印加電圧 Ｌ ：回路中のインダクタンス で示される電圧Ｖが整流ダイオ−ドの両端（Ｃ、Ａ）に
観測される。電源電圧の増加速度ｄＶ／ｄｔが遅い低周
波回路方式では、ダイオ−ドのＰＮ接合の空乏層拡がり
速度がゆっくりであるために、空乏層拡がりに伴うキャ
リア−掃き出し速度はゆっくり行なわれ、電流変化ｄｉ
／ｄｔは小さく、前記式（１）によるインダクタンスＬ
を介した発生電圧Ｌ・ｄｉ／ｄｔは小さいから整流ダイ
オ−ドは逆回復時に高い異常電圧Ｖｒｐを生じない。し
かし、高周波回路になる （３） ほど電圧増加速度ｄＶ／ｄｔが速くなるから、ダイオ−
ド内部のキャリア−の動きも高速になる。従って、電流
変化ｄｉ／ｄｔが大きくなり、結果として大きなピ−ク
逆電圧Ｖｒｐを生じやすい傾向がある。以下の説明は主
として高周波回路の現象について詳述する。
（図４ａ）、電圧（図４ｂ）を示す。逆回復過程では、整
流ダイオ−ドの逆回復電流電圧は時間とともにダイオ−
ド内部のキャリア−の動きによる電流変化速度ｄｉ／ｄ
ｔ、空乏層拡がり速度、接合容量Ｃｊと使用回路のイン
ダクタンスＬや容量Ｃ等の相関関係で特性が決定されて
いる。特に、キャリア−の変化による電流の変化速度ｄ
ｉ／ｄｔとインダクタンスＬは次式で相関し、 Ｖ＝Ｖｄ＋Ｌ・ｄｉ／ｄｔ・・・・・・・・式（１） Ｖｄ ：電源印加電圧 Ｌ ：回路中のインダクタンス で示される電圧Ｖが整流ダイオ−ドの両端（Ｃ、Ａ）に
観測される。電源電圧の増加速度ｄＶ／ｄｔが遅い低周
波回路方式では、ダイオ−ドのＰＮ接合の空乏層拡がり
速度がゆっくりであるために、空乏層拡がりに伴うキャ
リア−掃き出し速度はゆっくり行なわれ、電流変化ｄｉ
／ｄｔは小さく、前記式（１）によるインダクタンスＬ
を介した発生電圧Ｌ・ｄｉ／ｄｔは小さいから整流ダイ
オ−ドは逆回復時に高い異常電圧Ｖｒｐを生じない。し
かし、高周波回路になる （３） ほど電圧増加速度ｄＶ／ｄｔが速くなるから、ダイオ−
ド内部のキャリア−の動きも高速になる。従って、電流
変化ｄｉ／ｄｔが大きくなり、結果として大きなピ−ク
逆電圧Ｖｒｐを生じやすい傾向がある。以下の説明は主
として高周波回路の現象について詳述する。
【０００４】（１）時間ｔ0〜ｔ1（接合逆回復期間） 図４（ａ）（ｂ）に示すようにこの期間（ｔ0〜ｔ1）に
おいては、キャリア−はその場のライフタイムに従って
消滅するから電流は図４（ａ）に示すようにｄｉ／ｄｔ
は負になる。印加電圧が増加してもダイオ−ドの両端の
電圧は式（１）によりＶｄ＞Ｌ・（−ｄｉ／ｄｔ）が成
立する間はＰＮ接合は順バイアスされている。ｔ１でよ
うやくキャリア−ライフタイムによる自然消滅でＰＮ接
合に近い側のキャリア−が無くなり、接合の両側に空乏
層が形成されＰＮ接合が逆方向に回復する（接合回
復）。
おいては、キャリア−はその場のライフタイムに従って
消滅するから電流は図４（ａ）に示すようにｄｉ／ｄｔ
は負になる。印加電圧が増加してもダイオ−ドの両端の
電圧は式（１）によりＶｄ＞Ｌ・（−ｄｉ／ｄｔ）が成
立する間はＰＮ接合は順バイアスされている。ｔ１でよ
うやくキャリア−ライフタイムによる自然消滅でＰＮ接
合に近い側のキャリア−が無くなり、接合の両側に空乏
層が形成されＰＮ接合が逆方向に回復する（接合回
復）。
【０００５】（２）時間ｔ1〜ｔ2（空乏層拡がり期間） ｔ1からｔ2は、整流ダイオ−ドに逆電圧が印加され、Ｐ
Ｎ接合付近のキャリア−は空乏層の発達により外に掃き
出され、ｔ1〜ｔ2の期間の電流を形成する。空乏層幅は
電圧Ｖの１／２乗に比例するから、高電圧になるほど空
乏層拡がり速度はにぶり、単位時間で掃き出されるキャ
リア−量は少なくなり、ある電圧からは減少に転ずる。
従って、ｄｉ／ｄｔも小さくなることによって、式
（１）の印加電圧Ｖｒの増加が勝ち、電圧増加がダイオ
−ドの両端にかかる。ついに、ｔ2で逆電流は最大Ｉｒ
ｐになり、電流の変化ｄｉ／ｄｔはゼロになる。
Ｎ接合付近のキャリア−は空乏層の発達により外に掃き
出され、ｔ1〜ｔ2の期間の電流を形成する。空乏層幅は
電圧Ｖの１／２乗に比例するから、高電圧になるほど空
乏層拡がり速度はにぶり、単位時間で掃き出されるキャ
リア−量は少なくなり、ある電圧からは減少に転ずる。
従って、ｄｉ／ｄｔも小さくなることによって、式
（１）の印加電圧Ｖｒの増加が勝ち、電圧増加がダイオ
−ドの両端にかかる。ついに、ｔ2で逆電流は最大Ｉｒ
ｐになり、電流の変化ｄｉ／ｄｔはゼロになる。
【０００６】（３）時間ｔ2〜ｔ3（残留キャリア掃き出
し期間） ｉ層に残留しているキャリア−が掃き出される時、正の
電流変化ｄｉ／ｄｔにより電圧Ｌ・ｄｉ／ｄｔを生じ、
ｔ2〜ｔ3期間に整流ダイオ−ドの両端にかかる電圧Ｖ
は、式（１）でＶｄに加えてＬ・ｄｉ／ｄｔが印加され
る。従って、空乏層Ｗｄはさらに拡がりそのためにキャ
リア−が掃き出され、ｄｉ／ｄｔを形成す （４） ることを繰り返すことになる。この現象は空乏層拡がり
で掃き出されるキャリア−が無くなるまで相乗的に効
き、ｄｉ／ｄｔが最大値を取るｔ3でピ−ク逆電圧Ｖｒ
ｐを形成する。（図４ｂ）
し期間） ｉ層に残留しているキャリア−が掃き出される時、正の
電流変化ｄｉ／ｄｔにより電圧Ｌ・ｄｉ／ｄｔを生じ、
ｔ2〜ｔ3期間に整流ダイオ−ドの両端にかかる電圧Ｖ
は、式（１）でＶｄに加えてＬ・ｄｉ／ｄｔが印加され
る。従って、空乏層Ｗｄはさらに拡がりそのためにキャ
リア−が掃き出され、ｄｉ／ｄｔを形成す （４） ることを繰り返すことになる。この現象は空乏層拡がり
で掃き出されるキャリア−が無くなるまで相乗的に効
き、ｄｉ／ｄｔが最大値を取るｔ3でピ−ク逆電圧Ｖｒ
ｐを形成する。（図４ｂ）
【０００７】（４）時間ｔ3〜（Ｃ−Ｒ、Ｌ共振期間） ｔ3以後の電流波形は、回路とＰＮ接合の容量Ｃ、抵抗
Ｒ及びインダクタンスＬの成分で共振し、リンギングす
るが次第にエネルギ−を消費して減衰する。
Ｒ及びインダクタンスＬの成分で共振し、リンギングす
るが次第にエネルギ−を消費して減衰する。
【０００８】
【従来技術の問題点】逆回復スイッチング時間ｔｒｒを
速くするには、従来、シリコン半導体中に白金Ｐｔ、金
Ａｕ、鉄Ｆｅ、銅Ｃｕ等の所謂重金属を７００〜１１５
０℃程の高温熱処理することで、シリコン半導体の価電
子帯と伝導帯のエネルギ−ギャップ中に再結合準位を形
成し、キャリア−ライフタイム（τ）を短くする方法が
とられている。しかし、なにも特別の工夫をしていない
重金属拡散では、シリコンウェハ−の表面と裏面に高濃
度の重金属が偏析して、シリコンウェハ−内部では低濃
度の重金属しか残留しない。しかも、主に順電流ＩＦが
流れる経路で、順電流の供給が停止した後にキャリア−
が残留する部位で表面から約５μｍ以上の内部領域と、
裏面から約５μｍ以上の表面に向かう内部領域において
は重金属濃度差はせいぜい１０倍以内の重金属原子の濃
度分布になっている。従って、表面から５μｍ以上の内
部領域でキャリア−ライフタイム（τ）を１０倍以上に
変化させようとするのは難しく、１０倍以内の均一ライ
フタイム（τ）にならざるを得なかった。
速くするには、従来、シリコン半導体中に白金Ｐｔ、金
Ａｕ、鉄Ｆｅ、銅Ｃｕ等の所謂重金属を７００〜１１５
０℃程の高温熱処理することで、シリコン半導体の価電
子帯と伝導帯のエネルギ−ギャップ中に再結合準位を形
成し、キャリア−ライフタイム（τ）を短くする方法が
とられている。しかし、なにも特別の工夫をしていない
重金属拡散では、シリコンウェハ−の表面と裏面に高濃
度の重金属が偏析して、シリコンウェハ−内部では低濃
度の重金属しか残留しない。しかも、主に順電流ＩＦが
流れる経路で、順電流の供給が停止した後にキャリア−
が残留する部位で表面から約５μｍ以上の内部領域と、
裏面から約５μｍ以上の表面に向かう内部領域において
は重金属濃度差はせいぜい１０倍以内の重金属原子の濃
度分布になっている。従って、表面から５μｍ以上の内
部領域でキャリア−ライフタイム（τ）を１０倍以上に
変化させようとするのは難しく、１０倍以内の均一ライ
フタイム（τ）にならざるを得なかった。
【０００９】その結果、逆回復時間ｔｒｒを速くしよう
とすると、シリコンウェハ−全体に重金属を高濃度に高
温拡散処理するため、ＰＮ接合を含む近傍のキャリア−
ライフタイムと、高低抗ｉ層のキャリア−ライフタイム
が全体に同時に短くなるため、接合回復時間ｔｊを速
く、逆回復時間ｔｒｒを速くできるが、ピ−ク逆電圧Ｖ
ｒｐはきわめて大きくなったり、順方向降下電圧ＶＦが
大きくなる傾向がある。 （５） 又、高抵抗ｉ層の厚さＷｉを出来る限り薄くし、ｉ層抵
抗を低抵抗にしてＶＦを小さくし、ｔｒｒを小さくする
こともできる。しかしながら、使用電圧Ｖｄｄよりも低
い電圧でＰＮ接合から空乏層がｉ層全体に伸びるような
薄いＷｉ層の構造では、高抵抗ｉ層中の多量のキャリア
−は使用電圧Ｖｄｄに到達する少し前の電圧から空乏層
拡がりによって多量のキャリア−が低抵抗Ｎ＋層側に押
し出されてしまう。従って、瞬時に大電流が流れる。す
なはち、ｄｉ／ｄｔが増大してピ−ク逆電圧Ｖｒｐがき
わめて大きくなる。前記したように、従来技術では電流
活性領域全体をほとんど均一にキャリア−ライフタイム
制御しているため、ソフトリカバリ−を得ようとして重
金属拡散を低濃度にしてキャリア−ライフタイム（τ）
を長くすると、ｔｒｒも長くなってしまう。言い換えれ
ば、逆回復時間ｔｒｒとピ−ク逆電圧ＶｒｐはＴＲＡＤ
Ｅ−ＯＦＦの関係にあった。
とすると、シリコンウェハ−全体に重金属を高濃度に高
温拡散処理するため、ＰＮ接合を含む近傍のキャリア−
ライフタイムと、高低抗ｉ層のキャリア−ライフタイム
が全体に同時に短くなるため、接合回復時間ｔｊを速
く、逆回復時間ｔｒｒを速くできるが、ピ−ク逆電圧Ｖ
ｒｐはきわめて大きくなったり、順方向降下電圧ＶＦが
大きくなる傾向がある。 （５） 又、高抵抗ｉ層の厚さＷｉを出来る限り薄くし、ｉ層抵
抗を低抵抗にしてＶＦを小さくし、ｔｒｒを小さくする
こともできる。しかしながら、使用電圧Ｖｄｄよりも低
い電圧でＰＮ接合から空乏層がｉ層全体に伸びるような
薄いＷｉ層の構造では、高抵抗ｉ層中の多量のキャリア
−は使用電圧Ｖｄｄに到達する少し前の電圧から空乏層
拡がりによって多量のキャリア−が低抵抗Ｎ＋層側に押
し出されてしまう。従って、瞬時に大電流が流れる。す
なはち、ｄｉ／ｄｔが増大してピ−ク逆電圧Ｖｒｐがき
わめて大きくなる。前記したように、従来技術では電流
活性領域全体をほとんど均一にキャリア−ライフタイム
制御しているため、ソフトリカバリ−を得ようとして重
金属拡散を低濃度にしてキャリア−ライフタイム（τ）
を長くすると、ｔｒｒも長くなってしまう。言い換えれ
ば、逆回復時間ｔｒｒとピ−ク逆電圧ＶｒｐはＴＲＡＤ
Ｅ−ＯＦＦの関係にあった。
【００１０】
【発明の目的】本発明はダイオ−ドの上記諸特性（逆方
向電圧、順方向電圧、逆方向回復時間、ピ−ク逆電圧、ソ
フトリカバリ−等）の改善を図った整流用ダイオ−ドを
提供することである。
向電圧、順方向電圧、逆方向回復時間、ピ−ク逆電圧、ソ
フトリカバリ−等）の改善を図った整流用ダイオ−ドを
提供することである。
【００１１】
【課題を解決するための本発明の手段】本発明は、ＰＮ
接合近傍と、特に時間ｔ２〜ｔ３に空乏層先端が拡がる
領域のキャリアライフタイム長さの分布と、空乏層が拡
がる速度を意図的に変化させることを骨子として、Ｎ型
伝導の高抵抗ｉ層の表面に深さＸｐを持つＰ型伝導のＰ
領域を複数形成してなる整流性ＰＮ接合と、ショットキ
−バリア−接合が交互に配列されており、Ｐ領域に接し
て深さ方向に厚さＷｉの高抵抗ｉ層、さらに、低抵抗Ｎ
＋層の順序に配列された構造を持つシリコン整流ダイオ
−ドにおいて、高抵抗ｉ層が低抵抗Ｎ＋層に接した領域
に、バッファＮ層を形成すると共に、前記深さＸｐのＰ
Ｎ接合を含む領域のキャリア−ライフタイムを最も短く
し、前記高 （６） 抵抗ｉ層においてＰＮ接合から離れた前記低抵抗Ｎ＋領
域に至る方向に向かってキャリア−ライフタイムが長く
なる分布をしている構造を特徴とする。
接合近傍と、特に時間ｔ２〜ｔ３に空乏層先端が拡がる
領域のキャリアライフタイム長さの分布と、空乏層が拡
がる速度を意図的に変化させることを骨子として、Ｎ型
伝導の高抵抗ｉ層の表面に深さＸｐを持つＰ型伝導のＰ
領域を複数形成してなる整流性ＰＮ接合と、ショットキ
−バリア−接合が交互に配列されており、Ｐ領域に接し
て深さ方向に厚さＷｉの高抵抗ｉ層、さらに、低抵抗Ｎ
＋層の順序に配列された構造を持つシリコン整流ダイオ
−ドにおいて、高抵抗ｉ層が低抵抗Ｎ＋層に接した領域
に、バッファＮ層を形成すると共に、前記深さＸｐのＰ
Ｎ接合を含む領域のキャリア−ライフタイムを最も短く
し、前記高 （６） 抵抗ｉ層においてＰＮ接合から離れた前記低抵抗Ｎ＋領
域に至る方向に向かってキャリア−ライフタイムが長く
なる分布をしている構造を特徴とする。
【００１２】
（比較例）特性比較のため従来構造（図３）において、
先ず厚さ４５μｍ、比抵抗ρｉが１５Ωｃｍ（Ｎｄ＝３
Ｅ１４Ａｔｏｍｓ／ｃｍ３）のＮ型導電エピタキシアル
ｉ層２を、比抵抗０.００３ΩｃｍのＮ型導電Ｓｉ基盤
１上に堆積したＳｉウェハ−を用意した。エピタキシア
ルＮ型Ｓｉ２の表面に、公知の方法でボロン表面濃度が
２Ｅ１９Ａｔｏｍｓ／ｃｍ３、拡散深さＸｐ＝７μｍの
Ｐ型領域３を形成する。次に領域３の表面より白金Ｐｔ
拡散を１０００℃、２０分処理した。係る構造につい
て、ライフタイム分布、その他特性について、調査し
た。図５はＰ型領域３の表面から深さ方向のキャリア分
布特性図でＳＢＯ法により測定したものである。この例
では特性ａのキャリア−ライフタイム（τ）の分布に示
したように、表面ではτ1が５ｎＳｅｃ程度と短いが、
約５μｍから４５μｍの深いｉ層ではτ2は１５〜３０
ｎＳｅｃでほぼ一定の値に分布していることが判った。
又、ｔｒｒ波形評価回路で順方向電流ＩＦを８Ａｍｐ、
電源電圧Ｖｄｄの立ち上がり速度ｄｖ／ｄｔを２０Ｖ／
１０ｎＳｅｃにてＶｄｄ＝４００Ｖまで印加する逆回復
波形を評価した。この構造のＰｉＮダイオ−ドのｔｒｒ
は２５ｎＳｅｃと速いが、ｔｒｒ電流波形はＩｒｐ＝
３、５Ａｍｐ、Ｖｒｐ＝６２０ｖｏｌｔを示し、整流ダ
イオ−ドの降伏電圧Ｖzの６４０ｖｏｌｔに迫るピ−ク
逆電圧Ｖｒｐを示した。前記した第３期ｔ２〜ｔ３の電
流変化速度ｄｉ／ｄｔも速く、鋭いキンクを示した。順
方向降下電圧はＩＦ＝８Ａｍｐにおいて重金属を高濃度
にド−プしたためＶＦ＝１.４ｖｏｌｔと大きい。
先ず厚さ４５μｍ、比抵抗ρｉが１５Ωｃｍ（Ｎｄ＝３
Ｅ１４Ａｔｏｍｓ／ｃｍ３）のＮ型導電エピタキシアル
ｉ層２を、比抵抗０.００３ΩｃｍのＮ型導電Ｓｉ基盤
１上に堆積したＳｉウェハ−を用意した。エピタキシア
ルＮ型Ｓｉ２の表面に、公知の方法でボロン表面濃度が
２Ｅ１９Ａｔｏｍｓ／ｃｍ３、拡散深さＸｐ＝７μｍの
Ｐ型領域３を形成する。次に領域３の表面より白金Ｐｔ
拡散を１０００℃、２０分処理した。係る構造につい
て、ライフタイム分布、その他特性について、調査し
た。図５はＰ型領域３の表面から深さ方向のキャリア分
布特性図でＳＢＯ法により測定したものである。この例
では特性ａのキャリア−ライフタイム（τ）の分布に示
したように、表面ではτ1が５ｎＳｅｃ程度と短いが、
約５μｍから４５μｍの深いｉ層ではτ2は１５〜３０
ｎＳｅｃでほぼ一定の値に分布していることが判った。
又、ｔｒｒ波形評価回路で順方向電流ＩＦを８Ａｍｐ、
電源電圧Ｖｄｄの立ち上がり速度ｄｖ／ｄｔを２０Ｖ／
１０ｎＳｅｃにてＶｄｄ＝４００Ｖまで印加する逆回復
波形を評価した。この構造のＰｉＮダイオ−ドのｔｒｒ
は２５ｎＳｅｃと速いが、ｔｒｒ電流波形はＩｒｐ＝
３、５Ａｍｐ、Ｖｒｐ＝６２０ｖｏｌｔを示し、整流ダ
イオ−ドの降伏電圧Ｖzの６４０ｖｏｌｔに迫るピ−ク
逆電圧Ｖｒｐを示した。前記した第３期ｔ２〜ｔ３の電
流変化速度ｄｉ／ｄｔも速く、鋭いキンクを示した。順
方向降下電圧はＩＦ＝８Ａｍｐにおいて重金属を高濃度
にド−プしたためＶＦ＝１.４ｖｏｌｔと大きい。
【００１３】（実施例１）図１は本発明を適用した一実
施例構造で、図中３−１、３−２、３−３は深さＸｐを
もつＰ型領域、４は高抵抗ｉ層２、低抵抗Ｎ＋層１に接
して形成したバッ （７） ファＮ層、５はショットキバリア金属である。なおＰ型
領域３−１〜３−３は図１のＢ−Ｂ′断面を示す図７
（ａ）（ｂ）のように平面パタ−ンを島状(図７ａ)又は
ストライブ形状（図７ｂ）に形成できる。係る構造にお
いて、先ずＮ型伝導の０.００３Ω・ｃｍ抵抗、厚さ４
００μｍの基盤シリコンウェハ−１にリン原子を１Ｅ１
５Ａｔｏｍｓ／ｃｍ３濃度ド−プした厚さ１０μｍのバ
ッファＮ層４をエピタキシアル成長し、さらに、リン原
子を３Ｅ１４Ａｔｏｍｓ／ｃｍ３濃度（ρｉ＝１５Ω・
ｃｍ）ド−プした厚さ２０μｍの高抵抗ｉ層２をエピタ
キシアル成長したｉ／Ｎ／Ｎ＋構造のダブルエピタキシ
アルウェハ−を使用し、ｉ層表面に島状に表面から深さ
Ｘｐ＝７μｍのＰ領域を複数個作り、ＰとＰの間のｉ領
域の表面にＡＬ金属とショットキ−バリア−接合を形成
した。２ＭｅＶのエネルギ−で電子線を５Ｅ１５ＤＯＳ
Ｅ照射して試料全体のキャリア−ライフタイム（τ２）
を８０〜１００ｎＳｅｃに調整した後、さらに、ウェハ
−裏面からＨｅイオンを３２ＭｅＶでド−ズ量１.６Ｅ
１５を照射することによって、ＰＮ接合から５μｍ深い
ｉ層を中心に±１０μｍの範囲のキャリア−ライフタイ
ム(τ１)を図５のｃに示すように５〜１０ｎＳｅｃに調
整した。このとき、Ｈｅイオンの飛程領域はそれなりに
結晶欠陥を形成するので約１０〜２０ｎＳｅｃライフタ
イムが短くなる。以上の方法で本発明の、表面から深さ
ＸｐのＰＮ接合を含む領域のキャリア−ライフタイム
（τ１）を最も短くし、ＰＮ接合からの空乏層が伸びる
領域から高抵抗ｉ層と低抵抗Ｎ＋層に至るｉ層領域のキ
ャリア−ライフタイム（τ２）を長く（５０〜１２０ｎ
Ｓｅ）した構造を実現した。その結果、ｔｒｒが２０ｎ
Ｓｅ、ソフトリカバリ−でピ−ク逆電圧Ｖｒｐが４６０
ｖｏｌｔでｔ３以後のリンギングが少ないスイッチング
特性を得ると同時に、０.９２ｖｏｌｔのＶＦを得た。
なお図５ｃはＰＮ接合からＮ＋層にかけてのキャリア−
ライフタイムの分布特性である。
施例構造で、図中３−１、３−２、３−３は深さＸｐを
もつＰ型領域、４は高抵抗ｉ層２、低抵抗Ｎ＋層１に接
して形成したバッ （７） ファＮ層、５はショットキバリア金属である。なおＰ型
領域３−１〜３−３は図１のＢ−Ｂ′断面を示す図７
（ａ）（ｂ）のように平面パタ−ンを島状(図７ａ)又は
ストライブ形状（図７ｂ）に形成できる。係る構造にお
いて、先ずＮ型伝導の０.００３Ω・ｃｍ抵抗、厚さ４
００μｍの基盤シリコンウェハ−１にリン原子を１Ｅ１
５Ａｔｏｍｓ／ｃｍ３濃度ド−プした厚さ１０μｍのバ
ッファＮ層４をエピタキシアル成長し、さらに、リン原
子を３Ｅ１４Ａｔｏｍｓ／ｃｍ３濃度（ρｉ＝１５Ω・
ｃｍ）ド−プした厚さ２０μｍの高抵抗ｉ層２をエピタ
キシアル成長したｉ／Ｎ／Ｎ＋構造のダブルエピタキシ
アルウェハ−を使用し、ｉ層表面に島状に表面から深さ
Ｘｐ＝７μｍのＰ領域を複数個作り、ＰとＰの間のｉ領
域の表面にＡＬ金属とショットキ−バリア−接合を形成
した。２ＭｅＶのエネルギ−で電子線を５Ｅ１５ＤＯＳ
Ｅ照射して試料全体のキャリア−ライフタイム（τ２）
を８０〜１００ｎＳｅｃに調整した後、さらに、ウェハ
−裏面からＨｅイオンを３２ＭｅＶでド−ズ量１.６Ｅ
１５を照射することによって、ＰＮ接合から５μｍ深い
ｉ層を中心に±１０μｍの範囲のキャリア−ライフタイ
ム(τ１)を図５のｃに示すように５〜１０ｎＳｅｃに調
整した。このとき、Ｈｅイオンの飛程領域はそれなりに
結晶欠陥を形成するので約１０〜２０ｎＳｅｃライフタ
イムが短くなる。以上の方法で本発明の、表面から深さ
ＸｐのＰＮ接合を含む領域のキャリア−ライフタイム
（τ１）を最も短くし、ＰＮ接合からの空乏層が伸びる
領域から高抵抗ｉ層と低抵抗Ｎ＋層に至るｉ層領域のキ
ャリア−ライフタイム（τ２）を長く（５０〜１２０ｎ
Ｓｅ）した構造を実現した。その結果、ｔｒｒが２０ｎ
Ｓｅ、ソフトリカバリ−でピ−ク逆電圧Ｖｒｐが４６０
ｖｏｌｔでｔ３以後のリンギングが少ないスイッチング
特性を得ると同時に、０.９２ｖｏｌｔのＶＦを得た。
なお図５ｃはＰＮ接合からＮ＋層にかけてのキャリア−
ライフタイムの分布特性である。
【００１４】（実施例２） （８） 図２は本発明の他の実施例に適用する構造図で高抵抗ｉ
層２の表面に深さＸｐをもつＰ領域３を形成し、更にｉ
層２と低抵抗Ｎ＋層１に接しバッファＮ層４を形成し
た。ＰＮ接合は高抵抗ｉ層内に７μｍ深さに形成し、表
面から約３０μｍから５０μｍまでをリン濃度をｉ層よ
り高い不純物濃度のバッファ−Ｎ層を形成した。ＰＮ接
合付近のキャリア−ライフタイム（τ１）は実施例１と
同様に、電子線照射、Ｈｅイオン注入によって５〜１０
ｎＳｅｃに調整した。ＰＮ接合から深さ方向に深くなる
につれてＮ＋層まではキャリア−ライフタイムは長くな
り、その結果、接合回復ｔ２も速く、その後の電流減少
速度ｄｉ／ｄｔはゆっくりでソフトリカバリ−になっ
て、ピ−ク逆電圧Ｖｒｐは４８０ｖｏｌｔになった。ｔ
ｒｒは２５ｎＳｅｃと極めて速くなると同時に、ＶＦが
８Ａｍｐで０.９５ｖｏｌｔと小さくなる。
層２の表面に深さＸｐをもつＰ領域３を形成し、更にｉ
層２と低抵抗Ｎ＋層１に接しバッファＮ層４を形成し
た。ＰＮ接合は高抵抗ｉ層内に７μｍ深さに形成し、表
面から約３０μｍから５０μｍまでをリン濃度をｉ層よ
り高い不純物濃度のバッファ−Ｎ層を形成した。ＰＮ接
合付近のキャリア−ライフタイム（τ１）は実施例１と
同様に、電子線照射、Ｈｅイオン注入によって５〜１０
ｎＳｅｃに調整した。ＰＮ接合から深さ方向に深くなる
につれてＮ＋層まではキャリア−ライフタイムは長くな
り、その結果、接合回復ｔ２も速く、その後の電流減少
速度ｄｉ／ｄｔはゆっくりでソフトリカバリ−になっ
て、ピ−ク逆電圧Ｖｒｐは４８０ｖｏｌｔになった。ｔ
ｒｒは２５ｎＳｅｃと極めて速くなると同時に、ＶＦが
８Ａｍｐで０.９５ｖｏｌｔと小さくなる。
【００１５】（実施例３）図２に示す実施例構造におい
て、ＰｉｎＮ＋構造を形成後、金Ａｕ拡散を９５０℃、
２０分処理した。このとき、Ｓｉウェハ−の表面には金
Ａｕを捕獲するリンガラス層を堆積し、裏面には重金属
を捕獲しないように処置した。その結果、図５のｂに示
すように、Ｓｉウェハ−中のキャリア−ライフタイムは
最表面において５ｎＳｅｃ程度、表面から深さ方向に向
かってライフタイム（τ1）、(τ2)は増加し、Ｘｐ＝７μ
ｍ付近のＰＮ接合では約５〜１０ｎＳｅｃで、約２０〜
７０μｍ深さにおいては５０〜１２０ｎＳｅｃを示し
た。回路使用電圧Ｖｄｄ＝４００ｖｏｌｔの空乏層幅Ｗ
ｄが約４０μｍに対して、高抵抗ｉ層の厚さＷｉを約６
０μｍと厚くしたために、前述の時間ｔ２以後に空乏層
Ｗｄ先端からＮ＋層に至るｉ層中にキャリア−が残留し
ていることと、前記した約５０〜１２０ｎＳｅｃの長い
キャリア−ライフタイムを持つことで残留キャリア−は
ゆっくり消滅することになる。図５のｂに示すように、
ＰＮ接合付近のキャリア−ライフタイム（τ１）が短い
ために接合回復が速く、その後の電圧増加による空乏層
の拡がりで吐き出され （９） るキャリア−が少ないためＩｒｐが小さい。しかも、そ
の後電圧増加してもｉ層の深い領域でのキャリア−ライ
フタイム（τ２）が長いため残留キャリア−はゆっくり
と消滅してゆくためＩｒｐからの電流変化速度ｄｉ／ｄ
ｔがゆるやかでソフトリカバリ−になった。ｔｒｒは３
５ｎＳｅｃ、ピ−ク逆電圧Ｖｒｐは６００ｖｏｌｔを観
測するに止まった。同時に本実施例では、金Ａｕ原子に
よるアクセプタ−レベルによりｉ層のドナ−レベルが補
償され（互いに打ち消され）結果的により高抵抗のｉ層
に変調されていることがわかった。特に、この抵抗変調
は金Ａｕ原子濃度が高濃度ほど効果が大きいので、表面
に近いほど抵抗が大きい。従って、拡散深さＸｐ＝７μ
ｍのＰＮ接合付近ではエピタキシアルｉ層の抵抗よりも
大きいため、接合容量Ｃｊが従来技術によるより１／５
〜１／１０に小さくなった。順方向降下電圧ＶＦは８Ａ
ｍｐで１.２ｖｏｌｔと比較的小さい値を得ることがで
きた。
て、ＰｉｎＮ＋構造を形成後、金Ａｕ拡散を９５０℃、
２０分処理した。このとき、Ｓｉウェハ−の表面には金
Ａｕを捕獲するリンガラス層を堆積し、裏面には重金属
を捕獲しないように処置した。その結果、図５のｂに示
すように、Ｓｉウェハ−中のキャリア−ライフタイムは
最表面において５ｎＳｅｃ程度、表面から深さ方向に向
かってライフタイム（τ1）、(τ2)は増加し、Ｘｐ＝７μ
ｍ付近のＰＮ接合では約５〜１０ｎＳｅｃで、約２０〜
７０μｍ深さにおいては５０〜１２０ｎＳｅｃを示し
た。回路使用電圧Ｖｄｄ＝４００ｖｏｌｔの空乏層幅Ｗ
ｄが約４０μｍに対して、高抵抗ｉ層の厚さＷｉを約６
０μｍと厚くしたために、前述の時間ｔ２以後に空乏層
Ｗｄ先端からＮ＋層に至るｉ層中にキャリア−が残留し
ていることと、前記した約５０〜１２０ｎＳｅｃの長い
キャリア−ライフタイムを持つことで残留キャリア−は
ゆっくり消滅することになる。図５のｂに示すように、
ＰＮ接合付近のキャリア−ライフタイム（τ１）が短い
ために接合回復が速く、その後の電圧増加による空乏層
の拡がりで吐き出され （９） るキャリア−が少ないためＩｒｐが小さい。しかも、そ
の後電圧増加してもｉ層の深い領域でのキャリア−ライ
フタイム（τ２）が長いため残留キャリア−はゆっくり
と消滅してゆくためＩｒｐからの電流変化速度ｄｉ／ｄ
ｔがゆるやかでソフトリカバリ−になった。ｔｒｒは３
５ｎＳｅｃ、ピ−ク逆電圧Ｖｒｐは６００ｖｏｌｔを観
測するに止まった。同時に本実施例では、金Ａｕ原子に
よるアクセプタ−レベルによりｉ層のドナ−レベルが補
償され（互いに打ち消され）結果的により高抵抗のｉ層
に変調されていることがわかった。特に、この抵抗変調
は金Ａｕ原子濃度が高濃度ほど効果が大きいので、表面
に近いほど抵抗が大きい。従って、拡散深さＸｐ＝７μ
ｍのＰＮ接合付近ではエピタキシアルｉ層の抵抗よりも
大きいため、接合容量Ｃｊが従来技術によるより１／５
〜１／１０に小さくなった。順方向降下電圧ＶＦは８Ａ
ｍｐで１.２ｖｏｌｔと比較的小さい値を得ることがで
きた。
【００１６】（実施例４）実施例３において、重金属拡
散を行なった後、電子線照射処理、さらに、Ｈｅイオン
の注入をおこなって図５ｃに示すように、深さＸｐ＝７
μｍの接合先端からｉ層へ５μｍの位置を中心に±１０
μｍ幅のキャリア−ライフタイム（τ１）を約５ｎＳｅ
ｃにし、さらに深いＮ＋層の近傍のｉ層のキャリア−ラ
イフタイム（τ２）を５０〜８０ｎＳｅｃにした。その
結果、３０ｎＳｅｃのｔｒｒ、ソフトリカバリ−でピ−
ク逆電圧Ｖｒｐは５８０ｖｏｌｔを得た。ＶＦは８Ａｍ
ｐで１、１ｖｏｌｔであった。従来の白金Ｐｔ、金Ａ
ｕ、鉄Ｆｅ、銅Ｃｕなどの重金属拡散法は、表面部に重
金属原子が偏在しやすいこととか、リン原子や結晶欠陥
に捕らえられ易い等の現象が付随して、その制御性に難
点があり、Ｈｅイオン照射法を利用することにより特定
の深さにＨｅイオンを所定量を打ち込むことが可能で、
特定された部分のＳｉ結晶欠陥数を制御できる。
散を行なった後、電子線照射処理、さらに、Ｈｅイオン
の注入をおこなって図５ｃに示すように、深さＸｐ＝７
μｍの接合先端からｉ層へ５μｍの位置を中心に±１０
μｍ幅のキャリア−ライフタイム（τ１）を約５ｎＳｅ
ｃにし、さらに深いＮ＋層の近傍のｉ層のキャリア−ラ
イフタイム（τ２）を５０〜８０ｎＳｅｃにした。その
結果、３０ｎＳｅｃのｔｒｒ、ソフトリカバリ−でピ−
ク逆電圧Ｖｒｐは５８０ｖｏｌｔを得た。ＶＦは８Ａｍ
ｐで１、１ｖｏｌｔであった。従来の白金Ｐｔ、金Ａ
ｕ、鉄Ｆｅ、銅Ｃｕなどの重金属拡散法は、表面部に重
金属原子が偏在しやすいこととか、リン原子や結晶欠陥
に捕らえられ易い等の現象が付随して、その制御性に難
点があり、Ｈｅイオン照射法を利用することにより特定
の深さにＨｅイオンを所定量を打ち込むことが可能で、
特定された部分のＳｉ結晶欠陥数を制御できる。
【００１７】（１０） 以上比較例及び実施例１〜４の特性を図６に示す。
【００１８】
【発明の効果】以上説明したように本発明によれば以下
の特徴、効果を有する。 主に順方向電流が流れる活性領域において、ｉ層表面
から深さＸｐ位置のＰＮ接合に近いＰ領域と高抵抗ｉ層
のキャリア−ライフタイム（τ１）を最も短くしたこと
により、ＰＮ接合近傍のキャリア−を速く消滅できるか
らｔ0からｔ2までの接合回復時間、ないしは、空乏層が
充分拡がり切らない低電圧印加期間のキャリア−消滅時
間を短縮することができる。 電流活性領域において、高抵抗ｉ層において第１の特
徴を満たすと同時に、低抵抗Ｎ＋層との境界部に至るｉ
層及びバッファ層（後記）部においてキャリア−ライフ
タイムを長く（τ2）したことにより、ｔ2からｔ3の間
に使用電圧Ｖｄｄが印加された時に拡がる空乏層の先端
部のｉ層またはバッファ層（後記）から掃き出されるキ
ャリア−をゆっくりと消滅させることができる。すなは
ち、電流変化速度ｄｉ／ｄｔを小さくすることができる
からＬ・ｄｉ／ｄｔを小さくでき、ピ−ク逆電圧Ｖｒｐ
を小さくできるのである。 ｉ層とＮ＋層の間に不純物がｉ層より高濃度で、Ｎ＋
層より低濃度のバッファＮ層を形成したことにより、空
乏層の拡がる速度は高不純物濃度を持つバッファ層にか
かるとゆっくりになるため、ｔ2後に空乏層の先端から
押し出されるキャリア−はゆっくりになる。従って、ｄ
ｉ／ｄｔは小さくなり、ピ−ク逆電圧Ｖｒｐの発生は小
さく抑えられる効果がある。また、高濃度バッファ層は
シリ−ズ抵抗を小さくするから、ＶＦを小さくできる。 Ｎバッファ層の厚みＷｄをｔ2以後の電圧における空
乏層幅先端がＮバッファ層Ｗｂ内になるように形成する
ことによって、使用電圧Ｖｄｄに到達直前の電圧からＶ
ｄｄ、さらに、Ｖ＝Ｖｄｄ＋Ｌ・ｄｉ／ｄｔの電圧増加
過程においてキャリア−掃き出し速度ｄｉ／ｄｔを小さ
く抑えることができる。 高抵抗ｉ層の表面にＰＮ接合と、ショトキ−バリア−
接合（ＳＢＪ）を少なく （１１） とも１つ以上交互に配列した複合接合構造を持つ整流ダ
イオ−ドに適用した結果、少ない少数キャリア−量で逆
回復スイッチングをすることになるから、当然、速い逆
回復時間ｔｒｒが得られ、しかも、バッファＮ層によっ
て空乏層の拡がり速度をゆっくりにして、さらに、キャ
リア−ライフタイム（τ2）を長くすることでキャリア
−消滅速度をゆっくりにするのでｄｉ／ｄｔを小さくで
き、小さなピ−ク逆電圧Ｖｒｐ特性が得られる。
の特徴、効果を有する。 主に順方向電流が流れる活性領域において、ｉ層表面
から深さＸｐ位置のＰＮ接合に近いＰ領域と高抵抗ｉ層
のキャリア−ライフタイム（τ１）を最も短くしたこと
により、ＰＮ接合近傍のキャリア−を速く消滅できるか
らｔ0からｔ2までの接合回復時間、ないしは、空乏層が
充分拡がり切らない低電圧印加期間のキャリア−消滅時
間を短縮することができる。 電流活性領域において、高抵抗ｉ層において第１の特
徴を満たすと同時に、低抵抗Ｎ＋層との境界部に至るｉ
層及びバッファ層（後記）部においてキャリア−ライフ
タイムを長く（τ2）したことにより、ｔ2からｔ3の間
に使用電圧Ｖｄｄが印加された時に拡がる空乏層の先端
部のｉ層またはバッファ層（後記）から掃き出されるキ
ャリア−をゆっくりと消滅させることができる。すなは
ち、電流変化速度ｄｉ／ｄｔを小さくすることができる
からＬ・ｄｉ／ｄｔを小さくでき、ピ−ク逆電圧Ｖｒｐ
を小さくできるのである。 ｉ層とＮ＋層の間に不純物がｉ層より高濃度で、Ｎ＋
層より低濃度のバッファＮ層を形成したことにより、空
乏層の拡がる速度は高不純物濃度を持つバッファ層にか
かるとゆっくりになるため、ｔ2後に空乏層の先端から
押し出されるキャリア−はゆっくりになる。従って、ｄ
ｉ／ｄｔは小さくなり、ピ−ク逆電圧Ｖｒｐの発生は小
さく抑えられる効果がある。また、高濃度バッファ層は
シリ−ズ抵抗を小さくするから、ＶＦを小さくできる。 Ｎバッファ層の厚みＷｄをｔ2以後の電圧における空
乏層幅先端がＮバッファ層Ｗｂ内になるように形成する
ことによって、使用電圧Ｖｄｄに到達直前の電圧からＶ
ｄｄ、さらに、Ｖ＝Ｖｄｄ＋Ｌ・ｄｉ／ｄｔの電圧増加
過程においてキャリア−掃き出し速度ｄｉ／ｄｔを小さ
く抑えることができる。 高抵抗ｉ層の表面にＰＮ接合と、ショトキ−バリア−
接合（ＳＢＪ）を少なく （１１） とも１つ以上交互に配列した複合接合構造を持つ整流ダ
イオ−ドに適用した結果、少ない少数キャリア−量で逆
回復スイッチングをすることになるから、当然、速い逆
回復時間ｔｒｒが得られ、しかも、バッファＮ層によっ
て空乏層の拡がり速度をゆっくりにして、さらに、キャ
リア−ライフタイム（τ2）を長くすることでキャリア
−消滅速度をゆっくりにするのでｄｉ／ｄｔを小さくで
き、小さなピ−ク逆電圧Ｖｒｐ特性が得られる。
【図１】本発明の一実施例構造図
【図２】本発明の他の実施例構造図
【図３】従来構造図
【図４】逆回復波形図（ａ）図 電流波形図 （ｂ）図 電圧波形図
【図５】従来例と比較した本発明のキャリア−ライフタ
イム分布図
イム分布図
【図６】従来例と比較した本発明の特性図
【図７】本発明の一実施例（図１）のＢ−Ｂ′断面図
１ 低抵抗Ｎ+層（基体） ２ Ｎ型高抵抗ｉ層 ３、３−１、３−２、３−３ Ｐ型領域 ４ バッファＮ層 （１２） ５ ショツトキバリア−金属
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年３月７日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
Claims (3)
- 【請求項１】 Ｎ型伝導の高抵抗ｉ層の表面に深さＸｐ
を持つＰ型伝導のＰ領域を複数形成してなる整流性ＰＮ
接合と、ショットキ−バリア−接合が交互に配列されて
おり、Ｐ領域に接して深さ方向に厚さＷｉの高抵抗ｉ
層、さらに、低抵抗Ｎ＋層の順序に配列された構造を持
つシリコン整流ダイオ−ドにおいて、高抵抗ｉ層が低抵
抗Ｎ＋層に接した領域に、バッファＮ層を形成すると共
に、前記深さＸｐのＰＮ接合を含む領域のキャリア−ラ
イフタイムを最も短くし、前記高抵抗ｉ層においてＰＮ
接合から離れた前記低抵抗Ｎ＋領域に至る方向に向かっ
てキャリア−ライフタイムが長くなる分布をしている構
造を特徴とする整流ダイオ−ド。 - 【請求項２】 Ｎ型伝導の高抵抗ｉ層表面に、深さＸｐ
を持つＰ型伝導のＰ領域を形成してなるＰＮ接合を備
え、Ｐ領域に接して深さ方向に厚さＷｉの高抵抗ｉ層、
さらに、低抵抗Ｎ＋層の順序に配列された構造を持つシ
リコン整流ダイオ−ドにおいて、高抵抗ｉ層が低抵抗Ｎ
＋層に接した領域に、バッファＮ層を形成すると共に、
前記深さＸｐのＰＮ接合を含む領域のキャリア−ライフ
タイムを最も短くし、前記高抵抗ｉ層においてＰＮ接合
から離れた前記低抵抗Ｎ＋領域に至る方向に向かってキ
ャリア−ライフタイムが長くなる分布をしている構造を
特徴とする整流ダイオ−ド。 - 【請求項３】 前記バッファＮ層において最長のキャリ
ア−ライフタイムで、バッファ層の抵抗ρＢを高抵抗ｉ
層の抵抗ρｉと低抵抗Ｎ＋層の抵抗ρＮ＋の関係が、ρ
ｉ≧ρＢ＞ρＮ＋にしたことを特徴とする請求１項及び
請求２項の整流ダイオ−ド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6311193A JPH08148699A (ja) | 1994-11-21 | 1994-11-21 | 整流ダイオ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6311193A JPH08148699A (ja) | 1994-11-21 | 1994-11-21 | 整流ダイオ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08148699A true JPH08148699A (ja) | 1996-06-07 |
Family
ID=18014220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6311193A Pending JPH08148699A (ja) | 1994-11-21 | 1994-11-21 | 整流ダイオ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08148699A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0899791A3 (en) * | 1997-08-28 | 1999-09-01 | SILICONIX Incorporated | Trench-gated MOSFET with bidirectional voltage clamping |
| US6140678A (en) * | 1995-06-02 | 2000-10-31 | Siliconix Incorporated | Trench-gated power MOSFET with protective diode |
| JP2002076371A (ja) * | 2000-06-12 | 2002-03-15 | Fuji Electric Co Ltd | 半導体装置 |
| JP2002076010A (ja) * | 2000-07-10 | 2002-03-15 | Abb Semiconductors Ag | 高速パワーダイオードを製造する方法とこの方法を使用して作成したパワーダイオード |
| US6388306B1 (en) | 2000-01-28 | 2002-05-14 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with rapid reverse recovery characteristic |
| JP2006140511A (ja) * | 2005-12-09 | 2006-06-01 | Seiko Epson Corp | 半導体装置および電気光学装置 |
| JP2010530616A (ja) * | 2007-06-13 | 2010-09-09 | ノースロップ グラマン システムズ コーポレーション | 改良された電力用スイッチングトランジスター |
| US7799662B2 (en) | 2005-11-14 | 2010-09-21 | Fuji Electric Systems Co., Ltd. | Power semiconductor device with soft switching characteristic and manufacturing method for same |
| JP2012044005A (ja) * | 2010-08-19 | 2012-03-01 | Shindengen Electric Mfg Co Ltd | 半導体装置及びその製造方法 |
| CN102376777A (zh) * | 2010-08-24 | 2012-03-14 | 上海芯石微电子有限公司 | 具有低正向压降的结势垒型肖特基 |
| WO2012108080A1 (ja) * | 2011-02-07 | 2012-08-16 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP2012165013A (ja) * | 2012-04-26 | 2012-08-30 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2014060426A (ja) * | 2013-11-08 | 2014-04-03 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2015130524A (ja) * | 2011-12-28 | 2015-07-16 | 富士電機株式会社 | 半導体装置 |
| JP2017208490A (ja) * | 2016-05-19 | 2017-11-24 | ローム株式会社 | 高速ダイオード及びその製造方法 |
-
1994
- 1994-11-21 JP JP6311193A patent/JPH08148699A/ja active Pending
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6049108A (en) * | 1995-06-02 | 2000-04-11 | Siliconix Incorporated | Trench-gated MOSFET with bidirectional voltage clamping |
| US6140678A (en) * | 1995-06-02 | 2000-10-31 | Siliconix Incorporated | Trench-gated power MOSFET with protective diode |
| EP0899791A3 (en) * | 1997-08-28 | 1999-09-01 | SILICONIX Incorporated | Trench-gated MOSFET with bidirectional voltage clamping |
| US6388306B1 (en) | 2000-01-28 | 2002-05-14 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with rapid reverse recovery characteristic |
| JP2002076371A (ja) * | 2000-06-12 | 2002-03-15 | Fuji Electric Co Ltd | 半導体装置 |
| JP2002076010A (ja) * | 2000-07-10 | 2002-03-15 | Abb Semiconductors Ag | 高速パワーダイオードを製造する方法とこの方法を使用して作成したパワーダイオード |
| US7799662B2 (en) | 2005-11-14 | 2010-09-21 | Fuji Electric Systems Co., Ltd. | Power semiconductor device with soft switching characteristic and manufacturing method for same |
| JP2006140511A (ja) * | 2005-12-09 | 2006-06-01 | Seiko Epson Corp | 半導体装置および電気光学装置 |
| JP2010530616A (ja) * | 2007-06-13 | 2010-09-09 | ノースロップ グラマン システムズ コーポレーション | 改良された電力用スイッチングトランジスター |
| JP2012044005A (ja) * | 2010-08-19 | 2012-03-01 | Shindengen Electric Mfg Co Ltd | 半導体装置及びその製造方法 |
| CN102376777A (zh) * | 2010-08-24 | 2012-03-14 | 上海芯石微电子有限公司 | 具有低正向压降的结势垒型肖特基 |
| WO2012108080A1 (ja) * | 2011-02-07 | 2012-08-16 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| CN102782823A (zh) * | 2011-02-07 | 2012-11-14 | 住友电气工业株式会社 | 碳化硅半导体器件及其制造方法 |
| JP2015130524A (ja) * | 2011-12-28 | 2015-07-16 | 富士電機株式会社 | 半導体装置 |
| US9768246B2 (en) | 2011-12-28 | 2017-09-19 | Fuji Electric Co., Ltd. | Semiconductor device and method for producing semiconductor device |
| US10056451B2 (en) | 2011-12-28 | 2018-08-21 | Fuji Electric Co., Ltd. | Semiconductor device and method for producing semiconductor device |
| US10355079B2 (en) | 2011-12-28 | 2019-07-16 | Fuji Electric Co., Ltd. | Semiconductor device and method for producing semiconductor device |
| US10930733B2 (en) | 2011-12-28 | 2021-02-23 | Fuji Electric Co., Ltd. | Semiconductor device and method for producing semiconductor device |
| US11469297B2 (en) | 2011-12-28 | 2022-10-11 | Fuji Electric Co., Ltd. | Semiconductor device and method for producing semiconductor device |
| JP2012165013A (ja) * | 2012-04-26 | 2012-08-30 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2014060426A (ja) * | 2013-11-08 | 2014-04-03 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2017208490A (ja) * | 2016-05-19 | 2017-11-24 | ローム株式会社 | 高速ダイオード及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6111572B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2579979B2 (ja) | 半導体素子の製造方法 | |
| JP3906076B2 (ja) | 半導体装置 | |
| US9269769B2 (en) | Semiconductor component including a short-circuit structure | |
| JP5733417B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| WO2016010097A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH1140633A (ja) | 半導体装置におけるマイノリティキャリアのライフタイム制御方法及び装置 | |
| US10892168B2 (en) | Semiconductor device and method for forming a semiconductor device | |
| JP7263740B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| CN105374884B (zh) | 调整在双极半导体器件中的电荷载流子寿命 | |
| JP4518076B2 (ja) | 垂直半導体素子およびその製造方法 | |
| JPWO1999009600A1 (ja) | 半導体装置及びその製造方法 | |
| JP3495819B2 (ja) | 高速電力ダイオード | |
| US9349799B2 (en) | Adjusting the charge carrier lifetime in a bipolar semiconductor device | |
| JPH07226405A (ja) | 半導体デバイスの製造方法 | |
| JP3952452B2 (ja) | 半導体装置の製造方法 | |
| JP4129106B2 (ja) | 半導体装置 | |
| JP2004088012A (ja) | ダイオード | |
| JPH10200132A (ja) | 高速ダイオード | |
| JP4000927B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09153466A (ja) | 半導体デバイスのキャリアの蓄積を減少させる方法 | |
| JP2934606B2 (ja) | 半導体装置 | |
| JPH10116998A (ja) | 半導体装置およびその製造方法 | |
| JP4029466B2 (ja) | 炭化けい素半導体素子の製造方法 | |
| CN108321191B (zh) | 功率半导体器件及其制造方法 |