JPH0815167B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0815167B2
JPH0815167B2 JP61065677A JP6567786A JPH0815167B2 JP H0815167 B2 JPH0815167 B2 JP H0815167B2 JP 61065677 A JP61065677 A JP 61065677A JP 6567786 A JP6567786 A JP 6567786A JP H0815167 B2 JPH0815167 B2 JP H0815167B2
Authority
JP
Japan
Prior art keywords
pad
pellet
mounting
face
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61065677A
Other languages
English (en)
Other versions
JPS62224034A (ja
Inventor
清 松原
忠 山浦
利昌 木原
智恵 川下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61065677A priority Critical patent/JPH0815167B2/ja
Priority to KR1019870002716A priority patent/KR960002990B1/ko
Publication of JPS62224034A publication Critical patent/JPS62224034A/ja
Priority to US07/284,841 priority patent/US4860087A/en
Publication of JPH0815167B2 publication Critical patent/JPH0815167B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/699—Insulating or insulated package substrates; Interposers; Redistribution layers for flat cards, e.g. credit cards
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に適用して特に有効な技術に関
するもので、たとえば、ICカードにおける半導体ペレッ
トおよびその実装に利用できるものである。
〔従来の技術〕
タブ方式（テープキャリア方式）による半導体ペレッ
トの実装技術については、株式会社工業調査会、1980年
１月15日発行「IC化実装技術」（日本マイクロエレクト
ロニクス協会編）、P143〜P144に記載されている。ここ
では、上記タブ方式で供給された半導体ペレット（以
下、単にペレットという）について、フェイスアップあ
るいはフェイスダウンによる実装方法が各々図により説
明されている。
本発明者は、半導体ペレットの実装技術について検討
した。以下は、本発明者によって検討された技術であ
り、その概要は次の通りである。
すなわち、ペレットを基板に実装する際には、基板に
対してペレットのボンディングパッド電極が形成された
面を対面させる、いわゆるフェイスダウン方式と、基板
に対してペレットの裏面を対面させる、いわゆるフェイ
スアップ方式とがある。
〔発明が解決しようとする問題点〕
ここで、ICカードのような場合、ペレットを実装する
基板の端子配列が規格により定まっており、基板側の端
子配列を変更できない場合がある。このような実装基板
にペレットを装着する際には、たとえ同一回路からなる
ペレットであっても、上記実装方式の差異に応じてボン
ディングパッド電極の配置の異なるものを２種類用意す
る必要が生ずる。
本発明は、上記問題点に着目してなされたものであ
り、その目的は基板側の端子配列を変更することなく、
多種の実装方式に対応できる技術を提供することにあ
る。
本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述および添付図面から明らかになるであろ
う。
〔問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概
要を簡単に説明すれば、次の通りである。
すなわち、本発明の半導体装置は、半導体ペレットの
主面に反転中心線から所定の位置に配置されたフェイス
ダウン実装用の複数の第１パッド電極と、前記第１パッ
ド電極と実質的に同じ機能がえられ、反転中心線を介し
て反対側の主面に配置されたフェイスアップ実装用の複
数の第２電極パッドとを有し、前記第１パッド電極に対
して前記第２パッド電極は鏡像対称に配置されている。
また、本発明の半導体装置は、第２パッド電極が第１パ
ッド電極に対して反転中心線を介して平行移動の関係で
配置されている。
〔作用〕
上記した手段によれば、フェイスアップ方式あるいは
フェイスダウン方式のいずれの実装方式にした場合でも
同じ機能を有するパッド電極と実装基体の外部端子とを
接続することができ、実装方式により各々のパッド配置
を有するペレットを別個に用意する必要がなく、単一の
ペレットで多種の実装方式に対応できる。
〔実施例〕
第１図は本発明の一実施例に適用される半導体ペレッ
トの外部接続用電極としてのパッド電極形成状態を示す
概略拡大平面図、第２図はフェイスダウンによるペレッ
トの実装例を示す概略拡大断面図、第３図はフェイスア
ップによるペレットの実装例を示す概略拡大断面図、第
４図は実施例のICカード全体を示す平面図、第５図は第
４図のＶ−Ｖ線における拡大部分断面図、第６図は電極
モジュールを示す拡大平面図である。
本実施例の半導体装置は、いわゆるICカード１を構成
し、第４図に示すように、その平面形状は四隅が切断・
成形された長方形状をしている。半導体ペレット２は第
６図に示すような電極モジュール３に装着された状態で
ICカード１に内蔵されており、カード表面にはペレット
２と電気的に導通された外部電極４が露出した状態とな
っている。
ICカード１の断面構造は、第５図に示すようにされて
いる。すなわち硬質ポリ塩化ビニール樹脂からなるカー
ド基板５に、ペレット２が取付けられた電極モジュール
３が装着され、さらに硬質ポリ塩化ビニール樹脂からな
るフィルム状のオーバーシート６でカード基板５の表面
および裏面がラミネート加工された構造となっている。
なお、特に制限されないが、ペレット２の直上にはラミ
ネート加工により磁気ストライプ７が埋設されている。
前記電極モジュール３は第５図および第６図に示すよ
うな構成にされている。すなわち、ガラスエポキシ樹脂
からなるような絶縁シート30の表面に、銅箔からなるよ
うなプリント配線もしくはメタライズ層８が接着され、
かかるメタライズ層８のそれぞれの端には外部電極４が
設けられている。絶縁シート30は、ペレット装着孔９が
それぞれに設けられており、メタライズ層８はペレット
装着孔９の上方に延設される所定のリード10と一体的に
接続されている。
ペレット２は、第５図および要部のみ拡大した第２図
に示すように、電極モジュール３のリード10に、その回
路形成面2aが対面される、いわゆるフェイスダウン方式
により装着されている。より詳しくは、ペレット２はそ
の表面に金あるいは半田等からなるパッド電極としての
バンプ電極11を持ち、かかるバンプ電極がボンディング
技術によってリード10と結合されている。ペレット２の
表面は、リード10のボンディングの後に塗布形成される
エポキシ樹脂からなるようなアンダーコート材もしくは
表面保護材によって覆われている。
ここで、本実施例のペレット２の表面、すなわち回路
形成面2aには第１図に示すような配置をもって各種パッ
ド電極が配設されている。すなわち、ペレット２の回路
形成面2aをその中心線CLを軸に180度反転させてペレッ
ト２の表裏を逆にした場合において、実装基板である電
極モジュール３からみて反転前の所定パッド位置に対応
した位置の近傍に該パッドと同一機能を有するパッドが
くるように所要の同種のパッドが複数個互いに結線され
て配設され、反転前と反転後とで同一の機能を有するパ
ッドと外部端子との接続がなされるようパッド配列が構
成されている。
すなわち、図中、左上にはグランドパッド（Vss）12
a、その下には入出力パッド（I/O）13bが設けられてお
り、一方、左下には前記グランドパッド（Vss）12a、お
よび入出力パッド（I/O）13bとそれぞれ同一の機能を持
つグランドパッド（Vss）12bおよび入出力パッド（I/
O）13aが平行移動の関係で設けられている。ここで、本
実施例では、これらのパッド電極は実質的な鏡像対称の
ような一定の規則性を有する状態で各々配列されてい
る。ここで、本実施例については、第７図記載のように
パッド電極が実質上鏡像対称のような一定の規則性を有
する状態で各々配列することもできる。そして、それぞ
れのグランドパッド12a,12bどうし、入出力パッド13b,1
3aどうしは互いに電気的に結線されている。第１図およ
び第７図の実施例においては、両入出力パッド（I/O）1
3b,13aのための出力バッファ回路は、それらパッドに互
いに同じ機能が与えられるけれども、それらパッド13b,
13aに一対一対応された出力バッファ回路14bと14aとか
ら構成される。出力バッファ回路14bを構成するＰチャ
ンネル出力MOSFETQ1とＮチャンネル出力MOSFETQ2は、そ
の出力ノードとパッド13bとの距離が小さくなるよう
に、半導体ペレット２上においてパッド13bの近くに配
置される。同様に、出力バッファ14aを構成する２つのM
OSFETは、パッド13aの近くに配置される。この構成は、
パッド13bまたは13aおよび外部電極４を介して結合され
る負荷の良好な駆動を可能とする。なお、パッド13bと1
3aに同じ機能が与えられるので、２つの出力バッファ回
路14bおよび14aのうち一方、たとえば14aを省略し、出
力バッファ回路14bの出力端子を、チップ上を延長する
新たな配線層15によってパッド13aを結合させることが
できるが、この場合は次の点を注意する必要がある。す
なわち、配線層15によって構成される浮遊容量によって
出力バッファ回路に対する不所望な容量負荷が構成され
てしまうことになる。また、電源配線Vcc、接地もしく
は基準電位配線Vssがチップ上に設けられる種々の回路
への供電を可能とするようにチップ上に延長形成される
結果として、配線層15はそれら配線と交差される必要が
生ずる。その場合、電源配線および基準電位配線のイン
ピーダンスは、回路の誤動作等を防ぐために、小さいこ
とが望ましい。それ故に交差配線構造が例えば半導体配
線層とそれに交差されるアルミニウム等の金属配線層と
から構成される場合、交差構造部分において電源配線お
よび基準電位配線は抵抗の小さい金属配線層から構成さ
れ、配線層15のような配線層は、半導体配線層から構成
される。これに応じて、配線層15は、比較的大きい抵抗
もしくはインピーダンスを持つようになる。このように
配線層15が比較的大きい抵抗もしくはインピーダンスを
持つようになると、その配線層15が結合されたパッド13
aに良好に変化する信号を与えることが困難となってく
る。
なお、第１図において、抵抗R1はパッド13b,13aを介
して信号を受ける入力回路のための保護抵抗である。抵
抗R1は、それとペレット上に形成される図示しない入力
回路によって構成される入力容量のような容量とによっ
て、実質的なサージ吸収回路を構成する。それ故に、第
４図ないし第６図の外部電極４を介してパッド13bまた
は13aに摩擦静電気によるような不所望なサージ電圧が
加わってしまっても、ペレット上の図示しない入力回路
はそのサージ電圧に対して保護される。
第１図中の右上には電源パッド（Vcc）16aおよびクロ
ックパッド（CLK）17bが設けられており、一方、右下に
は前記電源パッド（Vcc）16aおよびクロックパッド（CL
K）17bに対応して、電源パッド（Vcc）16bおよびクロッ
クパッド（CLK）17aが設けられている。そして、それぞ
れの電源パッド16a,16bどうし、クロックパッド17a,17b
どうしは互いに電気的に結線されている。なお、第１図
中では、両クロックパッド（CLK）17b,17aに対して、そ
れぞれペレット２に形成されるＰチャンネルMOSFETQ3、
ＮチャンネルMOSFETQ4および抵抗R2からなる保護回路18
b,18aが設けられている。
上記MOSFETQ3は、そのゲートおよびソースが電源配線
Vccに結合され、MOSFETQ4は、そのゲートおよびソース
が基準電位配線Vssに結合されており、その降伏電圧に
よって、サージ電圧レベルを制限する。保護回路18bま
たは18aによって、クロックパッド17bまたは17aにサー
ジ電圧が加えられてしまった場合でも、かかるパッド17
bまたは17aを介してクロックパルス信号を受けるペレッ
ト上の図示しない入力回路は、かかるサージ電圧から保
護される。なお、パッド17bと17aとを新たに設ける配線
層19によって直接的に結合し、２つの保護回路18bおよ
び18aのうちの一方、例えば18aを省略することも可能で
あるが、その場合次の点に注意する必要がある。すなわ
ち、配線層19はそれがペレット上に延長形成されること
によって無視し得ないインダクタンスと抵抗を持つよう
になる。サージ電圧のような極めて急激に変化される電
圧は、このようなインダクタンスによっては実質的に制
限されない。これに応じて、パッド17aのようなパッド
にサージ電圧が加わってしまった場合、配線層19におけ
るパッド17aに近い部分は、そのサージ電圧に実質的に
等しいようなレベルにされてしまう。ペレット上に延長
形成される配線層19にサージ電圧が与えられてしまった
場合、不所望なカップリング容量を介してペレット上の
内部配線や回路素子にサージ電圧が加えられてしまう恐
れが生ずる。これに応じて回路素子等の特性劣化や破壊
が生ずる恐れが生ずる。
上記各パッド電極のうち、本実施例で、リード10との
接続が行われるのはグランドパッド（Vss）12a、入出力
パッド（I/O）13a、電源パッド（Vcc）16aおよびクロッ
クパッド（CLK）17aのみであり、他のパッドはリード10
とは接続されない。
ところで、上記ペレット２は、第３図に示されたよう
に、銀ペースト等の接合材20を用いて、電極モジュール
3aに対して回路形成面2a側の裏面を該電極モジュール3a
に対面させた状態、すなわちフェイスアップ方式で取付
けることも可能である。このような実装方式で、例えば
ワイヤボンディングにより電極モジュール3aの電極端子
21との電気的導通を図る場合には、以下のようになる。
すなわち、このペレット２の回路形成面2aを第２図に
示すフェイスダウンの状態から180度反転させた場合、
フェイスダウン実装時に所定配置のリード10と接合され
た各パッドはフェイスアップ時には電極モジュール3aの
電極端子配列とは整合しなくなる。したがって、フェイ
スダウン実装用のペレットはフェイスアップ実装では使
用できなくなるおそれがある。
しかし、本実施例では、ペレット２の回路形成面2aを
第１図中の中心線CLを軸として180度反転させた状態
で、電極モジュール3aからみて反転前の所定パッド位置
に対応した位置の近傍に該パッドと同一機能を有するパ
ッドが形成されている。したがって、実装基板である電
極モジュール3aの端子配列あるいはペレット２上のパッ
ド配列を変更することなく、それぞれのパッドと対応す
る電極端子21とを、金等のワイヤ22を用いたワイヤボン
ディングにより導通させることが可能となる。
すなわち、第３図に示すようなフェイスアップ方式で
実装を行う際には、グランドパッド（Vss）12b、入出力
パッド（I/O）13b、電源パッド16b Vccおよびクロック
パッド（CLK）17bに各々ワイヤ22を接続すればよいこと
になる。このように、実装方式により、リード10あるい
はワイヤ22の接続されるパッドを選択変更することによ
り、実装基板である電極モジュール３もしくは3a側の端
子配列を変更することなく、フェイスアップ方式あるい
はフェイスダウン方式の各実装方式を単一のペレット２
で実現することができる。
以上のように、本実施例によれば以下の効果を得るこ
とができる。
（１）．ペレット２の回路形成面2aを第１図中の中心線
CLを軸として180度反転させた状態で、電極モジュール3
aからみて反転前の所定パッド位置に対応した位置の近
傍に該パッドと同一機能を有するパッドを形成すること
により、反転前と反転後とで同じ機能を持つパッドを外
部端子と接続できるので、電極モジュール3aの端子配列
あるいはペレット２上のパッド配列を変更することな
く、単一のペレット２でフェイスダウンあるいはフェイ
スアップのいずれの実装方式も可能となる。
（２）．前記（１）により、単一のペレット２で実装の
自由度が拡大するため、パッケージ構造の多様化を図る
ことができる。
以上本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、ペレットを
反転させる場合の中心線CLについては、第１図中ペレッ
ト２の中心を水平方向に引かれた場合で説明したが、ペ
レット２の中心を縦方向に引いた中心線を軸としてパッ
ド配置を行ってもよい。
また、フェイスアップ実装の例としてワイヤボンディ
ングによる場合のみ説明したが、フェイスダウンによる
場合と同様、パッドにバンプ電極を介在させてリードを
接合してもよい。
さらに、パッドの種類としては、実施例で説明したも
のの他に、リセットパッドRES、プログラム電圧供給パ
ッドVppあるいは性能検査用パッド等の形成されたもの
であってもよい。
以上の説明では主として本発明者によってなされた発
明をその利用分野である、いわゆるICカードに適用した
場合について説明したが、これに限定されるものではな
く、たとえば樹脂封止型半導体装置あるいは気密封止型
半導体装置等の他のパッケージ構造を有する半導体装置
にも適用できる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記の通りであ
る。
すなわち、第１の配置状態をもって配置された複数の
第１パッド電極と、上記第１パッド電極と同種の機能が
与えられ上記第１の配置状態と異なる第２の配置状態を
もって配置された複数の第２パッド電極とがその半導体
ペレットの主面に形成された半導体装置構造とすること
により、接続するパッドの選択が可能となり、実装方式
により各々独自のパッド配置を有するペレットを別個に
用意する必要がなく、単一のペレットで多種の実装方式
に対応できる。
【図面の簡単な説明】
第１図は本発明の一実施例に適用されるペレットのパッ
ド形成状態を示す概略拡大平面図、 第２図はフェイスダウンによるペレットの実装例を示す
概略拡大断面図、 第３図はフェイスアップによるペレットの実装例を示す
概略拡大断面図、 第４図は実施例のICカード全体を示す平面図、 第５図は第４図のＶ−Ｖ線における拡大部分断面図、 第６図は電極モジュールを示す拡大平面図、 第７図は第１図の変形例であるペレットのパッド形成状
態を示す概略拡大平面図である。 １……ICカード（半導体装置）、２……ペレット、2a…
…回路形成面、3,3a……電極モジュール、４……外部電
極、５……カード基板、６……オーバーシート、７……
磁気ストライプ、８……メタライズ層、９……ペレット
装着孔、10……リード、11……バンプ電極、12a,12b…
…グランドパッド（Vss）、13a,13b……入出力パッド
（I/O）、14a,14b……出力バッファ回路、15……配線、
16a,16b……電源パッド（Vcc）、17a,17b……クロック
パッド（CLK）、18a,18b……保護回路、19……配線、20
……接合材、21……電極端子、22……ワイヤ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 川下 智恵 東京都千代田区神田駿河台４丁目６番地 株式会社日立製作所内 (56)参考文献 特開 昭59−21055（ＪＰ，Ａ)

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】半導体ペレットの主面に前記半導体ペレッ
    トを表裏反転する際の反転中心線から所定の位置にフェ
    イスダウン実装用の複数の第１パッド電極を配置し、こ
    れらの第１パッド電極と実質的に同じ機能が与えられる
    フェイスアップ実装用の複数の第２パッド電極を前記反
    転中心線を介して反対側の前記主面に鏡像対称に配置し
    たことを特徴とする半導体装置。
  2. 【請求項２】前記半導体装置がICカードを構成している
    ことを特徴とする特許請求の範囲第１項記載の半導体装
    置。
  3. 【請求項３】半導体ペレットの主面に前記半導体ペレッ
    トを表裏反転する際の反転中心線から所定の位置にフェ
    イスダウン実装用の複数の第１パッド電極を配置し、こ
    れらの第１パッド電極と実質的に同じ機能が与えられる
    フェイスアップ実装用の複数の第２パッド電極を前記反
    転中心線を介して反対側の前記主面に平行移動の関係で
    配置したことを特徴とする半導体装置。
  4. 【請求項４】前記半導体装置がICカードを構成している
    ことを特徴とする特許請求の範囲第３項記載の半導体装
    置。
JP61065677A 1986-03-26 1986-03-26 半導体装置 Expired - Fee Related JPH0815167B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP61065677A JPH0815167B2 (ja) 1986-03-26 1986-03-26 半導体装置
KR1019870002716A KR960002990B1 (ko) 1986-03-26 1987-03-25 반도체 장치 및 그 제조 방법
US07/284,841 US4860087A (en) 1986-03-26 1988-12-13 Semiconductor device and process for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61065677A JPH0815167B2 (ja) 1986-03-26 1986-03-26 半導体装置

Publications (2)

Publication Number Publication Date
JPS62224034A JPS62224034A (ja) 1987-10-02
JPH0815167B2 true JPH0815167B2 (ja) 1996-02-14

Family

ID=13293871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61065677A Expired - Fee Related JPH0815167B2 (ja) 1986-03-26 1986-03-26 半導体装置

Country Status (3)

Country Link
US (1) US4860087A (ja)
JP (1) JPH0815167B2 (ja)
KR (1) KR960002990B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998029261A1 (fr) * 1996-12-26 1998-07-09 Hitachi, Ltd. Dispositif a semiconducteur et son procede de production

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4990996A (en) * 1987-12-18 1991-02-05 Zilog, Inc. Bonding pad scheme
US4970081A (en) * 1989-01-03 1990-11-13 Sterling Drug Inc. Controlled-release, low-dose aspirin formulation and method of treating vascular occlusive disease therewith
JP2875562B2 (ja) * 1989-12-22 1999-03-31 沖電気工業株式会社 半導体装置及びその製造方法
US5250470A (en) * 1989-12-22 1993-10-05 Oki Electric Industry Co., Ltd. Method for manufacturing a semiconductor device with corrosion resistant leads
JP2538698B2 (ja) * 1990-05-31 1996-09-25 株式会社東芝 半導体集積回路装置
FR2668300B1 (fr) * 1990-10-18 1993-01-29 Sagem Procede de realisation de circuits integres a double connectique.
JPH06310558A (ja) * 1993-04-20 1994-11-04 Sanyo Electric Co Ltd Ｉｃチップ
JP2803642B2 (ja) * 1996-06-27 1998-09-24 日本電気株式会社 半導体装置
US5969417A (en) * 1996-08-27 1999-10-19 Nec Corporation Chip package device mountable on a mother board in whichever of facedown and wire bonding manners
GB2356490B (en) * 1996-08-27 2001-08-15 Nec Corp A multi-chip module mountable on a printed circuit board
US5889327A (en) * 1996-10-04 1999-03-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with a package having a plurality of bump electrodes and module with a plurality of semiconductor devices
US5952726A (en) * 1996-11-12 1999-09-14 Lsi Logic Corporation Flip chip bump distribution on die
US6981317B1 (en) * 1996-12-27 2006-01-03 Matsushita Electric Industrial Co., Ltd. Method and device for mounting electronic component on circuit board
JP2943781B2 (ja) * 1997-08-08 1999-08-30 日本電気株式会社 半導体メモリ
JP3498634B2 (ja) * 1999-05-31 2004-02-16 関西日本電気株式会社 半導体装置の製造方法
FR2808608A1 (fr) * 2000-05-03 2001-11-09 Schlumberger Systems & Service Carte a memoire electronique destinee a etre introduite dans un dispositif de traitement
US8212367B2 (en) * 2004-11-10 2012-07-03 Sandisk Il Ltd. Integrated circuit die with logically equivalent bonding pads
JP2006286688A (ja) * 2005-03-31 2006-10-19 Elpida Memory Inc 半導体装置
JP2008102345A (ja) * 2006-10-19 2008-05-01 Nec Electronics Corp 半導体集積回路装置
JP4116055B2 (ja) * 2006-12-04 2008-07-09 シャープ株式会社 半導体装置
JP5779748B2 (ja) * 2010-11-02 2015-09-16 リコー電子デバイス株式会社 半導体パッケージ及び電子部品実装体
US8649820B2 (en) 2011-11-07 2014-02-11 Blackberry Limited Universal integrated circuit card apparatus and related methods
USD703208S1 (en) 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
USD701864S1 (en) * 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3591839A (en) * 1969-08-27 1971-07-06 Siliconix Inc Micro-electronic circuit with novel hermetic sealing structure and method of manufacture
US4143385A (en) * 1976-09-30 1979-03-06 Hitachi, Ltd. Photocoupler
JPS606094B2 (ja) * 1976-12-07 1985-02-15 日本電気株式会社 半導体装置
IN148328B (ja) * 1977-04-18 1981-01-17 Rca Corp
JPS5552250A (en) * 1978-10-11 1980-04-16 Nippon Telegr & Teleph Corp <Ntt> Connecting structure in semiconductor integrated circuit
JPS5651851A (en) * 1979-10-05 1981-05-09 Hitachi Ltd Semiconductor device
JPS5720440A (en) * 1980-06-13 1982-02-02 Nec Corp Semiconductor device
JPS5921055A (ja) * 1982-07-26 1984-02-02 Nec Corp 半導体装置
JPS59121960A (ja) * 1982-12-28 1984-07-14 Sharp Corp 電子部品の接続方式
JPS59229850A (ja) * 1983-05-16 1984-12-24 Rohm Co Ltd 半導体装置
JPS59231826A (ja) * 1983-06-15 1984-12-26 Hitachi Ltd 半導体装置
US4736236A (en) * 1984-03-08 1988-04-05 Olin Corporation Tape bonding material and structure for electronic circuit fabrication
JPS6164138A (ja) * 1984-09-06 1986-04-02 Nec Corp モノリシツク集積回路
JPH05339891A (ja) * 1992-06-10 1993-12-21 Lion Corp 古紙再生用脱墨剤
JPH06132436A (ja) * 1992-10-21 1994-05-13 Toshiba Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998029261A1 (fr) * 1996-12-26 1998-07-09 Hitachi, Ltd. Dispositif a semiconducteur et son procede de production

Also Published As

Publication number Publication date
KR960002990B1 (ko) 1996-03-02
US4860087A (en) 1989-08-22
KR870009454A (ko) 1987-10-26
JPS62224034A (ja) 1987-10-02

Similar Documents

Publication Publication Date Title
JPH0815167B2 (ja) 半導体装置
US6271582B1 (en) Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
KR101062260B1 (ko) 집적 회로 조립체
US6344976B1 (en) Interdigitated leads-over-chip lead frame device and method for supporting an integrated circuit die
KR970006529B1 (ko) 반도체 장치
KR20010023575A (ko) 고밀도 ｉ/ｏ 카운트를 가진 집적 장치에 대한 전기인터페이스
KR920001691A (ko) 제로 전력 ic 모듈
TW200409333A (en) A semiconductor device
US6160307A (en) Semiconductor packages having split die pad
KR100422450B1 (ko) 반도체 메모리장치의 플립칩 인터페이스회로 및 그 방법
JP2633249B2 (ja) 半導体装置およびその製造方法
US6052289A (en) Interdigitated leads-over-chip lead frame for supporting an integrated circuit die
JP2885456B2 (ja) 集積回路用の給電ピン配置
JP2001177049A (ja) 半導体装置及びｉｃカード
JPH0362566A (ja) デカップリングコンデンサを備えた集積回路パッケージ
JP2500643B2 (ja) 半導体装置
JP2901401B2 (ja) マルチチップモジュール
JP2004031432A (ja) 半導体装置
JP2000332193A (ja) マルチチップ型半導体装置
JPH0697666A (ja) 電子装置
JPH07282218A (ja) 半導体集積回路装置
KR970077563A (ko) 적층칩 볼 그리드 어레이
JPH04127563A (ja) 半導体装置用パッケージ
JPH10116963A (ja) 半導体装置、電子装置およびその製造方法
EP0430239A1 (en) Resin molded semiconductor device having tab kept at desired electric potential

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees