JPH0815216B2 - アモルフアスシリコン薄膜トランジスタの製造方法 - Google Patents
アモルフアスシリコン薄膜トランジスタの製造方法Info
- Publication number
- JPH0815216B2 JPH0815216B2 JP59079460A JP7946084A JPH0815216B2 JP H0815216 B2 JPH0815216 B2 JP H0815216B2 JP 59079460 A JP59079460 A JP 59079460A JP 7946084 A JP7946084 A JP 7946084A JP H0815216 B2 JPH0815216 B2 JP H0815216B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous silicon
- thin film
- film transistor
- silicon thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Weting (AREA)
Description
【発明の詳細な説明】 (1)発明の技術分野 本発明は、アモルファスシリコン薄膜トランジスタの
製造方法に関する。特に、ソース・ドレイン電極・配線
として高濃度n型の水素化アモルファスシリコン膜とチ
タン膜とアルミニウム膜との三重層が使用されているア
モルファスシリコン薄膜トランジスタの製造方法におい
て、上記のチタン膜のエッチング工程を容易・高速にな
す改良に関する。
製造方法に関する。特に、ソース・ドレイン電極・配線
として高濃度n型の水素化アモルファスシリコン膜とチ
タン膜とアルミニウム膜との三重層が使用されているア
モルファスシリコン薄膜トランジスタの製造方法におい
て、上記のチタン膜のエッチング工程を容易・高速にな
す改良に関する。
(2)技術の背景 液晶ディスプレイ、エレクトロルミネッセンスディス
プレイ、エレクトロクロミックディスプレイ、プラズマ
ディスプレイ等の平面ディスプレイ装置の駆動用スイッ
チング素子には、上記の平面ディスプレイ装置が形成さ
れる絶縁性基板上に、上記の平面ディスプレイ装置を製
造するために使用される手法と同様の製造技術(真空蒸
着法、スパッタ法、プラズマCVD法等)を主として使用
して製造される薄膜トランジスタが使用される。上記の
平面ディスプレイ装置はガラス板等非結晶性の絶縁性基
板上に形成することが望ましいが、かゝる非結晶性の基
板上には、半導体結晶は形成し難く、半導体結晶層を動
作層とする通常のトランジスタを上記の平面ディスプレ
イ装置と一体的に形成することが困難だからである。
プレイ、エレクトロクロミックディスプレイ、プラズマ
ディスプレイ等の平面ディスプレイ装置の駆動用スイッ
チング素子には、上記の平面ディスプレイ装置が形成さ
れる絶縁性基板上に、上記の平面ディスプレイ装置を製
造するために使用される手法と同様の製造技術(真空蒸
着法、スパッタ法、プラズマCVD法等)を主として使用
して製造される薄膜トランジスタが使用される。上記の
平面ディスプレイ装置はガラス板等非結晶性の絶縁性基
板上に形成することが望ましいが、かゝる非結晶性の基
板上には、半導体結晶は形成し難く、半導体結晶層を動
作層とする通常のトランジスタを上記の平面ディスプレ
イ装置と一体的に形成することが困難だからである。
ところで、薄膜トランジスタは、ソース・ドレイン電
極と動作層との界面をブロッキングコンタクトとしてお
き、ソース・ドレイン電極と動作層との間がエレクトロ
ンに対してはオーミックコンタクトであるがホールに対
しては非導通性であるようにしておく必要がある。その
ため、ソース・ドレイン電極・配線を、高濃度n型の水
素化アモルファスシリコン膜とチタン膜とアルミニウム
膜との三重層として、第1図に示すような構造とされた
薄膜トランジスタがある。図において、1はガラス基板
であり、2は金属膜例えばクローム膜よりなるゲート電
極であり、3は窒化シリコン膜よりなるゲート絶縁膜で
あり、4はn型不純物を1016cm-3以下の低濃度に含む水
素化アモルファスシリコン膜よりなる動作層であり、
5、6は高濃度n型の水素化アモルファスシリコン膜7
とチタン膜8とアルミニウム膜9との三重層よりなるソ
ース・ドレイン電極・配線である。
極と動作層との界面をブロッキングコンタクトとしてお
き、ソース・ドレイン電極と動作層との間がエレクトロ
ンに対してはオーミックコンタクトであるがホールに対
しては非導通性であるようにしておく必要がある。その
ため、ソース・ドレイン電極・配線を、高濃度n型の水
素化アモルファスシリコン膜とチタン膜とアルミニウム
膜との三重層として、第1図に示すような構造とされた
薄膜トランジスタがある。図において、1はガラス基板
であり、2は金属膜例えばクローム膜よりなるゲート電
極であり、3は窒化シリコン膜よりなるゲート絶縁膜で
あり、4はn型不純物を1016cm-3以下の低濃度に含む水
素化アモルファスシリコン膜よりなる動作層であり、
5、6は高濃度n型の水素化アモルファスシリコン膜7
とチタン膜8とアルミニウム膜9との三重層よりなるソ
ース・ドレイン電極・配線である。
(3)従来技術と問題点 上記の構造の薄膜トランジスタを製造するための従来
技術に係る方法において、上記の三重層のエッチング
は、(イ)アルミニウム膜9を50℃程度の熱リン酸をも
って溶解する工程と、(ロ)チタン膜8を200℃程度の
熱リン酸をもって溶解する工程と、(ハ)高濃度n型の
水素化アモルファスシリコン膜7を四フッ化メタン(CF
4)と酸素との混合ガスを反応性ガスとするプラズマエ
ッチング法を使用してエッチする工程とが含まれてい
る。
技術に係る方法において、上記の三重層のエッチング
は、(イ)アルミニウム膜9を50℃程度の熱リン酸をも
って溶解する工程と、(ロ)チタン膜8を200℃程度の
熱リン酸をもって溶解する工程と、(ハ)高濃度n型の
水素化アモルファスシリコン膜7を四フッ化メタン(CF
4)と酸素との混合ガスを反応性ガスとするプラズマエ
ッチング法を使用してエッチする工程とが含まれてい
る。
ところで、上記(イ)、(ロ)、(ハ)の工程のう
ち、(イ)、(ハ)にはさしたる問題はないが、(ロ)
の工程にあって、エッチングレートが200Å/分程度と
極めて遅く、しかも、高温であるためエッチングマスク
の損傷が激しく、パターニング精度を保つために耐高温
のレジストマスクを使用する必要があるという欠点があ
る。
ち、(イ)、(ハ)にはさしたる問題はないが、(ロ)
の工程にあって、エッチングレートが200Å/分程度と
極めて遅く、しかも、高温であるためエッチングマスク
の損傷が激しく、パターニング精度を保つために耐高温
のレジストマスクを使用する必要があるという欠点があ
る。
また、チタンは、硝酸とフッ酸との混合液をもっても
ケミカルエッチ可能であるから、チタン膜8のエッチン
グ方法として、熱リン酸を使用してなすケミカルエッチ
ング法に代えて硝酸とフッ酸との混合液を使用してなす
ケミカルエッチング法を使用することもできるが、エッ
チングレートが、この度は、室温でも1,000Å/秒程度
と極めて速くなり、しかも、その下層を構成する高濃度
n型の水素化アモルファスシリコン膜7と低濃度n型の
水素化アモルファスシリコン膜4に対してもほゞ同程度
のエッチングレートとなるため、制御が極めて困難とな
り、この手法は現実的に使用不可能である。
ケミカルエッチ可能であるから、チタン膜8のエッチン
グ方法として、熱リン酸を使用してなすケミカルエッチ
ング法に代えて硝酸とフッ酸との混合液を使用してなす
ケミカルエッチング法を使用することもできるが、エッ
チングレートが、この度は、室温でも1,000Å/秒程度
と極めて速くなり、しかも、その下層を構成する高濃度
n型の水素化アモルファスシリコン膜7と低濃度n型の
水素化アモルファスシリコン膜4に対してもほゞ同程度
のエッチングレートとなるため、制御が極めて困難とな
り、この手法は現実的に使用不可能である。
要するに、上記の如き三重層を構成するチタン膜に対
する適切なエッチング法が存在せず、第1図に示すアモ
ルファスシリコン薄膜トランジスタの製造方法の隘路と
なっていた。
する適切なエッチング法が存在せず、第1図に示すアモ
ルファスシリコン薄膜トランジスタの製造方法の隘路と
なっていた。
(4)発明の目的 本発明の目的は、この欠点を解消することにあり、高
濃度n型の水素化アモルファスシリコン膜とチタン膜と
アルミニウム膜との三重層をもって構成されるソース・
ドレイン電極を有するアモルファスシリコン薄膜トラン
ジスタの製造方法において、上記チタン膜のエッチング
を適度な速度で高いパターニング精度をもってしかも簡
易になしうる利益を有するアモルファスシリコン薄膜ト
ランジスタの製造方法を提供することにある。
濃度n型の水素化アモルファスシリコン膜とチタン膜と
アルミニウム膜との三重層をもって構成されるソース・
ドレイン電極を有するアモルファスシリコン薄膜トラン
ジスタの製造方法において、上記チタン膜のエッチング
を適度な速度で高いパターニング精度をもってしかも簡
易になしうる利益を有するアモルファスシリコン薄膜ト
ランジスタの製造方法を提供することにある。
(5)発明の構成 本発明の構成は、絶縁性基板上にゲート電極を形成
し、該ゲート電極を覆って前記絶縁性基板上にゲート絶
縁膜を形成し、該ゲート絶縁膜上に水素化アモルファス
シリコン膜よりなる動作層を形成し、該動作層上に、高
濃度n型の水素化アモルファスシリコン膜とチタン膜と
アルミニウム膜との三重層を形成し、該三重層をパター
ンニングしてソース・ドレイン電極・配線を形成するア
モルファスシリコン薄膜トランジスタの製造方法におい
て、前記三重層のパターニング工程には、フッ化アンモ
ニウムとフッ化アンモニウムに対して1〜8%のフッ酸
とフッ酸に対して10〜80%の硝酸とを含む混合水溶液を
使用して前記チタン膜をケミカルエッチングする工程を
含むことを特徴とするアモルファスシリコン薄膜トラン
ジスタの製造方法にある。
し、該ゲート電極を覆って前記絶縁性基板上にゲート絶
縁膜を形成し、該ゲート絶縁膜上に水素化アモルファス
シリコン膜よりなる動作層を形成し、該動作層上に、高
濃度n型の水素化アモルファスシリコン膜とチタン膜と
アルミニウム膜との三重層を形成し、該三重層をパター
ンニングしてソース・ドレイン電極・配線を形成するア
モルファスシリコン薄膜トランジスタの製造方法におい
て、前記三重層のパターニング工程には、フッ化アンモ
ニウムとフッ化アンモニウムに対して1〜8%のフッ酸
とフッ酸に対して10〜80%の硝酸とを含む混合水溶液を
使用して前記チタン膜をケミカルエッチングする工程を
含むことを特徴とするアモルファスシリコン薄膜トラン
ジスタの製造方法にある。
二酸化シリコンのエッチャントとしてフッ酸とフッ化
アンモニウムの混合水溶液が使用されることは周知であ
るが、この混合水溶液はシリコンに対しては撥水性を有
しシリコンをエッチする能力はない。また、硝酸とフッ
酸との混合液がチタンに対して高速のエッチャントとし
て機能することは、上記のとおり知られている。
アンモニウムの混合水溶液が使用されることは周知であ
るが、この混合水溶液はシリコンに対しては撥水性を有
しシリコンをエッチする能力はない。また、硝酸とフッ
酸との混合液がチタンに対して高速のエッチャントとし
て機能することは、上記のとおり知られている。
そこで、上記の2種のエッチャントを混合すれば、チ
タンに対してはエッチャントとして機能するが水素化ア
モルファスシリコンに対しては撥水性を有しエッチャン
トとして機能しないエッチャントが得られるのではない
かとの着想を得て、その混合比を種々に変更して実験を
繰り返した。
タンに対してはエッチャントとして機能するが水素化ア
モルファスシリコンに対しては撥水性を有しエッチャン
トとして機能しないエッチャントが得られるのではない
かとの着想を得て、その混合比を種々に変更して実験を
繰り返した。
まず、フッ酸(HF40%、H2O60%)20ccとフッ化アン
モニウム(NH4F50%、H2O50%)225ccと水685ccとを含
有する標準的二酸化シリコンエッチャントに、フッ酸に
対する混合比が0〜10%になるように硝酸を混合して1,
000Å厚のチタン膜を40℃の温度においてエッチしたと
ころ、チタン膜の大部分は20秒程度でエッチされた(50
Å/秒)が、膜に平行な方向に針状の残渣が残留した。
その後さらに5分程度エッチングを続行したが、この針
状の残渣は消滅しなかった。硝酸の混合比を増加して同
様の実験を繰り返すと、フッ酸に対する硝酸の混合比が
10〜80%において上記の針状の残渣を残留することなく
チタン膜のエッチングが可能であった。フッ酸に対する
硝酸の混合比をさらに大きくするとエッチングレートが
次第に減少し、100%の硝酸のエッチングレートは零で
あった。上記の、混合比が10〜80%の範囲の中でも、最
適条件は25〜50%であり、この最適範囲においてはエッ
チングレートは67Å/秒程度であり、サイドエッチは認
められず、しかも、幅10μm程度の微細パターンの形成
が可能であることが確認された。なお、この新しいエッ
チャント(フッ酸とフッ化アンモニウムと硝酸との混合
水溶液)は上記の混合比の如何によらず水素化アモルフ
ァスシリコンに対してはエッチャントとして機能せず、
すぐれた選択性のあることが確認された。
モニウム(NH4F50%、H2O50%)225ccと水685ccとを含
有する標準的二酸化シリコンエッチャントに、フッ酸に
対する混合比が0〜10%になるように硝酸を混合して1,
000Å厚のチタン膜を40℃の温度においてエッチしたと
ころ、チタン膜の大部分は20秒程度でエッチされた(50
Å/秒)が、膜に平行な方向に針状の残渣が残留した。
その後さらに5分程度エッチングを続行したが、この針
状の残渣は消滅しなかった。硝酸の混合比を増加して同
様の実験を繰り返すと、フッ酸に対する硝酸の混合比が
10〜80%において上記の針状の残渣を残留することなく
チタン膜のエッチングが可能であった。フッ酸に対する
硝酸の混合比をさらに大きくするとエッチングレートが
次第に減少し、100%の硝酸のエッチングレートは零で
あった。上記の、混合比が10〜80%の範囲の中でも、最
適条件は25〜50%であり、この最適範囲においてはエッ
チングレートは67Å/秒程度であり、サイドエッチは認
められず、しかも、幅10μm程度の微細パターンの形成
が可能であることが確認された。なお、この新しいエッ
チャント(フッ酸とフッ化アンモニウムと硝酸との混合
水溶液)は上記の混合比の如何によらず水素化アモルフ
ァスシリコンに対してはエッチャントとして機能せず、
すぐれた選択性のあることが確認された。
(6)発明の実施例 以下、図面を参照しつゝ本発明の実施例に係るアモル
ファスシリコン薄膜トランジスタの製造方法についてさ
らに説明する。
ファスシリコン薄膜トランジスタの製造方法についてさ
らに説明する。
第2図参照 ガラス基板1上に、クローム膜を厚さ1,000Å程度に
蒸着し、これを、フォトリソグラフィー法を使用して、
ゲート電極とゲート配線とが形成される領域以外から除
去してゲート2を形成する。
蒸着し、これを、フォトリソグラフィー法を使用して、
ゲート電極とゲート配線とが形成される領域以外から除
去してゲート2を形成する。
その上に、窒化シリコン(SiN)膜を3,000Å程度の厚
さに形成してゲート絶縁膜3を形成する。この工程は、
アンモニヤとモノシランとの等量混合ガスを反応性ガス
としアルゴンまたは水素をキャリヤガスとして、300℃
程度の基板温度をもって10-1Torr程度の真空中でラジオ
周波数をもってなすプラズマCVD法を使用して可能であ
る。
さに形成してゲート絶縁膜3を形成する。この工程は、
アンモニヤとモノシランとの等量混合ガスを反応性ガス
としアルゴンまたは水素をキャリヤガスとして、300℃
程度の基板温度をもって10-1Torr程度の真空中でラジオ
周波数をもってなすプラズマCVD法を使用して可能であ
る。
つゞいて、1016cm-3程度以下に低濃度にn型不純物を
含む水素化アモルファスシリコン膜4を厚さ1,000〜3,0
00Å程度に形成する。この工程は、モノシラン(SiH4)
とフォスフィン(PH3)とを反応性ガスとしアルゴンま
たは水素をキャリヤガスとしてなすプラズマCVD法を使
用して可能である。
含む水素化アモルファスシリコン膜4を厚さ1,000〜3,0
00Å程度に形成する。この工程は、モノシラン(SiH4)
とフォスフィン(PH3)とを反応性ガスとしアルゴンま
たは水素をキャリヤガスとしてなすプラズマCVD法を使
用して可能である。
1018cm-3程度に高濃度にn型不純物を含む水素化アモ
ルファスシリコン膜7を200〜300Å程度の厚さに形成す
る。この工程も上記と同様の手法をもって可能である。
つゞいて、チタン膜8を1,000Å程度の厚さに蒸着す
る、さらにつゞいて、アルミニウム膜9を500Å程度の
厚さに蒸着する。
ルファスシリコン膜7を200〜300Å程度の厚さに形成す
る。この工程も上記と同様の手法をもって可能である。
つゞいて、チタン膜8を1,000Å程度の厚さに蒸着す
る、さらにつゞいて、アルミニウム膜9を500Å程度の
厚さに蒸着する。
第3図参照 ソース・ドレイン電極・配線形成領域(ゲート2に対
向する領域とソース・ドレイン配線として不要な領域と
を除く領域)上にフォトレジスト膜よりなるエッチング
マスク(図示せず)を形成して、50℃程度の熱リン酸を
使用してアルミニウム膜9をケミカルエッチする。
向する領域とソース・ドレイン配線として不要な領域と
を除く領域)上にフォトレジスト膜よりなるエッチング
マスク(図示せず)を形成して、50℃程度の熱リン酸を
使用してアルミニウム膜9をケミカルエッチする。
フッ化アンモニウム100%に対してフッ酸を1〜8%
混合した混合水溶液に、このフッ酸に対して25〜50%の
硝酸を混合した混合水溶液をエッチャントとして40℃の
温度においてチタン膜8をケミカルエッチする。
混合した混合水溶液に、このフッ酸に対して25〜50%の
硝酸を混合した混合水溶液をエッチャントとして40℃の
温度においてチタン膜8をケミカルエッチする。
このケミカルエッチング工程においては、エッチング
レートが50Å/秒以上で十分に速く、しかも、エッチン
グ温度は40℃と低く通常のレジストマスクを使用しても
エッチングマスクが損傷することもなく、その結果、満
足すべき程度のパターンニングを実現することができ
る。
レートが50Å/秒以上で十分に速く、しかも、エッチン
グ温度は40℃と低く通常のレジストマスクを使用しても
エッチングマスクが損傷することもなく、その結果、満
足すべき程度のパターンニングを実現することができ
る。
つゞいて、同一領域に再びエッチングマスクを形成し
て、四フッ化メタン(CF4)と酸素とを使用してなすプ
ラズマエッチング法をもって高濃度n型の水素化アモル
ファスシリコン膜7をエッチして、ソース・ドレイン電
極51、61を形成する。このとき、高濃度n型の水素化ア
モルファスシリコン膜7の下層である低濃度n型の水素
化アモルファスシリコン膜4は四フッ化メタン(CF4)
を使用するプラズマエッチング法に対してエッチングレ
ートが極めて遅い(1/5程度)ので良好な制御精度を得
ることができる。
て、四フッ化メタン(CF4)と酸素とを使用してなすプ
ラズマエッチング法をもって高濃度n型の水素化アモル
ファスシリコン膜7をエッチして、ソース・ドレイン電
極51、61を形成する。このとき、高濃度n型の水素化ア
モルファスシリコン膜7の下層である低濃度n型の水素
化アモルファスシリコン膜4は四フッ化メタン(CF4)
を使用するプラズマエッチング法に対してエッチングレ
ートが極めて遅い(1/5程度)ので良好な制御精度を得
ることができる。
(7)発明の効果 以上説明せるとおり、本発明によれば、高濃度n型の
水素化アモルファスシリコン膜とチタン膜とアルミニウ
ム膜との三重層をもって構成されるソース・ドレイン電
極を有するアモルファスシリコン薄膜トランジスタの製
造方法において、上記チタン膜のエッチングを適度な速
度で高いパターニング精度をもってしかも簡易になしう
る利益を有するアモルファスシリコン薄膜トランジスタ
の製造方法を提供することができる。
水素化アモルファスシリコン膜とチタン膜とアルミニウ
ム膜との三重層をもって構成されるソース・ドレイン電
極を有するアモルファスシリコン薄膜トランジスタの製
造方法において、上記チタン膜のエッチングを適度な速
度で高いパターニング精度をもってしかも簡易になしう
る利益を有するアモルファスシリコン薄膜トランジスタ
の製造方法を提供することができる。
第1図は、高濃度n型の水素化アモルファスシリコン膜
とチタン膜とアルミニウム膜との三重層よりなるソース
・ドレイン電極・配線を有するアモルファスシリコン薄
膜トランジスタの断面図である。第2図、第3図は本発
明の実施例に係るアモルファスシリコン薄膜トランジス
タの主要製造工程完了後の断面図である。 1……ガラス基板、2……ゲート(クローム膜)、3…
ゲート絶縁膜(窒化シリコン膜)、4……水素化アモル
ファスシリコン膜(動作層)、5、6……ソース・ドレ
イン電極・配線、7……高濃度n型の水素化アモルファ
スシリコン膜、8……チタン膜、9……アルミニウム
膜、51、61……ソース・ドレイン電極。
とチタン膜とアルミニウム膜との三重層よりなるソース
・ドレイン電極・配線を有するアモルファスシリコン薄
膜トランジスタの断面図である。第2図、第3図は本発
明の実施例に係るアモルファスシリコン薄膜トランジス
タの主要製造工程完了後の断面図である。 1……ガラス基板、2……ゲート(クローム膜)、3…
ゲート絶縁膜(窒化シリコン膜)、4……水素化アモル
ファスシリコン膜(動作層)、5、6……ソース・ドレ
イン電極・配線、7……高濃度n型の水素化アモルファ
スシリコン膜、8……チタン膜、9……アルミニウム
膜、51、61……ソース・ドレイン電極。
Claims (1)
- 【請求項1】絶縁性基板上にゲート電極を形成し、該ゲ
ート電極を覆って前記絶縁性基板上にゲート絶縁膜を形
成し、該ゲート絶縁膜上に水素化アモルファスシリコン
膜よりなる動作層を形成し、該動作層上に、高濃度n型
の水素化アモルファスシリコン膜とチタン膜とアルミニ
ウム膜との三重層を形成し、該三重層をパターンニング
してソース・ドレイン電極・配線を形成するアモルファ
スシリコン薄膜トランジスタの製造方法において、前記
三重層のパターニング工程には、フッ化アンモニウムと
フッ化アンモニウムに対して1〜8%のフッ酸とフッ酸
に対して10〜80%の硝酸とを含む混合水溶液を使用して
前記チタン膜をケミカルエッチングする工程を含むこと
を特徴とするアモルファスシリコン薄膜トランジスタの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59079460A JPH0815216B2 (ja) | 1984-04-20 | 1984-04-20 | アモルフアスシリコン薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59079460A JPH0815216B2 (ja) | 1984-04-20 | 1984-04-20 | アモルフアスシリコン薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60224228A JPS60224228A (ja) | 1985-11-08 |
| JPH0815216B2 true JPH0815216B2 (ja) | 1996-02-14 |
Family
ID=13690488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59079460A Expired - Lifetime JPH0815216B2 (ja) | 1984-04-20 | 1984-04-20 | アモルフアスシリコン薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0815216B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6331168A (ja) * | 1986-07-25 | 1988-02-09 | Hitachi Ltd | 薄膜トランジスタの製造方法 |
| JP2672524B2 (ja) * | 1987-10-02 | 1997-11-05 | 株式会社日立製作所 | 薄膜トランジスタ |
| JP5010873B2 (ja) * | 2006-08-23 | 2012-08-29 | 関東化学株式会社 | チタン、アルミニウム金属積層膜エッチング液組成物 |
-
1984
- 1984-04-20 JP JP59079460A patent/JPH0815216B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60224228A (ja) | 1985-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI388062B (zh) | 蝕刻劑,以及使用該蝕刻劑與其製得之結構來製造包含導線之薄膜電晶體基材的方法 | |
| KR0185372B1 (ko) | 반도체 제조방법 | |
| JP3474286B2 (ja) | 薄膜トランジスタの作製方法 | |
| US6329672B1 (en) | Thin film transistor having a second gate metal layer preventing formation of hillocks | |
| GB2110876A (en) | Formation of submicron features in semiconductor devices | |
| US6768134B2 (en) | Semiconductor device and a method for forming patterns | |
| JP2002289864A (ja) | 薄膜トランジスタおよびその製造方法 | |
| US4371407A (en) | Method for producing semiconductor device | |
| KR100459219B1 (ko) | 절연막 형성방법 및 이를 이용한 폴리실리콘박막트랜지스터의 형성방법 | |
| JPH0815216B2 (ja) | アモルフアスシリコン薄膜トランジスタの製造方法 | |
| US3639186A (en) | Process for the production of finely etched patterns | |
| JPH06168915A (ja) | シリコン薄膜のドライエッチング方法および薄膜トランジスタ | |
| KR100333155B1 (ko) | 박막반도체장치및그제조방법 | |
| KR100603839B1 (ko) | 액정표시장치용 어레이기판 제조방법 | |
| JP2939783B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2989956B2 (ja) | 半導体装置の製造方法 | |
| JP2663418B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS59167021A (ja) | 半導体装置の製造方法 | |
| JP3392557B2 (ja) | アルミニウム配線の加工方法 | |
| JPH0732255B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0951103A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3116369B2 (ja) | 多層レジストドライエッチング方法 | |
| JPH05283692A (ja) | 薄膜トランジスタアレイの製造方法 | |
| JP3358308B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR20010004542A (ko) | 박막 트랜지스터-액정 표시 장치 및 그 제조방법 |