JPH0815716A

JPH0815716A - 液晶表示装置

Info

Publication number: JPH0815716A
Application number: JP15090794A
Authority: JP
Inventors: Masumi Sasuga; 眞澄流石; Yukihiro Sato; 幸宏佐藤; Masahiko Kadowaki; 正彦門脇; Toru Watanabe; 徹渡辺
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1994-07-01
Filing date: 1994-07-01
Publication date: 1996-01-19

Abstract

(57)【要約】【構成】回路基板（ＣＢ）がガラスから成り、回路基板
（ＣＢ）の配線がホトエッチング技術によりパターニン
グされ、かつ、液晶表示素子（ＰＮＬ）と回路基板（Ｃ
Ｂ）とが、半導体集積回路チップを実装したテープキャ
リアパッケージ（ＴＣＰ）により電気的に接続されてい
る構成。【効果】回路基板の配線およびピッチを微細化し、配線
密度を高くすることができるので、回路基板の外形寸法
を縮小することができ、その結果、液晶表示装置の小型
化を実現することができる。また、回路基板と液晶表示
素子の基板とを同一材料で形成することにより、両者の
線膨張係数が同じになるので、両者間に設ける電気的接
続手段に生じる熱ストレスを抑制することができ、配線
の接続信頼性を向上することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示素子と、その
駆動用の回路基板を含んでなる液晶表示装置に関する。

【０００２】

【従来の技術】液晶表示装置は、一般に、表示用透明画
素電極と配向膜等をそれぞれ積層した面が対向するよう
に所定の間隙を隔てて２枚の透明ガラス基板を重ね合わ
せ、該両基板間の縁部に枠状に設けたシール材により、
両基板を貼り合わせると共に、シール材の一部に設けた
液晶封入口から両基板間のシール材の内側に液晶を封
入、封止し、さらに両基板の外側に偏光板を設けて成る
液晶表示素子（すなわち、液晶表示パネルあるいは液晶
表示部）と、液晶表示素子の下に配置され、液晶表示素
子に光を供給するバックライトと、液晶表示素子の外周
部の外側に配置された駆動用の回路基板と、これらの各
部材を保持するモールド成形品である枠状体と、これら
の各部材を収納し、液晶表示窓があけられた金属製フレ
ーム等を含んで構成されている。

【０００３】なお、液晶表示素子と回路基板とは、液晶
駆動用の集積回路チップ（ドライバ）を搭載したテープ
キャリアパッケージ（ＴＣＰ）により電気的に接続され
ている。

【０００４】アクティブ・マトリクス方式の液晶表示装
置は、マトリクス状に配列された複数の画素電極のそれ
ぞれに対応して非線形素子（スイッチング素子）を設け
たものである。各画素における液晶は理論的には常時駆
動（デューティ比 1.0）されているので、時分割駆動方
式を採用している、いわゆる単純マトリクス方式と比べ
てアクティブ・マトリクス方式はコントラストが良く、
特にカラー液晶表示装置では欠かせない技術となりつつ
ある。スイッチング素子として代表的なものとしては薄
膜トランジスタ（ＴＦＴ）がある。

【０００５】なお、薄膜トランジスタを使用したアクテ
ィブ・マトリクス方式の液晶表示装置は、例えば特開昭
６３−３０９９２１号公報や、「冗長構成を採用した1
2.5型アクティブ・マトリクス方式カラー液晶ディスプ
レイ」、日経エレクトロニクス、頁193〜210、1986年12
月15日、日経マグロウヒル社発行、で知られている。

【０００６】従来のアクティブ・マトリクス方式の液晶
表示装置は、薄膜トランジスタや走査信号線および映像
信号線が形成され、液晶を封止した液晶表示素子の周囲
に、前記走査信号線および映像信号線を駆動する集積回
路チップが必要とする液晶表示データや液晶表示タイミ
ング信号を生成し、各集積回路チップへ伝達する周辺回
路配線が形成された回路基板が配置されている。液晶表
示素子と回路基板とは、集積回路チップをテープキャリ
アに搭載したテープキャリアパッケージにより電気的に
接続されている。すなわち、回路基板の駆動用配線の出
力端子と、テープキャリアパッケージの入力端子とが半
田付けにより接続され、テープキャリアパッケージの出
力端子と液晶表示素子の走査信号線あるいは映像信号線
の入力端子とが異方性導電膜を介して電気的に接続され
る。なお、テープキャリアパッケージは、液晶表示素子
と回路基板との間、主として回路基板上に載置される。

【０００７】図９は、従来の液晶表示素子とプリント回
路基板とテープキャリアパッケージとの接続を示す断面
図である。

【０００８】ＰＮＬは液晶表示素子（すなわち、液晶表
示パネルあるいは液晶表示部）、ＰＣＢはガラスエポキ
シ樹脂から成り、配線が印刷により形成されたプリント
回路基板、ＴＣＰは集積回路チップを実装したテープキ
ャリアパッケージ、ＳＬＤはプリント回路基板ＰＣＢの
信号配線の出力端子（図示省略）とテープキャリアパッ
ケージＴＣＰの入力端子とを接続する半田接続部、ＡＣ
ＦはテープキャリアパッケージＴＣＰの出力端子と液晶
表示素子ＰＮＬの入力端子とを接続する異方性導電膜で
ある。

【０００９】

【発明が解決しようとする課題】液晶表示装置の表示色
数が増えて表示データのデータ線数（映像信号線数）が
増加すると、従来の液晶表示装置では、周辺回路配線を
プリント基板に印刷により形成しているため、配線ピッ
チの微細化が制約され、多層基板を使用してもプリント
基板の外形寸法、特に幅が大きくなり、液晶表示装置の
最外形寸法も大きくなる問題があった。

【００１０】現在、表示部として液晶表示装置を実装す
るノートブックサイズのパソコンやワープロの市場が急
激に拡大しており、表示画面の周囲のいわゆる額縁部の
幅をできるだけ縮小したいという要求が強くなってい
る。額縁部の幅は、主として液晶表示素子の外周部に配
置される回路基板の幅で決まるので、額縁部の幅を小さ
くするためには回路基板の幅を小さくしなければならな
い。しかし、最近の傾向である液晶表示装置の表示色数
の増加、多階調表示、高精細化、大画面化に伴って、回
路基板を介してテープキャリアパッケージに供給される
電気信号線、電源線等の配線の数は増加する一方であ
り、額縁部の幅はますます増大する傾向にある。回路基
板の幅をできるだけ小さくして、接続本数を増やすに
は、回路基板の配線およびピッチを微細化して接続密度
を増加しなければならない。半導体技術の進歩によりテ
ープキャリアパッケージの幅は縮小されているが、駆動
回路基板の幅は縮小されていない。

【００１１】本発明の目的は、表示色数が増えて表示デ
ータのデータ線数が増加しても、回路基板の外形寸法を
縮小することができ、その結果、小型化を実現すること
ができる液晶表示装置を提供することにある。

【００１２】

【課題を解決するための手段】前記目的を達成するため
に、本発明は、それぞれ透明画素電極と配向膜とを設け
た面が対向するように２枚のガラスまたはプラスチック
から成る絶縁基板を所定の間隙を隔てて重ね合わせ、前
記両基板間の縁周囲に枠状に設けたシール材により前記
両基板を貼り合わせると共に、前記シール材の内側の前
記両基板間に液晶を封止して成る液晶表示素子と、前記
液晶表示素子の駆動用の半導体集積回路チップと、前記
液晶表示素子の駆動用の回路基板とを含んでなる液晶表
示装置において、前記回路基板がガラスまたはプラスチ
ックから成り、前記回路基板の配線（端子を含む）がホ
トエッチング技術（ホトリソグラフィー技術およびエッ
チング技術）によりパターニングされていることを特徴
とする。

【００１３】また、前記液晶表示素子と前記回路基板と
が、前記半導体集積回路チップを実装したテープキャリ
アパッケージにより電気的に接続されていることを特徴
とする。

【００１４】あるいは、前記両基板の一方の前記絶縁基
板の面上に前記半導体集積回路チップが実装され、か
つ、前記一方の前記絶縁基板と前記回路基板とがフレキ
シブルプリンティドサーキットまたはボンディングワイ
ヤにより電気的に接続されていることを特徴とする。

【００１５】また、前記液晶表示素子を構成する一方の
絶縁基板と前記回路基板とが同一材料から成ることを特
徴とする。

【００１６】また、前記液晶表示素子を構成する一方の
絶縁基板と前記回路基板とが同一材料の１枚の基板から
成ることを特徴とする。

【００１７】また、前記回路基板の配線が絶縁膜を介し
て多層に設けられていることを特徴とする。

【００１８】また、前記配線の１つが、グランドに接続
されるか、または直流電源の所定の電圧が印加されるベ
タ層であることを特徴とする。

【００１９】また、前記回路基板上に下層配線（１層と
は限らない）として駆動用配線が設けられ、その上に第
１の絶縁膜を介して上層配線として前記ベタ層が設けら
れ、その上に第２の絶縁膜が設けられていることを特徴
とする。

【００２０】また、前記第１の絶縁膜および前記第２の
絶縁膜に前記回路基板面と垂直方向に一致する開口が設
けられ、前記駆動用配線の接続用出力端子が前記開口で
露出し、かつ、前記ベタ層は前記開口を回避するパター
ンとなっていることを特徴とする。

【００２１】また、複数本の前記接続用出力端子は前記
回路基板面と平行な面内で第１の直線方向にそれぞれ伸
張し、前記接続用出力端子と接続される前記テープキャ
リアパッケージまたは前記フレキシブルプリンティドサ
ーキットの複数本の接続用入力端子は前記回路基板面と
平行な面内で前記第１の直線方向を横切る（例えば前記
第１の直線方向と垂直な）第２の直線方向に伸張し、か
つ、前記接続用出力端子を露出する前記開口は前記第１
の直線方向または第２の直線方向に対して斜めに配置し
てあることを特徴とする。

【００２２】さらに、前記接続用端子部と前記テープキ
ャリアパッケージまたは前記フレキシブルプリンティド
サーキットとが異方性導電膜を介して電気的に接続され
ていることを特徴とする。

【００２３】

【作用】本発明では、回路基板をガラスまたはプラスチ
ックで構成し、かつ、回路基板の配線をホトエッチング
技術によりパターニングして形成することにより、配線
およびピッチを微細化し、配線密度を向上することがで
きる。

【００２４】また、液晶表示素子を構成する絶縁基板
と、回路基板とをガラス、プラスチックのうち、同一の
材料により形成することにより、両者の線膨張係数を同
じにすることができ、両者間に接続されるテープキャリ
アパッケージ、フレキシブルプリンティドサーキット、
あるいはボンディングワイヤにストレスが生じるのを抑
制することができるので、機械的強度を向上することが
できる。

【００２５】

【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。

【００２６】実施例１図１は、本発明の実施例１を示す液晶表示素子と回路基
板とテープキャリアパッケージとの接続を示す断面図で
ある。

【００２７】ＰＮＬは透明画素電極と配向膜とをそれぞ
れ設けた面が対向するように２枚の透明ガラス基板を所
定の間隙を隔てて重ね合わせ、その間に液晶を封止して
成る液晶表示素子（すなわち、液晶表示パネルあるいは
液晶表示部。後で詳述する）、ＣＢはガラスから成り、
配線が公知のホトエッチング技術によりパターニングさ
れた回路基板、ＴＣＰは集積回路チップを実装したテー
プキャリアパッケージ、ＡＣＦは回路基板ＣＢの信号配
線の出力端子（図示省略）とテープキャリアパッケージ
ＴＣＰの入力端子（すなわち、入力側アウタリード）、
およびテープキャリアパッケージＴＣＰの出力端子（す
なわち、出力側アウタリード）と液晶表示素子ＰＮＬの
入力端子とを接続する異方性導電膜である。

【００２８】本実施例では、回路基板ＣＢをガラスで構
成し、回路基板ＣＢの配線をホトエッチング技術により
パターニングして形成したので、配線およびピッチを微
細化し、配線密度を高くすることができる。すなわち、
従来のプリント基板の場合は、配線の幅は０．１５ｍ
ｍ、配線ピッチは０．３ｍｍ程度であったが、本実施例
の回路基板ＣＢの場合は、配線の幅は０．０１ｍｍ、配
線ピッチは０．０２ｍｍ程度である。したがって、回路
基板ＣＢの外形寸法、特に回路基板ＣＢの幅を縮小する
ことができる。その結果、液晶表示装置の外形寸法、特
に額縁部の寸法を縮小することができ、大画面で小型の
液晶表示装置を提供することができる。

【００２９】また、液晶表示素子ＰＮＬを構成する透明
ガラス基板（図７のＳＵＢ１、ＳＵＢ２）と、回路基板
ＣＢとを同一のガラス材料により形成したため、両者の
線膨張係数が同じなので、両者間に接続されるテープキ
ャリアパッケージＴＣＰに熱衝撃あるいは熱サイクルに
よるストレスが生じるのを抑制することができる。した
がって、機械的強度を向上することができ、配線の接続
信頼性を向上することができる。

【００３０】実施例２図２は、本発明の実施例２を示す液晶表示素子と回路基
板との接続を示す断面図である。

【００３１】ＣＨＩは液晶表示素子ＰＮＬの駆動用の半
導体集積回路チップ、ＦＰＣは回路基板ＣＢと液晶表示
素子ＰＮＬとを電気的に接続するフレキシブルプリンテ
ィドサーキットである。

【００３２】本実施例では、集積回路チップＣＨＩの底
面に直接形成した接続端子であるバンプを、液晶表示素
子ＰＮＬの端子部に異方性導電膜ＡＣＦを介して接続
し、液晶表示素子ＰＮＬと回路基板ＣＢとはフキシブル
プリンティドサーキットＦＰＣを用いて異方性導電膜Ａ
ＣＦを介して接続している。本実施例でも、回路基板Ｃ
Ｂはガラスから成り、配線がホトエッチング技術により
パターニングされているので、実施例１と同様の作用、
効果が得られる。

【００３３】実施例３図３は、本発明の実施例３を示す液晶表示素子と回路基
板との接続を示す断面図である。

【００３４】本実施例では、図２の実施例２の構造のう
ち、液晶表示素子ＰＮＬと回路基板ＣＢとの接続に公知
のボンディングワイヤＢＷを用いた点が異なる。なお、
ボンディングワイヤＢＷは、ボンディングワイヤＢＷど
うしの接触による信号線の短絡を防止するため、絶縁層
で被覆された被覆ワイヤを用いるか、あるいはボンディ
ングワイヤＢＷの弧の高さや形状を順次変えてボンディ
ングしていく。本実施例でも、実施例１と同様の作用、
効果が得られる。

【００３５】実施例４図４（ａ）は、本発明の実施例４を示す回路基板の部分
平面図、（ｂ）は（ａ）のＡ−Ａ切断線における断面図
である。

【００３６】本実施例では、まず、ガラスから成る回路
基板ＣＢの上に第１層配線（下層配線）として、ホトエ
ッチング技術により金属膜から成る信号配線ＳＷをパタ
ーニングし、その上に酸化シリコン膜（ＳｉＯ₂膜）や
窒化シリコン膜（Ｓｉ₃Ｎ₄膜）等の絶縁膜から成るパッ
シベーション膜ＰＡＳ１を形成する。

【００３７】次に、その上に第２層配線（上層配線）と
して、金属膜から成るベタ層ＡＷを形成する。ベタ層Ａ
Ｗは、グラウンドラインを強化し、外部から侵入したり
当該液晶表示装置内部で発生するノイズの影響を除き、
安定した表示品質を得、かつ、ＥＭＩ（エレクトロマ
グネティックインタフィアレンス）を引き起こす不要
な輻射電波の発生を抑制するために設ける。ベタ層ＡＷ
には、接地電位０Ｖ、またはロジック電源電圧５Ｖ、あ
るいは３．３Ｖなどを、ここでは図示しないスルーホー
ルを介して供給する。なお、信号配線ＳＷおよびベタ層
ＡＷを構成する金属層としては、アルミニウム（Ａ
ｌ）、クロム（Ｃｒ）、高融点金属（Ｍｏ、Ｔｉ、Ｔ
ａ、Ｗ）、あるいは高融点金属シリサイド（ＭｏＳ
ｉ₂、ＴｉＳｉ₂、ＴａＳｉ₂、ＷＳｉ₂）膜の少なくとも
１層を用いることが可能である。

【００３８】次に、その上に２層目の絶縁膜としてパッ
シベーション膜ＰＡＳ１と同じ材料でパッシベーション
膜ＰＡＳ２を形成する。

【００３９】最後に、信号配線ＳＷの所定の位置上のパ
ッシベーション膜ＰＡＳ１、ＰＡＳ２に、図１の実施例
１の場合はテープキャリアパッケージＴＣＰ、図２の実
施例２の場合はフキシブルプリンティドサーキットＦＰ
Ｃ、あるいは図３の実施例３の場合はボンディングワイ
ヤＢＷの配線と該信号配線ＳＷとを接続するために、ス
ルーホールＴＨを形成する。なお、ベタ層ＡＷのパター
ンは、図４（ｂ）に示すようにこのスルーホールＴＨを
回避するパターンとなっている。

【００４０】本実施例では、回路基板ＣＢの信号配線Ｓ
Ｗは、回路基板ＣＢの長さ方向（矢印Ｂ方向）にそれぞ
れ平行に伸張して形成され、テープキャリアパッケージ
ＴＣＰ等の配線は、信号配線ＳＷと垂直な回路基板ＣＢ
の幅方向（矢印Ｃ方向）にそれぞれ平行に伸張して形成
されている。したがって、信号配線ＳＷと接続するため
の複数個のスルーホールＴＨは、信号配線ＳＷおよびテ
ープキャリアパッケージＴＣＰ等の配線の伸張方向（あ
るいは回路基板ＣＢの長さ方向および幅方向）に対して
斜めに配置されている。なお、信号配線ＳＷは、集積回
路チップへの入力順に従ってレイアウトされている。

【００４１】なお、上記実施例１〜４では、ガラスから
成る回路基板ＣＢを用いたが、プラスチックから成る回
路基板を用いてもよい。特に、液晶表示素子ＰＮＬを構
成する絶縁基板がプラスチックから成る場合は、回路基
板ＣＢを同じプラスチック材料で形成すると、両者の線
膨張係数が同じになり、両者間に接続されるテープキャ
リアパッケージＴＣＰ等に生じるストレスを抑制するこ
とができ、機械的強度が向上するので有効である。

【００４２】《アクティブ・マトリクス液晶表示装置》
以下、アクティブ・マトリクス方式のカラー液晶表示装
置にこの発明を適用した実施例を説明する。なお、以下
説明する図面で、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。

【００４３】《液晶表示モジュールの全体構成》図５
は、液晶表示モジュールＭＤＬの各構成部品を示す分解
斜視図である。

【００４４】ＳＨＤは金属板から成る枠状のシールドケ
ース（メタルフレーム）、ＬＣＷその表示窓、ＰＮＬは
液晶表示素子（液晶表示パネル）、ＳＰＢは光拡散板、
ＭＦＲは中間フレーム、ＢＬはバックライト、ＢＬＳは
バックライト支持体、ＬＣＡは下側ケースであり、図に
示すような上下の配置関係で各部材が積み重ねられてモ
ジュールＭＤＬが組み立てられる。

【００４５】モジュールＭＤＬは、シールドケースＳＨ
Ｄに設けられた爪ＣＬとフックＦＫによって全体が固定
されるようになっている。

【００４６】中間フレームＭＦＲは表示窓ＬＣＷに対応
する開口が設けられるように枠状に形成され、その枠部
分には拡散板ＳＰＢ、バックライト支持体ＢＬＳ並びに
各種回路部品の形状や厚みに応じた凹凸や、放熱用の開
口が設けられている。

【００４７】下側ケースＬＣＡはバックライト光の反射
体も兼ねており、効率のよい反射ができるよう、蛍光管
ＢＬに対応して反射山ＲＭが形成されている。

【００４８】この図に示すモジュールＭＤＬの駆動回路
基板ＣＢ１は液晶表示素子ＰＮＬの材質と同一のガラス
から成り、駆動回路基板ＣＢ１の配線がホトエッチング
技術によりパターニングされている。したがって、配線
密度を向上することができるので、駆動配線基板ＣＢ１
の寸法を縮小することができ、モジュールＭＤＬの小型
化に有利で、かつ、熱ストレスに対する信頼性を向上す
ることができる。

【００４９】《マトリクス部の概要》図６はこの発明が
適用されるアクティブ・マトリクス方式カラー液晶表示
装置の一画素とその周辺を示す平面図、図７はマトリク
スの画素部を中央にして（図６の３−３切断線における
断面図）、両側に液晶表示素子角付近と映像信号端子部
付近を示す断面図である。

【００５０】図６に示すように、各画素は隣接する２本
の走査信号線（ゲート信号線または水平信号線）ＧＬ
と、隣接する２本の映像信号線（ドレイン信号線または
垂直信号線）ＤＬとの交差領域内（４本の信号線で囲ま
れた領域内）に配置されている。各画素は薄膜トランジ
スタＴＦＴ、透明画素電極ＩＴＯ１および保持容量素子
Ｃaddを含む。走査信号線ＧＬは図では左右方向に延在
し、上下方向に複数本配置されている。映像信号線ＤＬ
は上下方向に延在し、左右方向に複数本配置されてい
る。

【００５１】図７に示すように、液晶層ＬＣを基準にし
て下部透明ガラス基板ＳＵＢ１側には薄膜トランジスタ
ＴＦＴおよび透明画素電極ＩＴＯ１が形成され、上部透
明ガラス基板ＳＵＢ２側にはカラーフィルタＦＩＬ、遮
光用ブラックマトリクスパターンＢＭが形成されてい
る。透明ガラス基板ＳＵＢ１、ＳＵＢ２の両面にはディ
ップ処理等によって形成された酸化シリコン膜ＳＩＯが
設けられている。

【００５２】上部透明ガラス基板ＳＵＢ２の内側（液晶
ＬＣ側）の表面には、遮光膜ＢＭ、カラーフィルタＦＩ
Ｌ、保護膜ＰＳＶ２、共通透明画素電極ＩＴＯ２（ＣＯ
Ｍ）および上部配向膜ＯＲＩ２が順次積層して設けられ
ている。

【００５３】《薄膜トランジスタＴＦＴ》次に、図６、
図７に戻り、ＴＦＴ基板ＳＵＢ１側の構成を詳しく説明
する。

【００５４】薄膜トランジスタＴＦＴは、ゲート電極Ｇ
Ｔに正のバイアスを印加すると、ソース−ドレイン間の
チャネル抵抗が小さくなり、バイアスを零にすると、チ
ャネル抵抗は大きくなるように動作する。

【００５５】各画素には複数（２つ）の薄膜トランジス
タＴＦＴ１、ＴＦＴ２が冗長して設けられる。薄膜トラ
ンジスタＴＦＴ１、ＴＦＴ２のそれぞれは、実質的に同
一サイズ（チャネル長、チャネル幅が同じ）で構成さ
れ、ゲート電極ＧＴ、ゲート絶縁膜ＧＩ、ｉ型（真性、
intrinsic、導電型決定不純物がドープされていない）
非晶質シリコン（Ｓｉ）からなるｉ型半導体層ＡＳ、一
対のソース電極ＳＤ１、ドレイン電極ＳＤ２を有す。な
お、ソース、ドレインは本来その間のバイアス極性によ
って決まるもので、この液晶表示装置の回路ではその極
性は動作中反転するので、ソース、ドレインは動作中入
れ替わると理解されたい。しかし、以下の説明では、便
宜上一方をソース、他方をドレインと固定して表現す
る。

【００５６】《ゲート電極ＧＴ》ゲート電極ＧＴは走査
信号線ＧＬから垂直方向に突出する形状で構成されてい
る（Ｔ字形状に分岐されている）。ゲート電極ＧＴは薄
膜トランジスタＴＦＴ１、ＴＦＴ２のそれぞれの能動領
域を越えるよう突出している。薄膜トランジスタＴＦＴ
１、ＴＦＴ２のそれぞれのゲート電極ＧＴは、一体に
（共通のゲート電極として）構成されており、走査信号
線ＧＬに連続して形成されている。本例では、ゲート電
極ＧＴは、単層の第２導電膜ｇ２で形成されている。第
２導電膜ｇ２としては例えばスパッタで形成されたアル
ミニウム（Ａｌ）膜が用いられ、その上にはＡｌの陽極
酸化膜ＡＯＦが設けられている。

【００５７】このゲート電極ＧＴはｉ型半導体層ＡＳを
完全に覆うよう（下方からみて）それより大き目に形成
され、ｉ型半導体層ＡＳに外光やバックライト光が当た
らないよう工夫されている。

【００５８】《走査信号線ＧＬ》走査信号線ＧＬは第２
導電膜ｇ２で構成されている。この走査信号線ＧＬの第
２導電膜ｇ２はゲート電極ＧＴの第２導電膜ｇ２と同一
製造工程で形成され、かつ一体に構成されている。ま
た、走査信号線ＧＬ上にもＡｌの陽極酸化膜ＡＯＦが設
けられている。

【００５９】《絶縁膜ＧＩ》絶縁膜ＧＩは、薄膜トラン
ジスタＴＦＴ１、ＴＦＴ２において、ゲート電極ＧＴと
共に半導体層ＡＳに電界を与えるためのゲート絶縁膜と
して使用される。絶縁膜ＧＩはゲート電極ＧＴおよび走
査信号線ＧＬの上層に形成されている。絶縁膜ＧＩとし
ては例えばプラズマＣＶＤで形成された窒化シリコン膜
が選ばれ、１２００〜２７００Åの厚さに（本実施例で
は、２０００Å程度）形成される。ゲート絶縁膜ＧＩ
は、マトリクス部ＡＲの全体を囲むように形成され、周
辺部は外部接続端子ＤＴＭ、ＧＴＭを露出するよう除去
されている。絶縁膜ＧＩは走査信号線ＧＬと映像信号線
ＤＬの電気的絶縁にも寄与している。

【００６０】《ｉ型半導体層ＡＳ》ｉ型半導体層ＡＳ
は、本例では薄膜トランジスタＴＦＴ１、ＴＦＴ２のそ
れぞれに独立した島となるよう形成され、非晶質シリコ
ンで、２００〜２２００Åの厚さに（本実施例では、２
０００Å程度の膜厚）で形成される。層ｄ０はオーミッ
クコンタクト用のリン（Ｐ）をドープしたＮ⁺型非晶質
シリコン半導体層であり、下側にｉ型半導体層ＡＳが存
在し、上側に導電層ｄ２（ｄ３）が存在するところのみ
に残されている。

【００６１】ｉ型半導体層ＡＳは走査信号線ＧＬと映像
信号線ＤＬとの交差部（クロスオーバ部）の両者間にも
設けられている。この交差部のｉ型半導体層ＡＳは交差
部における走査信号線ＧＬと映像信号線ＤＬとの短絡を
低減する。

【００６２】《透明画素電極ＩＴＯ１》透明画素電極Ｉ
ＴＯ１は液晶表示部の画素電極の一方を構成する。

【００６３】透明画素電極ＩＴＯ１は薄膜トランジスタ
ＴＦＴ１のソース電極ＳＤ１および薄膜トランジスタＴ
ＦＴ２のソース電極ＳＤ１の両方に接続されている。こ
のため、薄膜トランジスタＴＦＴ１、ＴＦＴ２のうちの
１つに欠陥が発生しても、その欠陥が副作用をもたらす
場合はレーザ光等によって適切な箇所を切断し、そうで
ない場合は他方の薄膜トランジスタが正常に動作してい
るので放置すれば良い。透明画素電極ＩＴＯ１は第１導
電膜ｄ１によって構成されており、この第１導電膜ｄ１
はスパッタリングで形成された透明導電膜（Indium-Tin
-Oxide ＩＴＯ：ネサ膜）からなり、１０００〜２００
０Åの厚さに（本実施例では、１４００Å程度の膜厚）
形成される。

【００６４】《ソース電極ＳＤ１、ドレイン電極ＳＤ
２》ソース電極ＳＤ１、ドレイン電極ＳＤ２のそれぞれ
は、Ｎ⁺型半導体層ｄ０に接触する第２導電膜ｄ２とそ
の上に形成された第３導電膜ｄ３とから構成されてい
る。

【００６５】第２導電膜ｄ２はスパッタで形成したクロ
ム（Ｃｒ）膜を用い、５００〜１０００Åの厚さに（本
実施例では、６００Å程度）で形成される。Ｃｒ膜は膜
厚を厚く形成するとストレスが大きくなるので、２００
０Å程度の膜厚を越えない範囲で形成する。Ｃｒ膜はＮ
⁺型半導体層ｄ０との接着性を良好にし、第３導電膜ｄ
３のＡｌがＮ⁺型半導体層ｄ０に拡散することを防止す
る（いわゆるバリア層の）目的で使用される。第２導電
膜ｄ２として、Ｃｒ膜の他に高融点金属（Ｍｏ、Ｔｉ、
Ｔａ、Ｗ）膜、高融点金属シリサイド（ＭｏＳｉ₂、Ｔ
ｉＳｉ₂、ＴａＳｉ₂、ＷＳｉ₂）膜を用いてもよい。

【００６６】第３導電膜ｄ３はＡｌのスパッタリングで
３０００〜５０００Åの厚さに（本実施例では、４００
０Å程度）形成される。Ａｌ膜はＣｒ膜に比べてストレ
スが小さく、厚い膜厚に形成することが可能で、ソース
電極ＳＤ１、ドレイン電極ＳＤ２および映像信号線ＤＬ
の抵抗値を低減したり、ゲート電極ＧＴやｉ型半導体層
ＡＳに起因する段差乗り越えを確実にする（ステップカ
バーレッジを良くする）働きがある。

【００６７】第２導電膜ｄ２、第３導電膜ｄ３を同じマ
スクパターンでパターニングした後、同じマスクを用い
て、あるいは第２導電膜ｄ２、第３導電膜ｄ３をマスク
として、Ｎ⁺型半導体層ｄ０が除去される。つまり、ｉ
型半導体層ＡＳ上に残っていたＮ⁺型半導体層ｄ０は第
２導電膜ｄ２、第３導電膜ｄ３以外の部分がセルフアラ
インで除去される。このとき、Ｎ⁺型半導体層ｄ０はそ
の厚さ分は全て除去されるようエッチングされるので、
ｉ型半導体層ＡＳも若干その表面部分がエッチングされ
るが、その程度はエッチング時間で制御すればよい。

【００６８】《映像信号線ＤＬ》映像信号線ＤＬはソー
ス電極ＳＤ１、ドレイン電極ＳＤ２と同層の第２導電膜
ｄ２、第３導電膜ｄ３で構成されている。

【００６９】《保護膜ＰＳＶ１》薄膜トランジスタＴＦ
Ｔおよび透明画素電極ＩＴＯ１上には保護膜ＰＳＶ１が
設けられている。保護膜ＰＳＶ１は主に薄膜トランジス
タＴＦＴを湿気等から保護するために形成されており、
透明性が高くしかも耐湿性の良いものを使用する。保護
膜ＰＳＶ１はたとえばプラズマＣＶＤ装置で形成した酸
化シリコン膜や窒化シリコン膜で形成されており、１μ
ｍ程度の膜厚で形成する。

【００７０】保護膜ＰＳＶ１は、マトリクス部ＡＲの全
体を囲むように形成され、周辺部は外部接続端子ＤＴ
Ｍ，ＧＴＭを露出するよう除去され、また上基板側ＳＵ
Ｂ２の共通電極ＣＯＭを下側基板ＳＵＢ１の外部接続端
子接続用引出配線ＩＮＴに銀ペーストＡＧＰで接続する
部分も除去されている。保護膜ＰＳＶ１とゲート絶縁膜
ＧＩの厚さ関係に関しては、前者は保護効果を考え厚く
され、後者はトランジスタの相互コンダクタンスｇｍを
薄くされる。従って、保護効果の高い保護膜ＰＳＶ１は
周辺部もできるだけ広い範囲に亘って保護するようゲー
ト絶縁膜ＧＩよりも大きく形成されている。

【００７１】《遮光膜ＢＭ》上部透明ガラス基板ＳＵＢ
２側には、外部光又はバックライト光がｉ型半導体層Ａ
Ｓに入射しないよう遮光膜ＢＭが設けられている。図７
に示す遮光膜ＢＭの閉じた多角形の輪郭線は、その内側
が遮光膜ＢＭが形成されない開口を示している。遮光膜
ＢＭは光に対する遮蔽性が高いたとえばアルミニウム膜
やクロム膜等で形成されており、本実施例ではクロム膜
がスパッタリングで１３００Å程度の厚さに形成され
る。

【００７２】従って、薄膜トランジスタＴＦＴ１、ＴＦ
Ｔ２のｉ型半導体層ＡＳは上下にある遮光膜ＢＭおよび
大き目のゲート電極ＧＴによってサンドイッチにされ、
外部の自然光やバックライト光が当たらなくなる。遮光
膜ＢＭは各画素の周囲に格子状に形成され（いわゆるブ
ラックマトリクス）、この格子で１画素の有効表示領域
が仕切られている。従って、各画素の輪郭が遮光膜ＢＭ
によってはっきりとし、コントラストが向上する。つま
り、遮光膜ＢＭはｉ型半導体層ＡＳに対する遮光とブラ
ックマトリクスとの２つの機能をもつ。

【００７３】透明画素電極ＩＴＯ１のラビング方向の根
本側のエッジ部分（図６右下部分）も遮光膜ＢＭによっ
て遮光されているので、上記部分にドメインが発生した
としても、ドメインが見えないので、表示特性が劣化す
ることはない。

【００７４】遮光膜ＢＭは図６に示すように周辺部にも
額縁状に形成され、そのパターンはドット状に複数の開
口を設けた図２に示すマトリクス部のパターンと連続し
て形成されている。周辺部の遮光膜ＢＭは図６、図７に
示すように、シール部ＳＬの外側に延長され、パソコン
等の実装機に起因する反射光等の漏れ光がマトリクス部
に入り込むのを防いでいる。他方、この遮光膜ＢＭは基
板ＳＵＢ２の縁よりも約０．３〜１．０ｍｍ程内側に留
められ、基板ＳＵＢ２の切断領域を避けて形成されてい
る。

【００７５】《カラーフィルタＦＩＬ》カラーフィルタ
ＦＩＬは画素に対向する位置に赤、緑、青の繰り返しで
ストライプ状に形成される。カラーフィルタＦＩＬは透
明画素電極ＩＴＯ１の全てを覆うように大き目に形成さ
れ、遮光膜ＢＭはカラーフィルタＦＩＬおよび透明画素
電極ＩＴＯ１のエッジ部分と重なるよう透明画素電極Ｉ
ＴＯ１の周縁部より内側に形成されている。

【００７６】カラーフィルタＦＩＬは次のように形成す
ることができる。まず、上部透明ガラス基板ＳＵＢ２の
表面にアクリル系樹脂等の染色基材を形成し、フォトリ
ソグラフィ技術で赤色フィルタ形成領域以外の染色基材
を除去する。この後、染色基材を赤色染料で染め、固着
処理を施し、赤色フィルタＲを形成する。つぎに、同様
な工程を施すことによって、緑色フィルタＧ、青色フィ
ルタＢを順次形成する。

【００７７】《保護膜ＰＳＶ２》保護膜ＰＳＶ２はカラ
ーフィルタＦＩＬの染料が液晶ＬＣに漏れることを防止
するために設けられている。保護膜ＰＳＶ２はたとえば
アクリル樹脂、エポキシ樹脂等の透明樹脂材料で形成さ
れている。

【００７８】《共通透明画素電極ＩＴＯ２》共通透明画
素電極ＩＴＯ２は、下部透明ガラス基板ＳＵＢ１側に画
素ごとに設けられた透明画素電極ＩＴＯ１に対向し、液
晶ＬＣの光学的な状態は各画素電極ＩＴＯ１と共通透明
画素電極ＩＴＯ２との間の電位差（電界）に応答して変
化する。この共通透明画素電極ＩＴＯ２にはコモン電圧
Ｖcomが印加されるように構成されている。本実施例で
は、コモン電圧Ｖcomは映像信号線ＤＬに印加される最
小レベルの駆動電圧Ｖｄminと最大レベルの駆動電圧Ｖ
ｄmaxとの中間直流電位に設定されるが、映像信号駆動
回路で使用される集積回路の電源電圧を約半分に低減し
たい場合は、交流電圧を印加すれば良い。

【００７９】《表示装置全体等価回路》表示マトリクス
部の等価回路とその周辺回路の結線図を図８に示す。同
図は回路図ではあるが、実際の幾何学的配置に対応して
描かれている。ＡＲは複数の画素を二次元状に配列した
マトリクス・アレイである。

【００８０】図中、Ｘは映像信号線ＤＬを意味し、添字
Ｇ、ＢおよびＲがそれぞれ緑、青および赤画素に対応し
て付加されている。Ｙは走査信号線ＧＬを意味し、添字
１，２，３，…，endは走査タイミングの順序に従って
付加されている。

【００８１】映像信号線Ｘ（添字省略）は交互に上側
（または奇数）映像信号駆動回路Ｈｅ、下側（または偶
数）映像信号駆動回路Ｈｏに接続されている。

【００８２】走査信号線Ｙ（添字省略）は垂直走査回路
Ｖに接続されている。

【００８３】ＳＵＰは１つの電圧源から複数の分圧した
安定化された電圧源を得るための電源回路やホスト（上
位演算処理装置）からのＣＲＴ（陰極線管）用の情報を
ＴＦＴ液晶表示装置用の情報に交換する回路を含む回路
である。

【００８４】以上本発明を実施例に基づいて具体的に説
明したが、本発明は上記実施例に限定されるものではな
く、その要旨を逸脱しない範囲において種々変更可能で
あることは勿論である。例えば、図４に示した実施例４
では、下層配線として信号配線ＳＷを設け、上層配線と
してベタ層ＡＷを設けたが、反対に下層配線としてベタ
層ＡＷを設け、上層配線として信号配線ＳＷを設けても
よい。また、図１〜図５に示した実施例では、回路基板
ＣＢと液晶表示素子ＰＮＬを構成する基板とを分離して
構成したが、回路基板ＣＢと液晶表示素子ＰＮＬを構成
する基板とを１枚の基板で一体に構成してもよい。さら
に、図５〜図８に示した実施例では、アクティブ・マト
リクス方式の液晶表示装置に適用した例を示したが、本
発明は単純マトリクス方式の液晶表示装置にも適用可能
である。

【００８５】

【発明の効果】以上説明したように、本発明によれば、
回路基板の配線およびピッチを微細化し、配線密度を高
くすることができるので、回路基板の外形寸法を縮小す
ることができ、その結果、液晶表示装置の小型化を実現
することができる。また、回路基板と液晶表示素子の基
板とを同一材料で形成することにより、両者の線膨張係
数が同じになるので、両者間に設ける電気的接続手段に
生じる熱ストレスを抑制することができ、配線の接続信
頼性を向上することができる。

【図面の簡単な説明】

【図１】本発明の実施例１を示す液晶表示素子と回路基
板とテープキャリアパッケージとの接続を示す断面図で
ある。

【図２】本発明の実施例２を示す液晶表示素子と回路基
板との接続を示す断面図である。

【図３】本発明の実施例３を示す液晶表示素子と回路基
板との接続を示す断面図である。

【図４】（ａ）は、本発明の実施例４を示す回路基板の
部分平面図、（ｂ）は（ａ）のＡ−Ａ切断線における断
面図である。

【図５】本発明の一実施例の液晶表示モジュールの分解
斜視図である。

【図６】この発明が適用されるアクティブ・マトリック
ス方式のカラー液晶表示装置の液晶表示部の一画素とそ
の周辺を示す要部平面図である。

【図７】マトリクスの画素部を中央に、両側に液晶表示
素子角付近と映像信号端子部付近を示す断面図である。

【図８】アクティブ・マトリックス方式のカラー液晶表
示装置のマトリクス部とその周辺を含む回路図である。

【図９】従来の液晶表示素子とプリント回路基板とテー
プキャリアパッケージとの接続を示す断面図である。

【符号の説明】

ＰＮＬ…液晶表示素子、ＣＢ…回路基板、ＴＣＰ…テー
プキャリアパッケージ、ＡＣＦ…異方性導電膜、ＣＨＩ
…集積回路チップ、ＦＰＣ…フレキシブルプリンティド
サーキット、ＢＷ…ボンディングワイヤ、ＳＷ…信号配
線、ＰＡＳ１、ＰＡＳ２…パッシベーション膜、ＡＷ…
ベタ層、ＴＨ…スルーホール。

───────────────────────────────────────────────────── フロントページの続き (72)発明者渡辺徹千葉県茂原市早野3300番地株式会社日立製作所電子デバイス事業部内

Claims

【特許請求の範囲】

【請求項１】それぞれ透明画素電極と配向膜とを設けた
面が対向するように２枚のガラスまたはプラスチックか
ら成る絶縁基板を所定の間隙を隔てて重ね合わせ、前記
両基板間の縁周囲に枠状に設けたシール材により前記両
基板を貼り合わせると共に、前記シール材の内側の前記
両基板間に液晶を封止して成る液晶表示素子と、前記液
晶表示素子の駆動用の半導体集積回路チップと、前記液
晶表示素子の駆動用の回路基板とを含んでなる液晶表示
装置において、前記回路基板がガラスまたはプラスチッ
クから成り、前記回路基板の配線がホトエッチング技術
によりパターニングされていることを特徴とする液晶表
示装置。
【請求項２】それぞれ透明画素電極と配向膜とを設けた
面が対向するように２枚のガラスまたはプラスチックか
ら成る絶縁基板を所定の間隙を隔てて重ね合わせ、前記
両基板間の縁周囲に枠状に設けたシール材により前記両
基板を貼り合わせると共に、前記シール材の内側の前記
両基板間に液晶を封止して成る液晶表示素子と、前記液
晶表示素子の駆動用の半導体集積回路チップと、前記液
晶表示素子の駆動用の回路基板とを含んでなる液晶表示
装置において、前記回路基板がガラスまたはプラスチッ
クから成り、前記回路基板の配線がホトエッチング技術
によりパターニングされ、かつ、前記液晶表示素子と前
記回路基板とが、前記半導体集積回路チップを実装した
テープキャリアパッケージにより電気的に接続されてい
ることを特徴とする液晶表示装置。
【請求項３】それぞれ透明画素電極と配向膜とを設けた
面が対向するように２枚のガラスまたはプラスチックか
ら成る絶縁基板を所定の間隙を隔てて重ね合わせ、前記
両基板間の縁周囲に枠状に設けたシール材により前記両
基板を貼り合わせると共に、前記シール材の内側の前記
両基板間に液晶を封止して成る液晶表示素子と、前記液
晶表示素子の駆動用の半導体集積回路チップと、前記液
晶表示素子の駆動用の回路基板とを含んでなる液晶表示
装置において、前記回路基板がガラスまたはプラスチッ
クから成り、前記回路基板の配線がホトエッチング技術
によりパターニングされ、前記両基板の一方の前記絶縁
基板の面上に前記半導体集積回路チップが実装され、か
つ、前記一方の前記絶縁基板と前記回路基板とがフレキ
シブルプリンティドサーキットまたはボンディングワイ
ヤにより電気的に接続されていることを特徴とする液晶
表示装置。
【請求項４】前記液晶表示素子を構成する一方の絶縁基
板と前記回路基板とが同一材料から成ることを特徴とす
る請求項１、２、または３記載の液晶表示装置。
【請求項５】前記液晶表示素子を構成する一方の絶縁基
板と前記回路基板とが同一材料の１枚の基板から成るこ
とを特徴とする請求項１、２、または３記載の液晶表示
装置。
【請求項６】前記回路基板の配線が絶縁膜を介して多層
に設けられていることを特徴とする請求項１、２、また
は３記載の液晶表示装置。
【請求項７】前記配線の１つが、グランドに接続される
か、または直流電源の所定の電圧が印加されるベタ層で
あることを特徴とする請求項６記載の液晶表示装置。
【請求項８】前記回路基板上に下層配線として駆動用配
線が設けられ、その上に絶縁膜を介して上層配線として
前記ベタ層が設けられ、その上に絶縁膜が設けられてい
ることを特徴とする請求項６記載の液晶表示装置。
【請求項９】前記回路基板上に下層配線として駆動用配
線が設けられ、その上に第１の絶縁膜を介して上層配線
として前記ベタ層が設けられ、その上に第２の絶縁膜が
設けられ、前記第１の絶縁膜および前記第２の絶縁膜に
前記回路基板面と垂直方向に一致する開口が設けられ、
前記駆動用配線の接続用端子が露出し、かつ、前記ベタ
層は前記開口を回避するパターンとなっていることを特
徴とする請求項６記載の液晶表示装置。
【請求項１０】前記回路基板上に下層配線として駆動用
配線が設けられ、その上に第１の絶縁膜を介して上層配
線として前記ベタ層が設けられ、その上に第２の絶縁膜
が設けられ、前記第１の絶縁膜および前記第２の絶縁膜
に前記回路基板面と垂直方向に一致する開口が設けら
れ、前記駆動用配線の接続用出力端子が前記開口で露出
し、かつ、前記ベタ層は前記開口を回避するパターンと
なっており、複数本の前記接続用出力端子は前記回路基
板面と平行な面内で第１の直線方向にそれぞれ伸張し、
前記接続用出力端子と接続される前記テープキャリアパ
ッケージまたは前記フレキシブルプリンティドサーキッ
トの複数本の接続用入力端子は前記回路基板面と平行な
面内で前記第１の直線方向を横切る第２の直線方向に伸
張し、かつ、前記接続用出力端子を露出する前記開口は
前記第１の直線方向または第２の直線方向に対して斜め
に配置してあることを特徴とする請求項６記載の液晶表
示装置。
【請求項１１】前記接続用端子部と前記テープキャリア
パッケージまたは前記フレキシブルプリンティドサーキ
ットとが異方性導電膜を介して電気的に接続されている
ことを特徴とする請求項９または１０記載の液晶表示装
置。