JPH08162575A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH08162575A JPH08162575A JP6303347A JP30334794A JPH08162575A JP H08162575 A JPH08162575 A JP H08162575A JP 6303347 A JP6303347 A JP 6303347A JP 30334794 A JP30334794 A JP 30334794A JP H08162575 A JPH08162575 A JP H08162575A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor device
- semiconductor
- wiring board
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】オンパック実装で、半導体チップをフェース・
アップで信号の入出力端子が上側になるように多層配線
基板に固着させ、当該チップのパッド電極部と多層配線
基板上の配線とをワイヤーボンディングにより電気的に
接続し、レジンで封止する構造では、放熱性及び多ピン
化への対応に問題があった。 【構成】チップ１をバンプ電極２を介して実装用基板３
上にフリップチップ実装し、チップ１の裏面に直接放熱
器４を取付け封止５する。 【効果】放熱性が向上し、多ピン化にも対応できる。
アップで信号の入出力端子が上側になるように多層配線
基板に固着させ、当該チップのパッド電極部と多層配線
基板上の配線とをワイヤーボンディングにより電気的に
接続し、レジンで封止する構造では、放熱性及び多ピン
化への対応に問題があった。 【構成】チップ１をバンプ電極２を介して実装用基板３
上にフリップチップ実装し、チップ１の裏面に直接放熱
器４を取付け封止５する。 【効果】放熱性が向上し、多ピン化にも対応できる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に関し、特に、半導体チップよりの熱を効率良
く放熱することのできる技術に関する。
製造方法に関し、特に、半導体チップよりの熱を効率良
く放熱することのできる技術に関する。
【０００２】
【従来の技術】従来、半導体装置におけるオンパック
（ＯＭＰＡＣ）実装技術は、一般に、多層配線基板に半
導体チップをフェース・アップですなわち信号の入出力
端子部（電極部）が上側になるように固着させ、当該チ
ップの電極部と当該多層配線基板上の配線とを金線など
のワイヤーで電気的に接続する所謂ワイヤーボンディン
グで電気的に接続し、樹脂（レジン）により当該チップ
やボンディングワイヤーを被覆してこれらを外的環境か
ら保護するという封止方法が採用されていた。
（ＯＭＰＡＣ）実装技術は、一般に、多層配線基板に半
導体チップをフェース・アップですなわち信号の入出力
端子部（電極部）が上側になるように固着させ、当該チ
ップの電極部と当該多層配線基板上の配線とを金線など
のワイヤーで電気的に接続する所謂ワイヤーボンディン
グで電気的に接続し、樹脂（レジン）により当該チップ
やボンディングワイヤーを被覆してこれらを外的環境か
ら保護するという封止方法が採用されていた。
【０００３】尚、当該半導体装置について述べた文献の
例としては、例えば工業調査会発行「電子材料」１９８
２年９月号Ｐ４９〜５４、同１９８２年８月号Ｐ６９〜
７４および同１９８４年８月号Ｐ６８〜７３が挙げられ
る。
例としては、例えば工業調査会発行「電子材料」１９８
２年９月号Ｐ４９〜５４、同１９８２年８月号Ｐ６９〜
７４および同１９８４年８月号Ｐ６８〜７３が挙げられ
る。
【０００４】
【発明が解決しようとする課題】しかるに、当該実装技
術では、半導体チップからの発熱が、それを被覆してい
るレジンを通して行われることになり、レジンはその熱
抵抗が高いので、高パワーの半導体素子を有するチップ
を実装することは困難であった。
術では、半導体チップからの発熱が、それを被覆してい
るレジンを通して行われることになり、レジンはその熱
抵抗が高いので、高パワーの半導体素子を有するチップ
を実装することは困難であった。
【０００５】また、当該実装におけるワイヤーボンディ
ングは、電極数の増加に伴いピッチも狭くなってワイヤ
ー間の短絡などを生じ多ピン化への対応において無理を
生じてきている。
ングは、電極数の増加に伴いピッチも狭くなってワイヤ
ー間の短絡などを生じ多ピン化への対応において無理を
生じてきている。
【０００６】本発明は、上記問題点を解決することを目
的とする。
的とする。
【０００７】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
【０００９】上記目的を達成するため、本発明では、半
導体チップをそのバンプ電極と称される突起電極を介し
て実装用基板上にフリップチップ実装し、当該チップの
裏面に直接ヒートシンクなどの放熱器を取付けするよう
にしたものである。
導体チップをそのバンプ電極と称される突起電極を介し
て実装用基板上にフリップチップ実装し、当該チップの
裏面に直接ヒートシンクなどの放熱器を取付けするよう
にしたものである。
【００１０】
【作用】上記手段によれば、半導体チップからの発熱
は、直接、ヒートシンクなどの放熱器を通して放熱する
ことができるので、大型で高パワーの半導体素子を有す
るチップをＯＭＰＡＣ実装することができ、また、バン
プ電極による電気的接続をとるので、ワイヤーボンディ
ングにより生じる問題点を解消して多ピン化への対応に
おいても優れたものとすることができる。
は、直接、ヒートシンクなどの放熱器を通して放熱する
ことができるので、大型で高パワーの半導体素子を有す
るチップをＯＭＰＡＣ実装することができ、また、バン
プ電極による電気的接続をとるので、ワイヤーボンディ
ングにより生じる問題点を解消して多ピン化への対応に
おいても優れたものとすることができる。
【００１１】
【実施例】以下、本発明の実施例を図面を参照しつつ説
明する。
明する。
【００１２】図１（Ａ）は、本発明の実施例を示す組立
後の半導体装置の要部構成図、同図（Ｂ）および（Ｃ）
は、それぞれ同半導体装置の製造工程の断面図、図１
（Ｄ）は、本発明の他の実施例を示す半導体装置の要部
構成図である。
後の半導体装置の要部構成図、同図（Ｂ）および（Ｃ）
は、それぞれ同半導体装置の製造工程の断面図、図１
（Ｄ）は、本発明の他の実施例を示す半導体装置の要部
構成図である。
【００１３】図１（Ｂ）に示すように、半導体チップ１
を、そのバンプ電極２を介して、多層配線基板３上にフ
リップチップ実装する。
を、そのバンプ電極２を介して、多層配線基板３上にフ
リップチップ実装する。
【００１４】当該半導体チップ１は、通常、素子表面上
の信号のＩ／０（入／出力）端子部に形成されたバンプ
電極２を上側にして製造される。従来例では、当該半導
体チップをフェース・アップで信号のＩ／０（入／出
力）が上側になるように多層配線基板に固着させ、当該
チップのパッド電極部と当該多層配線基板上の配線とを
ワイヤーボンディングにより電気的に接続していたので
あるが、本発明では、当該半導体チップ１にバンプ電極
２を形成して、当該半導体チップ１を裏返して、当該バ
ンプ電極２側を下側にして、当該バンプ電極２を多層配
線基板上に溶着させ、フリップチップ実装する。
の信号のＩ／０（入／出力）端子部に形成されたバンプ
電極２を上側にして製造される。従来例では、当該半導
体チップをフェース・アップで信号のＩ／０（入／出
力）が上側になるように多層配線基板に固着させ、当該
チップのパッド電極部と当該多層配線基板上の配線とを
ワイヤーボンディングにより電気的に接続していたので
あるが、本発明では、当該半導体チップ１にバンプ電極
２を形成して、当該半導体チップ１を裏返して、当該バ
ンプ電極２側を下側にして、当該バンプ電極２を多層配
線基板上に溶着させ、フリップチップ実装する。
【００１５】上記半導体チップ１は、例えばシリコン単
結晶基板から成り、周知の技術によってその内部には多
数の回路素子が形成され、１つの回路機能が与えられて
いる。回路素子の具体例は、例えばＭＯＳトランジスタ
から成り、これらの回路素子によって、例えば論理回路
およびメモリの回路機能が形成されている。
結晶基板から成り、周知の技術によってその内部には多
数の回路素子が形成され、１つの回路機能が与えられて
いる。回路素子の具体例は、例えばＭＯＳトランジスタ
から成り、これらの回路素子によって、例えば論理回路
およびメモリの回路機能が形成されている。
【００１６】バンプ電極２は、例えば、ＰｂーＳｎハン
ダ、Ａｕボール等よりなる。
ダ、Ａｕボール等よりなる。
【００１７】多層配線基板３は、プリント配線基板ある
いはセラミック配線基板などにより構成されている。
いはセラミック配線基板などにより構成されている。
【００１８】上記のように、半導体チップ１をＣＣＢ
（Ｃｏｎｔｒｏｌｌｅｄ Ｃｏｌｌａｐｓｅ Ｂｏｎｄ
ｉｎｇ）接続技術により多層配線基板３とバンプ電極２
を介して電気的に接続後、 図１（Ｃ）に示すように、
当該半導体チップ１の裏面に、直接、放熱器４を取付け
する。
（Ｃｏｎｔｒｏｌｌｅｄ Ｃｏｌｌａｐｓｅ Ｂｏｎｄ
ｉｎｇ）接続技術により多層配線基板３とバンプ電極２
を介して電気的に接続後、 図１（Ｃ）に示すように、
当該半導体チップ１の裏面に、直接、放熱器４を取付け
する。
【００１９】放熱器４は、例えば、図示のような放熱用
ヒレが多数設けられた放熱フイン（ヒートシンク）によ
り構成されている。放熱器４は、例えば、金属、窒化ア
ルミニウム、炭化シリコン等からなる。
ヒレが多数設けられた放熱フイン（ヒートシンク）によ
り構成されている。放熱器４は、例えば、金属、窒化ア
ルミニウム、炭化シリコン等からなる。
【００２０】次いで、図１（Ａ）に示すように、当該チ
ップ１と多層配線基板３との間を封止して、当該チップ
１やバンプ電極部２を外的環境から保護する。この実施
例では、これらチップ１と多層配線基板３との間に樹脂
５を充填することにより、バンプ電極２の接続部を被覆
し封止してなる例を示してある。
ップ１と多層配線基板３との間を封止して、当該チップ
１やバンプ電極部２を外的環境から保護する。この実施
例では、これらチップ１と多層配線基板３との間に樹脂
５を充填することにより、バンプ電極２の接続部を被覆
し封止してなる例を示してある。
【００２１】当該樹脂による封止は、例えばトランスフ
ァーモールドにより行うことができる。
ァーモールドにより行うことができる。
【００２２】こうして得られた半導体装置６は、半導体
チップ１からの発熱は、直接、ヒートシンク４を通して
放熱することができるので、大型で高パワーの半導体素
子を有するチップ１をＯＭＰＡＣ実装することができ、
また、バンプ電極２による電気的接続をとるので、ワイ
ヤーボンディングにより生じる問題点を解消して多ピン
化への対応においても優れたものとすることができる。
チップ１からの発熱は、直接、ヒートシンク４を通して
放熱することができるので、大型で高パワーの半導体素
子を有するチップ１をＯＭＰＡＣ実装することができ、
また、バンプ電極２による電気的接続をとるので、ワイ
ヤーボンディングにより生じる問題点を解消して多ピン
化への対応においても優れたものとすることができる。
【００２３】図２（Ａ）〜（Ｃ）は、他の封止方法の例
を示してあり、同図（Ａ）は、ヒートシンク４の下部を
多層配線基板３の表面に固着させることができるように
延在させてキャップ状となし、当該キャップ状のヒート
シンク４により当該チップ１と多層配線基板３との間を
封止して、当該チップ１やバンプ電極部２を外的環境か
ら保護するようにしたものである。
を示してあり、同図（Ａ）は、ヒートシンク４の下部を
多層配線基板３の表面に固着させることができるように
延在させてキャップ状となし、当該キャップ状のヒート
シンク４により当該チップ１と多層配線基板３との間を
封止して、当該チップ１やバンプ電極部２を外的環境か
ら保護するようにしたものである。
【００２４】また、同図（Ｂ）は、ヒートシンク４の下
部に、封止用リング７を介在させ、当該チップ１と多層
配線基板３との間を封止して、当該チップ１やバンプ電
極部２を外的環境から保護するようにしたものである。
部に、封止用リング７を介在させ、当該チップ１と多層
配線基板３との間を封止して、当該チップ１やバンプ電
極部２を外的環境から保護するようにしたものである。
【００２５】さらに、同図（Ｃ）は、多層配線基板３上
に放熱脚部８を立脚して、当該放熱脚部８の天面と当該
チップ１とを接触させ、当該放熱脚部８の上にヒートシ
ンク４を取付けてなる実施例を示す。
に放熱脚部８を立脚して、当該放熱脚部８の天面と当該
チップ１とを接触させ、当該放熱脚部８の上にヒートシ
ンク４を取付けてなる実施例を示す。
【００２６】これら半導体装置６によっても、半導体チ
ップ１からの発熱は、直接、ヒートシンク４などからな
る放熱器を通して放熱することができるので、大型で高
パワーの半導体素子を有するチップ１をＯＭＰＡＣ実装
することができ、また、バンプ電極２による電気的接続
をとるので、ワイヤーボンディングにより生じる問題点
を解消して多ピン化への対応においても優れたものとす
ることができる。
ップ１からの発熱は、直接、ヒートシンク４などからな
る放熱器を通して放熱することができるので、大型で高
パワーの半導体素子を有するチップ１をＯＭＰＡＣ実装
することができ、また、バンプ電極２による電気的接続
をとるので、ワイヤーボンディングにより生じる問題点
を解消して多ピン化への対応においても優れたものとす
ることができる。
【００２７】図１（Ｄ）は、本発明の他の実施例を示す
半導体装置の要部構成図で、当該チップ１を複数多層配
線基板３上に上記と同様にして固着させ、同様に当該チ
ップ１やバンプ電極部２を外的環境から保護してある。
半導体装置の要部構成図で、当該チップ１を複数多層配
線基板３上に上記と同様にして固着させ、同様に当該チ
ップ１やバンプ電極部２を外的環境から保護してある。
【００２８】このようなマルチ・チップ・モジュール９
では、より一層発熱があり、したがって、本発明の構造
は、より一層放熱効果を発揮できる。
では、より一層発熱があり、したがって、本発明の構造
は、より一層放熱効果を発揮できる。
【００２９】図３は、図１（Ａ）に示すような半導体装
置５の多層配線基板３の下部にさらに上記と同様のバン
プ電極部１０を形成して、当該バンプ電極部１０を下側
にして配線基板１１上に実装する方法を示している。
置５の多層配線基板３の下部にさらに上記と同様のバン
プ電極部１０を形成して、当該バンプ電極部１０を下側
にして配線基板１１上に実装する方法を示している。
【００３０】以上本発明者によってなされた発明を実施
例にもとずき具体的に説明したが、本発明は上記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
例にもとずき具体的に説明したが、本発明は上記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００３１】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００３２】本発明によれば、半導体チップからの発熱
は、直接、ヒートシンクなどの放熱器を通して放熱する
ことができるので、大型で高パワーの半導体素子を有す
るチップをＯＭＰＡＣ実装することができ、また、バン
プ電極による電気的接続をとるので、ワイヤーボンディ
ングにより生じる問題点を解消して多ピン化への対応に
おいても優れたものとすることができる。
は、直接、ヒートシンクなどの放熱器を通して放熱する
ことができるので、大型で高パワーの半導体素子を有す
るチップをＯＭＰＡＣ実装することができ、また、バン
プ電極による電気的接続をとるので、ワイヤーボンディ
ングにより生じる問題点を解消して多ピン化への対応に
おいても優れたものとすることができる。
【図１】図１（Ａ）は、本発明の実施例を示す組立後の
半導体装置の要部構成図、同図（Ｂ）および（Ｃ）は、
それぞれ同半導体装置の製造工程の断面図、図１（Ｄ）
は、本発明の他の実施例を示す半導体装置の要部構成図
である。
半導体装置の要部構成図、同図（Ｂ）および（Ｃ）は、
それぞれ同半導体装置の製造工程の断面図、図１（Ｄ）
は、本発明の他の実施例を示す半導体装置の要部構成図
である。
【図２】図２（Ａ）〜（Ｃ）は、本発明の他の実施例を
示す半導体装置の要部構成図である。
示す半導体装置の要部構成図である。
【図３】図３は、図１の半導体装置の実装方法を示す略
断面図である。
断面図である。
１・・・半導体チップ ２・・・バンプ電極 ３・・・多層配線基板 ４・・・放熱器（ヒートシンク） ５・・・封止樹脂 ６・・・半導体装置 ７・・・封止用リング ８・・・放熱脚部 ９・・・マルチ・チップ・モジュール 10・・・バンプ電極部 11・・・配線基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 船木 月夫 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 (72)発明者 宇田 隆之 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 佐藤 俊彦 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 林田 哲哉 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内
Claims (4)
- 【請求項１】実装用基板上に半導体チップを当該チップ
の突起電極を介して固着し、前記半導体チップの前記突
起電極による接続側とは反対側の当該チップ表面に直接
放熱器を取付けし、前記半導体チップと前記実装用基板
との間を封止してなることを特徴とする半導体装置。 - 【請求項２】請求項１に記載の半導体装置において、半
導体チップと実装用基板との間に樹脂を充填することに
より封止してなることを特徴とする、請求項１に記載の
半導体装置。 - 【請求項３】請求項１に記載の半導体装置において、半
導体チップと実装用基板との間に封止用リングを介在さ
せることにより封止してなることを特徴とする、請求項
１に記載の半導体装置。 - 【請求項４】上面に突起電極が形成された半導体チップ
を裏返して当該チップの突起電極側を下側にして当該チ
ップを実装用基板上に電気的に接続後、当該チップの前
記突起電極による接続側とは反対側の当該チップ表面に
直接放熱器を取付けし、次いで、樹脂を充填することに
よりまたは封止用リングを介在させることにより当該チ
ップと前記実装用基板との間を封止してなることを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6303347A JPH08162575A (ja) | 1994-12-07 | 1994-12-07 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6303347A JPH08162575A (ja) | 1994-12-07 | 1994-12-07 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08162575A true JPH08162575A (ja) | 1996-06-21 |
Family
ID=17919886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6303347A Pending JPH08162575A (ja) | 1994-12-07 | 1994-12-07 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08162575A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001078138A1 (en) * | 2000-04-07 | 2001-10-18 | Advanced Micro Devices, Inc. | Flip chip semiconductor device including a compliant support for supporting a heat sink |
| FR2868877A1 (fr) * | 2004-04-13 | 2005-10-14 | Intexys Sa | Composants lasers a comportement thermique ameliore et procede de fabrication |
| EP2251903A1 (en) * | 2009-05-14 | 2010-11-17 | Thomson Licensing, Inc. | Heat sink mounting method |
| JP2013105878A (ja) * | 2011-11-14 | 2013-05-30 | Ibiden Co Ltd | 電子部品及びその製造方法 |
| CN109390293A (zh) * | 2017-08-03 | 2019-02-26 | 日月光半导体制造股份有限公司 | 半导体封装装置及其制造方法 |
| CN110634753A (zh) * | 2019-09-25 | 2019-12-31 | 北京比特大陆科技有限公司 | 芯片焊接散热器的方法和pcb板组件 |
-
1994
- 1994-12-07 JP JP6303347A patent/JPH08162575A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001078138A1 (en) * | 2000-04-07 | 2001-10-18 | Advanced Micro Devices, Inc. | Flip chip semiconductor device including a compliant support for supporting a heat sink |
| FR2868877A1 (fr) * | 2004-04-13 | 2005-10-14 | Intexys Sa | Composants lasers a comportement thermique ameliore et procede de fabrication |
| EP2251903A1 (en) * | 2009-05-14 | 2010-11-17 | Thomson Licensing, Inc. | Heat sink mounting method |
| JP2013105878A (ja) * | 2011-11-14 | 2013-05-30 | Ibiden Co Ltd | 電子部品及びその製造方法 |
| CN109390293A (zh) * | 2017-08-03 | 2019-02-26 | 日月光半导体制造股份有限公司 | 半导体封装装置及其制造方法 |
| CN109390293B (zh) * | 2017-08-03 | 2023-01-24 | 日月光半导体制造股份有限公司 | 半导体封装装置及其制造方法 |
| CN110634753A (zh) * | 2019-09-25 | 2019-12-31 | 北京比特大陆科技有限公司 | 芯片焊接散热器的方法和pcb板组件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6404049B1 (en) | Semiconductor device, manufacturing method thereof and mounting board | |
| US5705851A (en) | Thermal ball lead integrated package | |
| US7402906B2 (en) | Enhanced die-down ball grid array and method for making the same | |
| US6306686B1 (en) | Method of fabricating an electronic package with interconnected chips | |
| US5646828A (en) | Thin packaging of multi-chip modules with enhanced thermal/power management | |
| KR100269528B1 (ko) | 고성능 멀티 칩 모듈 패키지 | |
| JPH07254668A (ja) | 高熱放出用の半導体パッケージ | |
| CN1319138C (zh) | 封装的半导体器件的形成方法 | |
| JPH08162575A (ja) | 半導体装置およびその製造方法 | |
| JPH05275580A (ja) | 半導体装置 | |
| JP2865496B2 (ja) | マルチチップモジュール | |
| JPH1093013A (ja) | 半導体装置 | |
| JPH05206320A (ja) | マルチチップモジュール | |
| JP2690248B2 (ja) | 表面実装型半導体装置 | |
| JPH05198708A (ja) | 半導体集積回路装置 | |
| JP2907187B2 (ja) | ベアチップ実装方法および半導体集積回路装置 | |
| JP3267671B2 (ja) | 半導体装置 | |
| JPH0574985A (ja) | 半導体素子の実装構造 | |
| KR960000149Y1 (ko) | 반도체 장치 | |
| JP2003060132A (ja) | 基板構造、半導体装置及びその製造方法 | |
| JPH05275578A (ja) | 半導体装置 | |
| JPH07161872A (ja) | 半導体集積回路装置 | |
| JPH07249733A (ja) | 半導体装置 | |
| JPH1027866A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH01272140A (ja) | 半導体装置 |