JPH0816259A - 安定化電源回路 - Google Patents
安定化電源回路Info
- Publication number
- JPH0816259A JPH0816259A JP15347594A JP15347594A JPH0816259A JP H0816259 A JPH0816259 A JP H0816259A JP 15347594 A JP15347594 A JP 15347594A JP 15347594 A JP15347594 A JP 15347594A JP H0816259 A JPH0816259 A JP H0816259A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- circuit
- noise
- stabilized
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【目的】 リファレンス回路において雑音が発生してい
る場合であっても、この雑音が安定化出力電圧に影響す
ることを防止し、また立上がり特性を高速化する。 【構成】 リファレンス回路１の出力側に抵抗６、コン
デンサ７及びＦＥＴ８から構成されるＬＰＦを設ける。
通常時はＦＥＴ８をオフさせ、抵抗６及び７によって定
まる時定数で雑音を除去する。リファレンス回路１を立
ち上げる際にはＦＥＴ８をオンさせ、ＬＰＦの時定数を
小さくすることによって立ち上げを迅速化する。
る場合であっても、この雑音が安定化出力電圧に影響す
ることを防止し、また立上がり特性を高速化する。 【構成】 リファレンス回路１の出力側に抵抗６、コン
デンサ７及びＦＥＴ８から構成されるＬＰＦを設ける。
通常時はＦＥＴ８をオフさせ、抵抗６及び７によって定
まる時定数で雑音を除去する。リファレンス回路１を立
ち上げる際にはＦＥＴ８をオンさせ、ＬＰＦの時定数を
小さくすることによって立ち上げを迅速化する。
Description
【０００１】
【産業上の利用分野】本発明は、安定化出力電圧を後段
の回路に供給する安定化電源回路に関する。
の回路に供給する安定化電源回路に関する。
【０００２】
【従来の技術】図５には、一従来例に係る安定化電源回
路の構成が示されている。この図に示される回路は、リ
ファレンス回路１、エラーアンプ２、出力トランジスタ
３、分圧抵抗４及び５から構成されている。
路の構成が示されている。この図に示される回路は、リ
ファレンス回路１、エラーアンプ２、出力トランジスタ
３、分圧抵抗４及び５から構成されている。
【０００３】まず、リファレンス回路１は、安定化出力
電圧Ｖｏを電源として動作し、所定値のリファレンス電
圧Ｖｒｅｆを発生させる回路である。リファレンス電圧
Ｖｒｅｆは、電圧Ｖｃｃを電源として動作するエラーア
ンプ２の非反転入力端子に印加される。一方エラーアン
プ２の反転入力端子には、分圧抵抗４及び５によって分
圧された安定化出力電圧Ｖｏが印加される。エラーアン
プ２は、分圧された安定化出力電圧Ｖｏを、リファレン
ス電圧Ｖｒｅｆと比較し、後者に対する前者の誤差電圧
に応じ出力トランジスタ３のベースを駆動する。これに
より、安定化出力電圧Ｖｏは、その分圧値がリファレン
ス電圧Ｖｒｅｆに一致するよう帰還制御される。また、
リファレンス回路１は安定化出力電圧Ｖｏを電源として
いるため安定に動作する。
電圧Ｖｏを電源として動作し、所定値のリファレンス電
圧Ｖｒｅｆを発生させる回路である。リファレンス電圧
Ｖｒｅｆは、電圧Ｖｃｃを電源として動作するエラーア
ンプ２の非反転入力端子に印加される。一方エラーアン
プ２の反転入力端子には、分圧抵抗４及び５によって分
圧された安定化出力電圧Ｖｏが印加される。エラーアン
プ２は、分圧された安定化出力電圧Ｖｏを、リファレン
ス電圧Ｖｒｅｆと比較し、後者に対する前者の誤差電圧
に応じ出力トランジスタ３のベースを駆動する。これに
より、安定化出力電圧Ｖｏは、その分圧値がリファレン
ス電圧Ｖｒｅｆに一致するよう帰還制御される。また、
リファレンス回路１は安定化出力電圧Ｖｏを電源として
いるため安定に動作する。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな構成においては、一般にバンドギャップ回路を用い
て構成されるリファレンス回路において、トランジスタ
の雑音指数に起因した雑音が発生する。リファレンス電
圧に雑音が重畳すると、この雑音が分圧抵抗の分圧比の
逆数倍に増幅され安定化出力電圧に重畳する。従って、
従来の回路には、出力雑音特性が悪いという問題点があ
った。
うな構成においては、一般にバンドギャップ回路を用い
て構成されるリファレンス回路において、トランジスタ
の雑音指数に起因した雑音が発生する。リファレンス電
圧に雑音が重畳すると、この雑音が分圧抵抗の分圧比の
逆数倍に増幅され安定化出力電圧に重畳する。従って、
従来の回路には、出力雑音特性が悪いという問題点があ
った。
【０００５】本発明は、このような問題点を解決するこ
とを課題としてなされたものであり、リファレンス電圧
に処理を施すことによりリファレンス回路の雑音の影響
を低減するとともに、回路の立上がり特性を維持改善す
ることを目的とする。
とを課題としてなされたものであり、リファレンス電圧
に処理を施すことによりリファレンス回路の雑音の影響
を低減するとともに、回路の立上がり特性を維持改善す
ることを目的とする。
【０００６】
【課題を解決するための手段】このような目的を達成す
るために、本発明は、安定化出力電圧を検出する出力検
出手段と、所定のリファレンス電圧を発生させるリファ
レンス電圧発生手段と、検出された安定化出力電圧をリ
ファレンス電圧と比較し後者に対する前者の誤差を示す
誤差信号を発生させる誤差信号発生手段と、誤差信号に
応じ安定化出力電圧を帰還制御する帰還制御手段と、リ
ファレンス電圧を低域通過瀘波した上で誤差信号発生手
段に供給する低域通過瀘波手段と、通常時においてはリ
ファレンス電圧発生手段からの雑音を除去できるよう、
リファレンス電圧発生手段の立ち上げ時においては高速
立ち上げとなるよう、低域通過瀘波手段の時定数を切り
替えるスイッチ手段と、を備えることを特徴とする。
るために、本発明は、安定化出力電圧を検出する出力検
出手段と、所定のリファレンス電圧を発生させるリファ
レンス電圧発生手段と、検出された安定化出力電圧をリ
ファレンス電圧と比較し後者に対する前者の誤差を示す
誤差信号を発生させる誤差信号発生手段と、誤差信号に
応じ安定化出力電圧を帰還制御する帰還制御手段と、リ
ファレンス電圧を低域通過瀘波した上で誤差信号発生手
段に供給する低域通過瀘波手段と、通常時においてはリ
ファレンス電圧発生手段からの雑音を除去できるよう、
リファレンス電圧発生手段の立ち上げ時においては高速
立ち上げとなるよう、低域通過瀘波手段の時定数を切り
替えるスイッチ手段と、を備えることを特徴とする。
【０００７】
【作用】本発明においては、通常時は、低域通過瀘波手
段の時定数、ひいては遮断周波数が、リファレンス電圧
発生手段からの雑音を除去できるよう設定される。従っ
て、例えばリファレンス電圧発生手段を構成するトラン
ジスタにおいて雑音が発生している場合であっても、こ
の雑音が低域通過瀘波手段によって除去された上で誤差
信号発生手段に供給されることになるから、誤差信号発
生手段の出力に応じて帰還制御される安定化出力電圧に
は、リファレンス電圧発生手段によって発生した雑音が
影響しない。これにより、より雑音が少ない安定化出力
電圧が得られる。また、本発明においては、リファレン
ス電圧発生手段を立ち上げる際には、低域通過瀘波手段
の遮断周波数が高速立ち上げとなるよう切り換えられ
る。従って、リファレンス電圧発生手段の後段に低域通
過瀘波手段を設けているにもかかわらず、この低域通過
瀘波手段により立ち上げが遅れることがない。
段の時定数、ひいては遮断周波数が、リファレンス電圧
発生手段からの雑音を除去できるよう設定される。従っ
て、例えばリファレンス電圧発生手段を構成するトラン
ジスタにおいて雑音が発生している場合であっても、こ
の雑音が低域通過瀘波手段によって除去された上で誤差
信号発生手段に供給されることになるから、誤差信号発
生手段の出力に応じて帰還制御される安定化出力電圧に
は、リファレンス電圧発生手段によって発生した雑音が
影響しない。これにより、より雑音が少ない安定化出力
電圧が得られる。また、本発明においては、リファレン
ス電圧発生手段を立ち上げる際には、低域通過瀘波手段
の遮断周波数が高速立ち上げとなるよう切り換えられ
る。従って、リファレンス電圧発生手段の後段に低域通
過瀘波手段を設けているにもかかわらず、この低域通過
瀘波手段により立ち上げが遅れることがない。
【０００８】
【実施例】以下、本発明の好適な実施例について図面に
基づき説明する。なお、図５に示される従来例と同様の
構成には同一の符号を付し説明を省略する。
基づき説明する。なお、図５に示される従来例と同様の
構成には同一の符号を付し説明を省略する。
【０００９】図１には、本発明の第一実施例に係る安定
化電源回路の構成が示されている。この実施例において
は、リファレンス回路１の後段に抵抗６、コンデンサ７
及びＦＥＴ８から構成されるＬＰＦが設けられている。
化電源回路の構成が示されている。この実施例において
は、リファレンス回路１の後段に抵抗６、コンデンサ７
及びＦＥＴ８から構成されるＬＰＦが設けられている。
【００１０】このＬＰＦは、リファレンス回路１から出
力されるリファレンス電圧Ｖｒｅｆを低域通過瀘波した
上でエラーアンプ２を非反転入力端子に印加する。ＦＥ
Ｔ８は、通常時はオフしており、このＬＰＦの時定数は
抵抗６の抵抗値とコンデンサＣの静電容量値の積とな
る。リファレンス回路１の立ち上げの際にはＦＥＴ８が
オンされるから、ＬＰＦの時定数はＦＥＴ８のオン抵抗
とコンデンサ７の静電容量値の積となる。抵抗６の値
は、この実施例では、ＦＥＴ８のオン抵抗より十分大き
く設定されるため、通常時においてはＬＰＦの時定数は
大きく（従って遮断周波数は低く）なり、リファレンス
回路１の立ち上げ時にはＬＰＦの時定数は小さく（従っ
て遮断周波数は高く）なる。
力されるリファレンス電圧Ｖｒｅｆを低域通過瀘波した
上でエラーアンプ２を非反転入力端子に印加する。ＦＥ
Ｔ８は、通常時はオフしており、このＬＰＦの時定数は
抵抗６の抵抗値とコンデンサＣの静電容量値の積とな
る。リファレンス回路１の立ち上げの際にはＦＥＴ８が
オンされるから、ＬＰＦの時定数はＦＥＴ８のオン抵抗
とコンデンサ７の静電容量値の積となる。抵抗６の値
は、この実施例では、ＦＥＴ８のオン抵抗より十分大き
く設定されるため、通常時においてはＬＰＦの時定数は
大きく（従って遮断周波数は低く）なり、リファレンス
回路１の立ち上げ時にはＬＰＦの時定数は小さく（従っ
て遮断周波数は高く）なる。
【００１１】図２には、この実施例におけるＦＥＴ８の
制御回路の構成が示されている。この図においては、リ
ファレンス回路１の出力スイッチが符号１ａで示されて
おり、またＦＥＴ８の制御電圧ＶＯＮが遅延回路９を介
してＦＥＴ８のゲートに印加されている。遅延回路９の
遅延時間はこの図ではｔ１で表されている。
制御回路の構成が示されている。この図においては、リ
ファレンス回路１の出力スイッチが符号１ａで示されて
おり、またＦＥＴ８の制御電圧ＶＯＮが遅延回路９を介
してＦＥＴ８のゲートに印加されている。遅延回路９の
遅延時間はこの図ではｔ１で表されている。
【００１２】ＦＥＴ８は、図２の回路から制御電圧Ｖ
ＯＮが与えられるまでは、すなわち遅延時間ｔ１が経過
するまではオン状態を保ち、経過した後にオフに転ず
る。一方で、リファレンス回路１の出力スイッチ１ａは
制御電圧ＶＯＮの立上がりに応じて直ちにオンされる。
従って、図３に示されるように、スイッチ１ａとＦＥＴ
８の間には遅延時間ｔ１が存在することとなるから、ス
イッチ１ａとＦＥＴ８が共にオンしている期間において
はリファレンス回路１の出力たるリファレンス電圧Ｖｒ
ｅｆが小さな時定数のＬＰＦを介してエラーアンプ２に
印加され高速の立ち上げが実現される一方で、遅延時間
ｔ１の経過後はＦＥＴ８がオフするため大きな時定数を
有するＬＰＦによりリファレンス電圧Ｖｒｅｆ上の雑音
が除去されることになる。具体的には、１ｋＨｚの雑音
を−１３０ｄＢ／√Ｈｚに抑圧できる。
ＯＮが与えられるまでは、すなわち遅延時間ｔ１が経過
するまではオン状態を保ち、経過した後にオフに転ず
る。一方で、リファレンス回路１の出力スイッチ１ａは
制御電圧ＶＯＮの立上がりに応じて直ちにオンされる。
従って、図３に示されるように、スイッチ１ａとＦＥＴ
８の間には遅延時間ｔ１が存在することとなるから、ス
イッチ１ａとＦＥＴ８が共にオンしている期間において
はリファレンス回路１の出力たるリファレンス電圧Ｖｒ
ｅｆが小さな時定数のＬＰＦを介してエラーアンプ２に
印加され高速の立ち上げが実現される一方で、遅延時間
ｔ１の経過後はＦＥＴ８がオフするため大きな時定数を
有するＬＰＦによりリファレンス電圧Ｖｒｅｆ上の雑音
が除去されることになる。具体的には、１ｋＨｚの雑音
を−１３０ｄＢ／√Ｈｚに抑圧できる。
【００１３】このように、本実施例によれば、リファレ
ンス電圧Ｖｒｅｆから雑音が除去されることになるた
め、エラーアンプ２の出力に応じて制御される安定化出
力電圧Ｖｏに雑音が重畳しにくくなる。また、リファレ
ンス回路１の立ち上げの際にはＬＰＦの時定数が小さな
値となるため、図３最下段に示されるように、迅速な立
ち上げが実現される。
ンス電圧Ｖｒｅｆから雑音が除去されることになるた
め、エラーアンプ２の出力に応じて制御される安定化出
力電圧Ｖｏに雑音が重畳しにくくなる。また、リファレ
ンス回路１の立ち上げの際にはＬＰＦの時定数が小さな
値となるため、図３最下段に示されるように、迅速な立
ち上げが実現される。
【００１４】なお、以上の説明では、出力トランジスタ
３としてＮＰＮ型トランジスタが、ＬＰＦの時定数を切
り替えるトランジスタ８としてＮチャネルＭＯＳＦＥＴ
がそれぞれ用いられていたが、これらに代え、ＰＮＰ又
はＰチャネルＭＯＳＦＥＴを用いても構わない。また、
バイポーラに代えＦＥＴを、ＦＥＴに代えバイポーラ
を、それぞれ用いても構わない。例えば、図４のような
変形も可能である。
３としてＮＰＮ型トランジスタが、ＬＰＦの時定数を切
り替えるトランジスタ８としてＮチャネルＭＯＳＦＥＴ
がそれぞれ用いられていたが、これらに代え、ＰＮＰ又
はＰチャネルＭＯＳＦＥＴを用いても構わない。また、
バイポーラに代えＦＥＴを、ＦＥＴに代えバイポーラ
を、それぞれ用いても構わない。例えば、図４のような
変形も可能である。
【００１５】
【発明の効果】以上説明したように、本発明によれば、
リファレンス電圧を低域通過瀘波した上で誤差信号発生
手段に供給するようにしたため、リファレンス電圧発生
手段において発生する雑音を除去し、安定化出力電圧へ
の影響を防止することができる。また、この低域通過瀘
波手段の時定数を切り替え、リファレンス電圧発生手段
の立ち上げ時において高速立ち上げを実現するようにし
たため、低域通過瀘波手段を設けることに伴う立ち上げ
の遅れを防止することができ、立ち上げ特性の良好な安
定化電源回路を得ることができる。
リファレンス電圧を低域通過瀘波した上で誤差信号発生
手段に供給するようにしたため、リファレンス電圧発生
手段において発生する雑音を除去し、安定化出力電圧へ
の影響を防止することができる。また、この低域通過瀘
波手段の時定数を切り替え、リファレンス電圧発生手段
の立ち上げ時において高速立ち上げを実現するようにし
たため、低域通過瀘波手段を設けることに伴う立ち上げ
の遅れを防止することができ、立ち上げ特性の良好な安
定化電源回路を得ることができる。
【図１】本発明の第一実施例に係る回路の構成を示す回
路図である。
路図である。
【図２】この実施例の制御回路の一例を示す回路図であ
る。
る。
【図３】この実施例の動作を示すタイミングチャートで
ある。
ある。
【図４】本発明の第二実施例に係る回路の構成を示す回
路図である。
路図である。
【図５】一従来例に係る回路の構成を示す回路図であ
る。
る。
１ リファレンス回路 ２ エラーアンプ ３ 出力トランジスタ ４，５ 分圧抵抗 ６ 抵抗 ７ コンデンサ ８ ＬＰＦの時定数を切り換えるためのトランジスタ ９ 遅延回路 Ｖｏ 安定化出力電圧 ＶＯＮ 制御電圧 Ｖｒｅｆ リファレンス電圧
Claims (1)
- 【請求項１】 安定化出力電圧を検出する出力検出手段
と、所定のリファレンス電圧を発生させるリファレンス
電圧発生手段と、検出された安定化出力電圧をリファレ
ンス電圧と比較し後者に対する前者の誤差を示す誤差信
号を発生させる誤差信号発生手段と、誤差信号に応じ安
定化出力電圧を帰還制御する帰還制御手段と、を備える
安定化電源回路において、 リファレンス電圧を低域通過瀘波した上で誤差信号発生
手段に供給する低域通過瀘波手段と、 通常時においてはリファレンス電圧発生手段からの雑音
を除去できるよう、リファレンス電圧発生手段の立ち上
げ時においては高速立ち上げとなるよう、低域通過瀘波
手段の時定数を切り替えるスイッチ手段と、 を備えることを特徴とする安定化電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15347594A JP2828904B2 (ja) | 1994-07-05 | 1994-07-05 | 安定化電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15347594A JP2828904B2 (ja) | 1994-07-05 | 1994-07-05 | 安定化電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0816259A true JPH0816259A (ja) | 1996-01-19 |
| JP2828904B2 JP2828904B2 (ja) | 1998-11-25 |
Family
ID=15563391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15347594A Expired - Fee Related JP2828904B2 (ja) | 1994-07-05 | 1994-07-05 | 安定化電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2828904B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012252549A (ja) * | 2011-06-03 | 2012-12-20 | Nippon Telegr & Teleph Corp <Ntt> | 電圧レギュレータ回路 |
| KR20160094874A (ko) | 2015-02-02 | 2016-08-10 | 에스아이아이 세미컨덕터 가부시키가이샤 | 로우 패스 필터 회로 및 전원 장치 |
-
1994
- 1994-07-05 JP JP15347594A patent/JP2828904B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012252549A (ja) * | 2011-06-03 | 2012-12-20 | Nippon Telegr & Teleph Corp <Ntt> | 電圧レギュレータ回路 |
| KR20160094874A (ko) | 2015-02-02 | 2016-08-10 | 에스아이아이 세미컨덕터 가부시키가이샤 | 로우 패스 필터 회로 및 전원 장치 |
| US9829904B2 (en) | 2015-02-02 | 2017-11-28 | Sii Semiconductor Corporation | Low-pass filter circuit and power supply device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2828904B2 (ja) | 1998-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5150076A (en) | Emitter-grounded amplifier circuit with bias circuit | |
| JPH07182055A (ja) | 安定化電源回路 | |
| JP2002157030A (ja) | 安定化直流電源装置 | |
| JP3821717B2 (ja) | 直流安定化電源装置 | |
| JP3680784B2 (ja) | 電源回路 | |
| JP2828904B2 (ja) | 安定化電源回路 | |
| JP2002196830A (ja) | 定電圧レギュレータ及びその使用方法 | |
| JPH0529839A (ja) | 雑音抑止回路 | |
| JP3323998B2 (ja) | 電源装置 | |
| KR20050059182A (ko) | 변수 이득 증폭기용 직류보상 루프 | |
| JP4221123B2 (ja) | レギュレータ回路 | |
| JPH07222437A (ja) | スイッチング電源装置 | |
| JPS61251214A (ja) | 電源回路 | |
| JPH0869332A (ja) | 電圧発生回路 | |
| US20020196082A1 (en) | DC feedback control circuit | |
| EP0465668A1 (en) | Head amplifier | |
| JPH11119845A (ja) | レギュレータ回路 | |
| JP3223060B2 (ja) | 増幅回路 | |
| JPH0348683B2 (ja) | ||
| JPH05150847A (ja) | 電源回路 | |
| JP3365251B2 (ja) | コイル駆動装置 | |
| JPH04242410A (ja) | オーディオパワーアンプ起動回路 | |
| JPS6115619Y2 (ja) | ||
| JPH05327380A (ja) | 増幅器 | |
| JPH1151981A (ja) | 比較回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |