JPH0816539A - データ転送方法、それを実現する分散メモリ型並列計算機および要素プロセッサ - Google Patents

Abstract

(57)【要約】 【目的】データの帰属先を意識せず、任意プロセッサ間
の転送を任意プロセッサが起動可能なデータ転送方法、
それを実行する並列計算機、プロセッサの提供。 【構成】インタフェース２０８内に送信元アドレスレジ
スタ１１７と送信先アドレスレジスタ１１８を用意し、
データ転送開始時に該レジスタに並列計算機内の全主記
憶を参照可能なグローバルアドレスを設定し、該設定値
から送信元、送信先の要素プロセッサを識別し、送信元
が自身の時、データ転送を開始し、送信元が自身でない
時、データ転送開始時のパラメータ値をそのままメッセ
ージとして送信元となるべき要素プロセッサに送信する
メッセージ送出部１０３と、自身へのデータ転送は受信
し、自身が送信元となるべく要求するメッセージに応
じ、データ転送を開始させるメッセージ受取部１０６と
ヘッダ解析部１０７を設けた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、分散メモリ型並列計算
機におけるデータ転送方法、それを実現する分散メモリ
型並列計算機および要素プロセッサに関し、特に、並列
計算機を構成する任意の要素プロセッサが、自らを含め
て任意の２つの（送信側と受信側）要素プロセッサが具
備する主記憶装置間でデータの送受信を可能とするデー
タ転送方法、それを実現する分散メモリ型並列計算機お
よび要素プロセッサに関する。

【０００２】

【従来の技術】近年の高度な情報化社会において、情報
処理装置に対する処理量の増大、処理速度の高速化など
が強く要求され、その要求に答えるために複数の演算プ
ロセッサを連携して構成した並列計算機が開発された。
ある並列計算機は、数台の演算プロセッサを有し、その
数台の演算プロセッサで１つのメモリを共有して用いる
形で構成された。この種の並列計算機はＴＣＭＰ（Ｔｉ
ｇｈｔｌｙ Ｃｏｕｐｌｅｄ Ｍｕｌｔｉ−Ｐｒｏｃｅ
ｓｓｏｒ）型の並列計算機と呼ばれている。一方でＴＣ
ＭＰ型よりもより多くの演算プロセッサ、具体的には数
百台から数千台の演算プロセッサを有する並列計算機も
登場した。この並列計算機は、ハードウェア上の実現の
難易度の観点から、全演算プロセッサで１つのメモリを
共有するような方式をとらずに、それぞれの演算プロセ
ッサが独立してメモリを有する方式をとったため、分散
メモリ型の並列計算機と呼ばれている。分散メモリ型の
並列計算機はＴＣＭＰ型の並列計算機に比べて高性能を
達成できる。しかし、分散メモリ型の並列計算機は、メ
モリが複数の演算プロセッサに分散されて設けられるた
め、単一演算プロセッサと単一メモリを想定した従来プ
ログラミングスタイルに基づくプログラムの移植性やプ
ログラミングの容易性などに問題点があるとの指摘も存
在した。そこで、最近では、米国Ｓｔａｎｆｏｒｄ大学
の研究に代表されるような分散メモリ型の並列計算機に
対して、各演算プロセッサが互いに他の演算プロセッサ
が有するメモリを参照できるようにする分散共有メモリ
方式を導入する傾向が高くなっている。

【０００３】分散共有メモリを実現するためには、他の
演算プロセッサが有するメモリをいかにして参照させる
かという課題が存在する。この課題はアドレッシングに
よって解決する。具体的には、自らのアドレス空間に他
の演算プロセッサが有するメモリをマッピングする。こ
れによって実現されるアドレス空間を以降グローバルア
ドレス空間と呼ぶ。図６は、グローバルアドレス空間の
例である。グローバルアドレス空間６０１は、並列計算
機を構成する要素プロセッサの台数分に分割される。分
割された領域６０３、６０５、・・・６０７はそれぞれ
異なる要素プロセッサ用に割り当てられる。そして、そ
れぞれの領域６０３、６０５、・・・６０７の中の領域
６０２、６０４、・・・６０６に対して、該当する要素
プロセッサが具備する主記憶装置がマップされる。例え
ば、ＩＢＭが実験的に試作した並列計算機であるＲＰ３
では、１９８５年のＩｎｔｅｒｎａｔｉｏｎａｌ Ｃｏ
ｎｆｅｒｅｎｃｅ ｏｎ Ｐａｒａｌｌｅｌ Ｐｒｏｃ
ｅｓｓｉｎｇの予稿集７８２ページから７８９ページの
予稿である”ＲＰ３ Ｐｒｏｃｅｓｓｏｒ−Ｍｅｍｏｒ
ｙ Ｅｌｅｍｅｎｔ”および特公平５−２０７７６号に
開示されているとおり、図１３に示す形態のアドレスを
用いて他の演算プロセッサが有するメモリを参照する。
図１３のアドレスでは、参照すべきメモリを有する演算
プロセッサをプロセッサ番号フィールド１３０１で指定
し、そのメモリ内のアドレスをオフセットフィールド１
３０２で指定している。

【０００４】

【発明が解決しようとする課題】上述した従来の分散共
有メモリ方式では、ある演算プロセッサが他の演算プロ
セッサが有するメモリを参照する場合に、自プロセッサ
が有するメモリを参照する時と同様なロード／ストア命
令を用いていた。すなわち、分散共有メモリ方式を並列
計算機を構成する要素プロセッサ間のデータ転送インタ
フェースとして捉えるならば、従来の分散共有メモリ実
現方式では、ワード単位の小粒度のデータ転送しか実現
し得なかった。例えば、データベース処理にこの並列計
算機を適用することを考えると、大規模なデータベース
の（メモリ間）コピーが発生した場合に、多量のワード
単位データ転送を行わなければならないため、オーバヘ
ッドが大きくなり性能的に問題が大きい。また、このイ
ンタフェースでは、データ転送を起動するプロセッサ自
身が必ずデータ転送元あるいはデータ転送先のどちらか
になる必要がある。すなわち、このインタフェースは、
２方向のみのインタフェースである。これに対し、分散
メモリ型の並列計算機が基本的にサポートしているメッ
セージ・パッシング・インタフェースは、数ワードから
数百、数千のワードを一度に転送できるインタフェース
である。しかし、従来のメッセージ・パッシング・イン
タフェースでは、明示的にデータの送信先のプロセッサ
番号を指定する必要があった。また、送信するデータ
は、自プロセッサの有するメモリ内に存在しなければな
らなかった。すなわち、従来のメッセージ・パッシング
・インタフェースは、自プロセッサから他プロセッサへ
の一方向のインタフェースであった。本発明の目的は、
データ群の帰属先プロセッサを意識せず、かつ、可変量
のデータ群を対象とし、しかも、任意要素プロセッサ間
に対して任意要素プロセッサが起動可能なデータ転送方
法、それを実現する分散メモリ型並列計算機および要素
プロセッサを提供することにある。

【０００５】

【課題を解決するための手段】上記課題を解決するため
に、本発明は、従来のメッセージ・パッシング・インタ
フェースに基づくデータ転送方式に、分散共有メモリ方
式で実現するグローバルアドレス空間の考え方を導入し
たものである。具体的には、図５に示すように、送信す
るデータ群の送信元プロセッサ（この場合、自プロセッ
サ）での先頭アドレス（ｓｒｃ−ａｄｒ）、送信先のプ
ロセッサ番号（ｄｓｔ−ＰＵ＃）、送信先でのデータ群
の書き込みメモリ領域の先頭アドレス（ｄｓｔ−ａｄ
ｒ）、データ転送量（ｌｅｎｇｔｈ）、および、送受信
対象データのメモリ領域における存在間隔（ｓｔｒｉｄ
ｅ）の主に５つのパラメータで表現される従来のメッセ
ージ・パッシング・インタフェースを変更し、図３に示
すように、送信するデータ群の先頭グローバルアドレス
（ｓｒｃ−ａｄｒ）、転送データ群の書き込み先の先頭
グローバルアドレス（ｄｓｔ−ａｄｒ）、データ転送量
（ｌｅｎｇｔｈ）、および、送受信対象データのメモリ
領域における存在間隔（ｓｔｒｉｄｅ）という４つのパ
ラメータで表現されるインタフェースを定義する。本イ
ンタフェースは、分散メモリ型の並列計算機において、
該並列計算機を構成する要素プロセッサの各々に所属す
る主記憶装置を全てグローバルアドレス空間によって参
照して、任意のグローバルアドレス領域から他の任意の
グローバルアドレス領域へのメモリ領域間データコピー
を実現するインタフェースである。本発明は、このよう
なインタフェースを用いてコピー態様でデータ転送を実
現することを特徴としている。

【０００６】

【作用】本発明は、上記手段によって、分散メモリ型の
並列計算機において、データ転送をメモリ領域間データ
コピーの概念で実現できる。したがって、グローバルア
ドレス空間参照に際しても、ワード単位から数百、数千
ワード以上のデータ群を一度に対象とできる。また、デ
ータ転送という観点からは、データ転送起動者がデータ
またはデータ群の帰属先プロセッサを意識する必要がな
くなる。この特徴は、上記手段を適用する並列計算機向
けのプログラムの記述容易性を高める効果がある。さら
に、上記手段によって実現されるデータ転送方法では、
任意要素プロセッサ間（任意主記憶装置間）のデータ転
送が可能であり、また、データ転送起動者を、データ転
送元あるいはデータ転送先のいずれとも規定しない。す
なわち、要素プロセッサＢから要素プロセッサＣへのデ
ータ転送を要素プロセッサＢでも要素プロセッサＣでも
ない要素プロセッサＡが指示できる。これは、一方向の
みのインタフェースであった従来のメッセージ・パッシ
ング・インタフェースや、せいぜい２方向であった従来
の分散共有メモリ方式に基づくデータ転送インタフェー
スを凌駕する多方向のインタフェースであり、この特徴
がプログラムの記述容易性を高める効果も大きい。特に
この特徴はサーバ・クライアント・モデルのプログラム
記述にとって効果が大きいと考えられる。

【０００７】

【実施例】本発明の実施例を図を用いて詳細に説明す
る。図２は、分散メモリ型の並列計算機を構成する要素
プロセッサの一実施例である。同図において、要素プロ
セッサ２０１は、プログラム処理を行う命令プロセッサ
２０２、命令プロセッサ２０２に接続され、命令プロセ
ッサ２０２から出されるコマンド／アドレス／データの
組に従って、後述する主記憶装置２０７、Ｉ／Ｏデバイ
ス２０５およびネットワークインタフェース２０８内部
などへのアクセスを発行するメモリアクセスインタフェ
ース２０３、Ｉ／Ｏインタフェース２０４、メモリ制御
ユニット２０６、他の要素プロセッサ（２０１と同様な
構成を有する）と要素プロセッサ間結合網（ネットワー
ク）を介してパケットおよびデータの受渡しを行うネッ
トワークインタフェース２０８、Ｉ／Ｏインタフェース
２０４に接続されるＩ／Ｏデバイス２０５、メモリ制御
ユニット２０６に接続される主記憶装置２０７、およ
び、メモリアクセスインタフェース２０３、Ｉ／Ｏイン
タフェース２０４、メモリ制御ユニット２０６およびネ
ットワークインタフェース２０８を接続するバス２０９
などから構成される。本発明は、データ転送を実現する
データ転送機構の根幹であるネットワークインタフェー
ス２０８に関するものである。

【０００８】次に、本発明で定義するデータ転送インタ
フェースについて説明する。図３は、本発明で定義する
データ転送インタフェースをＣ言語などのプログラミン
グ言語を使って関数の形で表現したものである。該イン
タフェースを適用する並列計算機向きのプログラム中で
データ転送を表現する場合には、実際に図３に準ずる形
で記述される。図３の第１パラメータ“ｓｒｃ−ａｄ
ｒ”は、転送する一連のデータ群の先頭グローバルアド
レスである。また、第２パラメータ“ｄｓｔ−ａｄｒ”
は、転送データ群の書き込み先の先頭グローバルアドレ
スである。第３パラメータ“ｌｅｎｇｔｈ”は、転送デ
ータ量であり、第４パラメータ“ｓｔｒｉｄｅ”は、転
送対象データのメモリ領域における存在間隔である。図
１４に示すとおり、“ｓｔｒｉｄｅ”は、例えば、転送
順で連続する転送対象データがアドレス順で隣り合うと
きに１、アドレス順で１つおきのとき２（以下同様）と
なる。

【０００９】本発明で定義するデータ転送インタフェー
スでは、図３に示した４つのパラメータのうち、最低限
第１、第２、第３の３つのパラメータを指定する必要が
ある（ｓｔｒｉｄｅは１に固定することで省略可能であ
る。逆に、本データ転送方法を拡張すれば他にもパラメ
ータを設定可能である）。図３は、“ｓｒｃ−ａｄｒ”
というグローバルアドレスから始まる“ｌｅｎｇｔｈ”
דｓｔｒｉｄｅ”個分のデータ領域から、データを
“ｌｅｎｇｔｈ”個だけ“ｓｔｒｉｄｅ”間隔で読出し
た後、読み出した全データを、“ｄｓｔ−ａｄｒ”とい
うグローバルアドレスから始まる“ｌｅｎｇｔｈ”×
“ｓｔｒｉｄｅ”個分のデータ領域へ“ｓｔｒｉｄｅ”
間隔に“ｌｅｎｇｔｈ”個だけ書き込むという操作を表
現している。すなわち、このインタフェースを用いて実
現するのはデータ転送というよりは、むしろ、任意のグ
ローバルアドレス領域から他の任意のグローバルアドレ
ス領域へのメモリ領域間データコピーとみなすことがで
きる。なお、上記でグローバルアドレスと表現している
のは、図６に例示するようなグローバルアドレス空間上
のアドレスであり、例えば、図１３のような形式をと
る。図１３のアドレスは、参照すべきメモリを有する要
素プロセッサをプロセッサ番号フィールド１３０１で指
定し、そのメモリ内のアドレスをオフセットフィールド
１３０２で指定している。また、図６のグローバルアド
レス空間６０１は、要素プロセッサの台数分に分割され
ており、分割された領域６０３、６０５、・・・６０７
はそれぞれ異なる要素プロセッサ用に割り当てられてい
る。そして、それぞれの領域６０３、６０５、・・・６
０７の中の領域６０２、６０４、・・・６０６に対し
て、該当する要素プロセッサが具備する主記憶がマップ
されている。

【００１０】次に、図１を用いて本発明に基づくネット
ワークインタフェース２０８の構成および各部動作を詳
細に説明する。なお、前もって、図１の信号線Ｌ１５、
Ｌ１６、Ｌ１７について誤解のないように説明してお
く。それぞれの信号線は紙面の都合上いくつかのレジス
タを表現する四角の下側あるいは裏側を走っているイメ
ージで書き入れている。信号線Ｌ１５は、送信元アドレ
スレジスタ１１７の下を通ってメッセージ送出部１０３
の入力信号となっている。信号線Ｌ１６は、送信先アド
レスレジスタ１１８および送信元アドレスレジスタ１１
７の下を通ってメッセージ送出部１０３の入力信号とな
っている。信号線Ｌ１７は、送信データ長レジスタ１１
９、送信先アドレスレジスタ１１８および送信元アドレ
スレジスタ１１７の下を通ってメッセージ送出部１０３
の入力信号となっている。図１におけるネットワークイ
ンタフェース２０８とバス２０９、ネットワークの接続
関係は先に図２の説明で述べたとおりである。

【００１１】ネットワークインタフェース２０８は、大
きく分けてメッセージ送信部、メッセージ受信部、主記
憶アクセス部およびバスインタフェース部１０１の４つ
の部分から構成される。メッセージ送信部は、メッセー
ジ送出部１０３、送信元アドレスレジスタ１１７、送信
先アドレスレジスタ１１８、送信データ長レジスタ１１
９、送信ストライド幅レジスタ１２０、書き込み制御部
１２１、セレクタ１２３、セレクタ１２４、自要素プロ
セッサからの要求とネットワークを介したデータ転送要
求（ヘッダ解析部から）を調停する要求調停部１２２、
アドレス加算部１１６、比較器１０４、自ＰＵ番号レジ
スタ１０５（ＰＵは要素プロセッサの略称）などからな
る。メッセージ受信部は、メッセージ受取部１０６、ヘ
ッダ解析部１０７およびアドレス加算部１１２などから
構成される。主記憶アクセス部は、主記憶読出し部１２
５および主記憶書き込み部１２８から構成される。バス
インタフェース部１０１は、バス２０９に接続され、命
令プロセッサ２０２からメモリアクセスインタフェース
２０３を通し、さらにバス２０９を介して伝えられる以
下の３種の要求を受取り、必要な処理をする。 （１）メッセージ送出部１０３へのメッセージ送信開始
指令信号Ｌ１の伝達。 （２）要求調停部１２２へのメッセージ送信要求信号Ｌ
１３の伝達。 （３）送信元アドレスレジスタ１１７、送信先アドレス
レジスタ１１８、送信データ長レジスタ１１９、送信ス
トライド幅レジスタ１２０への値の書き込み。 さらに、バスインタフェース部１０１は、要求調停部１
２２の調停結果を逆にバス２０９を介して、メモリアク
セスインタフェース２０３を通し、命令プロセッサ２０
２に伝える。また、バスインタフェース部１０１は、ネ
ットワークインタフェース２０８内の主記憶読出し部１
２５および主記憶書き込み部１２８からの主記憶アクセ
スを実現する。

【００１２】メッセージ送信部内の送信元アドレスレジ
スタ１１７、送信先アドレスレジスタ１１８、送信デー
タ長レジスタ１１９、送信ストライド幅レジスタ１２０
は、それぞれ図３に示した４つのパラメータである“ｓ
ｒｃ−ａｄｒ”すなわち転送する一連のデータ群の先頭
グローバルアドレス、“ｄｓｔ−ａｄｒ”すなわち転送
データ群の書き込み先の先頭グローバルアドレス、“ｌ
ｅｎｇｔｈ”すなわち転送データ量、“ｓｔｒｉｄｅ”
すなわち転送対象データのメモリ領域における存在間隔
を格納するためのレジスタである。送信元アドレスレジ
スタ１１７および送信先アドレスレジスタ１１８には、
図１３に例示するような形式をとるグローバルアドレス
が格納されるため、図７に示す形のレジスタ７０１を用
いる。レジスタ７０１は、図１３におけるプロセッサ番
号フィールド１３０１およびオフセットフィールド１３
０２を格納するために、それぞれＰＵ番号フィールド７
０２およびＰＵ内アドレスフィールド７０３を有する。

【００１３】メッセージ送信部からは、送信元アドレス
レジスタ１１７の内容に応じて要求メッセージ送信とデ
ータメッセージ送信の２種類のメッセージ送信が発生し
うる。送信元アドレスレジスタ１１７のＰＵ番号フィー
ルドの内容を伝える信号線Ｌ２５の値と自ＰＵ番号レジ
スタ１０５の値を比較器１０４で比較した結果、値が等
しければデータメッセージ送信が発生する。逆に、比較
器１０４での比較の結果、値が異なれば、送信元アドレ
スレジスタ１１７のＰＵ番号フィールドの内容が示す要
素プロセッサに対してデータ転送を要求する要求メッセ
ージ送信が発生する。要求メッセージとデータメッセー
ジのそれぞれに対しては、図９、図１０に示す別個のメ
ッセージヘッダ９０１および１００１が定義されてい
る。

【００１４】要求メッセージに対する図９のメッセージ
ヘッダ９０１には、メッセージ種類９０２、送信元ＰＵ
番号９０３、送信元アドレス９０４、送信先アドレス９
０５、送信データ長９０６、送信ストライド幅９０７な
どの情報が含まれている。メッセージ種類９０２は、要
求メッセージ／データメッセージの別を示す情報（１ビ
ットで可）であり、この場合要求メッセージを示す。送
信元ＰＵ番号９０３は、信号線Ｌ１４を介してメッセー
ジ送出部１０３に伝えられる送信元アドレスレジスタ１
１７のＰＵ番号フィールドの内容であり、すなわち、転
送すべきデータが格納されている主記憶装置を有する要
素プロセッサの番号である。送信元ＰＵ番号９０３は、
この要求メッセージ自身の送信先要素プロセッサの番号
でもある。送信元アドレス９０４、送信先アドレス９０
５、送信データ長９０６、送信ストライド幅９０７は、
それぞれ信号線Ｌ１４、Ｌ１５、Ｌ１６、Ｌ１７を介し
てメッセージ送出部１０３に伝えられる送信元アドレス
レジスタ１１７、送信先アドレスレジスタ１１８、送信
データ長レジスタ１１９、送信ストライド幅レジスタ１
２０の内容である。

【００１５】データメッセージに対する図１０のメッセ
ージヘッダ１００１には、メッセージ種類９０２、送信
先ＰＵ番号１００３、送信先アドレス９０５、送信デー
タ長９０６、送信ストライド幅９０７などの情報が含ま
れている。メッセージ種類９０２は、前述のとおり要求
メッセージ／データメッセージの別を示す情報であり、
この場合データメッセージを示す。送信先ＰＵ番号１０
０３は、信号線Ｌ１５を介してメッセージ送出部１０３
に伝えられる送信先アドレスレジスタ１１８のＰＵ番号
フィールドの内容であり、すなわち、転送するデータを
書き込むべき主記憶装置を有する要素プロセッサの番号
である。送信先ＰＵ番号１００３は、このデータメッセ
ージ自身の送信先要素プロセッサの番号でもある。送信
先アドレス９０５、送信データ長９０６、送信ストライ
ド幅９０７は、それぞれ信号線Ｌ１５、Ｌ１６、Ｌ１７
を介してメッセージ送出部１０３に伝えられる送信先ア
ドレスレジスタ１１８、送信データ長レジスタ１１９、
送信ストライド幅レジスタ１２０の内容である。

【００１６】メッセージ送出部１０３は、信号線Ｌ８を
介して伝えられる比較器１０４での比較結果にしたがっ
て、信号線Ｌ１４、Ｌ１５、Ｌ１６、Ｌ１７を介して伝
えられる情報をもとに、上述のような要求メッセージ用
およびデータメッセージ用のメッセージヘッダの作り分
けを行い、そのメッセージヘッダを信号線Ｌ４を介して
ネットワークへ送出することで、要求メッセージおよび
データメッセージの種別分けを行う。さらに、その送信
がデータメッセージ送信であった場合には、メッセージ
ヘッダの送信に続いて転送データの送出を行う。データ
メッセージパケットを図１５に示す。転送データの送出
は、メッセージ送出部１０３が信号線Ｌ６を介して主記
憶読出し部１２５に主記憶読出し要求を伝えて実現す
る。主記憶読出し部１２５は、バスインタフェース部１
０１を介して主記憶読出しを行い、読み出したデータを
信号線Ｌ３６を介して順次メッセージ送出部１０３に転
送する。なお、メッセージ送出部１０３に転送する場合
には、信号線Ｌ７を用いて有効信号も転送する。なお、
有効信号とは、そのマシンサイクルにおいて、信号線Ｌ
上に有効な読みだしデータがのっていることを示す信号
である。メッセージ送出部１０３では、読出しデータを
信号線Ｌ４を介して逐次ネットワークに送出する。送出
したデータ数はメッセージ送出部１０３でカウントさ
れ、そのカウント値が信号線Ｌ１６を介して伝えられる
送信データ長と等しくなれば転送データの送出を完了
し、これをもってメッセージ送出を完了する。一方、送
出したメッセージヘッダが要求メッセージ用であった場
合には、メッセージヘッダの送出を完了し次第、メッセ
ージ送出を完了する。

【００１７】なお、メッセージ送出部１０３が上述のよ
うな動作を開始するためには、信号線Ｌ３を介してメッ
セージ送出開始信号が伝えられる必要がある。信号線Ｌ
３は、信号線Ｌ１と信号線Ｌ２のＯＲ信号である。信号
線Ｌ１は、前述したとおり命令プロセッサ２０２がメッ
セージ送出開始を要求した結果真値が伝えられる信号線
であり、信号線Ｌ２は、メッセージ受信部内のヘッダ解
析部１０７がメッセージ送出開始を要求して真値を伝え
る信号線である。また、メッセージ送出部１０３は、メ
ッセージ送出を完了すると、その状態を信号線Ｌ４１を
介して要求調停部１２２に伝える。命令プロセッサ２０
２およびヘッダ解析部１０７がメッセージ送出開始を要
求するためには、それぞれがまず要求調停部１２２に対
して、メッセージ送出要求を伝える必要がある。命令プ
ロセッサ２０２の要求は前述したとおり信号線Ｌ１３で
伝えられ、ヘッダ解析部１０７の要求は信号線Ｌ１１で
伝えられる。要求調停部１２２は、これらの要求を受け
て何等かの形で優先度制御を行った後、メッセージ送出
が完了している状態のときに、要求を認める側を示す信
号を信号線Ｌ１２にのせる。信号線Ｌ１２の内容を見た
命令プロセッサ２０２およびヘッダ解析部１０７は、そ
の内容が自身を示していれば、前述のメッセージ送出開
始を要求する。

【００１８】メッセージ送信部が要求メッセージ送信と
データメッセージ送信の２種類のメッセージ送信を行う
ため、メッセージ受信部のメッセージ受取部１０６に
は、２種類のメッセージが到着しうる。概略的に述べる
と、メッセージ受信部は、要求メッセージが到着した場
合には、同じネットワークインタフェース２０８内のメ
ッセージ送信部に依頼して、要求されたデータ転送を開
始する。また、データメッセージが到着した場合には、
主記憶書き込み部１２８に依頼して主記憶装置への転送
データの書き込みを行う。メッセージが到着すると、メ
ッセージ受取部１０６は、そのメッセージが伝える最初
の情報であるメッセージヘッダ内のメッセージ種類９０
２によってメッセージの種類を判別する。メッセージ種
類が要求メッセージであった場合には、メッセージヘッ
ダ９０１内のメッセージ種類９０２、送信元アドレス９
０４、送信先アドレス９０５、送信データ長９０６、送
信ストライド幅９０７の各情報を信号線Ｌ９を介してヘ
ッダ解析部１０７内のヘッダレジスタ１０８に格納して
メッセージ受信を完了する。一方、メッセージ種類がデ
ータメッセージであった場合には、メッセージヘッダ１
００１内のメッセージ種類９０２、送信先アドレス９０
５、送信データ長９０６、送信ストライド幅９０７の各
情報を信号線Ｌ９を介してヘッダ解析部１０７内のヘッ
ダレジスタ１０８に格納し、さらに後続する転送データ
を信号線Ｌ１０を介して主記憶書き込み部１２８に伝え
る。

【００１９】メッセージ種類がデータメッセージであっ
た場合、ヘッダ解析部１０７は、ヘッダレジスタ１０８
内の送信先アドレスおよび送信ストライド幅をそれぞれ
信号線Ｌ３１およびＬ３２を介してアドレス加算部１１
２に伝え、送信データ長を、信号線Ｌ３５を介して主記
憶書き込み部１２８内のカウンタ１２９に初期値として
伝える。さらに、信号線Ｌ３３を介して主記憶書き込み
部１２８に対して主記憶書き込みを要求する。要求を受
けた主記憶書き込み部１２８は、アドレス加算部１１２
が信号線Ｌ３４を介して与えるアドレスと、メッセージ
受取部１０６から信号線Ｌ１０を介して伝えられ、主記
憶書き込み部１２８内のレジスタ１３０にセットされる
データを持って主記憶アクセスを行い、これをカウンタ
１２９に初期値として与えられた回数だけ繰り返す。メ
ッセージ受取部１０６が送信データ長分の転送データを
全て受取り、主記憶書き込み部１２８内のレジスタ１３
０に最後のデータを書き込んだ時点で、メッセージ受取
部１０６はメッセージ受信を完了し、メッセージ受取部
１０６およびヘッダ解析部１０７は、受信したデータメ
ッセージに対する処理を完了する。

【００２０】一方、メッセージ種類が要求メッセージで
あった場合、ヘッダ解析部１０７は、前述のとおり、要
求調停部１２２に対して信号線Ｌ１１を用いてメッセー
ジ送出要求を伝え、然るべき後に要求調停部１２２から
信号線Ｌ１２を介して要求を認める信号を受け取る。ヘ
ッダ解析部１０７は、メッセージ送出要求が認められる
と、送信元アドレスレジスタ１１７、送信先アドレスレ
ジスタ１１８、送信データ長レジスタ１１９および送信
ストライド幅レジスタ１２０を順次選択し、各々のレジ
スタを指定するレジスタ選択信号を信号線Ｌ２２を介し
てセレクタ１２３に順次伝え、その都度各々のレジスタ
に書き込むべき値を、ヘッダレジスタ１０８の該当する
領域から選択し、その値を順次信号線Ｌ２４でセレクタ
１２４に伝える。送信元アドレスレジスタ１１７、送信
先アドレスレジスタ１１８、送信データ長レジスタ１１
９および送信ストライド幅レジスタ１２０の全てのレジ
スタへの値の設定が終了すると、ヘッダ解析部１０７
は、メッセージ送出部１０３に対して信号線Ｌ２を介し
てメッセージ送出開始信号を伝達し、メッセージ送出を
開始させる。ヘッダ解析部１０７は、メッセージ送出開
始信号をメッセージ送出部１０３に伝達した時点で、受
信した要求メッセージに対する処理を完了する。

【００２１】ネットワークインタフェース２０８内のメ
ッセージ送信部に対する処理依頼は、受信した要求メッ
セージに対するヘッダ解析部１０７の処理手順で説明し
たとおりの以下の手順で行われる。 （１）要求調停部１２２へのメッセージ送出要求伝達。 （２）要求調停部１２２からのメッセージ送出承認。 （３）送信元アドレスレジスタ１１７、送信先アドレス
レジスタ１１８、送信データ長レジスタ１１９および送
信ストライド幅レジスタ１２０へのメッセージ送信に係
わるパラメータ値の設定。 （４）メッセージ送出部１０３へのメッセージ送出開始
信号の伝達。 メッセージ送信部に対して処理を依頼する主体は、命令
プロセッサ２０２およびヘッダ解析部１０７である。ヘ
ッダ解析部１０７の処理依頼に係わる全動作については
既に述べたとおりであり、命令プロセッサ２０２の処理
依頼に係わる動作についても、（１）、（２）、（４）
については既述した。命令プロセッサ２０２の（３）に
係わる動作は、基本的にヘッダ解析部１０７の動作と同
様であり、レジスタを指定するレジスタ選択信号を、
（既に説明を加えたアクセスパスを介して最終的に）信
号線Ｌ２１を介してセレクタ１２３に順次伝え、その都
度各々のレジスタに書き込むべき値を、順次信号線Ｌ２
３でセレクタ１２４に伝える。なお、命令プロセッサ２
０２からの処理依頼に対しては、結果として要求メッセ
ージ送出とデータメッセージ送出の２種類が発行されう
るが、ヘッダ解析部１０７からの処理依頼に対しては、
結果としてデータメッセージ送出しか発行されえない。

【００２２】送信元アドレスレジスタ１１７、送信先ア
ドレスレジスタ１１８、送信データ長レジスタ１１９お
よび送信ストライド幅レジスタ１２０への値の書き込み
は、書き込み制御部１２１とセレクタ１２３およびセレ
クタ１２４を用いて実現する。セレクタ１２３とセレク
タ１２４は組となって機能し、セレクタ１２３が送信元
アドレスレジスタ１１７、送信先アドレスレジスタ１１
８、送信データ長レジスタ１１９および送信ストライド
幅レジスタ１２０のいずれかを指定するレジスタ指定信
号を信号線Ｌ１９を介して書き込み制御部１２１に伝達
し、セレクタ１２４が信号線Ｌ１９で指定されるレジス
タに書き込むべき値を信号線Ｌ２０を介して書き込み制
御部１２１に伝達する。信号線Ｌ１９の値は、信号線Ｌ
２１および信号線Ｌ２２のうちのいずれかであり、信号
線Ｌ２０の値は、信号線Ｌ２３および信号線Ｌ２４のう
ちのいずれかである。どちらを選択するかは、信号線Ｌ
１２の値によって、すなわち、要求調停部１２２が命令
プロセッサ２０２あるいはヘッダ解析部１０７のどちら
に対してメッセージ送出承認を行っているかで定まる。
要求調停部１２２が命令プロセッサ２０２に対してメッ
セージ送出承認を行っている場合には、信号線Ｌ２１の
値と信号線Ｌ２３の値がそれぞれ信号線Ｌ１９の値と信
号線Ｌ２０の値になる。要求調停部１２２がヘッダ解析
部１０７に対してメッセージ送出承認を行っている場合
には、信号線Ｌ２２の値と信号線Ｌ２４の値がそれぞれ
信号線Ｌ１９の値と信号線Ｌ２０の値になる。書き込み
制御部１２１は、信号線Ｌ１９を介して伝わるレジスタ
指定信号に基づいて送信元アドレスレジスタ１１７、送
信先アドレスレジスタ１１８、送信データ長レジスタ１
１９および送信ストライド幅レジスタ１２０のいずれか
を選択し、その選択に対応して各々のレジスタに対応し
て設けられている書き込みパスＬ１８ａ、Ｌ１８ｂ、Ｌ
１８ｃおよびＬ１８ｄのいずれかを有効にし、その有効
になった書き込みパス上に信号線Ｌ２０を介して伝わる
書き込み値をのせる。結果として、信号線Ｌ１９の値が
指定するレジスタに信号線Ｌ２０の値が書き込まれる。

【００２３】次に、先に概略的に述べた主記憶アクセス
部の動作をさらに詳細に説明する。主記憶読出し部１２
５は、データメッセージ送出時にメッセージ送出部１０
３から信号線Ｌ６を介して伝わる起動信号（主記憶読出
し要求）によって起動される。主記憶読出し部１２５は
内部にカウンタ１２６およびデータ用レジスタ１２７を
有する。カウンタ１２６には、主記憶読出し部１２５の
起動時に信号線Ｌ２６を介して伝えられるその時点での
送信データ長レジスタ１１９に格納されている値が初期
値として設定される。以降、主記憶読出し部１２５が主
記憶読出し要求を発行する度にカウンタ１２６の値は１
づつ減じられる。主記憶読出し部１２５は、起動されて
から以降、カウンタ１２６の値が０となるまで主記憶読
出し要求の発行を繰り返す。カウンタ１２６の値が０と
なると、そのデータメッセージ送出に係わる主記憶読出
し要求の発行は完了する。主記憶読出し要求の発行時、
主記憶読出し部１２５は、主記憶アクセスコマンド線で
あるＬ３７に読出しコマンドを伝え、同時に主記憶読出
しアドレス線Ｌ２８で読出しアドレスを伝える。なお、
主記憶読出しアドレス線Ｌ２８はアドレス加算部１１６
から伝えられる信号である。

【００２４】アドレス加算部１１６は、内部に加算器１
１５、セレクタ１１４、アドレス用レジスタ１１３を有
する。加算器１１５は、アドレス用レジスタ１１３の値
に、（（信号線Ｌ２７を介して伝えられる送信ストライ
ド幅レジスタの値）×（送信単位データのバイトサイ
ズ））の値を加えてその結果を信号線Ｌ２９に出力す
る。セレクタ１１４は、信号線Ｌ２９の値と信号線Ｌ１
４を介して伝わる送信元アドレスレジスタ１１７の値の
うちどちらかを選択し、その値をアドレス用レジスタ１
１３にセットする。ただし、セレクタ１１４が信号線Ｌ
１４の値を選択するのは、信号線Ｌ６によって主記憶読
出し起動信号が伝わる時だけである。それ以外の場合
は、信号線Ｌ２９の値を選択する。これによって、アド
レス用レジスタ１１３の値を信号線Ｌ２８を介して主記
憶読出しアドレスとして供給するアドレス加算部１１６
は、主記憶読出し起動時にその回のデータメッセージ送
出に係わる転送元データ領域の先頭アドレスを供給し、
以降、その値にストライドを反映させた値を供給するこ
とができる。主記憶読出しデータ線Ｌ３８を介して伝わ
る主記憶装置からの読出しデータは、逐次データ用レジ
スタ１２７で受け、信号線Ｌ３６を介してメッセージ送
出部１０３に伝えられる。

【００２５】一方、主記憶書き込み部１２８は、データ
メッセージ受信時にヘッダ解析部１０７から信号線Ｌ３
３を介して伝わる起動信号（主記憶書き込み要求）によ
って起動される。主記憶書き込み部１２８は内部にカウ
ンタ１２９およびデータ用レジスタ１３０を有する。カ
ウンタ１２９には、主記憶書き込み部１２８の起動時に
信号線Ｌ３５を介してヘッダ解析部１０７内のヘッダレ
ジスタ１０８の該当領域から伝えられる送信データ長値
が初期値として設定される。以降、主記憶書き込み部１
２８が主記憶書き込み要求を発行する度にカウンタ１２
９の値は１づつ減じられる。主記憶書き込み部１２８
は、起動されてから以降、カウンタ１２９の値が０とな
るまで主記憶書き込み要求の発行を繰り返す。カウンタ
１２９の値が０となると、そのデータメッセージ受信に
係わる主記憶書き込みは完了する。主記憶書き込み要求
の発行時、主記憶書き込み部１２８は、主記憶アクセス
コマンド線であるＬ３９に書き込みコマンドを伝え、同
時に主記憶読出しアドレス線Ｌ３４で書き込みアドレス
を伝え、主記憶書き込みデータ線Ｌ４０を介して、メッ
セージ受取部１０６から信号線Ｌ１０を介してセットさ
れているデータ用レジスタ１３０の値を伝える。なお、
主記憶読出しアドレス線Ｌ３４はアドレス加算部１１２
から伝えられる信号である。

【００２６】アドレス加算部１１２は、アドレス加算部
１１６と同様に、内部に加算器１１１、セレクタ１１
０、アドレス用レジスタ１０９を有する。加算器は、ア
ドレス用レジスタ１０９の値に、（（信号線Ｌ３２を介
してヘッダ解析部１０７内のヘッダレジスタ１０８の該
当領域から伝えられる送信ストライド幅値）×（送信単
位データのバイトサイズ））の値を加えてその結果を信
号線Ｌ３０に出力する。セレクタ１１０は、信号線Ｌ３
０の値と信号線Ｌ３１を介してヘッダ解析部１０７内の
ヘッダレジスタ１０８の該当領域から伝わる送信先（書
き込み先）アドレス値のうちどちらかを選択し、その値
をアドレス用レジスタ１０９にセットする。ただし、セ
レクタ１１０が信号線Ｌ３１の値を選択するのは、信号
線Ｌ３３によって主記憶書き込み起動信号が伝わる時だ
けである。それ以外の場合は、信号線Ｌ３０の値を選択
する。これによって、アドレス用レジスタ１０９の値を
信号線Ｌ３４を介して主記憶書き込みアドレスとして供
給するアドレス加算部１１２は、主記憶書き込み起動時
にその回のデータメッセージ受信に係わる転送先（書き
込み先）データ領域の先頭アドレスを供給し、以降、そ
の値にストライドを反映させた値を供給することができ
る。

【００２７】以上で図１に示した本発明に基づくネット
ワークインタフェース２０８の構成および各部動作の説
明を終了する。次に、本発明に係わるデータ転送方法に
基づくデータ転送の処理の流れを説明する。データ転送
要求は、命令プロセッサ２０２から発行される。命令プ
ロセッサ２０２は、ネットワークインタフェース２０８
内の要求調停部１２２に対してデータ転送要求を発行
し、要求調停部１２２からの許可を待つ。この時要求調
停部１２２には、同じネットワークインタフェース２０
８内のメッセージ受信部側（具体的には、ヘッダ解析部
１０７）からもデータメッセージ送出要求が届いている
場合があり、その場合には優先度制御の結果メッセージ
受信部側に許可がおりる場合もある。命令プロセッサ２
０２は、要求調停部１２２からの許可を得ると、データ
転送のためのパラメータである“ｓｒｃ−ａｄｒ”すな
わち転送する一連のデータ群の先頭グローバルアドレ
ス、“ｄｓｔ−ａｄｒ”すなわち転送データ群の書き込
み先の先頭グローバルアドレス、“ｌｅｎｇｔｈ”すな
わち転送データ量、“ｓｔｒｉｄｅ”すなわち転送対象
データのメモリ領域における存在間隔をそれぞれ順番に
送信元アドレスレジスタ１１７、送信先アドレスレジス
タ１１８、送信データ長レジスタ１１９および送信スト
ライド幅レジスタ１２０にセットする。このパラメータ
の設定が終了すると、メッセージ送出部１０３へのデー
タ転送開始信号を伝達する。これでデータ転送が開始さ
れ、データ転送に係わる命令プロセッサ２０２の役割は
終了する。

【００２８】命令プロセッサ２０２から開始されたデー
タ転送に関して、送信元アドレスレジスタ１１７にセッ
トされているパラメータ“ｓｒｃ−ａｄｒ”すなわち転
送する一連のデータ群の先頭グローバルアドレスのＰＵ
番号フィールド値が自プロセッサ番号である場合、メッ
セージ送出部１０３の制御の下、主記憶読出し部１２５
が自らの主記憶装置２０７からデータを読み出して、デ
ータメッセージの送出が始まる。すなわち、実際にデー
タの転送が始まる。このデータメッセージは、送信先ア
ドレスレジスタ１１８にセットされているパラメータ
“ｄｓｔ−ａｄｒ”すなわち転送データ群の書き込み先
先頭グローバルアドレスのＰＵ番号フィールド値が示す
要素プロセッサ２０１に対して送出される。データメッ
セージの送信先となった要素プロセッサ２０１は、ネッ
トワークインタフェース２０８内のメッセージ受取部１
０６でメッセージを受け、データメッセージであること
を認識すると、メッセージ受取部１０６およびヘッダ解
析部１０７の制御の下、主記憶書き込み部１２８が受信
したデータを自らの主記憶装置２０７に書き込んでい
く。全データの書き込みが終了した時点でこのデータ転
送が完了する。

【００２９】一方、命令プロセッサ２０２から開始され
たデータ転送に関して、送信元アドレスレジスタ１１７
にセットされているパラメータ“ｓｒｃ−ａｄｒ”すな
わち転送する一連のデータ群の先頭グローバルアドレス
のＰＵ番号フィールド値が自プロセッサ番号でない場
合、そのＰＵ番号フィールド値が示す要素プロセッサ２
０１に対してメッセージ送出部１０３が要求メッセージ
を送信する。要求メッセージの送信先となった要素プロ
セッサ２０１は、ネットワークインタフェース２０８内
のメッセージ受取部１０６でメッセージを受け、要求メ
ッセージであることを認識すると、ヘッダ解析部１０７
からデータメッセージ送信要求が発行される。ヘッダ解
析部１０７は、ネットワークインタフェース２０８内の
要求調停部１２２に対してデータメッセージ送信要求を
発行し、要求調停部１２２からの許可を待つ。この時要
求調停部１２２には、同じ要素プロセッサ２０１内の命
令プロセッサ２０２からもデータ転送要求が届いている
場合があり、その場合には優先度制御の結果命令プロセ
ッサ２０２に許可がおりる場合もある。

【００３０】ヘッダ解析部１０７は、要求調停部１２２
からの許可を得ると、ヘッダレジスタ１０８に格納され
ている送信元アドレス９０４、送信先アドレス９０５、
送信データ長９０６、送信ストライド幅９０７の各情報
をそれぞれ順番に送信元アドレスレジスタ１１７、送信
先アドレスレジスタ１１８、送信データ長レジスタ１１
９および送信ストライド幅レジスタ１２０にセットす
る。この設定が終了すると、メッセージ送出部１０３へ
のデータメッセージ送出開始信号を伝達する。この時、
送信元アドレスレジスタ１１７にセットされているグロ
ーバルアドレスのＰＵ番号フィールド値は常に自プロセ
ッサ番号である。したがって、これでデータメッセージ
送信が開始される。以降、メッセージ送出部１０３の制
御の下、主記憶読出し部１２５が自らの主記憶装置２０
７からデータを読み出して、データメッセージを送出す
る。このデータメッセージは、送信先アドレスレジスタ
１１８にセットされているグローバルアドレスのＰＵ番
号フィールド値が示す要素プロセッサ２０１に対して送
出される。このデータメッセージの送信先となった要素
プロセッサ２０１は、ネットワークインタフェース２０
８内のメッセージ受取部１０６でメッセージを受け、デ
ータメッセージであることを認識すると、メッセージ受
取部１０６およびヘッダ解析部１０７の制御の下、主記
憶書き込み部１２８が受信したデータを自らの主記憶装
置２０７に書き込んでいく。全データの書き込みが終了
した時点でこのデータ転送が完了する。以上が本発明に
係わる実施例である。なお、本実施例の変形例として次
のものが考えられる。

【００３１】（変形例１）図３に示したデータ転送イン
タフェースを図４に示すようなインタフェースに変形す
る。図４の“ｓｒｃ−ａｄｒ”および“ｄｓｔ−ａｄ
ｒ”は、グローバルアドレスではなく、それぞれ、送信
元の要素プロセッサ２０１が所有する主記憶装置のアド
レスおよび送信先の要素プロセッサ２０１が所有する主
記憶装置のアドレスである。図４に示すインタフェース
では、“ｓｒｃ−ａｄｒ”および“ｄｓｔ−ａｄｒ”を
グローバルアドレスとしない代わりに、データ転送の送
信元および送信先をそれぞれ明示するための新たなパラ
メータ“ｓｒｃ−ＰＵ＃”および“ｄｓｔ−ＰＵ＃”を
定義する。残りの“ｌｅｎｇｔｈ”、“ｓｔｒｉｄｅ”
については図３のそれと同じである。図４に示すインタ
フェースとした場合、図３に示すインタフェースのデー
タ転送に係わる要素プロセッサを意識しないでよいとい
う特徴は失われるが、任意の要素プロセッサ間（主記憶
装置間）のデータ転送を任意の要素プロセッサが起動で
きるという特徴はそのまま保有している。

【００３２】図４に示すインタフェースを採用した場合
の実施例からの機構上の主な変更点は以下の２点であ
る。 （１）図７のような構成であった送信元アドレスレジス
タ１１７および送信先アドレスレジスタ１１８を図８の
ような構成とし、このＰＵ番号レジスタ８０１とＰＵ内
アドレスレジスタ８０２を連結して用いる。連結して用
いれば、ＰＵ番号レジスタ８０１をＰＵ番号フィールド
７０２として、さらに、ＰＵ内アドレスレジスタ８０２
をＰＵ内アドレスフィールド７０３としてレジスタ７０
１を擬似的に実現できる。 （２）図９、図１０に示したメッセージヘッダをそれぞ
れ図１１、図１２に示すように変更する。細かく記述す
ると、図９の送信元アドレス９０４は、図１１の送信元
ＰＵ内アドレス１１０４に代わり、図９の送信先アドレ
ス９０５は、図１１の送信先ＰＵ番号１１０５と送信先
ＰＵ内アドレス１１０６に代わる。また、図１０の送信
先アドレス９０５は、図１２の送信先ＰＵ内アドレス１
２０５に代わる。

【００３３】（変形例２）バス２０９でメモリアクセス
インタフェース２０３とネットワークインタフェース２
０８を接続するのをやめ、メモリアクセスインタフェー
ス２０３とネットワークインタフェース２０８を直結と
する。この時、バスインタフェース部１０１に代わり新
たなインタフェース処理部がネットワークインタフェー
ス２０８内に必要となる。

【００３４】

【発明の効果】本発明によれば、分散メモリ型並列計算
機において、分散共有メモリ方式で実現される“データ
転送起動者がデータまたはデータ群の帰属先プロセッサ
を特別意識する必要がない”というプログラム記述容易
性の高さを継承した上で、分散共有メモリ方式上で実現
されるデータ転送方式によっては従来実現できなかった
数百、数千ワード以上のデータ群の一括転送が可能にな
った。さらに、本発明によれば、任意要素プロセッサ間
（任意主記憶装置間）のデータ転送が可能となり、ま
た、データ転送起動者を、データ転送元あるいはデータ
転送先のいずれとも規定しない。すなわち、要素プロセ
ッサＢから要素プロセッサＣへのデータ転送を要素プロ
セッサＢでも要素プロセッサＣでもない要素プロセッサ
Ａが指示できるようになった。これは、一方向のみのイ
ンタフェースであった従来のメッセージ・パッシング・
インタフェースや、せいぜい２方向であった従来の分散
共有メモリ方式上で実現されるデータ転送インタフェー
スを凌駕する多方向のインタフェースであり、この特徴
によりプログラム記述容易性が一層向上する。

【図面の簡単な説明】

【図１】実施例におけるデータ転送方法を実現する分散
メモリ型並列計算機の根幹であるネットワークインタフ
ェースの構成図である。

【図２】実施例における並列計算機を構成する要素プロ
セッサの構成例を示す図である。

【図３】実施例におけるデータ転送インタフェースを示
す図である。

【図４】変形例１におけるデータ転送インタフェースを
示す図である。

【図５】従来のメッセージ・パッシング・インタフェー
スを示す図である。

【図６】実施例におけるグローバルアドレス空間を例示
する図である。

【図７】実施例におけるグローバルアドレスを格納する
ためのレジスタを示す図である。

【図８】変形例１における並列計算機内の任意の主記憶
アドレスを表現するための値の組を格納するレジスタ群
を示す図である。

【図９】実施例における要求メッセージヘッダを示す図
である。

【図１０】実施例におけるデータメッセージヘッダを示
す図である。

【図１１】変形例１における要求メッセージヘッダを示
す図である。

【図１２】変形例１におけるデータメッセージヘッダを
示す図である。

【図１３】実施例におけるグローバルアドレスのフォー
マットを例示する図である。

【図１４】実施例におけるデータ転送時のストライド値
を説明するための図である。

【図１５】実施例におけるデータパケットを示す図であ
る。

【符号の説明】

１０９ アドレス用レジスタ １１３ アドレス用レジスタ １２７ データ用レジスタ １３０ データ用レジスタ ２０９ バス ７０１ グローバルアドレスレジスタ ８０１ ＰＵ番号レジスタ ８０２ ＰＵ内アドレスレジスタ ９０１ 要求メッセージヘッダ １００１ データメッセージヘッダ １１０１ 要求メッセージヘッダ １２０１ データメッセージヘッダ １３０１ プロセッサ番号フィールド １３０２ オフセットフィールド

Claims (13)

【特許請求の範囲】
1. 【請求項１】 それぞれが主記憶装置を具備する複数の
   要素プロセッサと、該複数の要素プロセッサを接続する
   ネットワークを有し、該複数の要素プロセッサが具備す
   る主記憶装置を参照可能なグローバルアドレスを定義
   し、任意の要素プロセッサから、転送データの転送元グ
   ローバルアドレスおよび転送先グローバルアドレスを設
   定することによって要素プロセッサ間のデータ転送を行
   う分散メモリ型並列計算機におけるデータ転送方法であ
   って、 上記各要素プロセッサは、上記転送元グローバルアドレ
   スから上記並列計算機を構成する要素プロセッサの１つ
   を指定するプロセッサ番号を示す成分を抽出して転送元
   の要素プロセッサを指定するプロセッサ番号とし、該転
   送元の要素プロセッサを指定するプロセッサ番号が自身
   のプロセッサ番号に一致した場合には、上記転送先グロ
   ーバルアドレスから上記並列計算機を構成する要素プロ
   セッサの１つを指定するプロセッサ番号を示す成分を抽
   出して転送先の要素プロセッサ番号とし、該転送先の要
   素プロセッサを指定するプロセッサ番号が指定する該要
   素プロセッサに向けて、該転送元グローバルアドレスを
   用いて自身が具備する主記憶装置から読み出したデータ
   を転送する通常データ転送を実施し、該転送元の要素プ
   ロセッサを指定するプロセッサ番号が自身のプロセッサ
   番号に一致しなかった場合には、データ転送に際して設
   定された各種のパラメータ値を、該転送元の要素プロセ
   ッサを指定するプロセッサ番号が指定する該要素プロセ
   ッサに向けてデータ転送要求メッセージとして送信する
   ことを特徴とする分散メモリ型並列計算機におけるデー
   タ転送方法。
2. 【請求項２】 請求項１記載のデータ転送方法におい
   て、該通常データ転送と該データ転送要求メッセージ送
   信に際して、各々に必要な情報に応じたメッセージヘッ
   ダを作成し、該通常データ転送と該データ転送要求メッ
   セージ送信に先だって該メッセージヘッダを送出するこ
   とを特徴とするデータ転送方法。
3. 【請求項３】 請求項１または２記載のデータ転送方法
   において、該要素プロセッサ内のメッセージ受信部が、
   該通常データ転送を受信した場合には、該転送データの
   転送先グローバルアドレスを用いて該転送データを自身
   の主記憶装置に書き込み、該データ転送要求メッセージ
   を受信した場合には、該データ転送要求メッセージの内
   容に応じたデータ転送要求を自身に対して発行すること
   を特徴とするデータ転送方法。
4. 【請求項４】 請求項３記載のデータ転送方法におい
   て、データ転送を要求する可能性のある候補としての該
   要素プロセッサ内の命令プロセッサと該メッセージ受信
   部の各々の要求を調停し、調停した順序でデータ転送を
   実現することを特徴とするデータ転送方法。
5. 【請求項５】 それぞれが主記憶装置を具備する複数の
   要素プロセッサと、該複数の要素プロセッサを接続する
   ネットワークを有し、任意の要素プロセッサから、要素
   プロセッサの１つを指定するプロセッサ番号と該プロセ
   ッサ番号が指定する要素プロセッサが具備する主記憶装
   置のアドレスの組値で転送データの転送元および転送先
   を設定することによって要素プロセッサ間のデータ転送
   を行う分散メモリ型並列計算機におけるデータ転送方法
   であって、 上記各要素プロセッサは、転送元として指定された前記
   組値のうちのプロセッサ番号が自身のプロセッサ番号に
   一致した場合には、転送先として指定された組値のうち
   のプロセッサ番号が指定する該要素プロセッサに向け
   て、転送データの転送元として設定された組値のうちの
   主記憶装置のアドレスを用いて自身が所持する主記憶装
   置から読み出したデータを転送する通常データ転送を実
   施し、該転送データの転送元として設定された組値のう
   ちのプロセッサ番号が自身のプロセッサ番号に一致しな
   かった場合には、データ転送に際して設定された各種の
   パラメータ値を、該転送データの転送元として設定され
   た組値のうちのプロセッサ番号が指定する該要素プロセ
   ッサに向けてデータ転送要求メッセージとして送信する
   ことを特徴とするデータ転送方法。
6. 【請求項６】 請求項５記載のデータ転送方法におい
   て、該通常データ転送と該データ転送要求メッセージ送
   信に際して、各々に必要な情報に応じたメッセージヘッ
   ダを作成し、該通常データ転送と該データ転送要求メッ
   セージ送信に先だって該メッセージヘッダを送出するこ
   とを特徴とするデータ転送方法。
7. 【請求項７】 請求項５または６記載のデータ転送方法
   において、該要素プロセッサ内のメッセージ受信部が、
   該通常データ転送を受信した場合には、該転送データの
   転送先として設定された組値のうちの主記憶装置のアド
   レスを用いて該転送データを自身の主記憶装置に書き込
   み、該データ転送要求メッセージを受信した場合には、
   該データ転送要求メッセージの内容に応じたデータ転送
   要求を自身に対して発行することを特徴とするデータ転
   送方法。
8. 【請求項８】 請求項７記載のデータ転送方法におい
   て、データ転送を要求する可能性のある候補としての該
   要素プロセッサ内の命令プロセッサと該メッセージ受信
   部の各々の要求を調停し、調停した順序でデータ転送を
   実現することを特徴とするデータ転送方法。
9. 【請求項９】 それぞれが主記憶装置を具備する複数の
   要素プロセッサと、該複数の要素プロセッサを接続する
   ネットワークを有し、該複数の要素プロセッサが具備す
   る主記憶装置に対して定義されたグローバルアドレスに
   よって、任意の要素プロセッサから、転送データの転送
   元グローバルアドレスおよび転送先グローバルアドレス
   を設定することによって要素プロセッサ間のデータ転送
   を行う分散メモリ型並列計算機であって、 上記各要素プロセッサは、 該分散メモリ型並列計算機を構成する複数の要素プロセ
   ッサが具備する主記憶装置に対して定義されたグローバ
   ルアドレスによって転送データの転送元アドレスおよび
   転送先のアドレスを指定する手段と、 該指定された転送元のグローバルアドレスから上記並列
   計算機を構成する要素プロセッサの１つを指定するプロ
   セッサ番号を示す成分を抽出して転送元の要素プロセッ
   サを指定するプロセッサ番号を識別する転送元要素プロ
   セッサ識別手段と、 該指定された転送先のグローバルアドレスから上記並列
   計算機を構成する要素プロセッサの１つを指定するプロ
   セッサ番号を示す成分を抽出して転送先の要素プロセッ
   サを指定するプロセッサ番号を識別する転送先要素プロ
   セッサ識別手段と、 該転送元要素プロセッサ識別手段が抽出したプロセッサ
   番号と自身のプロセッサ番号を比較する比較手段と、 該比較手段による比較の結果、該転送元要素プロセッサ
   識別手段が抽出したプロセッサ番号と自身のプロセッサ
   番号が一致した場合には、該転送先要素プロセッサ識別
   手段が抽出したプロセッサ番号が指定する要素プロセッ
   サに向けて該転送元グローバルアドレスを用いて自身が
   具備する主記憶装置から読み出したデータを転送する通
   常データ転送を実行し、該転送元要素プロセッサ識別手
   段が抽出したプロセッサ番号と自身のプロセッサ番号が
   一致しなかった場合には、該転送元要素プロセッサ識別
   手段が抽出したプロセッサ番号が指定する該要素プロセ
   ッサに向けてデータ転送に際して設定された各種パラメ
   ータ値をデータ転送要求メッセージとして送信するデー
   タ転送要求メッセージ送信を行うデータ転送手段とを有
   することを特徴とする分散メモリ型並列計算機。
10. 【請求項１０】 それぞれが主記憶装置を具備する複数
    の要素プロセッサと、該複数の要素プロセッサを接続す
    るネットワークを有し、任意の要素プロセッサから、要
    素プロセッサの１つを指定するプロセッサ番号と該プロ
    セッサ番号が指定する要素プロセッサが具備する主記憶
    装置のアドレスの組値で転送データの転送元および転送
    先を設定することによって要素プロセッサ間のデータ転
    送を行う分散メモリ型並列計算機であって、 上記各要素プロセッサは、 該分散メモリ型並列計算機を構成する要素プロセッサの
    １つを指定するプロセッサ番号と該プロセッサ番号が指
    定する要素プロセッサが具備する主記憶装置のアドレス
    の組値で転送データの転送元および転送先を指定する手
    段と、 転送元として指定された前記組値のうちのプロセッサ番
    号と自身のプロセッサ番号を比較する手段と、 該比較手段による比較の結果、転送元として指定された
    前記組値のうちのプロセッサ番号と自身のプロセッサ番
    号が一致した場合には、転送先として指定された組値の
    うちのプロセッサ番号が指定する該要素プロセッサに向
    けて、転送データの転送元として設定された組値のうち
    の主記憶装置のアドレスを用いて自身が所持する主記憶
    装置から読み出したデータを転送する通常データ転送を
    実施し、該転送データの転送元として設定された組値の
    うちのプロセッサ番号が自身のプロセッサ番号に一致し
    なかった場合には、データ転送に際して設定された各種
    のパラメータ値を、該転送データの転送元として設定さ
    れた組値のうちのプロセッサ番号が指定する該要素プロ
    セッサに向けてデータ転送要求メッセージとして送信を
    行うデータ転送手段とを有することを特徴とする分散メ
    モリ型並列計算機。
11. 【請求項１１】 複数の要素プロセッサと、該複数の要
    素プロセッサを接続するネットワークとを有し、各要素
    プロセッサは、それぞれ、それらの要素プロセッサによ
    り共有される主記憶装置の異なる部分を構成する主記憶
    用メモリを有する分散メモリ型並列計算機において、 該主記憶装置に対して定義されたグローバルアドレスで
    もって記述された転送元アドレスと転送先アドレスを指
    定するデータ転送要求をいずれかの第１の要素プロセッ
    サにより発行し、 該第１の要素プロセッサから、その転送先アドレスが属
    する主記憶用メモリを有する第２の要素プロセッサにそ
    の転送要求を送信し、 その第２の要素プロセッサ内の主記憶用メモリ内の、該
    送信された転送要求に含まれる該転送元アドレスを有す
    る記憶位置から転送データを読み出し、 その転送要求に含まれる該転送先アドレスが属する主記
    憶用メモリを有する第３の要素プロセッサにその読み出
    されたデータを該転送先アドレスとともに転送し、 該第３の要素プロセッサの主記憶用メモリ内の、該転送
    された転送先アドレスを有する記憶位置にその転送され
    たデータを書き込むデータ転送方法。
12. 【請求項１２】 複数の要素プロセッサと、該複数の要
    素プロセッサを接続するネットワークとを有し、 各要素プロセッサは、 それぞれそれらの要素プロセッサにより共有される主記
    憶装置の複数の部分の一つとして使用する主記憶用メモ
    リと、 該主記憶装置に対して定義されたグローバルアドレスで
    もって記述された転送元アドレスと転送先アドレスを指
    定するデータ転送要求を発行する回路と、 該転送要求に応答して、該各要素プロセッサから、その
    転送先アドレスが属する主記憶用メモリを有するいずれ
    かの要素プロセッサにその転送要求を送信する回路と、 いずれかのプロセッサから送信された転送要求に応答し
    て、その送信された転送要求に含まれる該転送元アドレ
    スを有する記憶位置から転送データを読み出す回路と、 その送信された転送要求に含まれる該転送先アドレスが
    属する主記憶用メモリを有するいずれかの要素プロセッ
    サにその読み出されたデータを該転送先アドレスととも
    に送信する回路と、 いずれかの要素プロセッサから転送された転送先アドレ
    スとデータとに応答して、該各要素プロセッサの該主記
    憶用メモリ内の、該転送された転送先アドレスを有する
    記憶位置にその転送されたデータを書き込む回路とを有
    する分散メモリ型並列計算機。
13. 【請求項１３】 複数の要素プロセッサと、該複数の要
    素プロセッサを接続するネットワークとを有し、各要素
    プロセッサは、それぞれ、それらの要素プロセッサによ
    り共用される主記憶装置の異なる部分を構成する主記憶
    用メモリを有する分散メモリ型並列計算機のための要素
    プロセッサであって、 それぞれそれらの要素プロセッサにより共用される主記
    憶装置の複数の部分の一つとして使用する主記憶用メモ
    リに対して定義されたグローバルアドレスでもって記述
    された転送元アドレスと転送先アドレスを指定するデー
    タ転送要求を発行する回路と、 該転送要求に応答して、該各要素プロセッサから、その
    転送先アドレスが属する主記憶用メモリを有するいずれ
    かの要素プロセッサにその転送要求を送信する回路と、 いずれかの要素プロセッサから送信された転送要求に応
    答して、その送信された転送要求に含まれる該転送元ア
    ドレスを有する記憶位置から転送データを読み出す回路
    と、 その送信された転送要求に含まれる該転送先アドレスが
    属する主記憶用メモリを有するいずれかの要素プロセッ
    サにその読み出されたデータを該転送先アドレスととも
    に送信する回路と、 いずれかの要素プロセッサから転送された転送先アドレ
    スとデータとに応答して、該各要素プロセッサの該主記
    憶用メモリ内の、該転送された転送先アドレスを有する
    記憶位置にその転送されたデータを書き込む回路とを有
    する要素プロセッサ。