JPH08166776A - ディスプレイ装置 - Google Patents

Abstract

(57)【要約】 【目的】 ディスプレイ部の表示画素数と、表示データ
の表示画素数と一致しない場合に、ディスプレイ部に表
示される表示データを見やすくすることが可能であるデ
ィスプレイ装置を提供すること。 【構成】 本体コンピュータから送られるディスプレイ
タイミング信号の長さ及びパルスの個数を表示制御装置
で把握し、かつ、表示データの表示画素数とディスプレ
イ装置のディスプレイ部の表示画素数と比較し、表示デ
ータの表示画素数の方が少ない場合は表示画面の中心へ
の移動または表示データの複写を、逆に、表示データの
表示画素数が大きい場合は表示データの間引きを行って
ディスプレイ装置のディスプレイ部に表示する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディスプレイ装置に係
わり、特に、表示データの表示画素数とディスプレイ装
置のディスプレイ部の表示画素数とが一致していない場
合に、表示データをディスプレイ装置のディスプレイ部
の中心に移動させる表示制御装置に適用して有効な技術
に関する。

【０００２】

【従来の技術】従来のディスプレイ装置について、従来
のＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）
液晶ディスプレイ装置を例に挙げて説明する。

【０００３】図７は、従来のＴＦＴ液晶ディスプレイ装
置の概略構成を示すブロック図である。

【０００４】図７において、液晶表示パネル（ＬＣＤ）
は、６４０×３×４８０画素から構成され、液晶表示パ
ネル（ＬＣＤ）の上下に、ドレインドライバ１１０が配
置され、また、この上下のドレインドライバ１１０を交
互に薄膜トランジスタ（ＴＦＴ）のドレイン線に接続
し、薄膜トランジスタ（ＴＦＴ）に液晶を駆動するため
の電圧を供給する。

【０００５】また、薄膜トランジスタ（ＴＦＴ）のゲー
ト線には、液晶表示パネル（ＬＣＤ）の側面に配置され
たゲートドライバ１２０を接続し、１水平動作時間薄膜
トランジスタ（ＴＦＴ）のゲートに電圧を供給する。

【０００６】１つの半導体集積回路（ＬＳＩ）より構成
される表示制御装置１００は、本体コンピュータからの
表示データと表示制御信号を受け取り、これを基にドレ
インドライバ１１０，ゲートドライバ１２０に対する表
示制御信号を生成してドレインドライバ１１０，ゲート
ドライバ１２０を駆動する。

【０００７】この場合に、本体コンピュータからの表示
データは、１画素単位、即ち、赤（Ｒ）、緑（Ｇ）、青
（Ｂ）の各データを１つの組にして単位時間毎に転送す
る。

【０００８】ここで、表示データは、各色毎４ビットの
１２ビットで構成されている。

【０００９】また、ドレインドライバ１１０は、上下に
配置されているので、表示制御装置１００からドレイン
ドライバ１１０を駆動するための出力は、表示制御信号
および表示データバスとも２系統有している。

【００１０】また、前記表示制御装置１００に本体コン
ピュータから送られる表示制御信号には、垂直同期信
号，水平同期信号，ディスプレイ・タイミング信号及び
クロックがある。

【００１１】図８は、図１に示す本体コンピュータから
の表示制御信号および表示制御装置で生成する表示制御
信号のタイミングチャートを示す図である。

【００１２】表示制御装置１００では、ディスプレイタ
イミング信号（ＤＴＭＧ）が入力されると、これを表示
開始位置と判断し、受け取った表示データをドレインド
ライバ１１０に出力する。

【００１３】その際に、ドレインドライバ１１０のラッ
チクロックとして、クロック（Ｄ２）を合わせて出力す
る。

【００１４】クロック（Ｄ２）は、ドレインドライバ１
１０を上下に配置してある関係で、本体コンピュータか
ら入力されるクロックの２分周となり、また、ドレイン
ドライバ１１０は、表示データを順々に保存する。

【００１５】ディスプレイタイミング信号（ＤＴＭＧ）
の入力が終了するか、または、ディスプレイタイミング
信号（ＤＴＭＧ）が入力されてから所定の一定時間が過
ぎると、１水平分の表示データが終了したものとして、
ドレインドライバ１１０に蓄えていた表示データを薄膜
トランジスタ（ＴＦＴ）のドレイン線に出力するための
表示制御信号であるクロック（Ｄ１）をドレインドライ
バ１１０に出力する。

【００１６】なお、垂直同期信号（ＶＳＹＮＣ）入力後
に、第１番目のディスプレイタイミング信号（ＤＴＭ
Ｇ）が入力されると、これを第１番目の表示ラインと判
断してゲートドライバ１２０にフレーム開始指示信号
（ＨＳＧ）を出力する。

【００１７】また、クロック（Ｇ）は、ゲートドライバ
１２０へのシフトクロックとなる。

【００１８】図７に示すＴＦＴ液晶ディスプレイ装置
は、パーソナル・コンピュータの表示アーキティクチャ
の１つであるＶＧＡ（Ｖｉｄｅｏ Ｇｒａｐｈｉｃｓ Ａ
ｒｒａｙ）に準拠したＴＦＴ液晶ディスプレイ装置であ
る。

【００１９】前記ＶＧＡではいくつかの表示モードがあ
り、その１例として３５０ライン表示モード，４００ラ
イン表示モード，４８０ライン表示モードがある。

【００２０】ＴＦＴ液晶ディスプレイ装置においてこれ
らモードを区別する方法は、垂直同期信号（ＶＳＹＮ
Ｃ）と水平同期信号（ＨＳＹＮＣ）の極性の組み合わせ
によって行われる。

【００２１】表１にこれら組み合わせと表示ラインモー
ドを示す。

【００２２】

【表１】

【００２３】仮りにこのモードの認識を行わずに表示を
行うと、３５０ラインモード（または４００ラインモー
ド）において、表示データがディスプレイ部の上側に張
り付くような状態となり、その下の１３０ライン（また
は８０ライン）は黒表示または表示の２重写しとなって
しまい、非常に見づらい表示となってしまう。

【００２４】これを解決するために、表示制御装置１０
０においてラインモードの判定を行い、３５０ラインモ
ード（または４００ラインモード）の場合には、表示デ
ータが入力される６５ライン（または４０ライン）前か
らフレーム開始指示信号（ＦＳＧ）を生成すれば、表示
データはディスプレイ部の中心に移動する。

【００２５】この処理をセンタリングと称し、これによ
り表示は見やすいものとなる。

【００２６】

【発明が解決しようとする課題】前記従来技術で説明し
たように、ディスプレイ装置のディスプレイ部の表示画
素数が横６４０×縦４８０で、対象がＶＧＡのように限
られたシステムの場合には、モードの判定，表示のセン
タリングは、容易に対応できる。

【００２７】しかしながら、これがＶＧＡでなく、ま
た、ディスプレイ装置のディスプレイ部の表示画素数が
更に高解像度であった場合には、同期信号の組み合わせ
ではモードの個数が最大４つまでしか使用できず、ま
た、汎用性を考えてもモードを設けることはおのずと使
用制限が加わってしまうという問題点があった。

【００２８】本発明は、前記従来技術の問題点を解決す
るためになされたものであり、本発明の目的は、ディス
プレイ装置において、ディスプレイ部の表示画素数と、
表示データの表示画素数と一致しない場合に、ディスプ
レイ部に表示される表示データを見やすることが可能と
なる技術を提供することにある。

【００２９】本発明の前記目的並びにその他の目的及び
新規な特徴は、本明細書の記載及び添付図面によって明
らかにする。

【００３０】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。

【００３１】（１）ディスプレイ部と、本体部からの表
示データ、および、少なくともディスプレイタイミング
信号を含む表示制御信号とに基づきディスプレイ部を駆
動する表示制御回路とを具備するディスプレイ装置にお
いて、前記表示制御回路が、前記本体部からの１フレー
ム期間内のディスプレイタイミング信号のパルス数を計
数するパルスカウント部と、前記パルスカウント部で計
数したパルス数と前記ディスプレイ部の全表示ライン数
とを比較する比較部と、前記比較部の比較結果に基づき
前記パルスカウント部で計数したパルス数が前記ディス
プレイ部の全表示ライン数より少ない場合に、前記本体
部からの表示データを表示ラインと垂直な方向に移動さ
せて表示データを前記ディスプレイ部の中心部に表示す
るセンタリング回路とを具備することを特徴とする。

【００３２】（２）前記（１）の手段において、前記表
示制御回路が、前記本体部からの表示データを少なくと
も１回複写することにより表示データを増量する表示デ
ータ複写回路を、さらに具備することを特徴とする。

【００３３】（３）ディスプレイ部と、本体部からの表
示データ、および、少なくともディスプレイタイミング
信号を含む表示制御信号とに基づきディスプレイ部を駆
動する表示制御回路とを具備するディスプレイ装置にお
いて、前記表示制御回路が、前記本体部からの１フレー
ム期間内のディスプレイタイミング信号のパルス数を計
数するパルスカウント部と、前記パルスカウント部で計
数したパルス数と前記ディスプレイ部の全表示ライン数
とを比較する比較部と、前記比較部の比較結果に基づき
前記パルスカウント部で計数したパルス数が前記ディス
プレイ部の全表示ライン数より多い場合に、本体部から
の表示データを所定表示ラインごとに間引いて表示デー
タを表示する間引き回路とを具備することを特徴とす
る。

【００３４】（４）ディスプレイ部と、本体部からの表
示データ、および、少なくともクロック信号とディスプ
レイタイミング信号とを含む表示制御信号とに基づきデ
ィスプレイ部を駆動する表示制御回路とを具備するディ
スプレイ装置において、前記表示制御回路が、本体部か
らのディスプレイタイミング信号の有効期間内の本体部
からのクロック信号のパルス数を計数するパルスカウン
ト部と、前記パルスカウント部で計数したパルス数と前
記ディスプレイ部の１表示ライン当たりの全画素数とを
比較する比較部と、前記比較部の比較結果に基づき前記
パルスカウント部で計数したパルス数が前記ディスプレ
イ部の１表示ライン当たりの全画素数より少ない場合
に、前記本体部からの表示データを表示ラインと水平な
方向に移動させて表示データを前記ディスプレイ部の中
心部に表示するセンタリング回路とを具備することを特
徴とする。

【００３５】（５）ディスプレイ部と、本体部からの表
示データ、および、少なくともクロック信号とディスプ
レイタイミング信号とを含む表示制御信号とに基づきデ
ィスプレイ部を駆動する表示制御回路とを具備するディ
スプレイ装置において、前記表示制御回路が、本体部か
らのディスプレイタイミング信号の有効期間内の本体部
からのクロック信号のパルス数を計数するパルスカウン
ト部と、前記パルスカウント部で計数したパルス数と前
記ディスプレイ部の１表示ライン当たりの全画素数とを
比較する比較部と、前記比較部の比較結果に基づき前記
パルスカウント部で計数したパルス数が前記ディスプレ
イ部の１表示ライン当たりの全画素数より多い場合に、
本体部からの表示データの１ライン当たりの表示データ
を所定画素ごとに間引いて表示データを表示する間引き
回路とを具備することを特徴とする。

【００３６】

【作用】本体部から送られてくるディスプレイタイミン
グ信号は、１フレーム時間内の表示データの有効範囲を
示している信号であり、本体部からの表示データに合わ
せて、その長さおよび個数が決定される。

【００３７】前記各手段によれば、ディスプレイ装置に
おいて、ディスプレイタイミング信号が１水平時間にど
れだけ入力されているか、また、１フレーム時間内に何
回入力（パルス数）されたかを判断し、これにより、表
示制御装置が、本体側からの表示データの表示画素数を
把握する。

【００３８】そして、これとディスプレイ装置のディス
プレイ部の表示画素数とを比較し、表示データの表示画
素数が少ない場合には表示データのセンタリングを行
い、逆に、表示データの表示画素数が多ければ、表示デ
ータの間引きを行いディスプレイ部の表示画素数まで低
減化して、表示データを表示することにより、ディスプ
レイ部に表示される表示データを見やすくすることが可
能となる。

【００３９】また、ディスプレイタイミング信号をもと
に表示データ処理等を行っても誤動作することはなく、
さらに、ディスプレイタイミング信号は、すでにインタ
フェース上にある信号なので、新規インタフェースを採
用する必要もない。

【００４０】

【実施例】以下、図面を参照して、本発明を液晶ディス
プレイ装置に適用した実施例について説明する。

【００４１】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。

【００４２】本発明が適用される液晶ディスプレイ装置
の概略構成は、前記図７に示す従来の液晶ディスプレイ
装置と同じであるので説明は省略する。

【００４３】本発明が適用される液晶ディスプレイ装置
は、表示制御装置１００内にセンタリングを行うための
センタリング回路および間引き回路を具備している。

【００４４】［実施例１］図１は、本発明の一実施例
（実施例１）である液晶ディスプレイ装置の表示制御装
置内のセンタリング回路および間引き回路の回路構成を
示すブロック図である。

【００４５】本実施例１のセンタリング回路および間引
き回路は、垂直方向のセンタリング処理および間引き処
理を行う回路である。

【００４６】図１において、１０はＲＯＭ（リードオン
リメモリ）で構成されるディスプレイ固定常数部（ＲＯ
Ｍ）、２０はディスプレイタイミング信号パルスカウン
ト部、３０は第１表示ライン認識部、４０，７０，８０
は比較部、５０，６０は演算部、９０は間引き用ライン
カウンタである。

【００４７】ディスプレイ固定常数部３は、垂直部１１
と水平部１２とからなり、垂直部１１には、液晶表示パ
ネル（ＬＣＤ）の垂直方向の画素数（表示ライン数）
が、水平部１２には、水平方向画素数が記憶されてい
る。

【００４８】ディスプレイタイミング信号パルスカウン
ト部２０は、カウンタ２１とレジスタ２２とを有し、カ
ウンタ２１では、垂直同期信号（ＶＳＹＮＣ）入力後、
即ち、垂直期線期間後から、次の垂直同期信号（ＶＳＹ
ＮＣ）が入力されるまで、または、１ライン中にディス
プレイタイミング信号（ＤＴＭＧ）が入力されなくな
る、即ち、垂直期線期間の始まりまで、ディスプレイタ
イミング信号（ＤＴＭＧ）の入力を１としてディスプレ
イタイミング信号（ＤＴＭＧ）をカウントする。

【００４９】また、そのときのカウンタ値をレジスタ２
２に保持する。

【００５０】第１表示ライン認識部３０は、垂直同期信
号（ＶＳＹＮＣ）入力後、表示データを表示する第１番
目の表示ラインを認識するものであり、カウンタ２１と
レジスタ２２とを有する。

【００５１】第１表示ライン認識部３０のカウンタ２１
では、垂直同期信号（ＶＳＹＮＣ）入力後から、最初の
ディスプレイタイミング信号（ＤＴＭＧ）が入力される
まで、水平同期信号（ＨＳＹＮＣ）の入力を１として水
平同期信号（ＨＳＹＮＣ）をカウントする。

【００５２】また、そのときのカウンタ値、即ち、第１
番目の表示ラインをレジスタ３２に保持する。

【００５３】即ち、第１表示ライン認識部３０は、垂直
同期信号（ＶＳＹＮＣ）入力後、最初のディスプレイタ
イミング信号（ＤＴＭＧ）の入力が、表示データを表示
する第１番目の表示ラインと判断する。

【００５４】間引き用ラインカウンタ９０は、本体コン
ピュータから入力される全ラインの表示データから所定
ライン分の表示データを取り除くためのものであり、間
引き用ラインカウンタ９０のカウンタ９１は、垂直同期
信号（ＶＳＹＮＣ）入力後から、ディスプレイタイミン
グ信号（ＤＴＭＧ）の入力を１として、ディスプレイタ
イミング信号をカウントする。

【００５５】また、カウンタ９１は比較部８０の一致信
号によりクリアされる。

【００５６】図２は、図１に示す本体コンピュータから
の表示制御信号および表示制御装置１００で生成する表
示制御信号のタイムチャートを示す図であり、図２は、
液晶表示パネル（ＬＣＤ）の全表示ラインが１６ライン
で、そこに８ライン分の表示データしか入力されなかっ
たときのタイムチャートである。

【００５７】ディスプレイタイミング信号パルスカウン
ト部２のレジスタ２２には、表示データの全ライン数が
記憶されている。

【００５８】次に、図１、図２を用いて、垂直方向のセ
ンタリング処理について説明する。

【００５９】ここで、前記レジスタ２２の値をａ（図２
では、ａ＝８）、ディスプレイ固定常数部（ＲＯＭ）１
０の垂直部１１に記憶されている液晶表示パネル（ＬＣ
Ｄ）の全表示ライン数をｂ（図２では、ｂ＝１６）、前
記レジスタ３２の値をｃ（図２では、ｃ＝７）とする。

【００６０】比較部４０において前記ａとｂとの値を比
較し、その比較結果がａ＝ｂであれば当然ながらデータ
処理等を行なわず、受け取った表示データをそのままド
レインドライバ１１０へ出力する。

【００６１】フレーム開始指示信号（ＦＳＧ）は、第１
番目の表示ラインの表示データを受け取っている時点で
ゲートドライバ１２０へ出力する。

【００６２】また、比較部４０において前記ａとｂとの
値を比較し、その比較結果がａ＜ｂの場合には、演算部
５０において、ｃ−（（ｂ−ａ）／２）の演算を行い、
この演算部５０の演算結果と第１表示ライン認識部３０
のカウンタ３１のカウンタ値とを比較部７０において比
較し、一致した場合にフレーム開始指示信号（ＦＳＧ）
を出力する。

【００６３】即ち、図２に示すように第１番目の表示ラ
イン（ｃ）より（ｂ−ａ）／２ライン前、即ち、ｃ−
（（ｂ−ａ）／２）番目のライン（図２では、３番目の
ライン）からフレーム開始指示信号（ＦＳＧ）を出力す
る。

【００６４】ここから、第１番目の表示ラインの表示デ
ータが入力されるまでは、黒の表示データをドレインド
ライバ１１０へ出力し、液晶表示パネル（ＬＣＤ）に黒
を表示させるようにする。

【００６５】なお、液晶表示パネル（ＬＣＤ）に黒を表
示させるためには、本体コンピュータからの表示データ
とディスプレイタイミング信号（ＤＴＭＧ）との論理積
をとり、ディスプレイタイミング信号（ＤＴＭＧ）が有
効の場合に表示データを有効にし、それ以外の場合は表
示データを無効にすればよい。

【００６６】また、第１番目の表示ラインからａ表示ラ
イン分までは、本体コンピュータから送信される表示デ
ータをドレインドライバ１１０へ出力する。

【００６７】さらに、ａ表示ライン分のあとの表示ライ
ンには、また、黒の表示データをドレインドライバ１１
０へ出力し、液晶表示パネル（ＬＣＤ）黒を表示させる
ようにする。

【００６８】図３は、センタリングを実行した場合の液
晶表示パネル（ＬＣＤ）の表示結果を、センタリングを
実行しない場合と対比して示す図である。

【００６９】図３から明らかなように、前記したセンタ
リングを実行した場合には、表示データが、液晶表示パ
ネル（ＬＣＤ）の中央部に移動するので、表示画面が見
やすくなる。

【００７０】次に、垂直方向の間引き処理について説明
する。

【００７１】比較部４０において前記ａとｂとの値を比
較し、その比較結果がａ＞ｂの場合には、演算部６０に
おいて、ａ／（ａ−ｂ）の演算を行い、この演算部６０
の演算結果と間引き用ラインカウンタ部のカウンタ９１
のカウンタ値とを比較部８０において比較し、一致した
場合にゲートドライバ１２０へのシフトクロック（Ｇ）
のパルスを１回停止させる。

【００７２】即ち、ａ／（ａ−ｂ）ライン間隔ごとに、
ａ−ｂライン分の表示データを取り除いてドレインドラ
イバ１１０へ出力する。

【００７３】これにより表示データは、ｂラインとな
り、液晶表示パネル（ＬＣＤ）上には一応全ての表示デ
ータが表示される。

【００７４】この場合、フレーム開始指示信号（ＦＳ
Ｇ）は、第１番目の表示ラインの表示データを受け取っ
ている時点でゲートドライバ１２０へ出力する。

【００７５】［実施例２］前記実施例１において、極端
にａ＜ｂの差が大きい場合、例えば、２ａ＜ｂのような
場合には、同じデータを２ライン表示し、かつ、センタ
リングする方法がある。

【００７６】図４は、本発明の他の実施例（実施例２）
である液晶ディスプレイ装置の表示制御装置内のセンタ
リング回路の回路構成を示すブロック図である。

【００７７】本実施例２のセンタリング回路は、同じデ
ータを２ライン表示し、かつ、垂直方向のセンタリング
処理を行う回路である。

【００７８】なお、図４では、図１に示す、ディスプレ
イ固定常数部（ＲＯＭ）１０、ディスプレイタイミング
信号パルスカウント部２０、第１表示ライン認識部３
０、比較部８０、演算部６０、間引き用ラインカウンタ
９０は省略している。

【００７９】図４において、４１は左シフト回路、４１
はセレクタ、７１はオア回路である。

【００８０】比較部４０において前記ａとｂとの値を比
較し、その比較結果が２ａ＜ｂであれば、左シフト回路
４１においてａの値を左に１ビットシフトして２倍化
し、その２倍化されたａの値をセレクタ４２で選択して
演算部５０に入力する。

【００８１】なお、比較部４０において前記ａとｂとの
値を比較し、その比較結果がａ＜ｂである場合には、セ
レクタ４２でａの値を選択して演算部５０に入力する。

【００８２】また、その比較結果が２ａ＜ｂである場合
には、その比較結果がａ＜ｂである場合に比べ、ゲート
ドライバ１２０へのゲートシフトクロック（Ｇ）を半分
の周期で動作させる必要があるため、図４に示すよう
に、その比較結果が２ａ＜ｂである場合に、ゲートドラ
イバ１２０へのゲートシフトクロック（Ｇ）の２倍速度
化処理を行う。

【００８３】これにより、液晶表示パネル（ＬＣＤ）上
に、同じ表示データを２ライン表示し、かつ、センタリ
ングすることが可能となる。

【００８４】［実施例３］図５は、本発明の他の実施例
（実施例３）である液晶ディスプレイ装置の表示制御装
置内のセンタリング回路および間引き回路の回路構成を
示すブロック図である。

【００８５】本実施例２のセンタリング回路および間引
き回路は、水平方向のセンタリング処理および間引き処
理を行う回路である。

【００８６】図５において、２５はディスプレイタイミ
ング信号クロック長検出部、３５は第１表示画素認識
部、９５は間引き用カウンタである。

【００８７】ディスプレイタイミング信号クロック長検
出部２５は、カウンタ２６とレジスタ２７とを有し、カ
ウンタ２６では、水平同期信号（ＨＳＹＮＣ）入力後の
ディスプレイタイミング信号（ＤＴＭＧ）の信号入力時
から信号終了時まで、本体コンピュータからのクロック
（ＣＫ）の入力を１としてクロック（ＣＫ）をカウント
する。

【００８８】また、そのときのカウンタ値をレジスタ２
７に保持する。

【００８９】第１表示画素認識部３５は、水平同期信号
（ＨＳＹＮＣ）入力後、１表示ラインにおける表示デー
タの第１番目の画素を認識するためのものであり、カウ
ンタ２６とレジスタ２７とを有する。

【００９０】第１表示画素認識部３５のカウンタ２６で
は、水平同期信号（ＨＳＹＮＣ）入力後から、最初のデ
ィスプレイタイミング信号（ＤＴＭＧ）が入力されるま
で、クロック（ＣＫ）の入力を１としてクロック（Ｃ
Ｋ）をカウントする。

【００９１】また、そのときのカウンタ値をレジスタ３
７に保持する。

【００９２】間引き用ラインカウンタ９５は、本体コン
ピュータから入力される１ライン当たりの表示データか
ら所定画素数の表示データを取り除くためのものであ
り、間引き用ラインカウンタ９５のカウンタ９６は、水
平同期信号（ＨＳＹＮＣ）入力後から、クロック（Ｃ
Ｋ）の入力を１としてクロック（ＣＫ）をカウントす
る。

【００９３】また、カウンタ９６は比較部８０の一致信
号よりクリアされる。

【００９４】図６は、図５に示す本体コンピュータから
の表示制御信号および表示制御装置で生成する表示制御
信号のタイムチャートを示す図であり、図６は、液晶表
示パネル（ＬＣＤ）の１ラインの画素数より、少ない画
素数の表示データしか入力されなかったときのタイムチ
ャートである。

【００９５】ディスプレイタイミング信号クロック長検
出部２５のレジスタ２７には、ディスプレイタイミング
信号（ＤＴＭＧ）の信号入力時から信号終了時までのク
ロック（ＣＫ）数、即ち、１ライン当たりの表示データ
の全画素数が記憶されている。

【００９６】次に、図５、図６を用いて、水平方向のセ
ンタリング処理について説明する。

【００９７】ここで、前記レジスタ２７の値をＡ、ディ
スプレイ固定常数部（ＲＯＭ）１０の水平部１１に記憶
されている液晶表示パネル（ＬＣＤ）の１表示ライン当
たりの全画素数をＢ、前記レジスタ３７の値をＣとす
る。

【００９８】比較部４０において前記ＡとＢとの値を比
較し、その比較結果がＡ＝Ｂであれば当然ながらデータ
処理等を行なわず、受け取った表示データをそのままド
レインドライバ１１０へ出力する。

【００９９】また、比較部４０において前記ＡとＢとの
値を比較し、その比較結果がＡ＜Ｂの場合には、演算部
５０において、Ｃ−（（Ｂ−Ａ）／２）の演算を行い、
この演算部５０の演算結果と第１表示画素認識部３０の
カウンタ３６のカウンタ値とを比較部７０において比較
し、一致した場合にドレインドライバ１１０へのラッチ
クロック（Ｄ２）を出力する。

【０１００】即ち、図６に示すように第Ｃ番目のクロッ
ク（ＣＫ）、即ち、１表示ラインにおける表示データを
表示する第１番目の表示画素より、（Ｂ−Ａ）／２クロ
ック前のＣ−（（Ｂ−Ａ）／２）番目のクロックからド
レインドライバ１１０へのラッチクロック（Ｄ２）を出
力する。

【０１０１】ここから、第１番目の表示画素の表示デー
タが入力されるまでは、黒の表示データをドレインドラ
イバ１１０へ出力し、液晶表示パネル（ＬＣＤ）に黒を
表示させるようにする。

【０１０２】また、第１番目の表示画素からＡ画素分ま
では、本体コンピュータから送信される表示データをド
レインドライバ１１０へ出力する。

【０１０３】さらに、Ａ画素分のあとの画素には、ま
た、黒の表示データをドレインドライバ１１０へ出力
し、液晶表示パネル（ＬＣＤ）に黒を表示させるように
する。

【０１０４】なお、図６においては、Ａ画素分のあとの
黒の表示データは、次の表示ラインにおけるドレインド
ライバ１１０へのラッチクロック（Ｄ２）によりドレイ
ンドライバ１１０にラッチするようにしたので、比較部
４０における比較結果がＡ＜Ｂの場合に、Ａ画素分のあ
との黒の表示データをラッチするドレインドライバ１１
０へのラッチクロック（Ｄ２）が図示されていないが、
これに限定されわけではなく、Ａ画素分のあとの黒の表
示データをラッチするためのラッチクロック（Ｄ２）を
出力するようにしてもよい。

【０１０５】前記したセンタリング処理により、表示デ
ータが、液晶表示パネル（ＬＣＤ）の中央部に移動する
ので、表示画面が見やすくなる。

【０１０６】次に、水平方向の間引き処理について説明
する。

【０１０７】比較部４０において前記ＡとＢとの値を比
較し、その比較結果がＡ＞Ｂの場合には、演算部６０に
おいて、Ａ／（Ａ−Ｂ）の演算を行い、この演算部６０
の演算結果と間引き用ラインカウンタ部のカウンタ９６
のカウンタ値とを比較部８０において比較し、一致した
場合にドレインドライバ１１０へのラッチクロック（Ｄ
２）のパルスを１回停止させる。

【０１０８】即ち、Ａ／（Ａ−Ｂ）クロック間隔ごと
に、（Ａ−Ｂ）画素分の表示データを取り除いてドレイ
ンドライバ１１０へ出力する。

【０１０９】これにより表示データは、１ライン当たり
Ｂ画素となり、液晶表パネル（ＬＣＤ）上には一応全て
の表示データが表示される。

【０１１０】以上、本発明を実施例に基づき具体的に説
明したが、本発明は、前記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲で種々変更し得ること
は言うまでもない。

【０１１１】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。

【０１１２】（１）本発明によれば、ディスプレイ装置
のディスプレイ部の表示画素数と本体コンピュータ等か
ら送信される表示データの表示画素数とが一致しない場
合に、前記表示データ量を判断して、表示画面の移動や
データ処理を行うことより、ディスプレイ装置のディス
プレイ部に表示される表示データを見やすくすることが
可能となる。

【０１１３】これにより、汎用性のあるディスプレイ装
置を提供することが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施例（実施例１）である液晶ディ
スプレイ装置の表示制御装置内のセンタリング回路およ
び間引き回路の回路構成を示すブロック図である。

【図２】図１に示す本体コンピュータからの表示制御信
号および表示制御装置で生成する表示制御信号のタイム
チャートを示す図である。

【図３】センタリングを実行した場合の液晶表示パネル
（ＬＣＤ）の表示結果を、センタリングを実行しない場
合と対比して示す図である。

【図４】本発明の他の実施例（実施例２）である液晶デ
ィスプレイ装置の表示制御装置内のセンタリング回路の
回路構成を示すブロック図である。

【図５】本発明の他の実施例（実施例３）である液晶デ
ィスプレイ装置の表示制御装置内のセンタリング回路お
よび間引き回路の回路構成を示すブロック図である。

【図６】図５に示す本体コンピュータからの表示制御信
号および表示制御装置で生成する表示制御信号のタイム
チャートを示す図である。

【図７】従来のＴＦＴ液晶ディスプレイ装置の概略構成
を示すブロック図である。

【図８】図７に示す本体コンピュータからの表示制御信
号および表示制御装置で生成する表示制御信号のタイミ
ングチャートを示す図である。

【符号の説明】

ＬＣＤ…液晶表示パネル、ＴＦＴ薄膜…トランジスタ、
１０…ディスプレイ固定常数部（ＲＯＭ）、２０…ディ
スプレイタイミング信号パルスカウント部、２１，２
６，３１，３６，９１，９６…カウンタ、２２，２７，
３２，３７…レジスタ、２５…ディスプレイタイミング
信号クロック長検出部、３０…第１表示ライン認識部、
３５…第１表示画素認識部、４０，７０，８０…比較
部、４１…左シフト回路、４１…セレクタ５０，６０…
演算部、７１…オア回路、９０…間引き用ラインカウン
タ、９５…間引き用カウンタ、１００…表示制御装置、
１１０…ドレインドライバ、１２０…ゲートドライバ。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ディスプレイ部と、本体部からの表示デ
   ータ、および、少なくともディスプレイタイミング信号
   を含む表示制御信号とに基づきディスプレイ部を駆動す
   る表示制御回路とを具備するディスプレイ装置におい
   て、前記表示制御回路が、前記本体部からの１フレーム
   期間内のディスプレイタイミング信号のパルス数を計数
   するパルスカウント部と、前記パルスカウント部で計数
   したパルス数と前記ディスプレイ部の全表示ライン数と
   を比較する比較部と、前記比較部の比較結果に基づき前
   記パルスカウント部で計数したパルス数が前記ディスプ
   レイ部の全表示ライン数より少ない場合に、前記本体部
   からの表示データを表示ラインと垂直な方向に移動させ
   て表示データを前記ディスプレイ部の中心部に表示する
   センタリング回路とを具備することを特徴とするディス
   プレイ装置。
2. 【請求項２】 前記表示制御回路が、前記本体部からの
   表示データを少なくとも１回複写することにより表示デ
   ータを増量する表示データ複写回路を、さらに具備する
   ことを特徴とするディスプレイ装置。
3. 【請求項３】 ディスプレイ部と、本体部からの表示デ
   ータ、および、少なくともディスプレイタイミング信号
   を含む表示制御信号とに基づきディスプレイ部を駆動す
   る表示制御回路とを具備するディスプレイ装置におい
   て、前記表示制御回路が、前記本体部からの１フレーム
   期間内のディスプレイタイミング信号のパルス数を計数
   するパルスカウント部と、前記パルスカウント部で計数
   したパルス数と前記ディスプレイ部の全表示ライン数と
   を比較する比較部と、前記比較部の比較結果に基づき前
   記パルスカウント部で計数したパルス数が前記ディスプ
   レイ部の全表示ライン数より多い場合に、本体部からの
   表示データを所定表示ラインごとに間引いて表示データ
   を表示する間引き回路とを具備することを特徴とするデ
   ィスプレイ装置。
4. 【請求項４】 ディスプレイ部と、本体部からの表示デ
   ータ、および、少なくともクロック信号とディスプレイ
   タイミング信号とを含む表示制御信号とに基づきディス
   プレイ部を駆動する表示制御回路とを具備するディスプ
   レイ装置において、前記表示制御回路が、本体部からの
   ディスプレイタイミング信号の有効期間内の本体部から
   のクロック信号のパルス数を計数するパルスカウント部
   と、前記パルスカウント部で計数したパルス数と前記デ
   ィスプレイ部の１表示ライン当たりの全画素数とを比較
   する比較部と、前記比較部の比較結果に基づき前記パル
   スカウント部で計数したパルス数が前記ディスプレイ部
   の１表示ライン当たりの全画素数より少ない場合に、前
   記本体部からの表示データを表示ラインと水平な方向に
   移動させて表示データを前記ディスプレイ部の中心部に
   表示するセンタリング回路とを具備することを特徴とす
   るディスプレイ装置。
5. 【請求項５】 ディスプレイ部と、本体部からの表示デ
   ータ、および、少なくともクロック信号とディスプレイ
   タイミング信号とを含む表示制御信号とに基づきディス
   プレイ部を駆動する表示制御回路とを具備するディスプ
   レイ装置において、前記表示制御回路が、本体部からの
   ディスプレイタイミング信号の有効期間内の本体部から
   のクロック信号のパルス数を計数するパルスカウント部
   と、前記パルスカウント部で計数したパルス数と前記デ
   ィスプレイ部の１表示ライン当たりの全画素数とを比較
   する比較部と、前記比較部の比較結果に基づき前記パル
   スカウント部で計数したパルス数が前記ディスプレイ部
   の１表示ライン当たりの全画素数より多い場合に、本体
   部からの表示データの１ライン当たりの表示データを所
   定画素ごとに間引いて表示データを表示する間引き回路
   とを具備することを特徴とするディスプレイ装置。