JPH08166923A - 少なくとも２つの状態、ドッキング状態およびドッキング解除状態をとることが可能なドッキング可能なコンピュータシステムで用いるためのポータブルコンピュータ - Google Patents
少なくとも２つの状態、ドッキング状態およびドッキング解除状態をとることが可能なドッキング可能なコンピュータシステムで用いるためのポータブルコンピュータInfo
- Publication number
- JPH08166923A JPH08166923A JP7141754A JP14175495A JPH08166923A JP H08166923 A JPH08166923 A JP H08166923A JP 7141754 A JP7141754 A JP 7141754A JP 14175495 A JP14175495 A JP 14175495A JP H08166923 A JPH08166923 A JP H08166923A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- computer
- primary
- signal
- docking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4081—Live connection to bus, e.g. hot-plugging
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/1613—Constructional details or arrangements for portable computers
- G06F1/1632—External expansion units, e.g. docking stations
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/4031—Coupling between buses using bus bridges with arbitration
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【目的】 ドッキングおよびドッキング解除状態をとれ
るドッキング可能コンピュータシステムに用いるポータ
ブルコンピュータを提供する。 【構成】 システム１０は、その状態変更時に通知信号
を与える通知回路と、ホストコネクタ３６と通信するホ
ストバス４６を含むホストステーション２２とを含む。
ポータブルコンピュータ２０は、コンピュータコネクタ
３４と、それと通信するコンピュータバス２４とを備
え、システムのドッキング状態時にはホストコネクタは
ポータブルコネクタと物理的に結合し、ドッキング解除
状態時にはそれらは物理的に分離し、さらにポータブル
コンピュータはコンピュータバスと通信するドッキング
エージェント３２を備え、それは沈黙要求出力を含み沈
黙要求信号を与え、さらにポータブルコンピュータは沈
黙要求出力と通信するバスアービタ３８を備え、それは
沈黙要求信号に応答してエージェントにコンピュータバ
スのオーナーシップを許可する。
るドッキング可能コンピュータシステムに用いるポータ
ブルコンピュータを提供する。 【構成】 システム１０は、その状態変更時に通知信号
を与える通知回路と、ホストコネクタ３６と通信するホ
ストバス４６を含むホストステーション２２とを含む。
ポータブルコンピュータ２０は、コンピュータコネクタ
３４と、それと通信するコンピュータバス２４とを備
え、システムのドッキング状態時にはホストコネクタは
ポータブルコネクタと物理的に結合し、ドッキング解除
状態時にはそれらは物理的に分離し、さらにポータブル
コンピュータはコンピュータバスと通信するドッキング
エージェント３２を備え、それは沈黙要求出力を含み沈
黙要求信号を与え、さらにポータブルコンピュータは沈
黙要求出力と通信するバスアービタ３８を備え、それは
沈黙要求信号に応答してエージェントにコンピュータバ
スのオーナーシップを許可する。
Description
【０００１】
【関連の出願】この出願は、この出願の譲受人に譲渡さ
れた、「ドッキング可能なコンピュータシステム」と題
される平成７年３月２４日出願の平成７年特許願第０６
５８０１号に関連の出願である。この発明は、この発明
の譲受人に譲渡された、「ドッキング可能なコンピュー
タシステム、データ通信方法、ポータブルコンピュー
タ、およびドッキング可能なコンピュータシステムに通
知信号を与える方法」と題される平成７年３月２４日出
願の平成７年特許願第０６５８０２号にさらに関連す
る。
れた、「ドッキング可能なコンピュータシステム」と題
される平成７年３月２４日出願の平成７年特許願第０６
５８０１号に関連の出願である。この発明は、この発明
の譲受人に譲渡された、「ドッキング可能なコンピュー
タシステム、データ通信方法、ポータブルコンピュー
タ、およびドッキング可能なコンピュータシステムに通
知信号を与える方法」と題される平成７年３月２４日出
願の平成７年特許願第０６５８０２号にさらに関連す
る。
【０００２】
【技術分野】この発明は一般に、プロセッサと、バスア
ービタと、少なくとも１つのバス上にともに結合される
いくつかのバスマスタとを含む、コンピュータシステム
に関連する。より特定的にはこの発明は、外部要件また
は事象に応答してバスマスタのうちの１つに対するその
少なくとも１つのバスの制御を許可するためのバスアー
ビタに関連する。
ービタと、少なくとも１つのバス上にともに結合される
いくつかのバスマスタとを含む、コンピュータシステム
に関連する。より特定的にはこの発明は、外部要件また
は事象に応答してバスマスタのうちの１つに対するその
少なくとも１つのバスの制御を許可するためのバスアー
ビタに関連する。
【０００３】
【発明の背景】コンピュータシステムは一般にバス上で
ともに結合される多数の周辺装置を含む。周辺装置はコ
ンピュータシステムのための様々なデータ記憶、計算、
データ操作、表示、制御および音声処理機能（audio fu
nction）を実行する。周辺装置はバスマスタ、つまりバ
ス上で読出または書込トランザクションを開始すること
ができる装置であることがしばしばある。周辺装置はそ
れらがＣＰＵ、他の周辺装置または他のシステム資源に
不必要に負担をかけることなくそれらのそれぞれの動作
を効率的に実行するようにバス上でトランザクションを
開始し完了する。
ともに結合される多数の周辺装置を含む。周辺装置はコ
ンピュータシステムのための様々なデータ記憶、計算、
データ操作、表示、制御および音声処理機能（audio fu
nction）を実行する。周辺装置はバスマスタ、つまりバ
ス上で読出または書込トランザクションを開始すること
ができる装置であることがしばしばある。周辺装置はそ
れらがＣＰＵ、他の周辺装置または他のシステム資源に
不必要に負担をかけることなくそれらのそれぞれの動作
を効率的に実行するようにバス上でトランザクションを
開始し完了する。
【０００４】多数のバスマスタを有するコンピュータシ
ステムは、１つ以上のバスマスタがバスにアクセスしよ
うとする場合に、そのバスのオーナーシップまたは制御
を割当てるためにバスアービタを利用する。バスアービ
タは一般に多数の要求入力および許可出力の対を含み、
各対は特定のバスマスタに関連する。バスマスタが動作
を実行するためにバスにアクセスする必要があると、そ
れはバスアービタにバス要求信号を与える。要求を行な
っているバスマスタがそのバスにアクセスしてもよいと
バスアービタが判断すると、バスアービタは許可信号を
与える。バスマスタはバス許可信号を受取ると、バスマ
スタはそのバスへアクセスし動作を実行する。
ステムは、１つ以上のバスマスタがバスにアクセスしよ
うとする場合に、そのバスのオーナーシップまたは制御
を割当てるためにバスアービタを利用する。バスアービ
タは一般に多数の要求入力および許可出力の対を含み、
各対は特定のバスマスタに関連する。バスマスタが動作
を実行するためにバスにアクセスする必要があると、そ
れはバスアービタにバス要求信号を与える。要求を行な
っているバスマスタがそのバスにアクセスしてもよいと
バスアービタが判断すると、バスアービタは許可信号を
与える。バスマスタはバス許可信号を受取ると、バスマ
スタはそのバスへアクセスし動作を実行する。
【０００５】２つ以上のバスマスタがバスに同時にアク
セスを要求する場合、バスアービタは、どのマスタがア
クセスを許可されるべきか、およびどのマスタがアクセ
スを拒否されるべきかを判断する。アービタはバスへの
アクセスを許可する際、固定されるまたは回転優先順位
スキームに従う。固定される優先順位スキームは各バス
マスタに優先順位オーダを割当てその優先順位オーダに
従ってバスのオーナーシップを許可し、回転優先順位ス
キームはアルゴリズム、プログラムまたは他の方法に従
って時間にわたって各バスマスタの優先順位オーダを変
更する。
セスを要求する場合、バスアービタは、どのマスタがア
クセスを許可されるべきか、およびどのマスタがアクセ
スを拒否されるべきかを判断する。アービタはバスへの
アクセスを許可する際、固定されるまたは回転優先順位
スキームに従う。固定される優先順位スキームは各バス
マスタに優先順位オーダを割当てその優先順位オーダに
従ってバスのオーナーシップを許可し、回転優先順位ス
キームはアルゴリズム、プログラムまたは他の方法に従
って時間にわたって各バスマスタの優先順位オーダを変
更する。
【０００６】先行技術のバスアービタは、固定されてい
るかまたは回転しているかにかかわらず、優先順位スキ
ームを無効にし一時的に優先順位オーダを再割当てして
バス上のロック誤りを防ぐフェアネススキーム（ロック
制御）を利用する。ロック誤りは、バス上で誤りまたは
非能率的事象を引起こす、ロックアウト、デッドロッ
ク、ライブロック、または他の調停が必要な状態である
かもしれない。ロック誤りは致命的なシステムエラーま
たはハードウェアクラッシュさえも引き起こすかもしれ
ない。
るかまたは回転しているかにかかわらず、優先順位スキ
ームを無効にし一時的に優先順位オーダを再割当てして
バス上のロック誤りを防ぐフェアネススキーム（ロック
制御）を利用する。ロック誤りは、バス上で誤りまたは
非能率的事象を引起こす、ロックアウト、デッドロッ
ク、ライブロック、または他の調停が必要な状態である
かもしれない。ロック誤りは致命的なシステムエラーま
たはハードウェアクラッシュさえも引き起こすかもしれ
ない。
【０００７】ロックアウト誤りは周辺装置がバスへのア
クセスを得るのを永久に禁止し得る。たとえば、より低
い優先順位のバスマスタが（アクセスのイニシエータの
専用使用のためにホールドされて）ロックされていると
きに周辺構成要素相互接続（ＰＣＩ）バス上の２つの優
先順位の高いバスマスタがそのより優先順位の低いバス
マスタに同時にアクセスしようとする場合、そのより優
先順位の低いバスマスタはロックアウトされるかもしれ
ない。このような誤りを防ぐために、フェアネススキー
ムが優先順位スキームを取消しより低い優先順位のバス
マスタによるバスへのアクセスを保証する。
クセスを得るのを永久に禁止し得る。たとえば、より低
い優先順位のバスマスタが（アクセスのイニシエータの
専用使用のためにホールドされて）ロックされていると
きに周辺構成要素相互接続（ＰＣＩ）バス上の２つの優
先順位の高いバスマスタがそのより優先順位の低いバス
マスタに同時にアクセスしようとする場合、そのより優
先順位の低いバスマスタはロックアウトされるかもしれ
ない。このような誤りを防ぐために、フェアネススキー
ムが優先順位スキームを取消しより低い優先順位のバス
マスタによるバスへのアクセスを保証する。
【０００８】さらに、フェアネススキームはデッドロッ
クまたはライブロックのようなロック誤りを防ぐために
必要である。デッドロックおよびライブロックは、バス
上の動作が完了し得る前に２つのバスマスタの各々が他
方からの応答を待たなければならないときに生ずる。こ
のようなデッドロックまたはライブロックは、ライトバ
ックキャッシュトランザクションに伴う、ロックされた
／専用バストランザクションによるものであることがあ
り得る。さらに、デッドロックおよびライブロックは、
他のバスマスタが必要なシステム資源を利用しているた
めにアクセスが完了できないときに生ずるかもしれな
い。
クまたはライブロックのようなロック誤りを防ぐために
必要である。デッドロックおよびライブロックは、バス
上の動作が完了し得る前に２つのバスマスタの各々が他
方からの応答を待たなければならないときに生ずる。こ
のようなデッドロックまたはライブロックは、ライトバ
ックキャッシュトランザクションに伴う、ロックされた
／専用バストランザクションによるものであることがあ
り得る。さらに、デッドロックおよびライブロックは、
他のバスマスタが必要なシステム資源を利用しているた
めにアクセスが完了できないときに生ずるかもしれな
い。
【０００９】フェアネススキームは、ロック誤りを防ぐ
ために、固定される優先順位スキームを無効にさえす
る。ゆえに、フェアネススキームは特定のバスマスタに
よるアクセスを無効化し得るため、先行技術のアービタ
では特定の時間での特定のバスマスタによるバスへのア
クセス（時間に拘束されるアクセス）を保証することが
できない。このように、フェアネススキームはロック誤
りを防ぐのに必要ではあるが、フェアネススキームはバ
スアービタが専用の（最も高い優先順位の）、非プリエ
ンプティブ（割込不可の）バスアクセスを与えるのを妨
げるという不利な点がある。
ために、固定される優先順位スキームを無効にさえす
る。ゆえに、フェアネススキームは特定のバスマスタに
よるアクセスを無効化し得るため、先行技術のアービタ
では特定の時間での特定のバスマスタによるバスへのア
クセス（時間に拘束されるアクセス）を保証することが
できない。このように、フェアネススキームはロック誤
りを防ぐのに必要ではあるが、フェアネススキームはバ
スアービタが専用の（最も高い優先順位の）、非プリエ
ンプティブ（割込不可の）バスアクセスを与えるのを妨
げるという不利な点がある。
【００１０】ドッキング可能なコンピュータシステムお
よび音声処理可能な（audio-capable ）コンピュータシ
ステムのような特定のコンピュータシステムは、それら
が外部状態（要件または事象）に即座に応答しなけれ
ば、性能の低下または破滅的障害をも被る。これらのタ
イプのシステムでは、システムが外部状態に応答するよ
う、特定の周辺装置がバスへのアクセスを与えられなけ
ればならない。外部状態は即時応答を要求することがし
ばしばであるため、周辺装置が外部状態に速やかに応答
するよう、バスへの専用の非プリエンプティブアクセス
を与えるバスアービタが必要とされる。
よび音声処理可能な（audio-capable ）コンピュータシ
ステムのような特定のコンピュータシステムは、それら
が外部状態（要件または事象）に即座に応答しなけれ
ば、性能の低下または破滅的障害をも被る。これらのタ
イプのシステムでは、システムが外部状態に応答するよ
う、特定の周辺装置がバスへのアクセスを与えられなけ
ればならない。外部状態は即時応答を要求することがし
ばしばであるため、周辺装置が外部状態に速やかに応答
するよう、バスへの専用の非プリエンプティブアクセス
を与えるバスアービタが必要とされる。
【００１１】より特定的には、ドッキング可能なコンピ
ュータシステムにおけるドッキング事象のような外部事
象は、周辺装置またはＣＰＵ管理保護手段が、システム
の活性化されているバスの物理的な接続または切断によ
って生ずる信号送信障害、バスクラッシュおよび構成要
素損傷を防ぐことを必要とする。ドッキング可能なコン
ピュータシステムの活性化されているバスは、ドッキン
グエージョント、ＣＰＵ、またはドッキング事象に応答
して活性化されているバスを沈黙させる他の回路によっ
て保護されてもよいという有利な点がある。例示のロッ
キングエージェント、ＣＰＵおよび他の回路は「ドッキ
ンク可能なコンピュータシステム」と題される平成７年
３月２４日出願の平成７年特許願第０６５８０１号で論
じられている。
ュータシステムにおけるドッキング事象のような外部事
象は、周辺装置またはＣＰＵ管理保護手段が、システム
の活性化されているバスの物理的な接続または切断によ
って生ずる信号送信障害、バスクラッシュおよび構成要
素損傷を防ぐことを必要とする。ドッキング可能なコン
ピュータシステムの活性化されているバスは、ドッキン
グエージョント、ＣＰＵ、またはドッキング事象に応答
して活性化されているバスを沈黙させる他の回路によっ
て保護されてもよいという有利な点がある。例示のロッ
キングエージェント、ＣＰＵおよび他の回路は「ドッキ
ンク可能なコンピュータシステム」と題される平成７年
３月２４日出願の平成７年特許願第０６５８０１号で論
じられている。
【００１２】一般に、ドッキングエージェントはバスの
オーナーシップをできるだけ早く受取らなければならな
い。ドッキング事象はオーナーシップが許可されるまで
遅延されなければならないであろうため、バスアービタ
がオーナーシップを許可するのを待つのに費される任意
の時間は不利なものである。さらに、先行技術のバスア
ービタではドッキング事象の間のドッキングエージェン
トによるバスの制御をプリエンプトするかもしれず、そ
れによって破滅的な障害が生ずるかもしれない。したが
って、差し迫ったドッキング事象に応答するために最適
化されたバスアービタを含むドッキング可能なコンピュ
ータシステムが要求されている。
オーナーシップをできるだけ早く受取らなければならな
い。ドッキング事象はオーナーシップが許可されるまで
遅延されなければならないであろうため、バスアービタ
がオーナーシップを許可するのを待つのに費される任意
の時間は不利なものである。さらに、先行技術のバスア
ービタではドッキング事象の間のドッキングエージェン
トによるバスの制御をプリエンプトするかもしれず、そ
れによって破滅的な障害が生ずるかもしれない。したが
って、差し迫ったドッキング事象に応答するために最適
化されたバスアービタを含むドッキング可能なコンピュ
ータシステムが要求されている。
【００１３】音声処理可能なコンピュータシステムにお
ける「音声グリッチ」の防止のような外部要件は、デジ
タル音声生成の厳しいタイミング要求内で獲得される音
波を表わすデジタルデータを必要とする。音声処理可能
なコンピュータシステムは、音波を表わすデジタルデー
タを発生するために、デジタル信号処理周辺装置を一般
に利用する。周辺装置が要求される時間でデジタルデー
タを生じない場合、音波はその完全性に影響しユーザを
しばしば悩ませる、はっきりと聞き取れる「音声グリッ
チ」を含むかもしれない。バスアービタが周辺装置への
バスのオーナーシップを許可するのを待つのに費される
過剰な時間はデジタルデータの発生を遅延させ、それに
より「音声グリッチ」を生じさせる。したがって、「音
声グリッチ」を防ぐために最適化されたバスアービタを
含む音声処理可能なコンピュータシステムが要求されて
いる。
ける「音声グリッチ」の防止のような外部要件は、デジ
タル音声生成の厳しいタイミング要求内で獲得される音
波を表わすデジタルデータを必要とする。音声処理可能
なコンピュータシステムは、音波を表わすデジタルデー
タを発生するために、デジタル信号処理周辺装置を一般
に利用する。周辺装置が要求される時間でデジタルデー
タを生じない場合、音波はその完全性に影響しユーザを
しばしば悩ませる、はっきりと聞き取れる「音声グリッ
チ」を含むかもしれない。バスアービタが周辺装置への
バスのオーナーシップを許可するのを待つのに費される
過剰な時間はデジタルデータの発生を遅延させ、それに
より「音声グリッチ」を生じさせる。したがって、「音
声グリッチ」を防ぐために最適化されたバスアービタを
含む音声処理可能なコンピュータシステムが要求されて
いる。
【００１４】このように、外部事象または要件に応答し
てバスへのアクセスを許可することができるバスアービ
タが要求されている。より特定的には、バスへの専用の
非プリエンプティブアクセスを与える専用要求／許可の
対を含むバスアービタが要求されている。
てバスへのアクセスを許可することができるバスアービ
タが要求されている。より特定的には、バスへの専用の
非プリエンプティブアクセスを与える専用要求／許可の
対を含むバスアービタが要求されている。
【００１５】
【発明の概要】この発明は、バスと作動的に結合される
複数の周辺装置を含む、外部条件を受けるコンピュータ
システムに関連する。このコンピュータシステムは周辺
装置のうちの特定の１つと結合される一次肯定応答出力
を有するバスアービタを含む。バスアービタは外部条件
に応答して一次肯定応答出力上でＰＲＩＭＡＲＹ ＡＣ
ＫＮＯＷＬＥＤＧＥ（一次肯定応答）信号を与える。Ｐ
ＲＩＭＡＲＹ ＡＣＫＮＯＷＬＥＤＧＥ信号が与えられ
ると、複数の周辺装置のうちの特定の１つはバスへの時
間に拘束されるアクセスを受取る。
複数の周辺装置を含む、外部条件を受けるコンピュータ
システムに関連する。このコンピュータシステムは周辺
装置のうちの特定の１つと結合される一次肯定応答出力
を有するバスアービタを含む。バスアービタは外部条件
に応答して一次肯定応答出力上でＰＲＩＭＡＲＹ ＡＣ
ＫＮＯＷＬＥＤＧＥ（一次肯定応答）信号を与える。Ｐ
ＲＩＭＡＲＹ ＡＣＫＮＯＷＬＥＤＧＥ信号が与えられ
ると、複数の周辺装置のうちの特定の１つはバスへの時
間に拘束されるアクセスを受取る。
【００１６】この発明はさらに、バスと第１のバスマス
タと複数の第２のバスマスタとを有するコンピュータシ
ステムにおいて使用するためのバスアービタに関連す
る。第１のバスマスタと複数の第２のバスマスタとはバ
スに結合される。バスアービタは、第１のバスマスタに
結合される一次要求入力と、複数の第２のバスマスタに
結合される複数の二次要求入力と、一次要求入力に結合
される一次肯定応答回路と、複数の二次要求入力に結合
される二次論理回路と、二次論理回路とバスとに結合さ
れるロックモニタ回路とを含む。二次論理回路は一次論
理回路に結合される二次出力を有し、ロックモニタ回路
はフェアネス信号を与える。二次論理回路は、複数の二
次要求入力で受取られる複数のＳＥＣＯＮＤＡＲＹ Ｒ
ＥＱＵＥＳＴ（二次要求）信号と、フェアネス信号とに
従って二次出力で二次選択信号を与える。一次論理回路
は、一次要求入力上のＰＲＩＭＡＲＹ ＲＥＱＵＥＳＴ
（一次要求）信号と、二次選択信号とに応答して、一次
選択信号を与える。一次論理回路は一次選択信号に従っ
てバスへのアクセスを許可する。ＰＲＩＭＡＲＹ ＲＥ
ＱＵＥＳＴ信号が受取られると、一次選択信号は第１の
バスマスタへアクセスを許可する。
タと複数の第２のバスマスタとを有するコンピュータシ
ステムにおいて使用するためのバスアービタに関連す
る。第１のバスマスタと複数の第２のバスマスタとはバ
スに結合される。バスアービタは、第１のバスマスタに
結合される一次要求入力と、複数の第２のバスマスタに
結合される複数の二次要求入力と、一次要求入力に結合
される一次肯定応答回路と、複数の二次要求入力に結合
される二次論理回路と、二次論理回路とバスとに結合さ
れるロックモニタ回路とを含む。二次論理回路は一次論
理回路に結合される二次出力を有し、ロックモニタ回路
はフェアネス信号を与える。二次論理回路は、複数の二
次要求入力で受取られる複数のＳＥＣＯＮＤＡＲＹ Ｒ
ＥＱＵＥＳＴ（二次要求）信号と、フェアネス信号とに
従って二次出力で二次選択信号を与える。一次論理回路
は、一次要求入力上のＰＲＩＭＡＲＹ ＲＥＱＵＥＳＴ
（一次要求）信号と、二次選択信号とに応答して、一次
選択信号を与える。一次論理回路は一次選択信号に従っ
てバスへのアクセスを許可する。ＰＲＩＭＡＲＹ ＲＥ
ＱＵＥＳＴ信号が受取られると、一次選択信号は第１の
バスマスタへアクセスを許可する。
【００１７】この発明はさらに、ステーションバスとユ
ニットバスを含む移動用コンピュータユニットとを含む
ホストコンピュータユニットからなるドッキング可能な
コンピュータシステムに関連する。ドッキング可能なコ
ンピュータシステムは、移動用コンピュータユニットが
ホストコンピュータステーションと作動的に関連するド
ッキング状態と、移動用コンピュータユニットがホスト
コンピュータステーションから物理的に分離しているド
ッキング解除状態とにあることが可能である。ドッキン
グ可能なコンピュータシステムはさらに、ユニットバス
に結合され、システムが状態間を変化することに応じて
沈黙要求信号を与える、ドッキングエージェントを含
む。この改良には、ドッキングエージェントに結合され
る沈黙バス要求入力を有するバスアービタが含まれる。
バスアービタはＱＵＩＥＴ ＢＵＳ（沈黙バス）要求信
号に応答してドッキングエージェントにユニットバスの
制御を許可する。
ニットバスを含む移動用コンピュータユニットとを含む
ホストコンピュータユニットからなるドッキング可能な
コンピュータシステムに関連する。ドッキング可能なコ
ンピュータシステムは、移動用コンピュータユニットが
ホストコンピュータステーションと作動的に関連するド
ッキング状態と、移動用コンピュータユニットがホスト
コンピュータステーションから物理的に分離しているド
ッキング解除状態とにあることが可能である。ドッキン
グ可能なコンピュータシステムはさらに、ユニットバス
に結合され、システムが状態間を変化することに応じて
沈黙要求信号を与える、ドッキングエージェントを含
む。この改良には、ドッキングエージェントに結合され
る沈黙バス要求入力を有するバスアービタが含まれる。
バスアービタはＱＵＩＥＴ ＢＵＳ（沈黙バス）要求信
号に応答してドッキングエージェントにユニットバスの
制御を許可する。
【００１８】この発明はさらに、コンピュータバスを有
するポータブルコンピュータとホストバスを有するホス
トステーションとをドッキングまたはドッキング解除す
る方法に関連する。ポータブルコンピュータは、コンピ
ュータバスに結合されコンピュータバスを沈黙させるた
めのドッキングエージェントと、コンピュータバスに結
合される周辺装置と、コンピュータバスへのアクセスを
許可するためのバスアービタと、ポータブルコンピュー
タのドッキングまたはドッキング解除に応答して通知信
号を発生するための通知回路とを含む。コンピュータバ
スはポータブルコンピュータがホストステーションとド
ッキングされると物理的、電気的にホストバスと結合さ
れる。前記方法は、通知信号に応答してドッキングエー
ジェントに対しコンピュータバスへの時間に拘束される
アクセスを許可するステップと、バスアービタによって
アクセスを許可されたことに応答してドッキングエージ
ェントがコンピュータバスを沈黙させるステップと、ホ
ストバスとコンピュータバスとを結合させまたは結合を
解除するステップと、ホストバスとコンピュータバスと
が結合されたまたは結合を解除された後で周辺装置にコ
ンピュータバスへアクセスさせるステップとを含む。
するポータブルコンピュータとホストバスを有するホス
トステーションとをドッキングまたはドッキング解除す
る方法に関連する。ポータブルコンピュータは、コンピ
ュータバスに結合されコンピュータバスを沈黙させるた
めのドッキングエージェントと、コンピュータバスに結
合される周辺装置と、コンピュータバスへのアクセスを
許可するためのバスアービタと、ポータブルコンピュー
タのドッキングまたはドッキング解除に応答して通知信
号を発生するための通知回路とを含む。コンピュータバ
スはポータブルコンピュータがホストステーションとド
ッキングされると物理的、電気的にホストバスと結合さ
れる。前記方法は、通知信号に応答してドッキングエー
ジェントに対しコンピュータバスへの時間に拘束される
アクセスを許可するステップと、バスアービタによって
アクセスを許可されたことに応答してドッキングエージ
ェントがコンピュータバスを沈黙させるステップと、ホ
ストバスとコンピュータバスとを結合させまたは結合を
解除するステップと、ホストバスとコンピュータバスと
が結合されたまたは結合を解除された後で周辺装置にコ
ンピュータバスへアクセスさせるステップとを含む。
【００１９】この発明はさらに、ドッキング状態および
ドッキング解除状態の少なくとも２つの状態をとること
ができる、ドッキング可能なコンピュータシステムにお
いて使用するポータブルコンピュータに関連する。ドッ
キング可能なコンピュータシステムは、それが状態を変
更しようとする際に通知信号を与えるための通知回路
と、ホストコネクタに結合されるホストバスを含むホス
トステーションとを含む。ポータブルコンピュータは、
コンピュータコネクタと、コンピュータコネクタに結合
されるコンピュータバスと、コンピュータバスに結合さ
れるドッキングエージェントと、バスアービタとを含
む。ドッキング可能なコンピュータシステムがドッキン
グ状態にあるときはホストコンピュータはポータブルコ
ネクタに物理的に結合され、ドッキング可能なコンピュ
ータシステムがドッキング解除状態にあるときはホスト
コネクタはコンピュータコネクタから物理的に分離して
いる。ドッキングエージェントは、沈黙要求出力を含
み、沈黙要求信号を与える。バスアービタは、沈黙要求
出力に結合され、沈黙要求信号に応答してドッキングエ
ージェントにコンピュータバスのオーナーシップを許可
する。
ドッキング解除状態の少なくとも２つの状態をとること
ができる、ドッキング可能なコンピュータシステムにお
いて使用するポータブルコンピュータに関連する。ドッ
キング可能なコンピュータシステムは、それが状態を変
更しようとする際に通知信号を与えるための通知回路
と、ホストコネクタに結合されるホストバスを含むホス
トステーションとを含む。ポータブルコンピュータは、
コンピュータコネクタと、コンピュータコネクタに結合
されるコンピュータバスと、コンピュータバスに結合さ
れるドッキングエージェントと、バスアービタとを含
む。ドッキング可能なコンピュータシステムがドッキン
グ状態にあるときはホストコンピュータはポータブルコ
ネクタに物理的に結合され、ドッキング可能なコンピュ
ータシステムがドッキング解除状態にあるときはホスト
コネクタはコンピュータコネクタから物理的に分離して
いる。ドッキングエージェントは、沈黙要求出力を含
み、沈黙要求信号を与える。バスアービタは、沈黙要求
出力に結合され、沈黙要求信号に応答してドッキングエ
ージェントにコンピュータバスのオーナーシップを許可
する。
【００２０】この発明は、周辺装置を外部状態に応答さ
せるのに最適化されたバスアービタを有利に提供する。
特定の周辺装置が外部状態に速やかに応答できるよう、
バスアービタはバスへの専用の非プリエンプティブアク
セスを与えることができる。周辺装置が最小限の時間で
外部状態に応答できるよう、バスアービタはさらにバス
への時間に拘束されるアクセスを与えることもできる。
せるのに最適化されたバスアービタを有利に提供する。
特定の周辺装置が外部状態に速やかに応答できるよう、
バスアービタはバスへの専用の非プリエンプティブアク
セスを与えることができる。周辺装置が最小限の時間で
外部状態に応答できるよう、バスアービタはさらにバス
への時間に拘束されるアクセスを与えることもできる。
【００２１】この発明の１つの局面において、バスアー
ビタはドッキング可能なコンピュータシステムにおいて
用いられて、ドッキング事象に応答してドッキングエー
ジェントに対しバスへのアクセスを許可する。この発明
の別の局面においては、「音声グリッチ」を回避するた
めにバスアービタは音声処理可能なコンピュータシステ
ムにおいてデジタル信号処理周辺装置に対しアクセスを
許可する。この発明のさらなる局面においては、バスア
ービタはバスへの時間に拘束されるアクセスへの要求を
受取るための専用一次要求入力を含む。この発明のさら
に別の局面においては、バスアービタは現在のバストラ
ンザクションの終了を要求するＢＡＣＫＯＦＦ（バック
オフ）信号を与えてもよい。
ビタはドッキング可能なコンピュータシステムにおいて
用いられて、ドッキング事象に応答してドッキングエー
ジェントに対しバスへのアクセスを許可する。この発明
の別の局面においては、「音声グリッチ」を回避するた
めにバスアービタは音声処理可能なコンピュータシステ
ムにおいてデジタル信号処理周辺装置に対しアクセスを
許可する。この発明のさらなる局面においては、バスア
ービタはバスへの時間に拘束されるアクセスへの要求を
受取るための専用一次要求入力を含む。この発明のさら
に別の局面においては、バスアービタは現在のバストラ
ンザクションの終了を要求するＢＡＣＫＯＦＦ（バック
オフ）信号を与えてもよい。
【００２２】これ以降この発明は、同じ参照番号は同じ
要素を示す添付の図面を参照して説明される。
要素を示す添付の図面を参照して説明される。
【００２３】
【好ましい例示の実施例の詳細な説明】図１はポータブ
ルコンピュータ２０とドッキング（ホスト）ステーショ
ン２２とを含むドッキング可能なコンピュータシステム
１０の概略ブロック図である。ポータブルコンピュータ
２０はＣＰＵ２６とシステムバス２４とバスアービタ３
８とドッキングエージェント３２とを含む移動用コンピ
ュータユニットである。ポータブルコンピュータ２０は
周辺装置２８と周辺装置３０とをさらに含むことができ
る。システムバス２４はＣＰＵ２６と周辺装置２８と周
辺装置３０とドッキングエージェント３２とに結合す
る。外部コネクタ３４はシステムバス２４とさらに結合
される。システムバス２４は、ＣＰＵ−メモリバス、Ｉ
／Ｏバス、スタンダードバス、ＰＣＩバス、サブバス、
スパンバス、またはマイクロコンピュータ環境において
機能的に作動する任意の他のタイプのバスであってもよ
い。代替的に、コンピュータシステム１０の構成要素は
ブリッジ、サブバス、および他の導体（図示せず）を介
してともに結合されてもよく、ＣＰＵ２６はバス２４に
ホスト／ＰＣＩバスブリッジ（図示せず）を介して結合
されてもよい。
ルコンピュータ２０とドッキング（ホスト）ステーショ
ン２２とを含むドッキング可能なコンピュータシステム
１０の概略ブロック図である。ポータブルコンピュータ
２０はＣＰＵ２６とシステムバス２４とバスアービタ３
８とドッキングエージェント３２とを含む移動用コンピ
ュータユニットである。ポータブルコンピュータ２０は
周辺装置２８と周辺装置３０とをさらに含むことができ
る。システムバス２４はＣＰＵ２６と周辺装置２８と周
辺装置３０とドッキングエージェント３２とに結合す
る。外部コネクタ３４はシステムバス２４とさらに結合
される。システムバス２４は、ＣＰＵ−メモリバス、Ｉ
／Ｏバス、スタンダードバス、ＰＣＩバス、サブバス、
スパンバス、またはマイクロコンピュータ環境において
機能的に作動する任意の他のタイプのバスであってもよ
い。代替的に、コンピュータシステム１０の構成要素は
ブリッジ、サブバス、および他の導体（図示せず）を介
してともに結合されてもよく、ＣＰＵ２６はバス２４に
ホスト／ＰＣＩバスブリッジ（図示せず）を介して結合
されてもよい。
【００２４】ドッキングステーション２２はドッキング
バス４６に結合されるドッキング制御回路４４を含む。
ドッキングステーション２２はマイクロコントローラ３
５と周辺装置４０と周辺装置４２とをさらに含んでもよ
い。マイクロコントローラ３５はシステム１０のための
アプリケーションによって保証されるようなよりパワフ
ルなマイクロプロセッサによって置換えられることが可
能であり、ユーザが所望するならばミニコンピュータを
ホストシステムとして利用することはこの発明の範囲内
に入る。ドッキングステーション２２はポータブルコン
ピュータ２０と比較してより優れた、同等のまたは劣っ
た計算能力を有し得るホストステーションである。
バス４６に結合されるドッキング制御回路４４を含む。
ドッキングステーション２２はマイクロコントローラ３
５と周辺装置４０と周辺装置４２とをさらに含んでもよ
い。マイクロコントローラ３５はシステム１０のための
アプリケーションによって保証されるようなよりパワフ
ルなマイクロプロセッサによって置換えられることが可
能であり、ユーザが所望するならばミニコンピュータを
ホストシステムとして利用することはこの発明の範囲内
に入る。ドッキングステーション２２はポータブルコン
ピュータ２０と比較してより優れた、同等のまたは劣っ
た計算能力を有し得るホストステーションである。
【００２５】ドッキングバス４６はドッキング制御回路
４４とマイクロコントローラ３５と周辺装置４０と周辺
装置４２とに結合する。外部コネクタ３６はドッキング
バス４６にさらに結合される。ドッキングバス４６は、
ホスト−メモリバス、Ｉ／Ｏバス、スタンダートバス、
ＰＣＩバス、サブバス、スパンバスまたは一般に上に示
したような任意の他のタイプのバスであってもよい。
４４とマイクロコントローラ３５と周辺装置４０と周辺
装置４２とに結合する。外部コネクタ３６はドッキング
バス４６にさらに結合される。ドッキングバス４６は、
ホスト−メモリバス、Ｉ／Ｏバス、スタンダートバス、
ＰＣＩバス、サブバス、スパンバスまたは一般に上に示
したような任意の他のタイプのバスであってもよい。
【００２６】ドッキング可能なコンピュータシステム１
０がドッキング解除状態にある場合、外部コネクタ３４
と３６とは物理的に結合されていない。ゆえに、ドッキ
ング解除状態では、システムバス２４とドッキングバス
４６とは物理的、電気的な通信状態にはない。このドッ
キング解除状態では、ポータブルコンピュータ２０は、
スタンドアローンコンピュータとして動作可能であり、
ドッキングステーション２２とは物理的に別々になって
いる。
０がドッキング解除状態にある場合、外部コネクタ３４
と３６とは物理的に結合されていない。ゆえに、ドッキ
ング解除状態では、システムバス２４とドッキングバス
４６とは物理的、電気的な通信状態にはない。このドッ
キング解除状態では、ポータブルコンピュータ２０は、
スタンドアローンコンピュータとして動作可能であり、
ドッキングステーション２２とは物理的に別々になって
いる。
【００２７】ドッキング状態では、ドッキングステーシ
ョン２２はポータブルコンピュータ２０を受け入れ、ド
ッキング可能なコンピュータシステム１０は単一のデス
クトップコンピュータまたは統合化されたコンピュータ
システムとして動作する。ドッキング可能なコンピュー
タシステム１０がこのドッキング状態にあるとき、外部
コネクタ３４と３６とは物理的に結合される。コネクタ
３４と３６とが結合されている状態では、ＣＰＵ２６
は、周辺装置４２、周辺装置４０、またはマイクロコン
トローラ３５のような、ドッキングステーション２２の
構成要素と、システムバス２４、コネクタ３４および３
６、ならびにドッキングバス４６を介して電気的に通信
することができる。
ョン２２はポータブルコンピュータ２０を受け入れ、ド
ッキング可能なコンピュータシステム１０は単一のデス
クトップコンピュータまたは統合化されたコンピュータ
システムとして動作する。ドッキング可能なコンピュー
タシステム１０がこのドッキング状態にあるとき、外部
コネクタ３４と３６とは物理的に結合される。コネクタ
３４と３６とが結合されている状態では、ＣＰＵ２６
は、周辺装置４２、周辺装置４０、またはマイクロコン
トローラ３５のような、ドッキングステーション２２の
構成要素と、システムバス２４、コネクタ３４および３
６、ならびにドッキングバス４６を介して電気的に通信
することができる。
【００２８】ドッキング可能なコンピュータシステム１
０が状態を変更しようとするとき（ドッキング事象）、
ドッキング可能なコンピュータシステム１０は好ましく
は差し迫ったドッキング事象を警告するＡＤＶＡＮＣＥ
ＮＯＴＩＣＥ（先行通知）信号を与える。好ましく
は、ドッキング制御回路４４は、後に説明するように、
差し迫ったドッキング事象を感知し、通信リンク５０を
介してＡＤＶＡＮＣＥＮＯＴＩＣＥ信号を通信するため
の回路を含む。
０が状態を変更しようとするとき（ドッキング事象）、
ドッキング可能なコンピュータシステム１０は好ましく
は差し迫ったドッキング事象を警告するＡＤＶＡＮＣＥ
ＮＯＴＩＣＥ（先行通知）信号を与える。好ましく
は、ドッキング制御回路４４は、後に説明するように、
差し迫ったドッキング事象を感知し、通信リンク５０を
介してＡＤＶＡＮＣＥＮＯＴＩＣＥ信号を通信するため
の回路を含む。
【００２９】ＡＤＶＡＮＣＥ ＮＯＴＩＣＥ信号はドッ
キング可能なコンピュータシステム１０のシステムバス
２４、ドッキングバス４６、通信リンク５０、または様
々な制御ライン上で与えられることができる。たとえ
ば、ドッキング可能なコンピュータシステム１０がドッ
キング解除状態からドッキング状態へ変化するとき（外
部事象）、通信リンク５０は好ましくはドッキングエー
ジェント３２によって受信される赤外線ＡＤＶＡＮＣＥ
ＮＯＴＩＣＥ（警告）信号を与える。通信リンク５０
は、この発明の譲受人に譲渡された「ドッキング可能な
コンピュータシステム、データ通信方法、ポータブルコ
ンピュータ、およびドッキング可能なコンピュータシス
テムに通知信号を与える方法」と題される平成７年３月
２４日出願の平成７年特許願第０６５８０２号に開示さ
れるような電磁気的通信リンク、長いピンインタフェー
ス、またはワイヤレス通信リンクであってもよい。代替
的に、ポータブルコンピュータ２０またはドッキングス
テーション２２はソフトウェアより駆動されるＡＤＶＡ
ＮＣＥ ＮＯＴＩＣＥ信号またはユーザにより駆動され
るＡＤＶＡＮＣＥ ＮＯＴＩＣＥ信号を与えてもよい。
キング可能なコンピュータシステム１０のシステムバス
２４、ドッキングバス４６、通信リンク５０、または様
々な制御ライン上で与えられることができる。たとえ
ば、ドッキング可能なコンピュータシステム１０がドッ
キング解除状態からドッキング状態へ変化するとき（外
部事象）、通信リンク５０は好ましくはドッキングエー
ジェント３２によって受信される赤外線ＡＤＶＡＮＣＥ
ＮＯＴＩＣＥ（警告）信号を与える。通信リンク５０
は、この発明の譲受人に譲渡された「ドッキング可能な
コンピュータシステム、データ通信方法、ポータブルコ
ンピュータ、およびドッキング可能なコンピュータシス
テムに通知信号を与える方法」と題される平成７年３月
２４日出願の平成７年特許願第０６５８０２号に開示さ
れるような電磁気的通信リンク、長いピンインタフェー
ス、またはワイヤレス通信リンクであってもよい。代替
的に、ポータブルコンピュータ２０またはドッキングス
テーション２２はソフトウェアより駆動されるＡＤＶＡ
ＮＣＥ ＮＯＴＩＣＥ信号またはユーザにより駆動され
るＡＤＶＡＮＣＥ ＮＯＴＩＣＥ信号を与えてもよい。
【００３０】好ましくはドッキングエージェント３２
は、システムバス２４とドッキングバス４６とがドッキ
ング事象の間に物理的に結合されまたは結合を解除され
る前にシステムバス２４を沈黙または休止させるよう動
作する。ドッキングエージェント３２はポータブルコン
ピュータ２０の非ドッキング動作にかかわってもよいま
たはかかわらなくてもよいオフライン装置として示され
る。ドッキングエージェント３２は、ＰＣＩエージェン
ト装置、ホストエージェント装置、標準エージェント装
置、またはバスを沈黙させることができる他の装置と同
様に動作する。
は、システムバス２４とドッキングバス４６とがドッキ
ング事象の間に物理的に結合されまたは結合を解除され
る前にシステムバス２４を沈黙または休止させるよう動
作する。ドッキングエージェント３２はポータブルコン
ピュータ２０の非ドッキング動作にかかわってもよいま
たはかかわらなくてもよいオフライン装置として示され
る。ドッキングエージェント３２は、ＰＣＩエージェン
ト装置、ホストエージェント装置、標準エージェント装
置、またはバスを沈黙させることができる他の装置と同
様に動作する。
【００３１】ドッキングエージェント３２は、一般にシ
ステムバス２４に対するバスオーナーシップをアサート
すること、バス２４に対するバスマスタシップをアサー
トすること、ソフトウェアのアイドルサブルーチンを実
行すること、バス２４をアイドル状態にする割込処理ル
ーチンを実行すること、またはバス２４を休止させるこ
とにより、バス２４上に活性化されている転送が全く生
じていないことを確実にすることによって、システムバ
ス２４を沈黙させる。ドッキングエージェント３２は好
ましくは、「ドッキング可能なコンピュータシステム」
と題される平成７年３月２４日出願の平成７年特許願第
０６５８０１号に記載される回路にならって設計され
る。
ステムバス２４に対するバスオーナーシップをアサート
すること、バス２４に対するバスマスタシップをアサー
トすること、ソフトウェアのアイドルサブルーチンを実
行すること、バス２４をアイドル状態にする割込処理ル
ーチンを実行すること、またはバス２４を休止させるこ
とにより、バス２４上に活性化されている転送が全く生
じていないことを確実にすることによって、システムバ
ス２４を沈黙させる。ドッキングエージェント３２は好
ましくは、「ドッキング可能なコンピュータシステム」
と題される平成７年３月２４日出願の平成７年特許願第
０６５８０１号に記載される回路にならって設計され
る。
【００３２】バスアービタ３８は、ＣＰＵ２６内で一体
となっており、沈黙要求制御ライン４７に結合される沈
黙要求入力４０と沈黙肯定応答制御ライン４９に結合さ
れる沈黙肯定応答出力４２とを含む。ＣＰＵ２６はバス
入力２７を介してバス２４上のバス使用状況をモニタす
ることができる。バス入力２７は好ましくは、ＰＣＩプ
ロトコルに用いられるＦＲＡＭＥ（フレーム）信号およ
びＩＲＤＹ（イニシエータレディ）信号のような、バス
２４上にトランザクションが生じていることを示す信号
を受取るための制御ラインを含む。ドッキングエージェ
ント３２は、沈黙肯定応答制御ライン４９に結合される
沈黙肯定応答入力４４と、沈黙要求制御ライン４７に結
合される沈黙要求出力４３とを含む。
となっており、沈黙要求制御ライン４７に結合される沈
黙要求入力４０と沈黙肯定応答制御ライン４９に結合さ
れる沈黙肯定応答出力４２とを含む。ＣＰＵ２６はバス
入力２７を介してバス２４上のバス使用状況をモニタす
ることができる。バス入力２７は好ましくは、ＰＣＩプ
ロトコルに用いられるＦＲＡＭＥ（フレーム）信号およ
びＩＲＤＹ（イニシエータレディ）信号のような、バス
２４上にトランザクションが生じていることを示す信号
を受取るための制御ラインを含む。ドッキングエージェ
ント３２は、沈黙肯定応答制御ライン４９に結合される
沈黙肯定応答入力４４と、沈黙要求制御ライン４７に結
合される沈黙要求出力４３とを含む。
【００３３】バスアービタ３８はＣＰＵ２６と一体化し
ているという有利な点があるため、バスアービタ３８は
ＣＰＵ２６ならびに周辺装置２８および３０にアイド
ル、ストップ、ホールトまたは他のバスサイクル制御コ
マンドを与えることによって現在のバスサイクルを切断
することができる。代替的に、バスアービタ３８は現在
のバスサイクルを切断するようＣＰＵ２６またはバスブ
リッジ（図示せず）に信号送信を行なってもよい。バス
アービタ３８はホストまたはＰＣＩバスブリッジ（図示
せず）のような他の構成要素とさらに一体化してもよ
い。
ているという有利な点があるため、バスアービタ３８は
ＣＰＵ２６ならびに周辺装置２８および３０にアイド
ル、ストップ、ホールトまたは他のバスサイクル制御コ
マンドを与えることによって現在のバスサイクルを切断
することができる。代替的に、バスアービタ３８は現在
のバスサイクルを切断するようＣＰＵ２６またはバスブ
リッジ（図示せず）に信号送信を行なってもよい。バス
アービタ３８はホストまたはＰＣＩバスブリッジ（図示
せず）のような他の構成要素とさらに一体化してもよ
い。
【００３４】バスアービタ３８は一般に固定されるまた
は回転する優先順位スキームとフェアネススキームとに
従って、周辺装置２８と周辺装置３０と周辺装置４０と
周辺装置４２とにバス２４のオーナーシップを割当て
る。フェアネススキームはロックアウト、ライブロック
およびデッドロックのようなロック誤りを防ぐために、
固定されるまたは回転する優先順位スキームを無効化す
る。
は回転する優先順位スキームとフェアネススキームとに
従って、周辺装置２８と周辺装置３０と周辺装置４０と
周辺装置４２とにバス２４のオーナーシップを割当て
る。フェアネススキームはロックアウト、ライブロック
およびデッドロックのようなロック誤りを防ぐために、
固定されるまたは回転する優先順位スキームを無効化す
る。
【００３５】ドッキング事象のような外部状態の間のシ
ステム１０の動作を以下に説明する。ドッキングエージ
ェント３２は通信リング５０上のＡＤＶＡＮＣＥ ＮＯ
ＴＩＣＥ信号を受信したことに応答して沈黙要求制御ラ
イン４７上で沈黙要求（一次要求）信号を与える。バス
アービタ３８は、ＱＵＩＥＴ ＲＥＱＵＥＳＴ信号を受
取って、ＣＰＵ２６ならびに周辺装置２８および３０の
ような他のバスマスタに与えられるすべての許可をデア
サートする。バス２４上の現在のバストランザクション
が完了した後、バスアービタ３８は沈黙肯定応答制御ラ
イン４９を介して沈黙肯定応答（一次肯定応答）信号を
与えることによってドッキングエージェント３２にバス
オーナーシップを許可する。ドッキングエージェント３
２は沈黙肯定応答制御ライン４９の上のＱＵＩＥＴ Ａ
ＣＫＮＯＷＬＥＤＧＥ信号を受取ったことに応答してシ
ステムバス２４を沈黙させることができる。代替的にバ
スアービタ３８はＣＰＵベースのバス沈黙技術のために
バス２４のオーナーシップをＣＰＵ２６に許可してもよ
い。
ステム１０の動作を以下に説明する。ドッキングエージ
ェント３２は通信リング５０上のＡＤＶＡＮＣＥ ＮＯ
ＴＩＣＥ信号を受信したことに応答して沈黙要求制御ラ
イン４７上で沈黙要求（一次要求）信号を与える。バス
アービタ３８は、ＱＵＩＥＴ ＲＥＱＵＥＳＴ信号を受
取って、ＣＰＵ２６ならびに周辺装置２８および３０の
ような他のバスマスタに与えられるすべての許可をデア
サートする。バス２４上の現在のバストランザクション
が完了した後、バスアービタ３８は沈黙肯定応答制御ラ
イン４９を介して沈黙肯定応答（一次肯定応答）信号を
与えることによってドッキングエージェント３２にバス
オーナーシップを許可する。ドッキングエージェント３
２は沈黙肯定応答制御ライン４９の上のＱＵＩＥＴ Ａ
ＣＫＮＯＷＬＥＤＧＥ信号を受取ったことに応答してシ
ステムバス２４を沈黙させることができる。代替的にバ
スアービタ３８はＣＰＵベースのバス沈黙技術のために
バス２４のオーナーシップをＣＰＵ２６に許可してもよ
い。
【００３６】ＱＵＩＥＴ ＡＣＫＮＯＷＬＥＤＧＥ信号
はバス２４上に活性化された転送が全く生じていないこ
とを示すことができるという有利な点がある。バスアー
ビタ３８は現在のバストランザクションの終りを待つ能
力を有するので、バスアービタ３８はバス２４が完全に
アイドル状態である（ドッキング状態になっても安全で
ある）場合にのみＱＵＩＥＴ ＡＣＫＮＯＷＬＥＤＧＥ
信号を発するよう構成されてもよい。このように、バス
アービタ３８はＱＵＩＥＴ ＡＣＫＮＯＷＬＥＤＧＥ信
号を与えることによってバス２４が沈黙していることを
ドッキングエージェント３２に信号送信し、さらなるバ
スサイクルモニタ回路の必要性を排除してもよい。本質
的には要求によってドッキングエージェントに対しバス
２４のオーナーシップを保証するために、好ましくはバ
スアービタ３８はドッキングエージェント３２に対しバ
ス２４への時間に拘束されるアクセスを与える。この好
ましい実施例においては、時間に拘束されるアクセス
は、バス２４がドッキング事象に備えて準備されるよう
エージェント３２に適当な時間でバス２４の制御を得さ
せる高優先順位または一次アクセスをさす。バスアービ
タ３８は、好ましくはＱＵＩＥＴ ＲＥＱＵＥＳＴ信号
に応答してバス２４への専用の非プリエンプティブアク
セスを許可する優先順位スキームを利用して、時間に拘
束されるアクセスを与える。この優先順位スキームは、
ＣＰＵ２６ならびに周辺装置２８および３０のような他
の高優先順位バスマスタがバス２４を求めて競合する
と、フェアネススキームの動作にもかかわらず専用の非
プリエンプティブアクセスを許可し、ドッキングエージ
ェント３２がバス２４へのアクセスを許可されるように
する。さらに、専用の非プリエンプティブアクセスは、
ＣＰＵ２６、装置２８、装置３０、装置４０、および装
置４２のような他のバスマスタがドッキングエージェン
ト３２からバスオーナーシップを取除くことを防ぐ。こ
うして、この、時間に拘束されるアクセスによって、バ
ス２４は最小限の時間で沈黙させられて、バス２４がド
ッキングバス４６とドッキングされるまたはドッキング
を解除される際に破滅的な障害を回避することを確実な
ものにする。
はバス２４上に活性化された転送が全く生じていないこ
とを示すことができるという有利な点がある。バスアー
ビタ３８は現在のバストランザクションの終りを待つ能
力を有するので、バスアービタ３８はバス２４が完全に
アイドル状態である（ドッキング状態になっても安全で
ある）場合にのみＱＵＩＥＴ ＡＣＫＮＯＷＬＥＤＧＥ
信号を発するよう構成されてもよい。このように、バス
アービタ３８はＱＵＩＥＴ ＡＣＫＮＯＷＬＥＤＧＥ信
号を与えることによってバス２４が沈黙していることを
ドッキングエージェント３２に信号送信し、さらなるバ
スサイクルモニタ回路の必要性を排除してもよい。本質
的には要求によってドッキングエージェントに対しバス
２４のオーナーシップを保証するために、好ましくはバ
スアービタ３８はドッキングエージェント３２に対しバ
ス２４への時間に拘束されるアクセスを与える。この好
ましい実施例においては、時間に拘束されるアクセス
は、バス２４がドッキング事象に備えて準備されるよう
エージェント３２に適当な時間でバス２４の制御を得さ
せる高優先順位または一次アクセスをさす。バスアービ
タ３８は、好ましくはＱＵＩＥＴ ＲＥＱＵＥＳＴ信号
に応答してバス２４への専用の非プリエンプティブアク
セスを許可する優先順位スキームを利用して、時間に拘
束されるアクセスを与える。この優先順位スキームは、
ＣＰＵ２６ならびに周辺装置２８および３０のような他
の高優先順位バスマスタがバス２４を求めて競合する
と、フェアネススキームの動作にもかかわらず専用の非
プリエンプティブアクセスを許可し、ドッキングエージ
ェント３２がバス２４へのアクセスを許可されるように
する。さらに、専用の非プリエンプティブアクセスは、
ＣＰＵ２６、装置２８、装置３０、装置４０、および装
置４２のような他のバスマスタがドッキングエージェン
ト３２からバスオーナーシップを取除くことを防ぐ。こ
うして、この、時間に拘束されるアクセスによって、バ
ス２４は最小限の時間で沈黙させられて、バス２４がド
ッキングバス４６とドッキングされるまたはドッキング
を解除される際に破滅的な障害を回避することを確実な
ものにする。
【００３７】システムおよびアプリケーションのパラメ
ータは典型的には、時間に拘束されるアクセスのための
時間と、ゆえにドッキングエージェント３２に対してバ
ス２４のオーナーシップを許可するための即時性とを定
義する。たとえば、バスアービタ３８はたとえば０．５
秒未満のような特定の実時間でバス２４へのアクセスを
許可してもよい。０．５秒以内のアクセスにより、シス
テム１０が状態を変更する際にユーザは知覚可能な遅延
を被らないことが確実となる。代替的には、バスアービ
タ３８は、特定の数のバストランザクションまたはクロ
ックサイクルを待つこと、現在のバスサイクルを即座に
切断すること、時刻クロックをスケジュールと比較する
こと、またはソフトウェアもしくはユーザにより構成さ
れるタイミングスキームによって、バス２４へのアクセ
スを許可してもよい。こうして、バスアービタ３８は外
部状態に応答してバス２４への有利な時間に拘束される
アクセスを認めることが可能であり、それによって適切
な時間でのエージェント３２によるアクセスを本質的に
保証することができる。
ータは典型的には、時間に拘束されるアクセスのための
時間と、ゆえにドッキングエージェント３２に対してバ
ス２４のオーナーシップを許可するための即時性とを定
義する。たとえば、バスアービタ３８はたとえば０．５
秒未満のような特定の実時間でバス２４へのアクセスを
許可してもよい。０．５秒以内のアクセスにより、シス
テム１０が状態を変更する際にユーザは知覚可能な遅延
を被らないことが確実となる。代替的には、バスアービ
タ３８は、特定の数のバストランザクションまたはクロ
ックサイクルを待つこと、現在のバスサイクルを即座に
切断すること、時刻クロックをスケジュールと比較する
こと、またはソフトウェアもしくはユーザにより構成さ
れるタイミングスキームによって、バス２４へのアクセ
スを許可してもよい。こうして、バスアービタ３８は外
部状態に応答してバス２４への有利な時間に拘束される
アクセスを認めることが可能であり、それによって適切
な時間でのエージェント３２によるアクセスを本質的に
保証することができる。
【００３８】バスアービタ３８はさらに、現在のバスマ
スタに特定数のバスサイクルでそのバストランザクショ
ンを完了させるＢＡＣＫＯＦＦ信号を起動して、それに
よりドッキングエージェント３２へのアクセスの許可を
早めることができるという有利な点がある。ＢＡＣＫＯ
ＦＦ信号は、ドッキングエージェント３２がバスオーナ
ーシップを要求した後、ＣＰＵ２６、周辺装置２８およ
び３０、ならびにさらには周辺装置４０および４２のよ
うなバスマスタが時間を延長してバスオーナーシップを
維持することを防ぐ。こうして、ＢＡＣＫＯＦＦ信号に
よって、バスアービタ３８はドッキングエージェント３
２に対して時間に拘束されるアクセスを確実に許可する
ことができる。
スタに特定数のバスサイクルでそのバストランザクショ
ンを完了させるＢＡＣＫＯＦＦ信号を起動して、それに
よりドッキングエージェント３２へのアクセスの許可を
早めることができるという有利な点がある。ＢＡＣＫＯ
ＦＦ信号は、ドッキングエージェント３２がバスオーナ
ーシップを要求した後、ＣＰＵ２６、周辺装置２８およ
び３０、ならびにさらには周辺装置４０および４２のよ
うなバスマスタが時間を延長してバスオーナーシップを
維持することを防ぐ。こうして、ＢＡＣＫＯＦＦ信号に
よって、バスアービタ３８はドッキングエージェント３
２に対して時間に拘束されるアクセスを確実に許可する
ことができる。
【００３９】図２に示されるポータブルコンピュータ２
０とドッキングステーション２２とは図１を参照して論
じられたドッキング可能なコンピュータシステム１０と
同様に動作する。しかしながら、図２のドッキング可能
なコンピュータシステム１０は、インライン装置として
示されるドッキングエージェント３３およびドッキング
制御回路４５と、スタンドアロンのオフライン装置とし
て示されるバスアービタ５２とを含む。ドッキングエー
ジェント３２およびドッキング制御回路４４（図１）
は、図２ではバスアービタ５２とともに用いられてもよ
い。代替的に、バスアービタ５２はＣＰＵ２６と一体化
されて、それによってバスアービタ５２にバス２４上の
現在のバスサイクルを切断させることを可能にしてもよ
い。
０とドッキングステーション２２とは図１を参照して論
じられたドッキング可能なコンピュータシステム１０と
同様に動作する。しかしながら、図２のドッキング可能
なコンピュータシステム１０は、インライン装置として
示されるドッキングエージェント３３およびドッキング
制御回路４５と、スタンドアロンのオフライン装置とし
て示されるバスアービタ５２とを含む。ドッキングエー
ジェント３２およびドッキング制御回路４４（図１）
は、図２ではバスアービタ５２とともに用いられてもよ
い。代替的に、バスアービタ５２はＣＰＵ２６と一体化
されて、それによってバスアービタ５２にバス２４上の
現在のバスサイクルを切断させることを可能にしてもよ
い。
【００４０】ドッキングエージェント３３はシステムバ
ス２４とコネクタバス２５との間に結合される。ドッキ
ング制御回路４５はコネクタバス４７とドッキングバス
４６との間に結合される。コネクタバス２５は好ましく
は外部コネクタ３４に結合され、コネクタバス４７は好
ましくは外部コネクタ３６に結合される。ドッキングエ
ージェント３３は好ましくは、システム１０が状態を変
更しようとする際にコネクタバス２５を沈黙させる。ド
ッキング制御回路４５は、システム１０が状態を変更し
ようとする際にコネクタバス４７をさらに沈黙させる。
ドッキングエージェント３３およびドッキング制御回路
４５はさらにシステムバス２４およびドッキングバス４
６を沈黙させる。
ス２４とコネクタバス２５との間に結合される。ドッキ
ング制御回路４５はコネクタバス４７とドッキングバス
４６との間に結合される。コネクタバス２５は好ましく
は外部コネクタ３４に結合され、コネクタバス４７は好
ましくは外部コネクタ３６に結合される。ドッキングエ
ージェント３３は好ましくは、システム１０が状態を変
更しようとする際にコネクタバス２５を沈黙させる。ド
ッキング制御回路４５は、システム１０が状態を変更し
ようとする際にコネクタバス４７をさらに沈黙させる。
ドッキングエージェント３３およびドッキング制御回路
４５はさらにシステムバス２４およびドッキングバス４
６を沈黙させる。
【００４１】ドッキングエージェント３３およびドッキ
ング制御回路４５はインライン装置として動作して、コ
ネクタバス２５をシステムバス２４から切離し、コネク
タバス４７をドッキングバス４６から切離すことができ
る。ドッキングエージェント３３およびドッキング制御
回路４５は好ましくは、フィルタ能力と駆動能力と電圧
レベル変換能力とバッファリング能力とを含む。バッフ
ァリング能力は高インピーダンス状態を利用してバス２
４および４６を切離すためのトライステート入力および
出力を含んでもよい。
ング制御回路４５はインライン装置として動作して、コ
ネクタバス２５をシステムバス２４から切離し、コネク
タバス４７をドッキングバス４６から切離すことができ
る。ドッキングエージェント３３およびドッキング制御
回路４５は好ましくは、フィルタ能力と駆動能力と電圧
レベル変換能力とバッファリング能力とを含む。バッフ
ァリング能力は高インピーダンス状態を利用してバス２
４および４６を切離すためのトライステート入力および
出力を含んでもよい。
【００４２】バスアービタ５２はバスアービタ３８と同
様に動作し、バスアービタ５２にバス２４上の使用状況
をモニタさせるのを可能にするバス入力４１を含む。バ
スアービタ３２はドッキングエージェント３３に対して
バス２４またはバス２５へのアクセスを許可するため
の、時間に拘束される優先順位スキームを備える。代替
的には、バスアービタ５２はＣＰＵベースのバス沈黙技
術のためにバス２４のオーナーシップをＣＰＵ２６に許
可してもよい。
様に動作し、バスアービタ５２にバス２４上の使用状況
をモニタさせるのを可能にするバス入力４１を含む。バ
スアービタ３２はドッキングエージェント３３に対して
バス２４またはバス２５へのアクセスを許可するため
の、時間に拘束される優先順位スキームを備える。代替
的には、バスアービタ５２はＣＰＵベースのバス沈黙技
術のためにバス２４のオーナーシップをＣＰＵ２６に許
可してもよい。
【００４３】図３はＣＰＵ２６と周辺装置２８と周辺装
置３０とシステムバス２４とオーディオ周辺装置６４と
バスアービタ７８とを含む音声処理可能なコンピュータ
システム６０の概略図である。バスアービタ７８はＣＰ
Ｕ２６と有利に一体化している。代替的に、バスアービ
タ７８はバスアービタ５２（図２）と同様のスタンドア
ロン装置であってもよい。オーディオ周辺装置６４は、
スピーカ７０に結合される出力６６とスピーカ７２に結
合される出力６８とを含むデジタル信号処理構成要素で
ある。オーディオ周辺装置６４はスピーカ７０および７
２に音声信号を与え、スピーカ７０および７２はその音
声信号に応答して音声を与える。
置３０とシステムバス２４とオーディオ周辺装置６４と
バスアービタ７８とを含む音声処理可能なコンピュータ
システム６０の概略図である。バスアービタ７８はＣＰ
Ｕ２６と有利に一体化している。代替的に、バスアービ
タ７８はバスアービタ５２（図２）と同様のスタンドア
ロン装置であってもよい。オーディオ周辺装置６４は、
スピーカ７０に結合される出力６６とスピーカ７２に結
合される出力６８とを含むデジタル信号処理構成要素で
ある。オーディオ周辺装置６４はスピーカ７０および７
２に音声信号を与え、スピーカ７０および７２はその音
声信号に応答して音声を与える。
【００４４】バスアービタ７８（図３）は、バスアービ
タ３８および５２（図１および図２）と同様である。バ
スアービタ７８は、一次要求制御ライン８７に結合され
る一次要求入力７９と、一次肯定応答制御ライン８９に
結合される一次肯定応答出力８０とを含む。周辺装置６
４の一次要求出力９１は一次要求制御ライン８７に結合
され、装置６４の一次肯定応答入力９３は一次肯定応答
制御ライン８９に結合される。
タ３８および５２（図１および図２）と同様である。バ
スアービタ７８は、一次要求制御ライン８７に結合され
る一次要求入力７９と、一次肯定応答制御ライン８９に
結合される一次肯定応答出力８０とを含む。周辺装置６
４の一次要求出力９１は一次要求制御ライン８７に結合
され、装置６４の一次肯定応答入力９３は一次肯定応答
制御ライン８９に結合される。
【００４５】オーディオ周辺装置６４はスピーカ７０お
よび７２に対する出力６６および６８で音声信号を発生
するのにデジタルデータでオペレーションを行なう。こ
れらのオペレーションはオーディオ周辺装置６４がバス
２４にアクセスしてメモリ（図示せず）またはコンピュ
ータシステム６０に関連する他の構成要素（図示せず）
においてデジタルデータを読出および書込むことを必要
とする。オーディオ周辺装置６４が音声信号を発生する
ためにバス２４にアクセスしなければならない場合、オ
ーディオ周辺装置６４は一次要求制御ライン８７上でＰ
ＲＩＭＡＲＹＲＥＱＵＥＳＴ信号を与える。一般に、オ
ーディオ周辺装置６４はいわゆる「音声グリッチ」の発
生を防ぐためにバス２４への即時アクセスを有さなけれ
ばならない。これらの「音声グリッジ」はそれら自身を
クリック、クラックル、または他の聴覚的に検知可能な
歪みとして現す。
よび７２に対する出力６６および６８で音声信号を発生
するのにデジタルデータでオペレーションを行なう。こ
れらのオペレーションはオーディオ周辺装置６４がバス
２４にアクセスしてメモリ（図示せず）またはコンピュ
ータシステム６０に関連する他の構成要素（図示せず）
においてデジタルデータを読出および書込むことを必要
とする。オーディオ周辺装置６４が音声信号を発生する
ためにバス２４にアクセスしなければならない場合、オ
ーディオ周辺装置６４は一次要求制御ライン８７上でＰ
ＲＩＭＡＲＹＲＥＱＵＥＳＴ信号を与える。一般に、オ
ーディオ周辺装置６４はいわゆる「音声グリッチ」の発
生を防ぐためにバス２４への即時アクセスを有さなけれ
ばならない。これらの「音声グリッジ」はそれら自身を
クリック、クラックル、または他の聴覚的に検知可能な
歪みとして現す。
【００４６】バスアービタ７８は好ましくは、ＣＰＵ２
６、周辺装置２８、または周辺装置３０のような他のバ
スマスタに与えられるすべての許可をデアサートし、一
次肯定応答制御ライン８９を介してＰＲＩＭＡＲＹ Ａ
ＣＫＮＯＷＬＥＤＧＥ信号を与えることによってオーデ
ィオ周辺装置６４にバスオーナーシップを許可する。バ
スアービタ７８は、バス２４のオーナーシップがオーデ
ィオ周辺装置６４に対して最小限の時間で許可されるこ
とを確実にするために、時間に拘束されるアプリローチ
を備える。バスアービタ７８は、オーディオ周辺装置６
４内のデジタルデータ記憶装置（図示せず）のサイズ、
装置６４の速度、またはデジタルデータの音声分解能の
ようなシステム６０のパラメータに関連する、たとえば
０．１秒のような特定の時間内にバス２４へのアクセス
を許可する。好ましくは、バス２４のオーナーシップは
「音声グリッチ」の防止のような外部要件に応答して許
可される。
６、周辺装置２８、または周辺装置３０のような他のバ
スマスタに与えられるすべての許可をデアサートし、一
次肯定応答制御ライン８９を介してＰＲＩＭＡＲＹ Ａ
ＣＫＮＯＷＬＥＤＧＥ信号を与えることによってオーデ
ィオ周辺装置６４にバスオーナーシップを許可する。バ
スアービタ７８は、バス２４のオーナーシップがオーデ
ィオ周辺装置６４に対して最小限の時間で許可されるこ
とを確実にするために、時間に拘束されるアプリローチ
を備える。バスアービタ７８は、オーディオ周辺装置６
４内のデジタルデータ記憶装置（図示せず）のサイズ、
装置６４の速度、またはデジタルデータの音声分解能の
ようなシステム６０のパラメータに関連する、たとえば
０．１秒のような特定の時間内にバス２４へのアクセス
を許可する。好ましくは、バス２４のオーナーシップは
「音声グリッチ」の防止のような外部要件に応答して許
可される。
【００４７】図４はシステム９０で用いるのに適当なバ
スアービタ１００を示す。システム９０は図１−図３に
示されるシステム１０またはシステム６０と同様であっ
てもよい。バスアービタ１００は、一次要求ライン１１
２に結合される一次（沈黙）要求入力１０６と、二次要
求入力１３４、１３５、１３６および１３７とを含む。
バスアービタ１００はさらに、一次肯定応答ライン１１
５に結合される一次（沈黙）肯定応答出力１０８と、二
次肯定応答出力１４０、１４１、１４２および１４３と
を含む。エージェント１０４は一次要求ライン１１２と
一次肯定応答ライン１１４とに結合される。好ましく
は、エージェント１０４はドッキングエージェント３
２、ドッキングエージェント３３、またはオーディオ周
辺装置６４（図１−図３）と同様のバスマスタである。
スアービタ１００を示す。システム９０は図１−図３に
示されるシステム１０またはシステム６０と同様であっ
てもよい。バスアービタ１００は、一次要求ライン１１
２に結合される一次（沈黙）要求入力１０６と、二次要
求入力１３４、１３５、１３６および１３７とを含む。
バスアービタ１００はさらに、一次肯定応答ライン１１
５に結合される一次（沈黙）肯定応答出力１０８と、二
次肯定応答出力１４０、１４１、１４２および１４３と
を含む。エージェント１０４は一次要求ライン１１２と
一次肯定応答ライン１１４とに結合される。好ましく
は、エージェント１０４はドッキングエージェント３
２、ドッキングエージェント３３、またはオーディオ周
辺装置６４（図１−図３）と同様のバスマスタである。
【００４８】バスアービタ１００はさらに、二次要求ラ
イン１２４と二次肯定応答ライン１２８とを介して周辺
装置１１４に、二次要求ライン１２５と二次肯定応答ラ
イン１２９とを介して周辺装置１１８に、二次要求ライ
ン１２６と二次肯定応答ライン１３０とを介して周辺装
置１２０に、および二次要求ライン１２７と二次肯定応
答ライン１３１とを介して周辺装置１２２に結合され
る。二次肯定応答出力１４０〜１４３は二次肯定応答ラ
イン１２８〜１３１にそれぞれ結合され、二次要求入力
１３４〜１３７は二次要求ライン１２４〜１２７にそれ
ぞれ結合される。周辺装置１１４、１１８、１２０およ
び１２２はバス９２に結合されるバスマスタである。
イン１２４と二次肯定応答ライン１２８とを介して周辺
装置１１４に、二次要求ライン１２５と二次肯定応答ラ
イン１２９とを介して周辺装置１１８に、二次要求ライ
ン１２６と二次肯定応答ライン１３０とを介して周辺装
置１２０に、および二次要求ライン１２７と二次肯定応
答ライン１３１とを介して周辺装置１２２に結合され
る。二次肯定応答出力１４０〜１４３は二次肯定応答ラ
イン１２８〜１３１にそれぞれ結合され、二次要求入力
１３４〜１３７は二次要求ライン１２４〜１２７にそれ
ぞれ結合される。周辺装置１１４、１１８、１２０およ
び１２２はバス９２に結合されるバスマスタである。
【００４９】アービタ１００はバス９２に結合されるバ
スモニタ入力１１０をさらに含む。エージェント１０４
は、バス９２にバス入力１０７で結合され、外部入力１
０５を含む。バスアービタ１００はＣＰＵ２６（図示せ
ず）のようなＣＰＵに結合される要求／許可の対（図示
せず）をさらに含む。
スモニタ入力１１０をさらに含む。エージェント１０４
は、バス９２にバス入力１０７で結合され、外部入力１
０５を含む。バスアービタ１００はＣＰＵ２６（図示せ
ず）のようなＣＰＵに結合される要求／許可の対（図示
せず）をさらに含む。
【００５０】動作において、バスアービタ１００は二次
要求入力１３４〜１３７上でＳＥＣＯＮＤＡＲＹ ＲＥ
ＱＵＥＳＴ信号を受取る。バスアービタ１００は固定さ
れるまたは回転優先順位スキームとＳＥＣＯＮＤＡＲＹ
ＲＥＱＵＥＳＴ信号を処理するフェアネススキームと
を用いて周辺装置１１４と１１８と１２０と１２２との
うちの１つにバスオーナーシップを許可する。バスアー
ビタ１００はバスモニタ入力１１０上の信号を受取るこ
とによってバス９２上のトランザクションをモニタす
る。バスアービタ１００は、バス９２上のトランザクシ
ョン、回転するまたは固定される優先順位スキーム、お
よびフェアネススキームに応答して、周辺装置１１４と
１１８と１２０と１２２に二次肯定応答ライン１２８〜
１３１上でそれぞれＳＥＣＯＮＤＡＲＹ ＡＣＫＮＯＷ
ＬＥＤＧＥ（二次肯定応答）信号を与える。
要求入力１３４〜１３７上でＳＥＣＯＮＤＡＲＹ ＲＥ
ＱＵＥＳＴ信号を受取る。バスアービタ１００は固定さ
れるまたは回転優先順位スキームとＳＥＣＯＮＤＡＲＹ
ＲＥＱＵＥＳＴ信号を処理するフェアネススキームと
を用いて周辺装置１１４と１１８と１２０と１２２との
うちの１つにバスオーナーシップを許可する。バスアー
ビタ１００はバスモニタ入力１１０上の信号を受取るこ
とによってバス９２上のトランザクションをモニタす
る。バスアービタ１００は、バス９２上のトランザクシ
ョン、回転するまたは固定される優先順位スキーム、お
よびフェアネススキームに応答して、周辺装置１１４と
１１８と１２０と１２２に二次肯定応答ライン１２８〜
１３１上でそれぞれＳＥＣＯＮＤＡＲＹ ＡＣＫＮＯＷ
ＬＥＤＧＥ（二次肯定応答）信号を与える。
【００５１】バスアービタ１００は一次要求ライン１１
２上のＰＲＩＭＡＲＹ ＲＥＱＵＥＳＴ信号に応答して
バス９２への時間に拘束されるアクセスを与えるよう構
成される。アービタ１００は本質的に、回転するまたは
固定される優先順位スキームおよびフェアネススキーム
の動作にかかわらずＰＲＩＭＡＲＹ ＲＥＱＵＥＳＴ信
号を受取った後一定の時間でエージェント１０４にバス
９２へのアクセスを保証することができる。バスアービ
タ１００は一次要求入力１０６で一次要求ライン１１２
上のＰＲＩＭＡＲＹ ＲＥＱＵＥＳＴ信号を受取ると、
バスアービタ１００は一次肯定応答ライン１１５でＰＲ
ＩＭＡＲＹ ＡＣＫＮＯＷＬＥＤＧＥ信号を与える。エ
ージェント１０４はこうしてバス９２への時間に拘束さ
れるアクセスを与えられる。図１を参照して上で論じた
ように、時間に拘束されるアクセスはエージェント１０
４に十分な時間で外部状態に応答させる高優先順位アク
セスである。
２上のＰＲＩＭＡＲＹ ＲＥＱＵＥＳＴ信号に応答して
バス９２への時間に拘束されるアクセスを与えるよう構
成される。アービタ１００は本質的に、回転するまたは
固定される優先順位スキームおよびフェアネススキーム
の動作にかかわらずＰＲＩＭＡＲＹ ＲＥＱＵＥＳＴ信
号を受取った後一定の時間でエージェント１０４にバス
９２へのアクセスを保証することができる。バスアービ
タ１００は一次要求入力１０６で一次要求ライン１１２
上のＰＲＩＭＡＲＹ ＲＥＱＵＥＳＴ信号を受取ると、
バスアービタ１００は一次肯定応答ライン１１５でＰＲ
ＩＭＡＲＹ ＡＣＫＮＯＷＬＥＤＧＥ信号を与える。エ
ージェント１０４はこうしてバス９２への時間に拘束さ
れるアクセスを与えられる。図１を参照して上で論じた
ように、時間に拘束されるアクセスはエージェント１０
４に十分な時間で外部状態に応答させる高優先順位アク
セスである。
【００５２】エージェント１０４は外部入力１０５上に
与えられる通知信号のような外部信号に応答してＰＲＩ
ＭＡＲＹ ＲＥＱＵＥＳＴ信号を与えてもよい。代替的
に、エージェント１０４はそれがバス９２にアクセスす
ることを必要とする外部条件を示すタイマまたは他の装
置に応答してＰＲＩＭＡＲＹ ＲＥＱＵＥＳＴ信号を与
えてもよい。このような外部条件はドッキング事象また
は「音声グリッチ」防止を含む。
与えられる通知信号のような外部信号に応答してＰＲＩ
ＭＡＲＹ ＲＥＱＵＥＳＴ信号を与えてもよい。代替的
に、エージェント１０４はそれがバス９２にアクセスす
ることを必要とする外部条件を示すタイマまたは他の装
置に応答してＰＲＩＭＡＲＹ ＲＥＱＵＥＳＴ信号を与
えてもよい。このような外部条件はドッキング事象また
は「音声グリッチ」防止を含む。
【００５３】図５は要求論理回路１５０と要求論理回路
１５２と要求論理回路１５６とロックモニタ１６０と一
次論理回路１６４と肯定応答回路１６２とを含むバスア
ービタ１００のより詳細な図である。要求論理回路１５
０は二次要求入力１３４および１３５に結合され、要求
論理回路１５２は二次要求入力１３６および１３７に結
合される。バスアービタ１００はＦＲＡＭＥ入力１８６
とＩＲＤＹ入力１８０とをバスモニタ入力１０７の一部
としてさらに含む。
１５２と要求論理回路１５６とロックモニタ１６０と一
次論理回路１６４と肯定応答回路１６２とを含むバスア
ービタ１００のより詳細な図である。要求論理回路１５
０は二次要求入力１３４および１３５に結合され、要求
論理回路１５２は二次要求入力１３６および１３７に結
合される。バスアービタ１００はＦＲＡＭＥ入力１８６
とＩＲＤＹ入力１８０とをバスモニタ入力１０７の一部
としてさらに含む。
【００５４】要求論理回路１５０と１５２と１５６との
各々は、アービタ１００の固定されるまたは回転スキー
ムがプログラム論に従って構成され制御されるようにす
るアービタ構成レジスタ（図示せず）に結合される優先
順位選択入力１６６と、回転可能化入力１６８とを含
む。論理回路１５０、１５２、１５６および１６４は２
つの入力優先順位スキームを実現するカスタム論理設計
である。たとえば、回路１５０のカスタム論理設計は、
二次要求入力１３４と１３５とが競合する場合に入力１
３４を選択する固定された優先順位スキームを実現する
ことができる。このスキームでは、入力１３４上のＳＥ
ＣＯＮＤＡＲＹ ＲＥＱＵＥＳＴ信号がアサートされる
と必ずカスタム論理設計は論理ゲートを用いて入力１３
５を無視する。代替的には、論理回路１５０、１５２、
１５６および１６４はＣＰＵ２６または他の処理素子
（図示せず）によって実行されるソフトウェアにおいて
実現されてもよい。
各々は、アービタ１００の固定されるまたは回転スキー
ムがプログラム論に従って構成され制御されるようにす
るアービタ構成レジスタ（図示せず）に結合される優先
順位選択入力１６６と、回転可能化入力１６８とを含
む。論理回路１５０、１５２、１５６および１６４は２
つの入力優先順位スキームを実現するカスタム論理設計
である。たとえば、回路１５０のカスタム論理設計は、
二次要求入力１３４と１３５とが競合する場合に入力１
３４を選択する固定された優先順位スキームを実現する
ことができる。このスキームでは、入力１３４上のＳＥ
ＣＯＮＤＡＲＹ ＲＥＱＵＥＳＴ信号がアサートされる
と必ずカスタム論理設計は論理ゲートを用いて入力１３
５を無視する。代替的には、論理回路１５０、１５２、
１５６および１６４はＣＰＵ２６または他の処理素子
（図示せず）によって実行されるソフトウェアにおいて
実現されてもよい。
【００５５】要求論理回路１５０は二次要求入力１３４
および１３５上の競合するＳＥＣＯＮＤＡＲＹ ＲＥＱ
ＵＥＳＴ信号の優先順位を判断して、出力１７０で最も
高い優先順位要求信号を与える。同様に、要求論理回路
１５２は二次要求入力１３６および１３７上のＳＥＣＯ
ＮＤＡＲＹ ＲＥＱＵＥＳＴ信号のうちで最も高い優先
順位要求信号を出力１７１で与える。要求論理回路１５
６は出力１７０および１７１上の信号を入力１７３およ
び１７４でそれぞれ受取って、出力１７０および１７１
上の信号のうちで最も高い優先順位要求信号を出力１７
８で与える。
および１３５上の競合するＳＥＣＯＮＤＡＲＹ ＲＥＱ
ＵＥＳＴ信号の優先順位を判断して、出力１７０で最も
高い優先順位要求信号を与える。同様に、要求論理回路
１５２は二次要求入力１３６および１３７上のＳＥＣＯ
ＮＤＡＲＹ ＲＥＱＵＥＳＴ信号のうちで最も高い優先
順位要求信号を出力１７１で与える。要求論理回路１５
６は出力１７０および１７１上の信号を入力１７３およ
び１７４でそれぞれ受取って、出力１７０および１７１
上の信号のうちで最も高い優先順位要求信号を出力１７
８で与える。
【００５６】ロックモニタ１６０は好ましくは、ロック
アウト、デッドロック、またはライブロックのようなロ
ック誤りをシステム９０において確実に生じさせないた
めのフェアネススキーム、アルゴリズム、または他の無
効化回路を備える。このようなロック誤りは、ライトバ
ックキャッシュトランザクションとロックされた／専用
バストランザクションとの組合せによって生ずるかもし
れず、装置１１４、１１８、１２０および１２２（図
４）のような特定の周辺装置がバス９２へのアクセスを
永久に拒否されるかもしれないため不利である。さら
に、このようなロック誤りはバス９２上での機能保全お
よびさらにはシステム９０のハードウェア障害さえも引
起こす可能性がある。ロックモニタ１６０は好ましくは
出力１９０、１９１および１９２でフェアネス信号を与
える。回路１５０、１５２および１５６の優先順位スキ
ームはロック誤りが生じないようフェアネス信号に従っ
て調整される。ゆえに、ロックモニタ１６０は回路１５
０、１５２および１５６の優先順位スキームを無効化し
て装置１１４、１１８、１２０および１２２のグループ
のうちの特定の周辺装置に対してアクセスを許可できる
という有利な点を有して、バス９２が確実にロック誤り
を被らないようにする。
アウト、デッドロック、またはライブロックのようなロ
ック誤りをシステム９０において確実に生じさせないた
めのフェアネススキーム、アルゴリズム、または他の無
効化回路を備える。このようなロック誤りは、ライトバ
ックキャッシュトランザクションとロックされた／専用
バストランザクションとの組合せによって生ずるかもし
れず、装置１１４、１１８、１２０および１２２（図
４）のような特定の周辺装置がバス９２へのアクセスを
永久に拒否されるかもしれないため不利である。さら
に、このようなロック誤りはバス９２上での機能保全お
よびさらにはシステム９０のハードウェア障害さえも引
起こす可能性がある。ロックモニタ１６０は好ましくは
出力１９０、１９１および１９２でフェアネス信号を与
える。回路１５０、１５２および１５６の優先順位スキ
ームはロック誤りが生じないようフェアネス信号に従っ
て調整される。ゆえに、ロックモニタ１６０は回路１５
０、１５２および１５６の優先順位スキームを無効化し
て装置１１４、１１８、１２０および１２２のグループ
のうちの特定の周辺装置に対してアクセスを許可できる
という有利な点を有して、バス９２が確実にロック誤り
を被らないようにする。
【００５７】一次論理回路１６４は出力１７８上の信号
を入力１８１で受取る。出力１７８上の信号は、論理回
路１５０、１５２および１５６の優先順位スキームとロ
ックモニタ１６０のフェアネススキームとに従った、装
置１１４、１１８、１２０および１２２のうちの最も高
い優先順位の装置を示す。一次論理回路１６４は出力１
７８上の信号を入力１８１で受取りＰＲＩＭＡＲＹ Ｒ
ＥＱＵＥＳＴ信号を入力１８２で受取る。ＰＲＩＭＡＲ
Ｙ ＲＥＱＵＥＳＴ信号が一次要求入力１０６にない場
合には、一次論理回路１６４は入力１８１での信号を出
力１８３に与える。
を入力１８１で受取る。出力１７８上の信号は、論理回
路１５０、１５２および１５６の優先順位スキームとロ
ックモニタ１６０のフェアネススキームとに従った、装
置１１４、１１８、１２０および１２２のうちの最も高
い優先順位の装置を示す。一次論理回路１６４は出力１
７８上の信号を入力１８１で受取りＰＲＩＭＡＲＹ Ｒ
ＥＱＵＥＳＴ信号を入力１８２で受取る。ＰＲＩＭＡＲ
Ｙ ＲＥＱＵＥＳＴ信号が一次要求入力１０６にない場
合には、一次論理回路１６４は入力１８１での信号を出
力１８３に与える。
【００５８】肯定応答回路１６２は出力１８３での信号
を受取って、適当なＳＥＣＯＮＤＡＲＹ ＡＣＫＮＯＷ
ＬＥＤＧＥ信号を二次肯定応答出力１４０〜１４３上で
装置１１４、１１８、１２０および１２２のグループの
うちの正しい周辺装置に与える。肯定応答回路１６２は
好ましくは、出力１８３上の信号を二次肯定応答出力１
４０〜１４３のうちの１つの上の適当なＳＥＣＯＮＤＡ
ＲＹ ＡＣＫＮＯＷＬＥＤＧＥ信号に変換するためのデ
コーダまたは他の論理装置である。出力１８３に信号が
全くない場合には、肯定応答回路１６２は出力１４０〜
１４３上のすべてのＳＥＣＯＮＤＡＲＹ ＡＣＫＮＯＷ
ＬＥＤＧＥ信号を取除く。
を受取って、適当なＳＥＣＯＮＤＡＲＹ ＡＣＫＮＯＷ
ＬＥＤＧＥ信号を二次肯定応答出力１４０〜１４３上で
装置１１４、１１８、１２０および１２２のグループの
うちの正しい周辺装置に与える。肯定応答回路１６２は
好ましくは、出力１８３上の信号を二次肯定応答出力１
４０〜１４３のうちの１つの上の適当なＳＥＣＯＮＤＡ
ＲＹ ＡＣＫＮＯＷＬＥＤＧＥ信号に変換するためのデ
コーダまたは他の論理装置である。出力１８３に信号が
全くない場合には、肯定応答回路１６２は出力１４０〜
１４３上のすべてのＳＥＣＯＮＤＡＲＹ ＡＣＫＮＯＷ
ＬＥＤＧＥ信号を取除く。
【００５９】一次論理回路１６４は、一次要求入力１０
６上のＰＲＩＭＡＲＹ ＲＥＱＵＥＳＴ信号に応答して
出力１８３上の信号を取除き、現在のバスサイクルが完
了すると一次肯定応答出力１０８でＰＲＩＭＡＲＹ Ａ
ＣＫＮＯＷＬＥＤＧＥ信号を与える。入力１８２にＰＲ
ＩＭＡＲＹ ＲＥＱＵＥＳＴ信号がある場合には、一次
論理回路１６４が入力１８１での信号を有利に無視して
フェアネススキームが確実に無効化されるようにする。
こうして、一次論理回路１６４はエージェント１０４に
バス９２への時間に拘束されるアクセス与える。
６上のＰＲＩＭＡＲＹ ＲＥＱＵＥＳＴ信号に応答して
出力１８３上の信号を取除き、現在のバスサイクルが完
了すると一次肯定応答出力１０８でＰＲＩＭＡＲＹ Ａ
ＣＫＮＯＷＬＥＤＧＥ信号を与える。入力１８２にＰＲ
ＩＭＡＲＹ ＲＥＱＵＥＳＴ信号がある場合には、一次
論理回路１６４が入力１８１での信号を有利に無視して
フェアネススキームが確実に無効化されるようにする。
こうして、一次論理回路１６４はエージェント１０４に
バス９２への時間に拘束されるアクセス与える。
【００６０】一次論理回路１６４はバス９２上の現在の
バストランザクションの完了を早めるためにＢＡＣＫＯ
ＦＦ入力１４９でＢＡＣＫＯＦＦ信号を与えるという有
利な点をさらに有してもよい。たとえば、バス９２がＣ
ＰＵ（図示せず）または周辺装置１１４、１１８、１２
０および１２２のうちの１つによって現在アクセスされ
ていることをＦＲＡＭＥ入力１８６とＩＲＤＹ入力１８
０とが示す場合、一次論理回路１６４はＰＲＩＭＡＲＹ
ＲＥＱＵＥＳＴ信号を受取ったことに応答してＢＡＣ
ＫＯＦＦ信号を与えるよう構成されてもよい。代替的
に、一次論理回路１６４はバス９２が現在使用中である
かどうかを判断するために他のバスモニタ技術を利用し
てもよい。
バストランザクションの完了を早めるためにＢＡＣＫＯ
ＦＦ入力１４９でＢＡＣＫＯＦＦ信号を与えるという有
利な点をさらに有してもよい。たとえば、バス９２がＣ
ＰＵ（図示せず）または周辺装置１１４、１１８、１２
０および１２２のうちの１つによって現在アクセスされ
ていることをＦＲＡＭＥ入力１８６とＩＲＤＹ入力１８
０とが示す場合、一次論理回路１６４はＰＲＩＭＡＲＹ
ＲＥＱＵＥＳＴ信号を受取ったことに応答してＢＡＣ
ＫＯＦＦ信号を与えるよう構成されてもよい。代替的
に、一次論理回路１６４はバス９２が現在使用中である
かどうかを判断するために他のバスモニタ技術を利用し
てもよい。
【００６１】図６はバスアービタ３８、５２、７８また
は１００の動作の動作のフローチャートである。議論を
容易にするために、外部状態３００は図４およびバスア
ービタ１００を参照して論じられる。外部状態３００
は、ドッキングステーションのバスへのバス９２の結合
もしくは結合解除（ドッキング事象）、またはシステム
９０における「音声グリッジ」の防止を伴ってもよい。
は１００の動作の動作のフローチャートである。議論を
容易にするために、外部状態３００は図４およびバスア
ービタ１００を参照して論じられる。外部状態３００
は、ドッキングステーションのバスへのバス９２の結合
もしくは結合解除（ドッキング事象）、またはシステム
９０における「音声グリッジ」の防止を伴ってもよい。
【００６２】外部状態３００が開始されると、エージェ
ント１０４は好ましくは外部信号を外部入力１０５で受
信する。代替的に、エージェント１０４は外部状態３０
０を内部からモニタしてもよい。エージェント１０４は
好ましくは、外部信号または内部モニタに応答して一次
要求ライン１１２にＰＲＩＭＡＲＹ ＲＥＱＵＥＳＴ信
号を与える。バスアービタ１００は、ＰＲＩＭＡＲＹ
ＲＥＱＵＥＳＴ信号に応答して、任意の二次肯定応答ラ
イン１２８〜１３１上に与えられるすべてのＳＥＣＯＮ
ＤＡＲＹ ＡＣＫＮＯＷＬＥＤＧＥ信号をデアサートす
る（ブロック３２６）。より特定的には、一次論理回路
１６４は入力１８２でＰＲＩＭＡＲＹＲＥＱＵＥＳＴ信
号を受取ると、一次論理回路１６４は出力１８３での信
号を取除く。肯定応答回路１６２は出力１８３での信号
の除去に応答して出力１４０〜１４３上のすべての信号
を取除く。
ント１０４は好ましくは外部信号を外部入力１０５で受
信する。代替的に、エージェント１０４は外部状態３０
０を内部からモニタしてもよい。エージェント１０４は
好ましくは、外部信号または内部モニタに応答して一次
要求ライン１１２にＰＲＩＭＡＲＹ ＲＥＱＵＥＳＴ信
号を与える。バスアービタ１００は、ＰＲＩＭＡＲＹ
ＲＥＱＵＥＳＴ信号に応答して、任意の二次肯定応答ラ
イン１２８〜１３１上に与えられるすべてのＳＥＣＯＮ
ＤＡＲＹ ＡＣＫＮＯＷＬＥＤＧＥ信号をデアサートす
る（ブロック３２６）。より特定的には、一次論理回路
１６４は入力１８２でＰＲＩＭＡＲＹＲＥＱＵＥＳＴ信
号を受取ると、一次論理回路１６４は出力１８３での信
号を取除く。肯定応答回路１６２は出力１８３での信号
の除去に応答して出力１４０〜１４３上のすべての信号
を取除く。
【００６３】次に、バスアービタ１００はバス９２上に
生じている現在のバストランザクションの終りを判断す
るためにバス入力１０７でバス９２をモニタする（ブロ
ック３２８）。より特定的には、バスアービタ１００は
ＦＲＡＭＥ入力１８６でのＦＲＡＭＥ信号またはＩＲＤ
Ｙ入力１８０でのＩＲＤＹ信号のいずれかがアサートさ
れたか否かを判断する。ＰＣＩプロトコルに従うと、い
ずれかの信号がアサートされた場合、現在バストランザ
クションがバス９２上で生じていることになる。ＦＲＡ
ＭＥおよびＩＲＤＹ信号の両方がない場合には、現在バ
ストランザクションは完了している。
生じている現在のバストランザクションの終りを判断す
るためにバス入力１０７でバス９２をモニタする（ブロ
ック３２８）。より特定的には、バスアービタ１００は
ＦＲＡＭＥ入力１８６でのＦＲＡＭＥ信号またはＩＲＤ
Ｙ入力１８０でのＩＲＤＹ信号のいずれかがアサートさ
れたか否かを判断する。ＰＣＩプロトコルに従うと、い
ずれかの信号がアサートされた場合、現在バストランザ
クションがバス９２上で生じていることになる。ＦＲＡ
ＭＥおよびＩＲＤＹ信号の両方がない場合には、現在バ
ストランザクションは完了している。
【００６４】バスアービタ１００は、現在のバストラン
ザクションの終了を早めるために、または単に現在のト
ランザクションが完了されるのを待つために、出力１４
９でＢＡＣＫＯＦＦ信号を与えるという有利な点を有し
てもよい。ＢＡＣＫＯＦＦ信号はシステム９０の装置１
１４、１１８、１２０および１２２のようなバスマスタ
よって受取られる。好ましくはバスマスタはＢＡＣＫＯ
ＦＦ信号に応答して特定数のバスサイクルでそれらのバ
ストランザクションを終結する。現在のバストランザク
ションが終了した後、バスアービタ１００は一次肯定応
答出力１０８でＰＲＩＭＡＲＹ ＡＣＫＮＯＷＬＥＤＧ
Ｅ信号をアサートする（ブロック３３２）。エージェン
ト１０４は好ましくはＰＲＩＭＡＲＹ ＡＣＫＮＯＷＬ
ＥＤＧＥ信号を受取ったことに応答してバス９２のアク
セスを得る。
ザクションの終了を早めるために、または単に現在のト
ランザクションが完了されるのを待つために、出力１４
９でＢＡＣＫＯＦＦ信号を与えるという有利な点を有し
てもよい。ＢＡＣＫＯＦＦ信号はシステム９０の装置１
１４、１１８、１２０および１２２のようなバスマスタ
よって受取られる。好ましくはバスマスタはＢＡＣＫＯ
ＦＦ信号に応答して特定数のバスサイクルでそれらのバ
ストランザクションを終結する。現在のバストランザク
ションが終了した後、バスアービタ１００は一次肯定応
答出力１０８でＰＲＩＭＡＲＹ ＡＣＫＮＯＷＬＥＤＧ
Ｅ信号をアサートする（ブロック３３２）。エージェン
ト１０４は好ましくはＰＲＩＭＡＲＹ ＡＣＫＮＯＷＬ
ＥＤＧＥ信号を受取ったことに応答してバス９２のアク
セスを得る。
【００６５】ＰＲＩＭＡＲＹ ＲＥＱＵＥＳＴ信号が一
次要求入力１０６で受取られる間は、バスアービタ１０
０はＣＰＵならびに周辺装置１１４、１１８、１２０お
よび１２２によって与えられるすべての要求を無視する
（ブロック３３６）。バス９２へのアクセスが外部状態
を処理するのにもはや必要ではないとエージェント１０
４または他の回路が判断した後、エージェント１０４は
一次要求ライン１１２で与えられるＰＲＩＭＡＲＹ Ｒ
ＥＱＵＥＳＴ信号を取除く。アービタ１００はＰＲＩＭ
ＡＲＹ ＲＥＱＵＥＳＴ信号が一次要求入力１０６でデ
アサートされたことを判断すると、バスアービタ１００
は沈黙肯定応答出力１０８でＰＲＩＭＡＲＹ ＡＣＫＮ
ＯＷＬＥＤＧＥ信号をデアサートする（ブロック３３
８）。
次要求入力１０６で受取られる間は、バスアービタ１０
０はＣＰＵならびに周辺装置１１４、１１８、１２０お
よび１２２によって与えられるすべての要求を無視する
（ブロック３３６）。バス９２へのアクセスが外部状態
を処理するのにもはや必要ではないとエージェント１０
４または他の回路が判断した後、エージェント１０４は
一次要求ライン１１２で与えられるＰＲＩＭＡＲＹ Ｒ
ＥＱＵＥＳＴ信号を取除く。アービタ１００はＰＲＩＭ
ＡＲＹ ＲＥＱＵＥＳＴ信号が一次要求入力１０６でデ
アサートされたことを判断すると、バスアービタ１００
は沈黙肯定応答出力１０８でＰＲＩＭＡＲＹ ＡＣＫＮ
ＯＷＬＥＤＧＥ信号をデアサートする（ブロック３３
８）。
【００６６】ＰＲＩＭＡＲＹ ＡＣＫＮＯＷＬＥＤＧＥ
信号がデアサートされた後、バスアービタ１００は二次
要求ライン１２４〜１２７上のＳＥＣＯＮＤＡＲＹ Ｒ
ＥＱＵＥＳＴ信号に応答してＣＰＵならびに周辺装置１
１４、１１８、１２０および１２２をバス９２にアクセ
スさせる。こうして、外部状態３００が処理された後、
バスアービタ１００はシステム９０のための正規のバス
調停動作を行なう。
信号がデアサートされた後、バスアービタ１００は二次
要求ライン１２４〜１２７上のＳＥＣＯＮＤＡＲＹ Ｒ
ＥＱＵＥＳＴ信号に応答してＣＰＵならびに周辺装置１
１４、１１８、１２０および１２２をバス９２にアクセ
スさせる。こうして、外部状態３００が処理された後、
バスアービタ１００はシステム９０のための正規のバス
調停動作を行なう。
【００６７】所与の詳細な図面および特定の例はこの発
明の好ましい例示の実施例を説明するものであるが、そ
れらは例示のみを目的とすることが理解される。この発
明の装置および方法は開示される詳細および条件そのも
のに限定されるものではない。たとえば、バスアービタ
はドッキングエージェントと直接結合して示されている
が、バスアービタはシステムバス、通信リンク、ブリッ
ジ、または他の構成要素を介して通信してもよい。この
アプリケーションでは、装置はそれらが信号の意味を機
能的に破壊することなく信号を通信できる場合に結合さ
れ、装置間に位置する中間構造はそれらの結合を解除し
ない。さらに、システムバスが示されてはいるが、サブ
バスまたは副バスが利用されてもよい。ポータブルコン
ピュータについて記載されてはいるが、システムはパー
ソナルデジタルアシスタント（ＰＤＡ）を含む任意の移
動用コンピュータユニットにとっても適当である。さら
に、様々な図面中の１本の線は複数の導体を表わし得
る。前掲の特許請求の範囲に定義されるこの発明の精神
から逸脱することなく、様々な変更が開示される詳細に
対してなされ得る。
明の好ましい例示の実施例を説明するものであるが、そ
れらは例示のみを目的とすることが理解される。この発
明の装置および方法は開示される詳細および条件そのも
のに限定されるものではない。たとえば、バスアービタ
はドッキングエージェントと直接結合して示されている
が、バスアービタはシステムバス、通信リンク、ブリッ
ジ、または他の構成要素を介して通信してもよい。この
アプリケーションでは、装置はそれらが信号の意味を機
能的に破壊することなく信号を通信できる場合に結合さ
れ、装置間に位置する中間構造はそれらの結合を解除し
ない。さらに、システムバスが示されてはいるが、サブ
バスまたは副バスが利用されてもよい。ポータブルコン
ピュータについて記載されてはいるが、システムはパー
ソナルデジタルアシスタント（ＰＤＡ）を含む任意の移
動用コンピュータユニットにとっても適当である。さら
に、様々な図面中の１本の線は複数の導体を表わし得
る。前掲の特許請求の範囲に定義されるこの発明の精神
から逸脱することなく、様々な変更が開示される詳細に
対してなされ得る。
【図１】この発明の第１の例示の実施例を用いるドッキ
ング可能なコンピュータシステムの概略図である。
ング可能なコンピュータシステムの概略図である。
【図２】この発明の第２の例示的実施例を用いるドッキ
ング可能なコンピュータシステムの概略図である。
ング可能なコンピュータシステムの概略図である。
【図３】この発明の第３の例示的実施例を用いる音声処
理可能なシステムの概略図である。
理可能なシステムの概略図である。
【図４】図１〜図３に示されるシステムで用いるため
の、この発明に従うバスアービタのより詳細な概略ブロ
ック図である。
の、この発明に従うバスアービタのより詳細な概略ブロ
ック図である。
【図５】図４に示されるバスアービタのより詳細な概略
ブロック図である。
ブロック図である。
【図６】図４に示されるバスアービタの動作の単純化さ
れたフローチャートを示す図である。
れたフローチャートを示す図である。
１０ ドッキング可能なコンピュータシステム ２０ ポータブルコンピュータ ２２ ドッキング（ホスト）ステーション ２４ システムバス ２６ ＣＰＵ ２７ バス入力 ２８ 周辺装置 ３０ 周辺装置 ３２ ドッキングエージェント ３４ 外部コネクタ ３５ マイクロコントローラ ３６ 外部コネクタ ３８ バスアービタ ４０ 周辺装置 ４２ 周辺装置 ４４ ドッキング制御回路 ４６ ドッキングバス ４７ 沈黙要求制御ライン ４９ 沈黙肯定応答制御ライン ５０ 通信リンク
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スコット・スワンストーム アメリカ合衆国、78613 テキサス州、シ ーダー・パーク、サイカモア・ストリー ト、1709
Claims (30)
- 【請求項１】 少なくとも２つの状態、ドッキング状態
およびドッキング解除状態をとることが可能なドッキン
グ可能なコンピュータシステムで用いるためのポータブ
ルコンピュータであって、前記ドッキング可能なコンピ
ュータシステムは前記ドッキング可能なコンピュータシ
ステムが状態を変更しようとする際に通知信号を与える
ための通知回路と、ホストコネクタと通信するホストバ
スを含むホストステーションとを含み、前記ポータブル
コンピュータは、 コンピュータコネクタと、 前記コンピュータコネクタと通信するコンピュータバス
とを備え、前記ホストコネクタは前記ドッキング可能な
コンピュータシステムが前記ドッキング状態にあるとき
前記ポータブルコネクタと物理的に結合し、前記ホスト
コネクタは前記ドッキング可能なコンピュータシステム
が前記ドッキング解除状態にあるときは前記コンピュー
タコネクタからは物理的に分離し、前記ポータブルコン
ピュータはさらに、 前記コンピュータバスと通信するドッキングエージェン
トを備え、前記ドッキングエージェントは、沈黙要求出
力を含み、ＱＵＩＥＴ ＲＥＱＵＥＳＴ信号を与え、前
記ポータブルコンピュータはさらに、 前記沈黙要求出力と通信するバスアービタを備え、前記
バスアービタは前記ＱＵＩＥＴ ＲＥＱＵＥＳＴ信号に
応答して前記ドッキングエージェントに前記コンピュー
タバスのオーナーシップを許可する、少なくとも２つの
状態、ドッキング状態およびドッキング解除状態をとる
ことが可能なドッキング可能なコンピュータシステムで
用いるためのポータブルコンピュータ。 - 【請求項２】 前記バスアービタは前記ドッキングエー
ジェントと通信する沈黙バス肯定応答出力を含み、前記
バスアービタは前記ＱＵＩＥＴ ＲＥＱＵＥＳＴ信号に
応答して前記沈黙バス肯定応答出力で沈黙バス肯定応答
信号を与える、請求項１に記載のポータブルコンピュー
タ。 - 【請求項３】 前記バスアービタは複数の二次バス要求
入力と複数の二次バス許可出力とをさらに含む、請求項
２に記載のポータブルコンピュータ。 - 【請求項４】 前記沈黙バス要求入力は専用の非プリエ
ンプティブ入力である、る請求項３に記載のポータブル
コンピュータ。 - 【請求項５】 前記バスアービタは前記複数の二次バス
要求入力に対して優先順位を割当てるための固定される
優先順位スキームを含む、請求項４に記載のポータブル
コンピュータ。 - 【請求項６】 前記バスアービタは前記複数の二次バス
要求入力に対して優先順位を与えるための回転優先順位
スキームを含む、請求項４に記載のポータブルコンピュ
ータ。 - 【請求項７】 前記バスアービタに集積されるマイクロ
プロセッサをさらに含む、請求項１に記載のポータブル
コンピュータ。 - 【請求項８】 前記マイクロプロセッサは前記バスアー
ビタが前記ＱＵＩＥＴ ＲＥＱＵＥＳＴ信号を受取った
ことに応答して現在のバストランザクションを切断す
る、請求項７に記載のポータブルコンピュータ。 - 【請求項９】 コンピュータバスを有するポータブルコ
ンピュータとホストバスを有するホストステーションと
をドッキングまたはドッキング解除する方法であって、
前記ポータブルコンピュータは、前記コンピュータバス
を沈黙させるために前記コンピュータバスと通信するド
ッキングエージェントと、前記コンピュータバスと通信
する周辺装置と、前記コンピュータバスへのアクセスを
許可するためのバスアービタと、前記ポータブルコンピ
ュータのドッキングまたはドッキング解除に応答して通
知信号を発生するための通知回路とを含み、前記ポータ
ブルコンピュータが前記ホストステーションとドッキン
グされると前記コンピュータバスは前記ホストバスと物
理的、電気的に結合され、前記方法は、 前記通知信号に応答して前記ドッキングエージェントに
対し前記コンピュータバスへの時間に拘束されるアクセ
スを許可するステップを含み、前記ドッキングエージェ
ントは前記バスアービタによってアクセスが許可される
ことに応答して前記コンピュータバスを沈黙させ、前記
方法はさらに、 前記ホストバスと前記コンピュータバスとを結合させま
たは結合を解除するステップと、 前記ホストバスとコンピュータバスとが結合されまたは
結合を解除された後、前記周辺装置が前記コンピュータ
バスへのアクセスを有するようにするステップとを含
む、コンピュータバスを有するポータブルコンピュータ
とホストバスを有するホストステーションとをドッキン
グまたはドッキング解除する方法。 - 【請求項１０】 現在のトランザクションは前記コンピ
ュータバス上で生じており、 前記許可ステップの前に、前記コンピュータバス上の前
記現在のトランザクションが完了されるのを待つステッ
プをさらに含む、請求項９に記載の方法。 - 【請求項１１】 前記ドッキングエージェントが前記コ
ンピュータバスへのアクセスを許可された場合、前記コ
ンピュータバスを求めるすべての要求は無視される、請
求項９に記載の方法。 - 【請求項１２】 前記コンピュータバス上の現在のバス
トランザクションの終結を要求するＢＡＣＫＯＦＦ信号
を与えるステップをさらに含む、請求項９に記載の方
法。 - 【請求項１３】 前記周辺装置は前記ＢＡＣＫＯＦＦ信
号に応答して予め選択される数のバスサイクル内で前記
現在のバストランザクションを終結する、請求項１２に
記載の方法。 - 【請求項１４】 複数の周辺装置とバスとを含むコンピ
ュータシステムであって、前記バスは前記複数の前記周
辺装置と作動的に結合され、前記コンピュータシステム
は前記バスへの時間に拘束されるアクセスを必要とする
外部条件を受け、前記コンピュータシステムは、 一次肯定応答出力を有するバスアービタを備え、前記バ
スアービタは前記外部条件に応答して前記一次肯定応答
出力上で前記一次信号に対するＰＲＩＭＡＲＹＡＣＫＮ
ＯＷＬＥＤＧＥ信号を与え、前記コンピュータシステム
はさらに、 前記一次肯定応答出力と結合される前記複数の前記周辺
装置のうちの選択される１つを備え、前記選択される周
辺装置は前記ＰＲＩＭＡＲＹ ＡＣＫＮＯＷＬＥＤＧＥ
信号が与えられると前記バスへの前記時間に拘束される
アクセスを許可される、複数の周辺装置とバスとを含む
コンピュータシステム。 - 【請求項１５】 前記バスアービタは一次要求入力を含
み、前記バスアービタは前記外部条件に応答して前記一
次要求入力でＰＲＩＭＡＲＹ ＲＥＱＵＥＳＴ信号を受
取り、前記バスアービタは前記ＰＲＩＭＡＲＹ ＲＥＱ
ＵＥＳＴ信号に応答して前記ＰＲＩＭＡＲＹ ＡＣＫＮ
ＯＷＬＥＤＧＥ信号を与える、請求項１４に記載のコン
ピュータシステム。 - 【請求項１６】 前記一次要求入力は前記選択される周
辺装置と通信する、請求項１５に記載のコンピュータシ
ステム。 - 【請求項１７】 前記選択される周辺装置はデジタル信
号処理周辺装置である、請求項１６に記載のコンピュー
タシステム。 - 【請求項１８】 前記選択される周辺装置は前記バスに
オフラインドッキングエージェントとして結合される、
請求項１６に記載のコンピュータシステム。 - 【請求項１９】 前記選択される周辺装置はインライン
ドッキングエージェントである、請求項１６に記載のコ
ンピュータシステム。 - 【請求項２０】 ステーションバスを含むホストコンピ
ュータステーションとユニットバスを含む移動用コンピ
ュータユニットとからなるドッキング可能なコンピュー
タシステムにおいて、前記システムは２つの異なる状
態、つまり前記ユニットは、前記ホストコンピュータス
テーションと作動的に関連するドッキング状態と、前記
移動用コンピュータユニットは前記ホストコンピュータ
ステーションから物理的に分離するドッキング解除状態
とにあることが可能であり、前記ドッキング可能なコン
ピュータシステムは前記ユニットバスと通信するドッキ
ングエージェントとを含み、前記ドッキングエージェン
トは前記システムが前記状態間において変化することに
応答して沈黙要求信号を与え、その改良点は、 前記ドッキングエージェントと通信する沈黙バス要求入
力を有するバスアービタを備え、前記バスアービタは前
記沈黙バス要求信号に応答して前記ドッキングエージェ
ントに前記ユニットバスの制御を許可する、ドッキング
可能なコンピュータシステム。 - 【請求項２１】 バスと第１のバスマスタと複数の第２
のバスマスタとを有するコンピュータシステムにおいて
用いるためのバスアービタであって、前記第１のバスマ
スタと前記複数の前記第２のバスマスタとは前記バスに
結合され、前記バスアービタは、 前記第１のバスマスタに結合される一次要求入力と、 前記複数の前記第２のバスマスタに結合される複数の二
次要求入力と、 前記一次要求入力に結合される一次論理回路と、 前記複数の前記二次要求入力に結合される二次論理回路
とを備え、前記複数の前記二次要求入力は前記複数の前
記二次バスマスタから複数のＳＥＣＯＮＤＡＲＹ ＲＥ
ＱＵＥＳＴ信号を受取り、前記二次論理回路は二次出力
が前記一次論理回路に結合され、前記バスアービタはさ
らに、 前記二次論理回路と前記バスとに結合されるロックモニ
タ回路を備え、前記ロックモニタ回路は前記バス上のア
クティビティに応答としてフェアネス信号を与え、 前記二次論理回路は前記複数の前記ＳＥＣＯＮＤＡＲＹ
ＲＥＱＵＥＳＴ信号と前記フェアネス信号とに応答し
て前記二次出力で二次選択信号を与え、前記二次選択信
号は前記複数の前記二次バスマスタうちの１つを示し、
前記一次論理回路は前記一次要求入力上のＰＲＩＭＡＲ
Ｙ ＲＥＱＵＥＳＴ信号と前記二次選択信号とに応答し
て一次選択信号を与え、前記一次論理回路は前記一次選
択信号に応答して前記バスへのアクセスを許可し、前記
ＰＲＩＭＡＲＹ ＲＥＱＵＥＳＴ信号が受取られると前
記一次選択信号は前記第１のバスマスタを示す、バスと
第１のバスマスタと複数の第２のバスマスタとを有する
コンピュータシステムで用いるためのバスアービタ。 - 【請求項２２】 前記一次論理回路は前記一次要求信号
に応答して前記第１のバスマスタに対し時間に拘束され
るアクセスを許可する、請求項２１に記載のバスアービ
タ。 - 【請求項２３】 前記ＰＲＩＭＡＲＹ ＲＥＱＵＥＳＴ
信号がない場合、前記一次選択信号は前記複数の前記第
２のバスマスタの前記１つを示す、請求項２１に記載の
バスアービタ。 - 【請求項２４】 前記第１のバスマスタに結合される一
次肯定応答出力と、 前記複数の前記第２のバスマスタに結合される複数の二
次肯定応答出力と、 前記一次肯定応答出力と前記複数の前記二次肯定出力と
前記一次論理回路とに結合される肯定応答論理回路とを
備え、前記肯定応答論理回路は、前記一次選択信号を受
取り、前記一次選択信号が前記第１のバスマスタを示す
場合には前記一次肯定応答出力で一次肯定応答信号を与
える、請求項２３に記載のバスアービタ。 - 【請求項２５】 前記肯定応答論理回路は前記複数の前
記二次肯定応答出力のうちの１つでＳＥＣＯＮＤＡＲＹ
ＡＣＫＮＯＷＬＥＤＧＥ信号を与え、前記ＰＲＩＭＡ
ＲＹ ＲＥＱＵＥＳＴ信号がない場合には前記複数の前
記二次肯定応答出力のうちの前記１つは前記複数の前記
第２のバスマスタのうちの前記１つと結合される、請求
項２３に記載のバスアービタ。 - 【請求項２６】 前記コンピュータシステムは主プロセ
ッサを含み、前記バスアービタは前記主プロセッサと一
体化される、請求項２１に記載のバスアービタ。 - 【請求項２７】 前記一次論理回路に結合されるＢＡＣ
ＫＯＦＦ出力と、 前記一次論理回路に結合されるバスモニタ入力とをさら
に備え、前記複数の前記第２のバスマスタのうちの特定
の１つが前記バスを所有しかつ前記一次論理回路が前記
ＰＲＩＭＡＲＹ ＲＥＱＵＥＳＴ信号を受取る場合に、
前記一次論理回路は前記ＢＡＣＫＯＦＦ出力で前記ＢＡ
ＣＫＯＦＦ信号を与える、請求項２６に記載のバスアー
ビタ。 - 【請求項２８】 前記バスモニタ入力はＦＲＡＭＥおよ
びＩＲＤＹ信号を受取るための入力を含む、請求項２７
に記載のバスアービタ。 - 【請求項２９】 前記フェアネス信号は前記バス上のロ
ック誤りを防ぐ、請求項２２に記載のバスアービタ。 - 【請求項３０】 前記ロック誤りはバスデッドロックと
バスライブロックとバスロックアウトとを含む、請求項
２９に記載のバスアービタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/255,663 US5632020A (en) | 1994-03-25 | 1994-06-09 | System for docking a portable computer to a host computer without suspending processor operation by a docking agent driving the bus inactive during docking |
| US255663 | 1994-06-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08166923A true JPH08166923A (ja) | 1996-06-25 |
Family
ID=22969351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7141754A Pending JPH08166923A (ja) | 1994-06-09 | 1995-06-08 | 少なくとも２つの状態、ドッキング状態およびドッキング解除状態をとることが可能なドッキング可能なコンピュータシステムで用いるためのポータブルコンピュータ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5632020A (ja) |
| EP (1) | EP0686919B1 (ja) |
| JP (1) | JPH08166923A (ja) |
| AT (1) | ATE195379T1 (ja) |
| DE (1) | DE69518276T2 (ja) |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5598537A (en) * | 1994-03-25 | 1997-01-28 | Advanced Micro Devices, Inc. | Apparatus and method for driving a bus to a docking safe state in a dockable computer system including a docking station and a portable computer |
| US6137476A (en) * | 1994-08-25 | 2000-10-24 | International Business Machines Corp. | Data mouse |
| USRE44628E1 (en) | 1995-03-07 | 2013-12-03 | Intellectual Ventures I Llc | System and method for expansion of a computer |
| USRE39052E1 (en) | 1995-03-07 | 2006-03-28 | Tao Logic Systems Llc | System and method for expansion of a computer |
| KR0151663B1 (ko) * | 1995-05-17 | 1998-10-15 | 김광호 | 체결상태 감지장치를 갖는 도킹 스테이션 및 휴대용 컴퓨터 동작 모드 제어방법 |
| US6549942B1 (en) * | 1995-05-25 | 2003-04-15 | Audiohighway.Com | Enhanced delivery of audio data for portable playback |
| JPH09147545A (ja) * | 1995-09-19 | 1997-06-06 | Ricoh Co Ltd | メモリカードおよび情報処理装置 |
| US6591374B1 (en) * | 1995-12-22 | 2003-07-08 | Cisco Technology, Inc. | Method and apparatus for forcing system components to temporarily enter a standby mode of operation during switching events |
| US6493782B1 (en) * | 1996-01-16 | 2002-12-10 | Texas Instruments Incorporated | Method for performing hot docking of a portable computer into a docking station |
| JP3293733B2 (ja) * | 1996-01-29 | 2002-06-17 | 甲府日本電気株式会社 | 共通バス制御装置 |
| US5944807A (en) * | 1996-02-06 | 1999-08-31 | Opti Inc. | Compact ISA-bus interface |
| US5933609A (en) * | 1996-04-08 | 1999-08-03 | Vlsi Technology, Inc. | Method and system for hot docking a portable computer to a docking station via the primary PCI bus |
| US6370546B1 (en) * | 1996-04-08 | 2002-04-09 | Sony Corporation | First information processing device directly accessing, updating second information process device and vice versa via transmission bus management authority |
| US5941965A (en) * | 1996-05-16 | 1999-08-24 | Electronics Accessory Specialists International, Inc. | Universal docking station |
| US5864708A (en) * | 1996-05-20 | 1999-01-26 | Croft; Daniel I. | Docking station for docking a portable computer with a wireless interface |
| US5954809A (en) * | 1996-07-19 | 1999-09-21 | Compaq Computer Corporation | Circuit for handling distributed arbitration in a computer system having multiple arbiters |
| US5873000A (en) * | 1996-07-19 | 1999-02-16 | Compaq Computer Corporation | System incorporating hot docking and undocking capabilities without requiring a standby or suspend mode by placing local arbiters of system and base into idle state |
| US5999997A (en) * | 1996-07-26 | 1999-12-07 | Compaq Computer Corporation | Two computers cooperating via interconnected busses |
| US5948047A (en) * | 1996-08-29 | 1999-09-07 | Xybernaut Corporation | Detachable computer structure |
| KR100286374B1 (ko) * | 1996-10-29 | 2001-04-16 | 윤종용 | 오디오제어기능을 갖는 컴퓨터 시스템 및 그 제어방법 |
| US5889964A (en) * | 1996-11-21 | 1999-03-30 | Intel Corporation | Method and apparatus for docking and undocking a notebook computer to and from a docking station while the notebook computer is in an active state |
| AU6869998A (en) | 1997-03-26 | 1998-10-20 | Via, Inc. | Wearable computer packaging configurations |
| KR100315910B1 (ko) * | 1997-11-24 | 2002-02-19 | 윤종용 | 써스펜드모드를이용한보조기억장치교체방법 |
| US6068496A (en) * | 1998-03-09 | 2000-05-30 | 3Com Corporation | Sliding door for a dock port |
| US7734852B1 (en) | 1998-08-06 | 2010-06-08 | Ahern Frank W | Modular computer system |
| JP3026796B1 (ja) * | 1998-10-16 | 2000-03-27 | インターナショナル・ビジネス・マシーンズ・コーポレイション | コンピュータと周辺デバイスの接続装置および接続方法 |
| US6460106B1 (en) | 1998-10-20 | 2002-10-01 | Compaq Information Technologies Group, L.P. | Bus bridge for hot docking in a portable computer system |
| KR100561379B1 (ko) | 1999-01-08 | 2006-03-16 | 삼성전자주식회사 | 도킹 시스템의 전원공급장치 및 장애로부터 안전한 도킹 시스템 |
| US7472215B1 (en) * | 1999-03-31 | 2008-12-30 | International Business Machines Corporation | Portable computer system with thermal enhancements and multiple power modes of operation |
| US6594719B1 (en) * | 2000-04-19 | 2003-07-15 | Mobility Electronics Inc. | Extended cardbus/pc card controller with split-bridge ™technology |
| US6421232B2 (en) | 2000-08-02 | 2002-07-16 | Xybernaut Corporation | Dual FPD and thin client |
| US6865579B1 (en) | 2000-08-28 | 2005-03-08 | Sun Microsystems, Inc. | Simplified thread control block design |
| US6728722B1 (en) | 2000-08-28 | 2004-04-27 | Sun Microsystems, Inc. | General data structure for describing logical data spaces |
| US6859852B2 (en) | 2000-09-08 | 2005-02-22 | Texas Instruments Incorporated | Immediate grant bus arbiter for bus system |
| US6549399B2 (en) | 2000-12-15 | 2003-04-15 | Palm, Inc. | Door mechanism for handheld computer |
| US6976108B2 (en) * | 2001-01-31 | 2005-12-13 | Samsung Electronics Co., Ltd. | System on a chip having a system bus, an external bus, and a bus arbiter with programmable priorities for both buses, software, and method for assigning programmable priorities |
| KR100685095B1 (ko) * | 2001-10-22 | 2007-02-22 | 엘지전자 주식회사 | 도킹 시스템과의 버스 연결을 위한 본체 시스템 및 그제어 방법 |
| US6868468B2 (en) * | 2002-02-14 | 2005-03-15 | Standard Microsystems Corporation | Switchable hot-docking interface for a portable computer for hot-docking the portable computer to a docking station |
| US7043588B2 (en) * | 2002-05-24 | 2006-05-09 | Dell Products L.P. | Information handling system featuring multi-processor capability with processor located in docking station |
| US20040034730A1 (en) * | 2002-08-16 | 2004-02-19 | Te-Hua Yu | System and device for hot docking and undocking |
| US20040117793A1 (en) * | 2002-12-17 | 2004-06-17 | Sun Microsystems, Inc. | Operating system architecture employing synchronous tasks |
| US20050198152A1 (en) * | 2004-02-12 | 2005-09-08 | International Business Machines Corporation | Computer with a personal digital assistant |
| US7917679B2 (en) * | 2005-02-18 | 2011-03-29 | Standard Microsystems Corporation | Trusted LPC docking interface for docking notebook computers to a docking station |
| JP2006301770A (ja) * | 2005-04-18 | 2006-11-02 | Toshiba Corp | 情報処理装置および動作制御方法 |
| TWI463322B (zh) * | 2009-08-06 | 2014-12-01 | Asustek Comp Inc | 具有雙主機之電腦系統 |
| US8706936B2 (en) | 2011-11-14 | 2014-04-22 | Arm Limited | Integrated circuit having a bus network, and method for the integrated circuit |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4530069A (en) * | 1982-08-20 | 1985-07-16 | Universal Data, Inc. | Expandable data communication system utilizing hand-held terminal |
| US4769764A (en) * | 1986-08-11 | 1988-09-06 | Isaac Levanon | Modular computer system with portable travel unit |
| US4999787A (en) * | 1988-07-15 | 1991-03-12 | Bull Hn Information Systems Inc. | Hot extraction and insertion of logic boards in an on-line communication system |
| US5195183A (en) * | 1989-01-31 | 1993-03-16 | Norand Corporation | Data communication system with communicating and recharging docking apparatus for hand-held data terminal |
| US5030128A (en) * | 1989-03-06 | 1991-07-09 | Dynabook Technologies Corporation | Docking module |
| US5052943A (en) * | 1989-03-23 | 1991-10-01 | Norand Corporation | Recharging and data retrieval apparatus |
| US5210855A (en) * | 1989-06-09 | 1993-05-11 | International Business Machines Corporation | System for computer peripheral bus for allowing hot extraction on insertion without disrupting adjacent devices |
| US4969830A (en) * | 1989-06-12 | 1990-11-13 | Grid Systems Corporation | Connection between portable computer components |
| JPH0366420U (ja) * | 1989-10-31 | 1991-06-27 | ||
| JPH03269608A (ja) * | 1990-03-20 | 1991-12-02 | Toshiba Corp | 携帯型コンピュータの拡張ユニット |
| JPH04617A (ja) * | 1990-04-18 | 1992-01-06 | Sootec:Kk | 携帯型コンピュータの機能拡張用ステーション |
| JP3245861B2 (ja) * | 1990-11-19 | 2002-01-15 | セイコーエプソン株式会社 | ドッキングシステム |
| US5265238A (en) * | 1991-01-25 | 1993-11-23 | International Business Machines Corporation | Automatic device configuration for dockable portable computers |
| US5353417A (en) * | 1991-05-28 | 1994-10-04 | International Business Machines Corp. | Personal computer with bus interface controller coupled directly with local processor and input/output data buses and for anticipating memory control changes on arbitration for bus access |
| US5187645A (en) * | 1991-06-07 | 1993-02-16 | Ergo Computing, Inc. | Portable computer with docking connector for peripheral devices |
| US5317697A (en) * | 1991-07-31 | 1994-05-31 | Synernetics Inc. | Method and apparatus for live insertion and removal of electronic sub-assemblies |
| US5241542A (en) * | 1991-08-23 | 1993-08-31 | International Business Machines Corporation | Battery efficient operation of scheduled access protocol |
| JPH0821015B2 (ja) * | 1992-01-20 | 1996-03-04 | インターナショナル・ビジネス・マシーンズ・コーポレイション | コンピュータならびにそのシステム再構成化装置および方法 |
| US5323291A (en) * | 1992-10-15 | 1994-06-21 | Apple Computer, Inc. | Portable computer and docking station having an electromechanical docking/undocking mechanism and a plurality of cooperatively interacting failsafe mechanisms |
| US5313596A (en) * | 1993-01-05 | 1994-05-17 | Dell Usa Lp | Motorized portable computer/expansion chassis docking system |
| US5511171A (en) * | 1993-02-26 | 1996-04-23 | 3Com Corporation | Apparatus for live bus insertion of add-on devices |
| US5526493A (en) * | 1993-06-03 | 1996-06-11 | Dell Usa | Docking detection and suspend circuit for portable computer/expansion chassis docking system |
| EP0637793A1 (en) * | 1993-07-28 | 1995-02-08 | AT&T GLOBAL INFORMATION SOLUTIONS INTERNATIONAL INC. | Docking station for portable computer |
| EP0674275B1 (en) * | 1994-03-25 | 2000-08-09 | Advanced Micro Devices, Inc. | An apparatus and method for achieving hot docking capabilities for a dockable computer system |
| US5488572A (en) * | 1994-05-04 | 1996-01-30 | Compaq Computer Corp. | Portable computer system for docking to an expansion base unit |
-
1994
- 1994-06-09 US US08/255,663 patent/US5632020A/en not_active Expired - Lifetime
-
1995
- 1995-05-22 AT AT95303396T patent/ATE195379T1/de active
- 1995-05-22 DE DE69518276T patent/DE69518276T2/de not_active Expired - Lifetime
- 1995-05-22 EP EP95303396A patent/EP0686919B1/en not_active Expired - Lifetime
- 1995-06-08 JP JP7141754A patent/JPH08166923A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US5632020A (en) | 1997-05-20 |
| EP0686919B1 (en) | 2000-08-09 |
| DE69518276T2 (de) | 2001-03-29 |
| ATE195379T1 (de) | 2000-08-15 |
| DE69518276D1 (de) | 2000-09-14 |
| EP0686919A1 (en) | 1995-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5632020A (en) | System for docking a portable computer to a host computer without suspending processor operation by a docking agent driving the bus inactive during docking | |
| JP3231596B2 (ja) | 待ち時間及びシャドー・タイマを有するバス・システム | |
| US5596729A (en) | First arbiter coupled to a first bus receiving requests from devices coupled to a second bus and controlled by a second arbiter on said second bus | |
| US5603050A (en) | Direct memory access controller having programmable timing | |
| JP3526920B2 (ja) | コンピュータシステム、ならびに周辺バスクロック信号を制御するためのシステムおよび方法 | |
| JP4685312B2 (ja) | データ処理システムおよび電力節約方法 | |
| JPH0623970B2 (ja) | 複数バス・マイクロコンピユータ・システム | |
| JP2596894B2 (ja) | 改善された優先仲介を持っているバスマスタ仲介回路 | |
| US5923859A (en) | Dual arbiters for arbitrating access to a first and second bus in a computer system having bus masters on each bus | |
| US5724528A (en) | PCI/ISA bridge having an arrangement for responding to PCI address parity errors for internal PCI slaves in the PCI/ISA bridge | |
| JPH07219892A (ja) | 改善された優先仲介を持っているバスマスタ仲介回路 | |
| US6598104B1 (en) | Smart retry system that reduces wasted bus transactions associated with master retries | |
| US5625824A (en) | Circuit for selectively preventing a microprocessor from posting write cycles | |
| KR20040091705A (ko) | 데이터 처리 시스템을 위한 저 전력 시스템 및 방법 | |
| JPH08339346A (ja) | バスアービタ | |
| US6496938B1 (en) | Enhanced PCI clock control architecture | |
| US6247087B1 (en) | Bus system for shadowing registers | |
| US6959354B2 (en) | Effective bus utilization using multiple bus interface circuits and arbitration logic circuit | |
| US6163826A (en) | Method and apparatus for non-concurrent arbitration of multiple busses | |
| JP2007058716A (ja) | データ転送バスシステム | |
| JPH10320349A (ja) | プロセッサ及び当該プロセッサを用いるデータ転送システム | |
| JPS62154045A (ja) | バス調停方式 | |
| JP2846999B2 (ja) | マイクロプロセッサ | |
| JPH08297630A (ja) | バス接続方式 | |
| US20020188794A1 (en) | Method and apparatus for repeating (extending) transactions on a bus without clock delay |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060411 |