JPH08167652A

JPH08167652A - Ｌｓｉのレイアウト設計方法およびその装置

Info

Publication number: JPH08167652A
Application number: JP6308508A
Authority: JP
Inventors: Noriko Shinomiya; 典子四宮; Masahiko Toyonaga; 昌彦豊永; Masahiro Fukui; 正博福井; Toshirou Akinou; 俊郎秋濃
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1994-12-13
Filing date: 1994-12-13
Publication date: 1996-06-25
Anticipated expiration: 2017-06-04
Also published as: JP3288190B2

Abstract

(57)【要約】【目的】回路ブロック面積を小さくするために、配線
領域面積を削減するセル変更処理を備えたＬＳＩのレイ
アウト設計方法を提供する。【構成】回路設計情報とセルライブラリとを入力する
入力処理Ｓ１と、複数のセル列からなるセルのレイアウ
トを設計するセル配置処理Ｓ２と、セル列間に必要とな
る配線領域の高さを推定する配線領域高さの見積り処理
Ｓ３と、セル上配線領域以外の配線領域を削減するため
に、配置されたセルを、同一仕様であり且つ形状または
端子位置が異なるセルに変更するセル変更処理Ｓ４と、
セル間の配線のレイアウトを設計する配線処理Ｓ５と、
以上の処理により得られたレイアウトに基づきマスクパ
ターンを作成して出力する出力処理Ｓ６とからなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、大規模集積回路（ＬＳ
Ｉ）のレイアウト設計を行う方法および装置に関するも
のであり、特に、機能および性能が同一仕様であり且つ
形状またはセル端子位置の異なるセル群を備えたセルラ
イブラリと多層配線技術とを前提として、回路ブロック
面積を最小にすることを目的とするレイアウト設計方法
および装置に関する。

【０００２】

【従来の技術】近年、半導体基板上に多数の回路が構成
されたいわゆる大規模集積回路（ＬＳＩ）が、様々な分
野において利用されている。また、微細加工等の製造技
術の進歩により、その集積度は益々向上している。

【０００３】ＬＳＩの集積度の向上に伴い、回路設計を
効率よく行うための設計支援技術が発達してきた。論理
設計の結果に従って、ＬＳＩ製造のマスク原画となるマ
スクパターンを作成するレイアウト設計においても、様
々なデザインオートメーション（ＤＡ）技術が実現され
ている。また、製造コストを下げるために回路ブロック
面積をできるだけ小さくすることを目的とするレイアウ
ト設計手法もいくつか提案されている。

【０００４】図１７は、従来のレイアウト設計方法の基
本的な処理の流れを示すフローチャートである。

【０００５】入力処理Ｓ１は、論理設計により得られた
セル間の結線データとセルライブラリデータとを入力
し、計算機のメモリ上に格納する処理である。

【０００６】セル間の結線データは、論理設計終了後、
論理回路データベースなどからネットリストとして出力
される。ネットリストとは、論理シミュレータＶｅｒｉ
ｌｏｇ（市販品）における回路入力形式などにあるよう
に、セル名、端子名および信号名を記述してセル間の結
線情報を表現するものである。同一の信号名が記述され
ている端子同志は、レイアウト設計において配線により
結線されなければならない。

【０００７】また、セルライブラリデータとは、ＬＳＩ
設計において用意される論理機能とそれを実現するトラ
ンジスタレイアウトの組（セル）の情報のことであり、
通常、特定の論理機能を持つセルは一種類だけ用意され
る。また、同一論理機能を持ちながらトランジスタ駆動
能力の異なるセルが、それぞれ用意される場合もある。

【０００８】セル配置処理Ｓ２は、ネットリストに記載
されているセルをセルライブラリから選択して、複数の
セル列からなる配置領域を設計する処理である。セル配
置の方法については、すでに従来から多くの技術が提供
されている。

【０００９】ここでは、ペア交換法を例にとって説明す
る。ペア交換法とは、セルの位置をランダムに入れ替え
ながら、セルの配置の質を数値化する配置評価関数の値
が最も小さくなるようなレイアウトを求める方法であ
る。

【００１０】図１８は、ペア交換法の処理の流れを示す
フローチャートである。まず、ステップａ１において、
セルをランダムに配置し初期配置とする。次に、ステッ
プａ２において、初期配置における配置評価関数の値を
計算しその値をＥ０とする。また、繰り返し回数は１と
しておく。

【００１１】次に、ステップａ３において、セルをラン
ダムに２つ選択し、その２つのセルの配置位置を入れ替
える。ステップａ４において、ステップａ３において実
行した配置変更に対して配置評価関数の値を計算しその
値をＥ１とする。ステップａ５において、Ｅ０＜Ｅ１な
らば、ステップａ６へ進み、セル配置をステップａ３に
おける配置変更前の状態にもどし、ステップａ８へ進
む。Ｅ０≧Ｅ１ならば、ステップａ７へ進み、Ｅ０にＥ
１を代入し、繰り返し回数を１にして、ステップａ３へ
もどる。

【００１２】ステップａ８において、繰り返し回数が指
定回数以上であれば処理を終了する。そうでなければ、
ステップａ９へ進み、繰り返し回数に１を加えてステッ
プａ３へもどる。

【００１３】以上のような処理により、配置評価関数の
値が最小となるセルのレイアウトが得られる。

【００１４】配線処理Ｓ５は、配置されたセル群に対し
て詳細な配線設計を行いセル間の配線のレイアウトを求
める処理である。

【００１５】マスクパターン作成処理Ｓ６は、セルおよ
びセル間の配線のレイアウトに基づきマスクパターンを
作成する処理であり、作成されたマスクパターンは半導
体製造のための後処理にわたされる。

【００１６】図１９は、従来のレイアウト設計方法によ
る設計結果の一例である。図１９において、１００はセ
ル、１０１はセル端子、２０１は第１層金属配線、２０
２は第２層金属配線、２３０はコンタクト、２４０は純
配線領域である。純配線領域２４０とは、配線の下にセ
ル１００が配置されていない配線のみの領域を示す。ま
たここでは、配線は２層までしか重ねられない、いわゆ
る２層配線によるレイアウト設計を前提にしている。

【００１７】２層配線を前提にした場合、セルを構成す
る段階で配線がすでに使用されるため、セル１００上に
おいては、利用できる配線層数が限定される。そのた
め、図１９に示すように、純配線領域２４０においての
み配線を行っている。

【００１８】一方、配線を３層以上重ねることができ
る、いわゆる多層配線技術の利用を前提にしたレイアウ
ト設計方法も、従来からいくつか実現されている。

【００１９】図２０は、多層配線技術の利用を前提にし
た場合の従来のレイアウト設計方法による設計結果の一
例である。図２０において、１００はセル、１０１はセ
ル端子、１５０はセル上配線領域、２０１は第１層金属
配線、２０２は第２層金属配線、２０３は第３層金属配
線、２３０はコンタクト、２４０は純配線領域、３０１
は第１の配線領域、３０２は第２の配線領域である。こ
こでは、多層配線技術の利用により３層以上の配線が可
能なので、セル１００が１層配線で構成されていると
し、セル１００上においても残りの２層の配線は自由に
利用可能であるとみなして設計を行っている。第１の配
線領域３０１はセル上配線領域１５０と純配線領域２４
０とで構成され、第２の配線領域３０２はセル上配線領
域１５０のみで構成されている。

【００２０】図２０に示すような配線のレイアウトは、
例えば、配線処理Ｓ５において、２層配線による詳細配
線を行った後に２層配線への多層割り付けを行い、さら
にコンパクションにより、セル上配線領域１５０、純配
線領域２４０を含めて設計仕様を満足する最小の配線領
域を実現する配線形状を生成することによって、設計さ
れる。

【００２１】図１９においては、全配線が純配線領域２
４０において実現されている。これに対し、図２０にお
いては、配線は純配線領域２４０およびセル上配線領域
１５０において実現されているので、図１９と比べると
純配線領域２４０は格段に小さくなる。したがって、全
体の回路ブロック面積も小さくできる。このような、多
層配線技術を用いて回路ブロック面積を小さくする方法
については、例えば、B.Wu等の著した「Over-the-Cell
Routers for New Cell Model」（29-th ACM/IEEE Desig
n Automation Conference, pp604-607, 1992年）におい
て、報告されている。

【００２２】

【発明が解決しようとする課題】しかし、前記従来のレ
イアウト設計方法において、以下のような問題がある。

【００２３】図２０から明らかなように、多層配線技術
を前提としてレイアウト設計を行っても、配線が集中す
る領域においては純配線領域２４０は必ずしもなくなら
ない場合がある。

【００２４】純配線領域２４０をさらに削減するために
は、例えば、配線が集中する領域において各セルをセル
上配線領域１５０の大きな形状を持つセルに変更するよ
うなセル変更方法を備えたレイアウト設計方法が必要と
なる。

【００２５】レイアウト設計方法におけるセル変更方法
としては、特開平４−３５４３５３により、回路の特性
保証を目的としてトランジスタの大きさを変更するため
の方法およびセル列の長さの均等化を目的とする方法
が、報告されている。

【００２６】しかしながら、前記のセル変更方法は、多
層配線技術の利用を前提にしておらず、セル上配線領域
１５０の大きさに着目したものでもない。また、セル変
更に伴うセル上スルー配線長の増加によって発生する配
線遅延の問題についても考慮がなされていない。

【００２７】本発明の目的は、多層配線技術の利用を前
提として、回路ブロック面積を小さくするために、回路
特性への影響を最小限に押さえつつセル間配線のための
純配線領域を大幅に削減することのできるセル変更処理
を備えた、ＬＳＩレイアウト設計方法およびその装置を
提供することにある。

【００２８】

【課題を解決するための手段】前記の目的を達成するた
め、請求項１の発明が講じた解決手段は、ＬＳＩの設計
工程において、回路設計情報に従い半導体基板上のセル
およびセル間の配線のレイアウトを設計し、該レイアウ
トに基づきマスクパターンを作成するＬＳＩのレイアウ
ト設計方法を対象とし、前記回路設計情報と配置可能な
セル群の情報とを入力する入力処理と、前記回路設計情
報に従い前記配置可能なセル群の中からセルを選択して
平面上に二次元的に配置し、並列状態の複数のセル列か
らなるセルのレイアウトを設計するセル配置処理と、前
記セル配置処理により設計されたセルのレイアウトにお
いて、配線のためにセル列とセル列との間に必要となる
必要配線領域の、セル列と垂直をなす方向の長さである
配線領域高さを推定する配線領域高さの見積り処理と、
セル上における配線可能な領域であるセル上配線領域以
外に前記必要配線領域の配線領域高さを確保するのに必
要となる、配線のみの領域である純配線領域の面積を低
減するために、前記セル配置処理により設計されたセル
のレイアウト上に配置されているセルを前記配置可能な
セル群の中にある同一仕様であり且つ形状またはセル端
子位置の異なるセルに変更することによりセルのレイア
ウトを修正するセル変更処理と、前記セル変更処理によ
り修正されたセルのレイアウトおよび前記回路設計情報
に従いセル間の配線のレイアウトを設計する配線処理
と、以上の各処理により設計されたセルおよびセル間の
配線のレイアウトに基づきマスクパターンを作成するマ
スクパターン作成処理とを備えている構成とするもので
ある。

【００２９】請求項２の発明は、請求項１の発明の構成
に、前記セル変更処理は、前記必要配線領域の配線領域
高さの最大値を求める処理と、前記セル配置処理により
配置された全てのセルを、同一仕様であり且つセル上配
線領域の配線領域高さが前記必要配線領域の配線領域高
さの最大値以上となる形状を持つセルに変更する処理と
からなる構成を付加するものである。

【００３０】請求項３の発明は、請求項１の発明の構成
に、前記セル変更処理は、前記セル配置処理により配置
された各セル列における、セル列を挟む２つの必要配線
領域の配線領域高さの平均値を求める処理と、前記セル
配置処理により配置された各セル列に対して、セル列を
構成する全てのセルを、同一仕様であり且つセル上配線
領域の配線領域高さが前記平均値以上となる形状を持つ
セルに変更する処理とからなる構成を付加するものであ
る。

【００３１】請求項４の発明は、請求項３の発明の構成
に、前記セル配置処理は、配線長と、配線集中の度合
と、セル列の長さのばらつきの度合とを表す配置評価関
数の値が最小になるようにセルのレイアウトを設計する
処理である構成を付加するものである。

【００３２】請求項５の発明は、請求項１〜４の発明の
構成に、前記セル変更処理は、セル列を挟む第１の必要
配線領域および第２の必要配線領域の配線領域高さを求
め、前記セル列を構成する全てのセルを、同一仕様であ
り且つ前記第１の必要配線領域の配線領域高さと前記第
２の必要配線領域の配線領域高さとの比にセル上配線領
域を分割する位置にセル端子を持つセルに変更する処理
を、前記セル配置処理により配置された各セル列に対し
て行う処理を有する構成を付加するものである。請求
項６の発明は、ＬＳＩの設計工程において、回路設計情
報に従い半導体基板上のセルおよびセル間の配線のレイ
アウトを設計し、該レイアウトに基づきマスクパターン
を作成するＬＳＩのレイアウト設計装置を対象とし、前
記回路設計情報と配置可能なセル群の情報とを入力する
入力手段と、前記入力手段により入力された回路設計情
報に従い、前記入力手段により入力された配置可能なセ
ル群の中からセルを選択して平面上に二次元的に配置
し、並列状態の複数のセル列からなるセルのレイアウト
を設計するセル配置手段と、前記セル配置手段により設
計されたセルのレイアウトにおいて、配線のためにセル
列とセル列との間に必要となる必要配線領域の、セル列
と垂直な方向の長さである配線領域高さを推定する配線
領域高さ見積り手段と、セル上における配線可能な領域
であるセル上配線領域以外に前記必要配線領域の配線領
域高さを確保するのに必要となる、配線のみの領域であ
る純配線領域の面積を低減するために、前記セル配置手
段により設計されたセルのレイアウト上に配置されてい
るセルを前記配置可能なセル群の中にある同一仕様であ
り且つ形状またはセル端子位置の異なるセルに変更する
ことによりセルのレイアウトを修正するセル変更手段
と、前記セル変更手段により修正されたセルのレイアウ
トおよび前記回路設計情報に従いセル間の配線のレイア
ウトを設計する配線手段と、以上の各手段により設計さ
れたセルおよびセル間の配線のレイアウトに基づきマス
クパターンを作成するマスクパターン作成手段とを備え
ている構成とするものである。

【００３３】請求項７の発明は、請求項６の発明の構成
に、前記セル変更手段は、前記必要配線領域の配線領域
高さの最大値を求める手段と、前記セル配置手段により
配置された全てのセルを、同一仕様であり且つセル上配
線領域の配線領域高さが前記必要配線領域の配線領域高
さの最大値以上となる形状を持つセルに変更する手段と
からなる構成を付加するものである。

【００３４】請求項８の発明は、請求項６の発明の構成
に、前記セル変更手段は、前記セル配置手段により配置
された各セル列におけるセル列を挟む２つの必要配線領
域の配線領域高さの平均値を求める手段と、前記セル配
置手段により配置された各セル列に対して、セル列を構
成する全てのセルを同一仕様であり且つセル上配線領域
の配線領域高さが前記平均値以上である形状を持つセル
に変更する手段とからなる構成を付加するものである。

【００３５】請求項９の発明は、請求項８の発明の構成
に、前記セル配置手段は、配線長と、配線集中の度合
と、セル列の長さのばらつきの度合とを表す配置評価関
数の値が最小になるようにセルのレイアウトを設計する
手段である構成を付加するものである。

【００３６】請求項１０の発明は、請求項６〜９の発明
の構成に、前記セル変更手段は、セル列を挟む第１の必
要配線領域および第２の必要配線領域の配線領域高さを
求め、前記セル列を構成する全てのセルを同一仕様であ
り且つ前記第１の必要配線領域の配線領域高さと前記第
２の必要配線領域の配線領域高さとの比にセル上配線領
域を分割する位置にセル端子を持つセルに変更する処理
を、前記セル配置手段により配置された各セル列に対し
て行う手段を有している構成を付加するものである。

【００３７】

【作用】請求項１の発明の構成により、セル配置処理に
おいて一旦配置されたセルを、セル変更処理において、
配置可能なセル群の中にある同一仕様であり且つ形状ま
たはセル端子位置の異なるセルに適宜変更することによ
り配線のみの領域である純配線領域を大幅に削減するこ
とができるので、従来よりも回路ブロック面積が格段に
小さくてすむ、セルおよびセル間の配線のレイアウトが
設計できる。

【００３８】請求項２の発明の構成により、セル変更処
理において、配置されたセルを、同一仕様であり且つ必
要配線領域の配線領域高さの最大値以上の高さのセル上
配線領域を持つセルに変更するので、配線のみの領域で
ある純配線領域を確実に削減することができる。

【００３９】請求項３の発明の構成により、セル変更処
理において、配置されたセルを、同一仕様であり且つ、
そのセルが属するセル列を挟む２つの必要配線領域の配
線領域高さの平均値以上の高さのセル上配線領域を持つ
セルに変更するので、配線のみの領域である純配線領域
を、確実に、無駄無く削減することができる。

【００４０】請求項４の発明の構成により、セル変更処
理の前に、セル配置処理において、セル列の長さのばら
つきが最小になるようなセルのレイアウトが得られてい
るので、セル変更処理に伴う回路ブロック面積の増大や
セル上を通過する配線長さの増加等の影響を抑制するこ
とができる。

【００４１】請求項５の発明の構成により、セル変更処
理において、配置されたセルを、同一仕様であり且つ、
そのセルが属するセル列を挟む２つの必要配線領域の配
線領域高さの比にセル上配線領域を分割する位置にセル
端子を持つセルに変更するので、セル上配線領域を効率
よく利用することができ、配線のみの領域である純配線
領域を、さらに削減することができる。

【００４２】請求項６の発明の構成により、セル配置手
段において一旦配置されたセルを、セル変更手段におい
て、配置可能なセル群の中にある同一仕様であり且つ形
状またはセル端子位置の異なるセルに適宜変更すること
により配線のみの領域である純配線領域を大幅に削減す
ることができるので、従来よりも回路ブロック面積が格
段に小さくてすむ、セルおよびセル間の配線のレイアウ
トが設計できる。

【００４３】請求項７の発明の構成により、セル変更手
段において、配置されたセルを、同一仕様であり且つ必
要配線領域の配線領域高さの最大値以上の高さのセル上
配線領域を持つセルに変更するので、配線のみの領域で
ある純配線領域を確実に削減することができる。

【００４４】請求項８の発明の構成により、セル変更手
段において、配置されたセルを、同一仕様であり且つ、
そのセルが属するセル列を挟む２つの必要配線領域の配
線領域高さの平均値以上の高さのセル上配線領域を持つ
セルに変更するので、配線のみの領域である純配線領域
を、確実に、無駄無く削減することができる。

【００４５】請求項９の発明の構成により、セル変更手
段においてセル変更を行う前に、セル配置手段により、
セル列の長さのばらつきが最小になるようなセルのレイ
アウトが得られているので、セル変更に伴う回路ブロッ
ク面積の増大やセル上を通過する配線長さの増加等の影
響を抑制することができる。

【００４６】請求項１０の発明の構成により、セル変更
手段において、配置されたセルを、同一仕様であり且
つ、そのセルが属するセル列を挟む２つの必要配線領域
の配線領域高さの比にセル上配線領域を分割する位置に
セル端子を持つセルに変更するので、セル上配線領域を
効率よく利用することができ、配線のみの領域である純
配線領域を、さらに削減することができる。

【００４７】

【実施例】以下、本発明の実施例に係るＬＳＩのレイア
ウト設計方法および装置について、図面を参照しながら
説明する。

【００４８】（第１の実施例）図１は、本発明の第１の
実施例に係るＬＳＩのレイアウト設計方法および装置に
ついて、基本的な処理の流れを示すフローチャートであ
る。

【００４９】入力処理Ｓ１は、論理設計により得られた
セル間の結線データとセルライブラリデータとを入力
し、計算機のメモリに格納する処理である。本実施例に
おいて特徴的なことは、セルライブラリが、同一仕様で
且つ形状の異なる複数のセルの情報を備えていることで
ある。

【００５０】従来は、セルを設計するためには膨大な工
数が必要であった。しかし、近年のセル自動合成技術の
発達により、同一論理および同一トランジスタ駆動能力
のセルを、形状を変化させて生成することが容易になっ
た。

【００５１】図２は、２種類のセル形状１００ａおよび
１００ｂの概略構造を示す平面図である。図２におい
て、１０１はセル端子、１５０はセル上配線領域、１５
１はセル上配線領域１５０において横方向に配線可能で
あることを示す配線仮想線である。セル形状１００ａは
横長の形であり、セル形状１００ｂは縦長の形である。
同一層の配線間の距離ピッチをｗ₀としたとき、セル上
配線領域１５０内に横方向に並列して配置可能となる配
線の数を、そのセル形状の配線高さと呼ぶ。図２におい
て、セル形状１００ａは配線高さが２であり、セル形状
１００ｂは配線高さが４である。

【００５２】また、セルの面積は、形状変化に伴ってト
ランジスタ間の配線図形が変化するために若干の増減は
予想されるが、大きく変わることはない。図２におい
て、セル形状１００ａは、論理回路仕様に対して最小の
面積で実現されているとし、セル形状１００ｂは１００
ａよりも微小量δだけ面積が大きいとする。

【００５３】第１の実施例において、図２に示している
２つのセル形状が利用可能であるとする。

【００５４】セル配置処理Ｓ２は、セルライブラリから
セルを選択して平面上に配置し、複数のセル列からなる
セルのレイアウトを設計する処理である。従来の方法と
同様に、ペア交換法などによって行われる。またここで
は、セル形状として、最も面積の小さなセル形状１００
ａを選択する。

【００５５】ここで、セル配置処理Ｓ２において用いら
れる配置評価関数について説明する。

【００５６】高性能なＬＳＩを設計するためには、ま
ず、信号遅延を最小にするために配線長をできるだけ短
くする必要がある。したがって、配置評価関数として、
セル位置とネットリストから配線長を推定する式を用い
る。

【００５７】また、通常、配線集中が生じると配線が困
難になり、必要となる配線領域の面積が増加するので、
配線集中はできるだけ避ける必要がある。したがって、
配置評価関数として、セル列間の配線領域に仮想的に格
子線を設けて、各格子線で囲まれた格子領域毎に通過す
る配線数を求めてその自乗の和をとることにより配線集
中の度合を表す式を用いる。

【００５８】具体例として、配置評価関数は以下のよう
になる。

【００５９】Ｃ（φ）＝Σ₁Σ₂｛｜Ｘ（ｉ）−Ｘ（ｊ）｜＋｜Ｙ（ｉ）−Ｙ（ｊ）｜｝＋Σ₃｛ｄｅｎｓ（ｐ）｝² …（１）ただし、Ｘ（ｉ）、Ｙ（ｉ）は、ｉ番目のセルの座標で
あり、｜Ｘ（ｉ）−Ｘ（ｊ）｜＋｜Ｙ（ｉ）−Ｙ（ｊ）
｜は、ｉ番目のセルとｊ番目のセルとの距離の近似値を
表す。Σ₂は、ネットリストに記述された同一配線で結
線される端子を持つセルｉとセルｊとの距離の総和を求
めることを表し、Σ₁は、ネットリストにおいて全セル
ｉについてΣ₂の総和を求めることを表す。すなわち、
第１項は配線長を推定する式である。また、ｄｅｎｓ
（ｐ）は、格子点ｐを通る配線通過数を表し、Σ₃は、
全ての格子点における配線通過数の自乗の和を求めるこ
とを表す。すなわち、第２項は配線集中の度合を表す式
である。また、φは、配置状況を表す変数とする。

【００６０】前記の配置評価関数を用いて、従来例で説
明したペア交換法などによってセル配置処理Ｓ２は行わ
れる。

【００６１】次に、配線領域高さの見積もり処理Ｓ３を
行う。この処理は、セル配置処理Ｓ２により設計された
セルのレイアウトにおいて、セル列とセル列との間にセ
ル列と平行に配置する必要のある配線の本数（以下、配
線通過本数と呼ぶ）を求め、求めた配線通過本数に基づ
いて、必要となる配線領域の、セル列と垂直をなす方向
の長さである配線領域高さを見積もるものである。

【００６２】同一層の配線間の距離ピッチをｗ₀とする
と、ｉ番目の配線領域の高さｈ（ｉ）は、次式で求めら
れる。

【００６３】ｈ（ｉ）＝ｗ₀×ｎ（ｉ） …（２）ただし、ｎ（ｉ）はｉ番目の配線領域における配線通過
本数である。配線通過本数ｎ（ｉ）は、セル配置に対し
て実際に詳細配線を行うことにより求めても良いし、式
（１）のｄｅｎｓ（ｐ）を利用して算出することも可能
である。本実施例においては、ｗ₀＝１とし、配線領域
の高さｈ（ｉ）は配線通過本数ｎ（ｉ）に等しいものと
する。このとき、配線領域の高さｈ（ｉ）と先に説明し
たセル形状における配線高さとは対応することになる。

【００６４】次に、セル変更処理Ｓ４を行う。セル変更
処理Ｓ４は、図３に示したように、２つの処理から成
る。

【００６５】まず、配線領域の高さの最大値Ｈを求める
処理Ｓ４１ａを行う。処理Ｓ４１ａは、以下の式により
容易に実現することができる。

【００６６】Ｈ＝ＭＡＸ（ｈ（ｉ））（ｉ＝１，２，．．，配線領域数） …（３）ここでＭＡＸ（）は、与えられた数値の中で最大値を求
める関数である。

【００６７】続いて、処理Ｓ４１ｂを行う。従来のレイ
アウト設計方法において、図４に示すようなレイアウト
が得られる場合を考える。図４において、１００はセ
ル、１０１はセル端子、２０１は第１層金属配線、２０
２は第２層金属配線、２０３は第３層金属配線、２３０
はコンタクト、３０１は第１の配線領域、３０２は第２
の配線領域である。また、セル１００として、セル形状
１００ａが利用されている。

【００６８】この処理では、全セルを、同一仕様であり
且つ配線高さＨｃが、Ｈｃ ≧ Ｈ …（４）を満足する形状のセルに変更する。図４に示すレイアウ
トにおいて、第１の配線領域３０１における配線通過本
数は４本、第２の配線領域３０２における配線通過本数
は２本であるので、ｎ（１）＝４、ｎ（２）＝２となる。したがって、式（２）、（３）および（４）か
ら、ｈ（１）＝１×４＝４、ｈ（２）＝１×２＝２、 ∴ Ｈ＝Ｍａｘ｛ｈ（１），ｈ（２）｝＝４ ∴ Ｈｃ ≧ ４となり、配線高さＨｃが４以上であるセル形状に変更す
れば良いことになる。図２に示すセル形状１００ｂは配
線高さが４であるから、全セルの形状を１００ｂに変更
する。

【００６９】次に、配線処理Ｓ５において、従来の方法
と同様に、多層配線技術を前提とした詳細な配線設計が
行われる。

【００７０】最後に、マスクパターン作成処理Ｓ６にお
いて、セルおよびセル間の配線のレイアウトに基づきマ
スクパターンが作成される。

【００７１】図５は、本実施例に係るレイアウト設計方
法による設計結果の一例である。図５において、１００
はセル、１０１はセル端子、２０２は第２層金属配線、
２０３は第３層金属配線、２３０はコンタクトである。
図４と比べると、セル１００の形状を１００ｂに変更し
たことにより、純配線領域がなくなっていることがわか
る。

【００７２】セル１００の形状を１００ａから１００ｂ
に変更したことにより、各セル面積はδだけ増加する。
しかし、通常、δは非常に小さいので全セル面積はほと
んど増加しない。したがって、純配線領域が削減された
ことにより、回路ブロック面積は格段に小さくなる。

【００７３】また、式（４）を満足させる形状を持つセ
ルがセルライブラリに存在しない場合でも、同一仕様を
持つセル群の中で最も大きな配線高さを持つセルに変更
するることにより、純配線領域を削減することができ
る。

【００７４】また、セル列の長さは全セル列について同
様に増減することになるので、ばらつきの発生は少な
い。したがって、セル列の長さのばらつきに起因する空
き領域発生による回路ブロック面積の増加は生じない。

【００７５】さらに、図６に示すようなセル変更処理Ｓ
４を行っても、前記と同様の効果が得られる。処理Ｓ４
１ｃにおいて、各セル列をはさむ２つの配線領域の高さ
ｈ_U（ｉ）およびｈ_d（ｉ）を求め、処理Ｓ４１ｄにお
いて、各セル列を構成するセルを、ｈ_U（ｉ）およびｈ
_d（ｉ）の平均値Ｈ_M以上の配線高さをもつセルに変更
する。

【００７６】なお、本実施例においてセル形状は２種類
であるとしたが、本発明はこれに限るものでなく、ま
た、完全自動による可変セルを用いて行っても同等以上
の効果が得られる。

【００７７】（第２の実施例）基本的な処理の流れは、
第１の実施例と同じであり、図１に示しているフローチ
ャートに従う。

【００７８】入力処理Ｓ１は、第１の実施例と同様に行
われる。第２の実施例において特徴的なことは、セルラ
イブラリが、仕様および形状は等しいが、セル端子位置
の異なる複数のセルの情報を備えていることである。

【００７９】図７は、３種類のセル端子位置１００Ａ、
１００Ｂおよび１００Ｃの概略構造を示す平面図であ
る。図７において、１０１はセル端子、１５０はセル上
配線領域、１５１はセル上配線領域１５０において配線
が通過することが可能であることを示す配線仮想線であ
る。図７に示すセルの配線高さはいずれも２である。セ
ル端子位置１００Ａは、セル端子１０１がセル上配線領
域を１：１に分割するように置かれている。セル端子位
置１００Ｂは、セル端子１０１がセル上配線領域を０：
２に分割するように置かれている。セル端子位置１００
Ｃは、セル端子１０１がセル上配線領域を２：０に分割
するように置かれている。第２の実施例において、図７
に示すような３つのセル端子位置が利用可能であるとす
る。

【００８０】セル配置処理Ｓ２および配線領域高さの見
積り処理Ｓ３は、第１の実施例と同様に行われる。

【００８１】次に、セル変更処理Ｓ４を行う。セル変更
処理Ｓ４は、図８に示すように、各セル列ごとに２つの
処理を実行することにより実現される。

【００８２】従来のレイアウト設計方法において、図９
に示すようなレイアウトが得られる場合を考える。図９
において、１００はセル、１０１はセル端子、２０１は
第１層金属配線、２０２は第２層金属配線、２０３は第
３層金属配線、２３０はコンタクト、３０１は第１の配
線領域、３０２は第２の配線領域である。また、セル１
００には、図７におけるセル端子位置１００Ａが利用さ
れている。

【００８３】まず、処理Ｓ４２ａにおいて、ｉ番目のセ
ル列をはさむ２つの配線領域の高さｈ_u（ｉ）およびｈ
_d（ｉ）を求める。配線領域の高さは、配線領域高さの
見積もり処理Ｓ３においてすでに求められている。図９
において、中央すなわち２番目のセル列に着目したと
き、第１の配線領域３０１の高さは４、第２の配線領域
３０２の高さは１であるので、ｈ_u（２）＝４、ｈ_d（２）＝１となる。

【００８４】次に、処理Ｓ４２ｂにおいて、セル上配線
領域１５０をｈ_u（ｉ）：ｈ_d（ｉ）の比に分割する位
置にセル端子１０１があるセルに変更する。

【００８５】ｈ_u（２）：ｈ_d（２）＝４：１となるので、２番目のセル列のセルを、セル上配線領域
１５０を４：１に分割する位置にセル端子１０１がある
ようなセルに変更する。いま、セルライブラリには、セ
ル上配線領域１５０を４：１に分割する位置にセル端子
１０１を持つセルはないので、図７に示す３種類のセル
端子位置の中から最も適切なものを選択するようにす
る。この場合、セル端子位置１００Ｃを選択し、２番目
のセル列のセルをセル端子位置１００Ｃのセルに変更す
る。

【００８６】配線処理Ｓ５および出力処理Ｓ６は、第１
の実施例と同様に行われる。

【００８７】図１０は、本実施例に係るレイアウト設計
方法による設計結果の一例である。図１０において、１
００はセル、１０１はセル端子、２０１は第１層金属配
線、２０２は第２層金属配線、２０３は第３層金属配
線、２３０はコンタクト、２４０は純配線領域である。
図９と比べると、セル１００を端子位置の異なるセルに
置き替えたことにより、純配線領域が削減されているこ
とがわかる。

【００８８】なお、本実施例においてセル端子位置は３
種類としたが、さらに多くの種類のセル端子位置を準備
した場合や、端子位置をパラメータにより可変にした場
合も、本発明により同等以上の効果が得られる。

【００８９】（第３の実施例）基本的な処理の流れは、
第１および第２の実施例と同じであり、図１に示してい
るフローチャートに従う。

【００９０】入力処理Ｓ１は、第１および第２の実施例
と同様に行われる。第３の実施例において、セルライブ
ラリは、同一仕様であり且つ形状の異なる複数のセルの
情報を備えており、また、仕様および形状は等しいがセ
ル端子位置の異なる複数のセルの情報も備えているもの
とする。

【００９１】セル配置処理Ｓ２は、実施例１とほぼ同様
に行われるが、配置評価関数として以下のような式を用
いる。

【００９２】Ｚ（φ）＝Σ₁Σ₂｛｜Ｘ（ｉ）−Ｘ（ｊ）｜＋｜Ｙ（ｉ）−Ｙ（ｊ）｜｝＋Σ₃｛ｄｅｎｓ（ｐ）｝² ＋Σ₄｛Ｓ_s（ｉ）／［｛ｈ_u（ｉ）＋ｈ_d（ｉ）｝／２］｝² …（５）ただし、Ｘ（ｉ）およびＹ（ｉ）は、ｉ番目のセルの座
標であり、ｄｅｎｓ（ｐ）は、ある格子領域ｐにおける
配線通過数を示している。また、Ｓ_s（ｉ）は、ｉ番目
のセル列の面積であり、ｈ_u（ｉ）およびｈ_d（ｉ）
は、ｉ番目のセル列の上下に必要な配線領域の高さであ
る。

【００９３】前記の配置評価関数において、第１項およ
び第２項は、実施例１において式（１）で示した配置評
価関数と同じであり、配線長および配線集中の度合を表
している。また、第３項において、Σ₄は、全てのセル
列に対してセル列の長さの自乗和を求めることを表し、
セル変更に対するセル列の長さのばらつきを最小限にす
る評価が加えられている。図１１は、式（５）を配置評
価関数として用いた場合のセル配置処理Ｓ２の流れを示
している。式（５）の第１項は処理Ｓ２１に相当し、第
２項は処理Ｓ２２に相当し、第３項は処理Ｓ２３に相当
する。処理Ｓ２４は、式（５）の値がより小さくなるよ
うにセルの配置を改善する処理である。

【００９４】配線領域高さの見積り処理Ｓ３は、第１の
実施例と同様に行われる。

【００９５】次に、セル変更処理Ｓ４を行う。セル変更
処理Ｓ４は、図１２に示すように、各セル列ごとに３つ
の処理を実行することにより実現される。

【００９６】まず、処理Ｓ４３ａにおいて、ｉ番目のセ
ル列の上下に必要な配線領域の高さｈ_u（ｉ）およびｈ
_d（ｉ）を求める。配線領域の高さは、配線領域見積も
り処理Ｓ３においてすでに求められているので、その値
を用いる。

【００９７】次に、処理Ｓ４３ｂにおいて、ｉ番目のセ
ル列のセルを、ｈ_u（ｉ）およびｈ_d（ｉ）の平均値Ｈ
_M以上の配線高さを持つセル形状に変更する。図１３
は、この処理の終了時におけるセルのレイアウトを示
す。図１３において、１００はセル、１０１はセル端
子、１５１はセル上配線領域において配線可能であるこ
とを示す配線仮想線、２４１は純配線領域において必要
な配線本数を示す配線仮想線である。中央すなわち２番
目のセル列に着目したとき、ｈ_u（２）＝５、ｈ_d（２）＝２ ∴ Ｈ_M＝３．５となるので、中央のセル列のセルの配線高さは４以上に
する必要がある。この段階で配線を行ったとすると、図
１４のようになる。図１４において、１００はセル、１
０１はセル端子、２０１は第１層金属配線、２０２は第
２層金属配線、２０３は第３層金属配線、２３０はコン
タクト、２４０は純配線領域である。純配線領域２４０
が、わずかに残っているのがわかる。

【００９８】さらに、処理Ｓ４３ｃにおいて、ｉ番目の
セル列のセルを、セル上配線領域をｈ_u（ｉ）：ｈ
_d（ｉ）の比に分割する位置にセル端子１０１があるセ
ルに変更する。図１５は、この処理の終了時におけるセ
ルのレイアウトを示す。図１５において、１００はセ
ル、１０１はセル端子、１５１はセル上配線領域におい
て配線可能であることを示す配線仮想線、２４１は純配
線領域において必要な配線本数を示す配線仮想線であ
る。中央すなわち２番目のセル列に着目したとき、中央
のセル列のセルの配線高さは４であるので、ｈ_u（２）：ｈ_d（２）＝５：２＝４×５／（５＋２）：４×２／（５＋２）＝２．８６：１．１４となる。したがって、中央のセル列のセルを、セル上配
線領域を３：１の比に分割する位置にセル端子１０１が
あるセルに変更する。

【００９９】このとき、セル列の長さのばらつきは、セ
ル配置処理Ｓ２において式（５）で示された配置評価関
数を用いることによりすでに最小限に押さえられている
ので、セル変更処理Ｓ４においてセル列の長さに多少の
変化が生じても、それに起因する空き領域発生による面
積増加はほとんど生じない。

【０１００】また、セル形状の変更は、あるセル列の上
下に必要な配線領域の高さの平均値が、セル上配線領域
の高さよりも大きいときにしか発生しないので、セル上
スルー配線長の増加やセル形状変更に伴うセル面積増加
を最小限に抑えることが可能である。

【０１０１】配線処理Ｓ５および出力処理Ｓ６は、第１
の実施例と同様に行われる。

【０１０２】図１６は、本実施例に係るレイアウト設計
方法による設計結果の一例である。図１６において、１
００はセル、１０１はセル端子、２０２は第２層金属配
線、２０３は第３層金属配線、２３０はコンタクトであ
る。図１４と比べると、純配線領域２４０がなくなった
ことがわかる。

【０１０３】なお、本実施例において、端子の位置およ
び形状をパラメータにより可変にした場合も、同様の効
果が得られる。

【０１０４】また、本実施例において、セル配置処理Ｓ
２、配線領域高さ見積り処理Ｓ３および配線処理Ｓ５を
分けて行ったが、同時に実施したとしても本実施例と同
様の効果が得られる。また、本実施例で採用したセル配
置技術および配線技術は、説明のための一例であり、他
のセル配置技術および配線技術を利用しても、本実施例
と同様の効果が得られる。

【０１０５】

【発明の効果】以上説明したように、請求項１の発明に
係るＬＳＩのレイアウト設計方法によると、セル変更処
理において、配線のみの領域である純配線領域を大幅に
削減することができるので、従来よりも回路ブロック面
積が格段に小さくてすむ、セルおよびセル間の配線のレ
イアウトが設計できる。したがって、回路ブロック面積
に応じて増加するＬＳＩの製造コストを削減することが
できる。

【０１０６】請求項２の発明に係るＬＳＩのレイアウト
設計方法によると、配線のみの領域である純配線領域を
確実に削減することができる。また、形状の異なるセル
の情報を追加入力するだけで、従来のレイアウト設計環
境をそのまま利用して回路ブロック面積の小さいレイア
ウトを設計できる。

【０１０７】請求項３の発明に係るＬＳＩのレイアウト
設計方法によると、配線のみの領域である純配線領域
を、確実に、無駄無く削減することができる。また、形
状の異なるセルの情報を追加入力するだけで、従来のレ
イアウト設計環境をそのまま利用して回路ブロック面積
の小さいレイアウトを設計できる。

【０１０８】請求項４の発明に係るＬＳＩのレイアウト
設計方法によると、セル変更処理に伴う回路ブロック面
積の増大やセル上を通過する配線長さの増加等の影響を
抑制することができる。

【０１０９】請求項５の発明に係るＬＳＩのレイアウト
設計方法によると、セル上配線領域を効率よく利用する
ことができ、配線のみの領域である純配線領域を、さら
に削減することができる。

【０１１０】また、請求項６の発明に係るＬＳＩのレイ
アウト設計装置によると、セル変更手段において、配線
のみの領域である純配線領域を大幅に削減することがで
きるので、従来よりも回路ブロック面積が格段に小さく
てすむ、セルおよびセル間の配線のレイアウトが設計で
きる。したがって、回路ブロック面積に応じて増加する
ＬＳＩの製造コストを削減することができる。

【０１１１】請求項７の発明に係るＬＳＩのレイアウト
設計装置によると、配線のみの領域である純配線領域を
確実に削減することができる。また、形状の異なるセル
の情報を追加入力するだけで、従来のレイアウト設計環
境をそのまま利用して回路ブロック面積の小さいレイア
ウトを設計できる。

【０１１２】請求項８の発明に係るＬＳＩのレイアウト
設計装置によると、配線のみの領域である純配線領域
を、確実に、無駄無く削減することができる。また、形
状の異なるセルの情報を追加入力するだけで、従来のレ
イアウト設計環境をそのまま利用して回路ブロック面積
の小さいレイアウトを設計できる。

【０１１３】請求項９の発明に係るＬＳＩのレイアウト
設計装置によると、セル変更手段に伴う回路ブロック面
積の増大やセル上を通過する配線長さの増加等の影響を
抑制することができる。

【０１１４】請求項１０の発明に係るＬＳＩのレイアウ
ト設計装置によると、セル上配線領域を効率よく利用す
ることができ、配線のみの領域である純配線領域を、さ
らに削減することができる。

【図面の簡単な説明】

【図１】本発明に係るＬＳＩのレイアウト設計方法の基
本的な処理の流れを示すフローチャートである。

【図２】２種類のセル形状の概略構造を示す平面図であ
る。

【図３】第１の実施例におけるセル変更処理の流れを示
すフローチャートである。

【図４】従来技術によるレイアウト設計結果のレイアウ
ト図である。

【図５】第１の実施例によるレイアウト設計結果のレイ
アウト図である。

【図６】第１の実施例におけるセル変更処理の流れを示
すフローチャートである。

【図７】３種類のセル端子位置の概略構造を示す平面図
である。

【図８】第２の実施例におけるセル変更処理の流れを示
すフローチャートである。

【図９】従来技術によるレイアウト設計結果のレイアウ
ト図である。

【図１０】第２の実施例によるレイアウト設計結果のレ
イアウト図である。

【図１１】第３の実施例に係るセル配置処理の流れを示
すフローチャートである。

【図１２】第３の実施例に係るセル変更処理の流れを示
すフローチャートである。

【図１３】第３の実施例に係るセル変更処理の中途にお
けるセル配置のレイアウト図である。

【図１４】図１３のセル配置に配線処理を行った場合の
レイアウト設計結果のレイアウト図である。

【図１５】第３の実施例に係るセル変更処理の終了時に
おけるセル配置のレイアウト図である。

【図１６】第３の実施例によるレイアウト設計結果のレ
イアウト図である。

【図１７】従来のレイアウト設計方法の基本的な処理の
流れを示すフローチャートである。

【図１８】ペア交換法の処理の流れを示すフローチャー
トである。

【図１９】２層配線を前提にした場合の従来技術におけ
るレイアウト設計結果のレイアウト図である。

【図２０】多層配線技術を前提にした場合の従来技術に
おけるレイアウト設計結果のレイアウト図である。

【符号の説明】

１００セル１０１セル端子１５０セル上配線領域１５１セル上配線仮想線２０１第１層金属配線２０２第２層金属配線２０３第３層金属配線２３０コンタクト２４０純配線領域２４１純配線領域上配線仮想線３０１第１の配線領域３０２第２の配線領域

フロントページの続き (72)発明者秋濃俊郎大阪府門真市大字門真1006番地松下電器産業株式会社内

Claims

【特許請求の範囲】

【請求項１】ＬＳＩの設計工程において、回路設計情
報に従い半導体基板上のセルおよびセル間の配線のレイ
アウトを設計し、該レイアウトに基づきマスクパターン
を作成するＬＳＩのレイアウト設計方法であって、前記回路設計情報と配置可能なセル群の情報とを入力す
る入力処理と、前記回路設計情報に従い前記配置可能なセル群の中から
セルを選択して平面上に二次元的に配置し、並列状態の
複数のセル列からなるセルのレイアウトを設計するセル
配置処理と、前記セル配置処理により設計されたセルのレイアウトに
おいて、配線のためにセル列とセル列との間に必要とな
る必要配線領域の、セル列と垂直な方向の長さである配
線領域高さを推定する配線領域高さ見積り処理と、セル上における配線可能な領域であるセル上配線領域以
外に前記必要配線領域の配線領域高さを確保するのに必
要となる、配線のみの領域である純配線領域の面積を低
減するために、前記セル配置処理により設計されたセル
のレイアウト上に配置されているセルを前記配置可能な
セル群の中にある同一仕様であり且つ形状またはセル端
子位置の異なるセルに変更することによりセルのレイア
ウトを修正するセル変更処理と、前記セル変更処理により修正されたセルのレイアウトお
よび前記回路設計情報に従いセル間の配線のレイアウト
を設計する配線処理と、以上の各処理により設計されたセルおよびセル間の配線
のレイアウトに基づきマスクパターンを作成するマスク
パターン作成処理とを備えていることを特徴とするＬＳ
Ｉのレイアウト設計方法。
【請求項２】前記セル変更処理は、前記必要配線領域の配線領域高さの最大値を求める処理
と、前記セル配置処理により配置された全てのセルを、同一
仕様であり且つセル上配線領域の配線領域高さが前記必
要配線領域の配線領域高さの最大値以上となる形状を持
つセルに変更する処理とからなることを特徴とする請求
項１に記載のＬＳＩのレイアウト設計方法。
【請求項３】前記セル変更処理は、前記セル配置処理により配置された各セル列における、
セル列を挟む２つの必要配線領域の配線領域高さの平均
値を求める処理と、前記セル配置処理により配置された各セル列に対して、
セル列を構成する全てのセルを、同一仕様であり且つセ
ル上配線領域の配線領域高さが前記平均値以上である形
状を持つセルに変更する処理とからなることを特徴とす
る請求項１に記載のＬＳＩのレイアウト設計方法。
【請求項４】前記セル配置処理は、配線長と、配線集中の度合と、セル列の長さのばらつき
の度合とを表す配置評価関数の値が最小になるようにセ
ルのレイアウトを設計する処理であることを特徴とする
請求項３に記載のＬＳＩのレイアウト設計方法。
【請求項５】前記セル変更処理は、セル列を挟む第１の必要配線領域および第２の必要配線
領域の配線領域高さを求め、前記セル列を構成する全て
のセルを、同一仕様であり且つ前記第１の必要配線領域
の配線領域高さと前記第２の必要配線領域の配線領域高
さとの比にセル上配線領域を分割する位置にセル端子を
持つセルに変更する処理を、前記セル配置処理により配
置された各セル列に対して行う処理を有していることを
特徴とする請求項１〜４に記載のＬＳＩのレイアウト設
計方法。
【請求項６】ＬＳＩの設計工程において、回路設計情
報に従い半導体基板上のセルおよびセル間の配線のレイ
アウトを設計し、該レイアウトに基づきマスクパターン
を作成するＬＳＩのレイアウト設計装置であって、前記回路設計情報と配置可能なセル群の情報とを入力す
る入力手段と、前記入力手段により入力された回路設計情報に従い、前
記入力手段により入力された配置可能なセル群の中から
セルを選択して平面上に二次元的に配置し、並列状態の
複数のセル列からなるセルのレイアウトを設計するセル
配置手段と、前記セル配置手段により設計されたセルのレイアウトに
おいて、配線のためにセル列とセル列との間に必要とな
る必要配線領域の、セル列と垂直な方向の長さである配
線領域高さを推定する配線領域高さ見積り手段と、セル上における配線可能な領域であるセル上配線領域以
外に前記必要配線領域の配線領域高さを確保するのに必
要となる、配線のみの領域である純配線領域の面積を低
減するために、前記セル配置手段により設計されたセル
のレイアウト上に配置されているセルを前記配置可能な
セル群の中にある同一仕様であり且つ形状またはセル端
子位置の異なるセルに変更することによりセルのレイア
ウトを修正するセル変更手段と、前記セル変更手段により修正されたセルのレイアウトお
よび前記回路設計情報に従いセル間の配線のレイアウト
を設計する配線手段と、以上の各手段により設計されたセルおよびセル間の配線
のレイアウトに基づきマスクパターンを作成するマスク
パターン作成手段とを備えていることを特徴とするＬＳ
Ｉのレイアウト設計装置。
【請求項７】前記セル変更手段は、前記必要配線領域の配線領域高さの最大値を求める手段
と、前記セル配置手段により配置された全てのセルを、同一
仕様であり且つセル上配線領域の配線領域高さが前記必
要配線領域の配線領域高さの最大値以上となる形状を持
つセルに変更する手段とからなることを特徴とする請求
項６に記載のＬＳＩのレイアウト設計装置。
【請求項８】前記セル変更手段は、前記セル配置手段により配置された各セル列における、
セル列を挟む２つの必要配線領域の配線領域高さの平均
値を求める手段と、前記セル配置手段により配置された各セル列に対して、
セル列を構成する全てのセルを、同一仕様であり且つセ
ル上配線領域の配線領域高さが前記平均値以上である形
状を持つセルに変更する手段とからなることを特徴とす
る請求項６に記載のＬＳＩのレイアウト設計装置。
【請求項９】前記セル配置手段は、配線長と、配線集中の度合と、セル列の長さのばらつき
の度合とを表す配置評価関数の値が最小になるようにセ
ルのレイアウトを設計する手段であることを特徴とする
請求項８に記載のＬＳＩのレイアウト設計装置。
【請求項１０】前記セル変更手段は、セル列を挟む第１の必要配線領域および第２の必要配線
領域の配線領域高さを求め、前記セル列を構成する全て
のセルを、同一仕様であり且つ前記第１の必要配線領域
の配線領域高さと前記第２の必要配線領域の配線領域高
さとの比にセル上配線領域を分割する位置にセル端子を
持つセルに変更する処理を、前記セル配置手段により配
置された各セル列に対して行う手段を有していることを
特徴とする請求項６〜９に記載のＬＳＩのレイアウト設
計装置。