JPH08167722A

JPH08167722A - 半導体集積回路の作製方法

Info

Publication number: JPH08167722A
Application number: JP33317794A
Authority: JP
Inventors: Kouyuu Chiyou; 宏勇張
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1994-12-14
Filing date: 1994-12-14
Publication date: 1996-06-25

Abstract

(57)【要約】（修正有）【目的】アクティブマトリクス回路およびドライバー
回路のＴＦＴでは低リーク電流、また、周辺論理回路で
は高速動作の実現。【構成】アクティブマトリクス回路とそれを駆動する
周辺論理回路内のドライバーを構成するＴＦＴにおい
て、全面にＮ型もしくはＰ型の不純物をドーピングし、
ゲイト電極をマスクとして自己整合的に弱いＮ型もしく
はＰ型の不純物領域（低濃度不純物領域）を形成する。
次いで、導電型と同じ導電型の不純物をドーピングする
際に、アクティブマトリクス回路を構成するＴＦＴおよ
びドライバーＴＦＴは、チャネルの近傍をフォトレジス
ト等のマスクで被覆して高濃度のドーピングをおこな
い、チャネルと高濃度不純物領域（ソース／ドレイン）
の間に低濃度不純物領域を有する。一方、他の周辺論理
回路のＴＦＴにおいては、低濃度不純物領域を設けな
い。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、絶縁基板上に絶縁ゲイ
ト型半導体装置が多数形成された集積回路を歩留りよく
形成する方法に関する。特に、本発明は、広い意味での
アクティブマトリクス（配線がマトリクス状に配置さ
れ、その交点に信号の選択のための１つ以上のスイッチ
ングトランジスタが設けられている回路）とそれを駆動
するための周辺回路を同一基板上に有する集積化された
半導体集積回路（モノリシック型アクティブマトリクス
回路）に関する。本発明の応用例は、具体的には、モノ
リシック型アクティブマトリクス液晶ディスプレー（Ａ
Ｍ−ＬＣＤ）や、ＤＲＡＭ、ＳＲＡＭ、ＥＰＲＯＭ、Ｅ
ＥＰＲＯＭ、マスクＲＯＭ等の半導体集積回路で、絶縁
基板上に形成されたものである。

【０００２】

【従来の技術】近年、絶縁基板上に絶縁ゲイト型半導体
装置（ＭＩＳＦＥＴ）を形成する研究が盛んに成されて
いる。このように絶縁基板上に半導体集積回路を形成す
ることは回路の高速駆動の上で有利である。なぜなら、
従来の半導体集積回路の速度は主として配線と基板との
容量（浮遊容量）によって制限されていたのに対し、絶
縁基板上ではこのような浮遊容量が存在しないからであ
る。このように絶縁基板上に形成され、薄膜状の活性層
を有するＭＩＳＦＥＴを薄膜トランジスタ（ＴＦＴ）と
いう。

【０００３】特に、最近になって、透明な基板上に半導
体集積回路を形成する必要のある製品が出現した。例え
ば、液晶ディスプレーのような光デバイスである。ここ
にもＴＦＴが用いられている。特に、これらの回路は大
面積に形成することが要求されるのでＴＦＴ作製プロセ
スの低温化が求められている。さらに、アクティブマト
リクス回路を駆動するための周辺論理回路をも同じ絶縁
基板上にモノリシックに形成することも提案されてい
る。

【０００４】しかしながら、通常のＴＦＴにおいては、
オフ状態での大きなリーク電流のため、アクティブマト
リクス回路のスイッチングトランジスタや、モノリシッ
ク型アクティブマトリクス回路において、周辺論理回路
とアクティブマトリクス回路とを接続するために設けら
れるドライバーＴＦＴ（スイッチングトランジスタ）と
して利用するには信頼性の点で問題があることが指摘さ
れていた。このような背景のもと、特公平３−３８７５
５に示されるように、ソース／ドレインに隣接して低濃
度な領域を設けるとリーク電流が低減できることが報告
された。これは、半導体集積回路技術に用いられるＬＤ
Ｄに相当するものとして記述されていた。

【０００５】

【発明が解決しようとする課題】しかしながら、ＴＦＴ
では、単結晶半導体よりもはるかに欠陥の多い非単結晶
半導体を用いるのであるから、半導体集積回路のＬＤＤ
をそのまま援用することは適切でない。その点、上記の
発明においては、低濃度不純物領域の最適な幅が記述さ
れていない。また、特にモノリシック型アクティブマト
リクス回路を作製する上で、全体的な工程は何ら示され
ていず、また、周辺論理回路をどのような構造のＴＦＴ
で構成すると好ましいかというような記述も欠けてい
た。

【０００６】例えば、本発明人の研究によると、高速応
答性が要求される周辺論理回路においては、ソース／ド
レイン間に挿入された直列抵抗として機能する低濃度不
純物領域を設けると、動作速度の点で障害が生じた。本
発明は上記の問題点を解決せんがためになされたもので
あり、好ましい回路構成を得るための、作製方法を提供
することを課題とする。

【０００７】

【課題を解決するための手段】本発明は、基本的に以下
の工程を有するものである。すなわち、（１）アクティブマトリクス回路用および周辺論理回
路用の複数の島状の半導体領域を形成する工程（２）前記半導体領域上にゲイト絶縁膜およびゲイト
電極を形成する工程（３）全ての前記半導体領域に第１の導電型の不純物
を低濃度にドーピングする工程（４）前記半導体領域のうち、第２の導電型のＴＦＴ
を構成する部分と、アクティブマトリクス回路を構成す
るＴＦＴ（ＡＭ−ＬＣＤにあっては画素ＴＦＴ）および
ドライバーＴＦＴのチャネルに隣接する部分とを覆っ
て、マスクを形成し、第１の導電型の不純物をドーピン
グする工程（５）前記半導体領域のうち、第１の導電型のＴＦＴ
を構成する部分を覆って、マスクを形成し、第２（第１
の導電型がＮ型であれば、Ｐ型、Ｐ型であればＮ型）の
導電型の不純物をドーピングする工程である。

【０００８】ここで、工程（３）〜（５）はスルドーピ
ング（ゲイト絶縁膜によって半導体領域を覆った状態で
ドーピングをおこなう方法）でもベアドーピング（半導
体領域を露出させて、ドーピングをおこなう方法）でも
よい。さらに、工程（４）において、アクティブマトリ
クス回路を構成するＴＦＴおよびドライバーＴＦＴのゲ
イト電極に隣接する部分とを覆って形成されるマスクの
幅は１〜５μｍが好ましい。

【０００９】また、工程（３）で形成される第１の導電
型の領域の不純物濃度は、工程（４）で形成される第１
の導電型の領域の不純物濃度よりも小さくなるように、
また、工程（３）で形成される第１の導電型の領域の不
純物濃度は、工程（５）で形成される第２の導電型の領
域の不純物濃度よりも小さくなるようにおこなうことが
望ましい。工程（４）と（５）はその順序が入れ代わっ
てもよい。

【００１０】

【作用】工程（１）および（２）は、一般的なトップゲ
イト型ＴＦＴの作製工程である。工程（３）によって、
ゲイト電極をマスクとして、全ての半導体領域に自己整
合的に低濃度不純物領域が形成される。工程（４）で
は、第１の導電型のＴＦＴのソース／ドレインが形成さ
れるが、その際、アクティブマトリクス回路を構成する
ＴＦＴおよびドライバーＴＦＴにおいては、ソース／ド
レインとチャネルとの間のマスクの施された領域におい
てはドーピングされないので、工程（３）で形成された
低濃度不純物領域が維持される。すなわち、ソース／ド
レインに隣接して低濃度不純物領域を設けることがで
き、これらのＴＦＴではリーク電流を低減できる。

【００１１】本発明人の研究によると、この低濃度不純
物領域の幅は１〜５μｍ、典型的には３μｍであると、
十分なリーク電流抑制効果を得ることができた。それ以
下では、リーク電流が大きく、また、それ以上では、オ
ン状態での電流が小さく、ＴＦＴ動作に障害をきたし
た。本発明人の研究によると、この低濃度不純物領域の
幅は１〜５μｍ、典型的には３μｍであると、十分なリ
ーク電流抑制効果を得ることができた。それ以下では、
リーク電流が大きく、また、それ以上では、オン状態で
の電流が小さく、ＴＦＴ動作に障害をきたした。

【００１２】一方、その他のＴＦＴ、すなわち、周辺論
理回路を構成するＴＦＴは低濃度不純物領域が形成され
ない。そのため、これらのＴＦＴではリーク電流も多い
が、オン電流も多く、高速動作に適していた。これらの
ＴＦＴはデジタル動作が主であるので、オフ状態となる
ことがなく、したがって、オフ状態でのリーク電流は全
く問題ではない。

【００１３】工程（５）では、第１の導電型とは逆の第
２の導電型の不純物がドーピングされる。この際、第２
の導電型のドーピング量（ドーズ量）を、工程（３）に
おける第１の導電型のドーズ量よりも大きくすることに
より、導電型を第１から第２に反転させる。第２の導電
型のＴＦＴは周辺論理回路領域のＴＦＴに限定される。
また、第２の導電型のＴＦＴは、低濃度不純物領域を有
しない。この結果、リーク電流が大きいが、周辺論理回
路に使用されるという場合には問題がないことは先に述
べた通りである。

【００１４】

【実施例】

〔実施例１〕本実施例はモノリシック型アクティブマ
トリクス回路を用いた液晶ディスプレー基板の作成方法
に関する。以下、本実施例のモノリシック型アクティブ
マトリクス回路を得る作製工程について、図１を用いて
説明する。図の左側に周辺論理回路のＴＦＴの作製工程
を、右側にアクティブマトリクス回路のＴＦＴの作製工
程を、それぞれ示す。まず、石英基板１０１上に下地酸
化膜１０２として厚さ１０００〜３０００Åの酸化珪素
膜を形成した。この酸化珪素膜の形成方法としては、酸
素雰囲気中でのスパッタ法やプラズマＣＶＤ法を用いれ
ばよい。

【００１５】その後、プラズマＣＶＤ法やＬＰＣＶＤ法
によってアモルファスもしくは多結晶のシリコン膜を３
００〜１５００Å、好ましくは５００〜１０００Å形成
した。そして、５００℃以上、好ましくは、８００〜９
５０℃℃の温度で熱アニールをおこない、シリコン膜を
結晶化させた、もしくは、結晶性を高めた。熱アニール
によって結晶化させたのち、光アニールをおこなって、
さらに結晶性を高めてもよい。また、熱アニールによる
結晶化の際に、特開平６−２４４１０３、同６−２４４
１０４に記述されているように、ニッケル等のシリコン
の結晶化を促進させる元素（触媒元素）を添加してもよ
い。

【００１６】次にシリコン膜をエッチングして、島状の
周辺駆動回路のＴＦＴの活性層１０３（Ｐチャネル型Ｔ
ＦＴ用）、１０４（Ｎチャネル型ＴＦＴ用）とマトリク
ス回路のＴＦＴ（画素ＴＦＴ）の活性層１０５を形成し
た。さらに、酸素雰囲気中でのスパッタ法によって、厚
さ５００〜２０００Åの酸化珪素のゲイト絶縁膜１０６
を形成した。ゲイト絶縁膜の形成方法としては、プラズ
マＣＶＤ法を用いてもよい。プラズマＣＶＤ法によって
酸化珪素膜を形成する場合には、原料ガスとして、一酸
化二窒素（Ｎ₂Ｏ）もしくは酸素（Ｏ₂）とモンシラン
（ＳｉＨ₄）を用いることが好ましかった。

【００１７】その後、厚さ２０００Å〜５μｍ、好まし
くは２０００〜６０００Åの多結晶シリコン膜（導電性
を高めるため微量の燐を含有する）をＬＰＣＶＤ法によ
って基板全面に形成した。そして、これをエッチングし
て、ゲイト電極１０７、１０８、１０９を形成した。
（図１（Ａ））その後、イオンドーピング法によって、全ての島状活性
層に、ゲイト電極をマスクとして自己整合的にフォスフ
ィン（ＰＨ₃）をドーピングガスとして燐を注入した。
ドーズ量は１×１０¹²〜５×１０¹³原子／ｃｍ²とし
た。この結果、弱いＮ型領域１１０、１１１、１１２が
形成された。（図１（Ｂ））

【００１８】次に、Ｐチャネル型ＴＦＴの活性層１０３
を覆うフォトレジストのマスク１１３、および、画素Ｔ
ＦＴの活性層１０５のうち、ゲイト電極に平行にゲイト
電極１０９の端から３μｍ離れた部分までを覆うフォト
レジストのマスク１１４を形成した。そして、再び、イ
オンドーピング法によって、フォスフィンをドーピング
ガスとして燐を注入した。ドーズ量は１×１０¹⁴〜５×
１０¹⁵原子／ｃｍ²とした。この結果、強いＮ型領域
（ソース／ドレイン）１１５、１１６が形成された。画
素ＴＦＴの活性層１０５の弱いＮ型領域１１２のうち、
マスク１１４に覆われていた領域１１７は今回のドーピ
ングでは燐が注入されなかったので、弱いＮ型のままで
あった。（図１（Ｃ））

【００１９】次に、Ｎチャネル型ＴＦＴの活性層１０
４、１０５をフォトレジストのマスク１１８で覆い、ジ
ボラン（Ｂ₂Ｈ₆）をドーピングガスとして、イオンド
ーピング法により、島状領域１０３に硼素を注入した。
ドーズ量は５×１０¹⁴〜８×１０¹⁵原子／ｃｍ²とし
た。このドーピングでは、硼素のドーズ量が図１（Ｃ）
における燐のドーズ量を上回るため、先に形成されてい
た弱いＮ型領域１１０は強いＰ型領域１１９に反転し
た。以上のドーピングにより、強いＮ型領域（ソース／
ドレイン）１１５、１１６、強いＰ型領域（ソース／ド
レイン）１１９、弱いＮ型領域（低濃度不純物領域）１
１７が形成され、本実施例では、低濃度不純物領域１１
７の幅ｘは、フォトレジストのマスク１１４の大きさよ
り約３μｍであった。（図１（Ｄ））

【００２０】その後、４５０〜８５０℃で０．５〜３時
間の熱アニールを施すことにより、ドーピングによるダ
メージを回復せしめ、ドーピング不純物を活性化、シリ
コンの結晶性を回復させた。その後、全面に層間絶縁物
１２０として、プラズマＣＶＤ法によって酸化珪素膜を
厚さ３０００〜６０００Å形成した。これは、窒化珪素
膜あるいは酸化珪素膜と窒化珪素膜の多層膜であっても
よい。そして、層間絶縁物１２０をウェットエッチング
法によってエッチングして、ソース／ドレインにコンタ
クトホールを形成した。

【００２１】そして、スパッタ法によって、厚さ２００
０〜６０００Åのチタン膜を形成し、これをエッチング
して、周辺回路の電極・配線１２１、１２２、１２３お
よび画素ＴＦＴの電極・配線１２４、１２５を形成し
た。さらに、プラズマＣＶＤ法によって、厚さ１０００
〜３０００Åの窒化珪素膜１２６をパッシベーション膜
として形成し、これをエッチングして、画素ＴＦＴの電
極１２５に達するコンタクトホールを形成した。最後
に、スパッタ法で成膜した厚さ５００〜１５００ÅのＩ
ＴＯ（インディウム錫酸化物）膜をエッチングして、画
素電極１２７を形成した。このようにして、周辺論理回
路とアクティブマトリクス回路を一体化して形成でき
た。（図１（Ｅ））

【００２２】〔実施例２〕本実施例もモノリシック型
アクティブマトリクス回路を用いた液晶ディスプレー基
板に関する。以下、本実施例のモノリシック型アクティ
ブマトリクス回路を得る作製工程について、図２を用い
て説明する。まず、基板（コーニング７０５９）１０１
上に下地酸化膜１０２として厚さ２０００Åの酸化珪素
膜と厚さ５００Åのアモルファスシリコン膜を、いずれ
もプラズマＣＶＤ法によって連続的に形成した。そし
て、レーザーもしくはそれと同等な強光を照射する方法
（光アニール法）によって、シリコン膜を結晶化させ
た。本実施例では、ＫｒＦエキシマレーザー（波長２４
８ｎｍ）を用いた。レーザーの最適なエネルギー密度は
３５０〜５５０ｍＪ／ｃｍ²であった。

【００２３】次にシリコン膜をエッチングして、周辺駆
動回路のＴＦＴの活性層２０３（Ｐチャネル型ＴＦ
Ｔ）、２０４（Ｎチャネル型ＴＦＴ）とマトリクス回路
の画素ＴＦＴの活性層２０５を形成した。さらに、原料
ガスとして、一酸化二窒素（Ｎ₂Ｏ）もしくは酸素（Ｏ
₂）とモンシラン（ＳｉＨ₄）を用いるプラズマＣＶＤ
法もしくは熱ＣＶＤ法により、ゲイト絶縁膜２０６を形
成した。

【００２４】その後、厚さ２０００Å〜５μｍ、好まし
くは２０００〜６０００Åのアルミニウム膜（０．１〜
０．５重量％のスカンジウムを含有する）をスパッタ法
によって基板全面に形成した。そして、これをエッチン
グして、ゲイト電極２０７、２０８、２０９を形成し
た。（図２（Ａ））

【００２５】その後、基板を電解溶液中に置き、各ゲイ
ト電極に電流を通じてゲイト電極の陽極酸化をおこなっ
た。陽極酸化の条件は特開平５−２６７６６７に示され
る条件を使用した。この結果、ゲイト電極２０７〜２０
９の上面および側面に陽極酸化物被膜２１０、２１１、
２１２が得られた。陽極酸化物の厚さは印加する電圧に
依存するが、本実施例では２０００Åとした。

【００２６】このようにほぼ中性の溶液での陽極酸化に
よって得られる陽極酸化物は緻密で硬く、耐圧も高い。
耐圧は陽極酸化時に印加した最高電圧の７０％以上であ
る。このような陽極酸化物はバリヤ型陽極酸化物と呼ば
れる。その後、イオンドーピング法によって、全ての島
状活性層に、ゲイト電極部（すなわち、ゲイト電極とそ
の周囲の陽極酸化物被膜）をマスクとして自己整合的に
フォスフィンをドーピングガスとして燐を注入した。ド
ーズ量は１×１０¹³原子／ｃｍ²とした。この結果、弱
いＮ型領域２１３、２１４、２１５が形成された。（図
２（Ｂ））

【００２７】次に、Ｐチャネル型ＴＦＴの活性層２０３
を覆うフォトレジストのマスク２１６、および、画素Ｔ
ＦＴの活性層２０５のうち、ゲイト電極に平行にゲイト
電極２０９の端から２μｍ離れた部分までを覆うフォト
レジストのマスク２１７を形成した。そして、再び、イ
オンドーピング法によって、フォスフィンをドーピング
ガスとして燐を注入した。ドーズ量は５×１０¹⁴原子／
ｃｍ²とした。この結果、強いＮ型領域（ソース／ドレ
イン）２１８、２１９が形成された。画素ＴＦＴの活性
層２０５の弱いＮ型領域２１５のうち、マスク２１７に
覆われていた領域２２０は今回のドーピングでは燐が注
入されなかったので、弱いＮ型のままであった。（図２
（Ｃ））

【００２８】次に、Ｎチャネル型ＴＦＴの活性層２０
４、２０５をフォトレジストのマスク２２１で覆い、ジ
ボランをドーピングガスとして、イオンドーピング法に
より、島状領域２０３に硼素を注入した。ドーズ量は１
×１０¹⁵原子／ｃｍ²とした。このドーピングでは、硼
素のドーズ量が図２（Ｃ）における燐のドーズ量を上回
るため、先に形成されていた弱いＮ型領域２１３は強い
Ｐ型領域２２２に反転した。

【００２９】以上のドーピングにより、強いＮ型領域
（ソース／ドレイン）２１８、２１９、強いＰ型領域
（ソース／ドレイン）２２２、弱いＮ型領域（低濃度不
純物領域）２２０が形成され、本実施例では、低濃度不
純物領域２２０の幅ｙは、フォトレジストのマスク１１
４の大きさより約２μｍであった。また、本実施例で
は、陽極酸化物の厚さｚ（≒２０００Å）だけ、ソース
／ドレイン（画素ＴＦＴの場合は低濃度不純物領域２２
０）とゲイト電極が離れたオフセット構造となってい
る。（図２（Ｄ））

【００３０】その後、ＫｒＦエキシマーレーザー（波長
２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、上記
不純物領域の導入によって、結晶性の劣化した部分の結
晶性を改善させた。レーザーのエネルギー密度は２００
〜４００ｍＪ／ｃｍ²、好ましくは２５０〜３００ｍＪ
／ｃｍ²とした。この結果、Ｎ型およびＰ型領域が活性
化された。これらの領域のシート抵抗は２００〜８００
Ω／□であった。そして、全面に層間絶縁物２２３とし
て、プラズマＣＶＤ法によって酸化珪素膜を厚さ３００
０〜６０００Å形成した。そして、層間絶縁物２２３を
ウェットエッチング法によってエッチングして、ソース
／ドレインにコンタクトホールを形成した。

【００３１】そして、スパッタ法によって、厚さ２００
０〜６０００Åのクロム膜を形成し、これをエッチング
して、周辺回路の電極・配線２２４、２２５、２２６お
よび画素ＴＦＴの電極・配線２２７、２２８を形成し
た。さらに、プラズマＣＶＤ法によって、厚さ１０００
〜３０００Åの窒化珪素膜２２９をパッシベーション膜
として形成し、これをエッチングして、画素ＴＦＴの電
極２２８に達するコンタクトホールを形成した。最後
に、スパッタ法で成膜した厚さ５００〜１５００ÅのＩ
ＴＯ（インディウム錫酸化物）膜をエッチングして、画
素電極２３０を形成した。このようにして、周辺論理回
路とアクティブマトリクス回路を一体化して形成でき
た。（図２（Ｅ））

【００３２】本実施例のＴＦＴは、ゲイト電極、および
図には示されていないが、ゲイト電極と同じ面内の配線
において、その上面および側面に陽極酸化物が形成され
ている。このような構造を有せしめると、ゲイト電極と
ソース／ドレインとをオフセットゲイト構造とすること
ができ、ソース／ドレイン間のリーク電流を低減でき
る。（特開平５−１１４７２４、同５−２６７６６７）

【００３３】また、陽極酸化物（特にバリヤ型陽極酸化
物）をゲイト電極の上面に形成することによって層間の
絶縁が強化され、配線交差部分でのショートを著しく減
少せしめることも可能となった。すなわち、バリヤ型陽
極酸化物の被膜はピンホールが少なく、また、耐圧性も
非常に高い（７ＭＶ／ｃｍ以上）ので、ゲイト配線とそ
の上の配線との層間を確実に絶縁できる。実際に特開平
５−１１４７２４もしくは同５−２６７６６７の技術を
採用することによって、配線間ショートによる不良を著
しく低減させることができた。アクティブマトリクス領
域では、配線が交差する箇所が非常に多いので特に重要
であった。

【００３４】本実施例のごとくゲイト電極を陽極酸化す
る場合には、その材料としては、アルミニウム以外に
も、タンタル、チタン等を主成分とするものが利用でき
る。また、ゲイト電極材料として、アルミニウムを用い
る場合には、本実施例のようにスカンジウムを含有させ
るか、もしくは、０．１〜０．５重量％のイットリウム
を含有させると、陽極酸化が穏やかに進行するので望ま
しい。

【００３５】〔実施例３〕本実施例も液晶ディスプレ
ー用のモノリシック型アクティブマトリクス回路であ
る。本実施例の作製工程を図３および図４に示す。ま
ず、基板（コーニング１７３７）３０１にプラズマＣＶ
Ｄ法によって厚さ２０００Åの下地酸化珪素膜３０２を
成膜した。その後、プラズマＣＶＤ法によって厚さ５０
０Åのアモルファスシリコン膜を成膜した。さらに、酸
化雰囲気において５５０℃で１時間熱アニールすること
により、アモルファスシリコン膜の表面に極めて薄い
（４０〜１００Åと推定される）酸化珪素膜を形成し
た。そして、スピンコーティング法によって酢酸ニッケ
ルの極めて薄い膜を形成した。ここでは、１〜１００ｐ
ｐｍの酢酸ニッケル水溶液を用いた。先にアモルファス
シリコン膜表面に薄い酸化珪素膜を形成したのは，水溶
液がアモルファスシリコン表面に均一にゆきわたるよう
にするためである。

【００３６】次に、窒素雰囲気中、５５０℃、４時間の
熱アニールをおこなった。酢酸ニッケルは４００℃程度
で分解してニッケルとなるが、酢酸ニッケル薄膜がアモ
ルファスシリコン膜に実質的に密着しているため、ニッ
ケルがこの熱アニール工程によってアモルファスシリコ
ンに侵入して、これを結晶化せしめ、結晶性シリコン領
域となった。その後、シリコン膜にＸｅＣｌエキシマー
レーザー光（波長３０８ｎｍ）を照射した。本実施例で
は、レーザーのエネルギー密度は２５０〜３００ｍＪ／
ｃｍ² とした。この結果、結晶性シリコンの結晶性はさ
らに向上した。

【００３７】さらに、レーザー照射による応力歪みを緩
和するために、再び、熱アニールをおこなった。本実施
例では、５５０℃、４時間の熱アニールとした。その
後、シリコン膜をエッチングして島状の活性層３０３
（周辺回路Ｐチャネル型ＴＦＴ用）、３０４（周辺回路
Ｎチャネル型ＴＦＴ用）、３０５（画素ＴＦＴ用）を形
成した。そして、スパッタ法によって，厚さ１２００Å
の酸化珪素膜３０６をゲイト絶縁膜として形成した。

【００３８】さらに、スパッタ法によって厚さ４０００
Åのアルミニウム膜（０．２〜０．３重量％のスカンジ
ウムを含有する）を形成した。そして、その表面を陽極
酸化することにより、厚さ１００〜３００Åの酸化アル
ミニウム膜（図示せず）を形成した。酸化アルミニウム
膜の存在により、フォトレジストとの密着性が良く、ま
た、フォトレジストからの電流のリークを抑制すること
により、後の陽極酸化工程において、多孔質陽極酸化物
を側面のみに形成するうえで有効であった。そして、フ
ォトレジスト（例えば、東京応化製、ＯＦＰＲ８００／
３０ｃｐ）をスピンコート法によって形成した。これを
パターニング、エッチングして、ゲイト電極３０７、３
０８、３０９を形成した。エッチングに用いたフォトレ
ジストのマスク３１０、３１１、３１２はそのまま残し
た。（図３（Ａ））

【００３９】次に、フォトレジストのマスクを付けたま
ま画素ＴＦＴのゲイト電極３０９のみに電流を通じ、多
孔質陽極酸化をおこない、ゲイト電極３０９の側面に多
孔質陽極酸化物３１３を形成した。陽極酸化は、３〜２
０％のクエン酸もしくはシュウ酸、燐酸、クロム酸、硫
酸等の酸性水溶液を用いておこない、１０〜３０Ｖの一
定電流をゲイト電極に印加すればよい。本実施例ではｐ
Ｈ＝０．９〜１．０のシュウ酸溶液（３０℃）中で電圧
を１０Ｖとし、２０〜４０分、陽極酸化した。陽極酸化
物の厚さは陽極酸化時間によって制御した。このような
酸性溶液において陽極酸化をおこなうと多孔質の陽極酸
化物が生成する。本実施例では多孔質陽極酸化物の厚さ
は３０００Å〜５μｍ、例えば、１μｍとした。（図３
（Ｂ））

【００４０】さらに、今度はフォトレジストのマスクを
剥離して、実施例２と同様にゲイト電極３０７〜３０９
に電流を流し、バリヤ型陽極酸化をおこない、ゲイト電
極の側面と上面に緻密なバリヤ型陽極酸化物被膜３１
４、３１５、３１６を厚さ１２００Å形成した。（図３
（Ｃ））次に、多孔質陽極酸化物３１３、およびバリヤ型陽極酸
化物３１４〜３１６をマスクとしてドライエッチング法
によって酸化珪素膜３０６をエッチングし、ゲイト絶縁
膜３１７、３１８、３１９を形成した。このエッチング
においては、等方性エッチングのプラズマモードでも、
あるいは異方性エッチングの反応性イオンエッチングモ
ードでもよい。ただし、シリコンと酸化珪素の選択比を
十分に大きくすることによって、活性層を過剰にエッチ
ングしないようにすることが重要である。例えば、エッ
チングガスとしてＣＦ₄を使用すれば陽極酸化物はエッ
チングされず、酸化珪素膜３０６のみがエッチングされ
る。（図３（Ｄ））

【００４１】さらに、燐酸、酢酸、硝酸の混合溶液（ア
ルミ混酸）を用いて多孔質陽極酸化物３１３のみをエッ
チングした。アルミ混酸は多孔質陽極酸化物はエッチン
グするが、バリヤ型陽極酸化物被膜３１４〜３１６はほ
とんどエッチングしない。多孔質陽極酸化物は電気的な
信頼性に問題があるので、除去することが必要である。
上記のようにアルミ混酸によって容易にエッチングでき
るのであるが、アルミ混酸はアルミニウムのエッチャン
トでもあるので、バリヤ型陽極酸化物被膜を形成し、ア
ルミニウム配線を被覆しておくことが効果的である。

【００４２】そして、このゲイト絶縁膜を用いてイオン
ドーピング法によって活性層に燐を導入した。本実施例
では、以下のように２段階のドーピングをおこなった。
まず、１０〜３０ｋｅＶの比較的低い加速電圧で５×１
０¹²〜５×１０¹³原子／ｃｍ² の低程度のドーズ量で燐
イオンを注入した。この際には、加速電圧が低いため、
イオンの侵入深さが浅く、シリコンが露出している領域
３２０、３２１、３２２を中心として燐が注入された。

【００４３】次に、６０〜９５ｋｅＶの比較的高い加速
電圧で１×１０¹²〜５×１０¹²原子／ｃｍ² の極めて低
いドーズ量で燐イオンを注入した。この際には、加速電
圧が高いため、イオンが深くまで侵入し、ゲイト絶縁膜
で覆われている領域３２３にも燐が注入された。この結
果、低濃度の燐がドーピングされた領域（低濃度不純物
領域）３２０〜３２２と低濃度の燐がドーピングされた
領域（極低濃度不純物領域）３２３が形成された。すな
わち、画素ＴＦＴに関しては、いわゆる２重ドレイン構
造とすることができた。（図３（Ｅ））

【００４４】次に、Ｐチャネル型ＴＦＴの活性層３０３
を覆うフォトレジストのマスク３２４、および、画素Ｔ
ＦＴの活性層３０５のうち、ゲイト電極に平行にゲイト
電極３０９の端から４μｍ離れた部分までを覆うフォト
レジストのマスク３２５を形成した。そして、再び、イ
オンドーピング法によって、フォスフィンをドーピング
ガスとして燐を注入した。ドーズ量は５×１０¹⁴原子／
ｃｍ²とした。この結果、周辺論理回路のＴＦＴでは、
低濃度不純物領域３２１は強いＮ型領域（ソース／ドレ
イン）３２６になった。画素ＴＦＴの活性層３０５の低
濃度不純物領域３２２においても、マスク３２５で覆わ
れていなかった領域は今回のドーピングで、強いＮ型領
域３２７となった。（図４（Ａ））

【００４５】次に、Ｎチャネル型ＴＦＴの活性層３０
４、３０５をフォトレジストのマスク３２８で覆い、ジ
ボランをドーピングガスとして、イオンドーピング法に
より、島状領域３０３に硼素を注入した。ドーズ量は１
×１０¹⁵原子／ｃｍ²とした。このドーピングでＰ型領
域３２９が形成された。

【００４６】以上のドーピングにより、強いＮ型領域
（ソース／ドレイン）３２６、３２７、強いＰ型領域
（ソース／ドレイン）３２９、低濃度不純物領域３２
２、極低濃度不純物領域３２３が形成された。画素ＴＦ
Ｔの不純物領域の拡大図を図４（Ｄ）に示す。本実施例
では、低濃度不純物領域３２２の幅ｗは、フォトレジス
トのマスク３２５および多孔質陽極酸化物の幅より約３
μｍであった。同じく、極低濃度不純物領域の幅は多孔
質陽極酸化物の幅によって主に決定され、約１μｍであ
った。また、本実施例では、陽極酸化物の厚さｚ（≒１
２００Å）だけオフセットゲイト構造となっているはず
であるが、この程度の幅ではドーピング時の回り込みも
あり、厳密には不明である。（図４（Ｂ））

【００４７】その後、第１の層間絶縁物として、プラズ
マＣＶＤ法によって厚さ２００Åの窒化珪素膜と厚さ４
０００Åの酸化珪素膜の多層膜３３０を堆積し、これを
ドライエッチング法によってエッチングして、コンタク
トホールを形成した。そして、スパッタ法によって、チ
タン５００Å／アルミニウム４０００Å／チタン５００
Åの３層金属膜を堆積し、これをエッチングして、電極
・配線３３１、３３２、３３３、３３４、３３５を形成
した。

【００４８】さらに、第２の層間絶縁物として、プラズ
マＣＶＤ法によって厚さ２０００Åの酸化珪素膜３３６
を堆積し、画素ＴＦＴのドレイン側電極３３５にコンタ
クトホールを形成して、ＩＴＯによる画素電極３３７を
形成した。このようにして、モノリシック型アクティブ
マトリクス回路を形成することができた。（図４
（Ｃ））

【００４９】

【発明の効果】以上のように、本発明によって、アクテ
ィブマトリクス回路やドライバー回路のスイッチング特
性を高め、周辺論理回路の高速動作を両立させたモノリ
シック型アクティブマトリクス回路を形成することがで
きた。このように本発明は工業上、有益である。

【図面の簡単な説明】

【図１】実施例１の作製工程を示す。

【図２】実施例２の作製工程を示す。

【図３】実施例３の作製工程を示す。

【図４】実施例３の作製工程を示す。

【符号の説明】

１０１基板１０２下地膜（酸化珪素）１０３〜１０５活性層（シリコン）１０６ゲイト絶縁膜（酸化珪素）１０７〜１０９ゲイト電極・ゲイト線１１０〜１１２弱いＮ型領域１１３、１１４フォトレジストのマスク１１５、１１６強いＮ型領域（ソース／ドレイン）１１７低濃度不純物領域１１８フォトレジストのマスク１１９強いＰ型領域（ソース／ドレイン）１２０層間絶縁物（酸化珪素）１２１〜１２５金属配線・電極１２６パッシベーション膜（窒化珪素）１２７画素電極（ＩＴＯ）

Claims

【特許請求の範囲】

【請求項１】絶縁基板上に、第１の導電型の薄膜トラ
ンジスタ（ＴＦＴ）より構成されたアクティブマトリク
ス回路と、第１および第２の導電型のＴＦＴより構成さ
れ、前記アクティブマトリクス回路を駆動するための周
辺論理回路と、前記周辺論理回路と前記アクティブマト
リクス回路とを接続するために設けられ、第１の導電型
のドライバーＴＦＴと、を有する半導体集積回路を形成
する方法に関して、（１）アクティブマトリクス回路
用および周辺論理回路用の複数の島状の半導体領域を形
成する工程と、（２）前記半導体領域上にゲイト絶縁
膜およびゲイト電極を形成する工程と、（３）全ての
前記半導体領域に第１の導電型の不純物を低濃度にドー
ピングする工程と、（４）前記半導体領域のうち、第
２の導電型のＴＦＴを構成する部分と、アクティブマト
リクス回路を構成するＴＦＴおよびドライバーＴＦＴの
チャネルに隣接する部分とを覆って、マスクを形成し、
第１の導電型の不純物をドーピングする工程と、（５）
前記半導体領域のうち、第１の導電型のＴＦＴを構成
する部分を覆って、マスクを形成し、第２の導電型の不
純物をドーピングする工程と、を有し、前記工程（３）
で形成される第１の導電型の領域の不純物濃度は、工程
（４）で形成される第１の導電型の領域の不純物濃度よ
りも小さいことを特徴とする半導体集積回路の作製方
法。
【請求項２】絶縁基板上に、第１の導電型の薄膜トラ
ンジスタ（ＴＦＴ）より構成されたアクティブマトリク
ス回路と、第１および第２の導電型のＴＦＴより構成さ
れ、前記アクティブマトリクス回路を駆動するための周
辺論理回路と、前記周辺論理回路と前記アクティブマト
リクス回路とを接続するために設けられ、第１の導電型
のドライバーＴＦＴと、を有し、前記アクティブマトリ
クス回路を構成するＴＦＴとドライバーＴＦＴには、ソ
ース／ドレインに隣接して、ソース／ドレインよりも低
濃度な第１の導電型の領域を有する半導体集積回路を形
成する方法に関して、（１）アクティブマトリクス回
路用および周辺論理回路用の複数の島状の半導体領域を
形成する工程と、（２）前記半導体領域上にゲイト絶
縁膜およびゲイト電極を形成する工程と、（３）全て
の前記半導体領域に第１の導電型の不純物を低濃度にド
ーピングする工程と、（４）前記半導体領域のうち、
第１の導電型のＴＦＴを構成する部分を覆って、マスク
を形成し、第２の導電型の不純物をドーピングする工程
と、を有し、前記工程（３）で形成される第１の導電型
の領域の不純物濃度は、工程（４）で形成される第２の
導電型の領域の不純物濃度よりも小さいことを特徴とす
る半導体集積回路の作製方法。
【請求項３】請求項２において、前記アクティブマト
リクス回路を構成するＴＦＴとドライバーＴＦＴに設け
られたソース／ドレインに隣接して、ソース／ドレイン
よりも低濃度な第１の導電型の領域の幅は１〜５μｍで
あることを特徴とする半導体集積回路の作製方法。