JPH08168171A

JPH08168171A - 電気的負荷の制御装置

Info

Publication number: JPH08168171A
Application number: JP6330872A
Authority: JP
Inventors: Yoshihito Sasaki; 義仁佐々木
Original assignee: Hanshin Electric Co Ltd
Current assignee: Hanshin Electric Co Ltd
Priority date: 1994-12-09
Filing date: 1994-12-09
Publication date: 1996-06-25
Anticipated expiration: 2013-09-21
Also published as: JP2799833B2

Abstract

(57)【要約】【目的】複数の電気的負荷を一対の直列スイッチング
素子により選択的にオンオフするに際し、負荷の数が増
えてもスイッチング素子の数を単純には増やさないよう
にする。また、一対のスイッチング素子の少なくとも一
方に関し、短絡故障検出回路を設け、安全を高める。【構成】各負荷12a,b に対し、それぞれ専用の第一ス
イッチング素子13a,b を設ける。各負荷12a,b に対しさ
らに直列に設けるべき第二スイッチング素子15は全負荷
12a,b に共通、単一の素子とする。第一スイッチング素
子13a,b にはそれぞれ短絡故障検出回路21a,b を設け
る。短絡故障検出回路21a,b のどれかでも短絡故障を検
出すると第二スイッチング素子15を強制的にオフ状態に
付ける。望ましくは共通の第二スイッチング素子15にも
短絡故障検出回路22を設け、これが短絡故障を検出した
とき、第一スイッチング素子13a,b を強制的にオフにす
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は各種電気機器における複
数の電気的負荷（以下、単に負荷と呼ぶ）をオンオフ制
御する制御装置に関し、特に高い安全性を保ちながら回
路構成を簡単化するための改良に関する。

【０００２】

【従来の技術】例えばガス給湯機等も、その制御に関し
ては電源からの稼働電力を受けて稼働する制御回路を有
する電気機器であり、制御回路の指令によってオンオフ
する負荷もポンプ、電磁弁、着火装置等々、数多くなっ
ている。そして、各負荷の選択的な作動、非作動（オン
オフ）は、一般にそれに直列に接続されている半導体ス
イッチング素子（以下、単にスイッチング素子と呼ぶ）
をオンオフすることにより決定される。すなわち、スイ
ッチング素子の制御入力にその素子がオンとなるべき所
定の電圧範囲の電圧信号（オン電圧とも呼ぶ）を選択的
に与えると当該スイッチング素子がオンとなってその主
電流通路が導通し、これにより電源電力が負荷に与えら
れて作動する。

【０００３】しかし、スイッチング素子に対しオン電圧
を与えていない（換言すればオフとなるべき電圧範囲の
信号を与えている）にもかかわらず、当該スイッチング
素子がオンのままを維持するような短絡故障（オン故障
とも言う）が発生し、これに直列に接続している負荷が
不測にも作動を続けるような状態が生ずると、特に上記
のようなガス給湯機等では、生ガスの放出等、場合によ
っては危険な状態を招かないとも限らない。

【０００４】そこで従来からも、本出願人においては図
３に示すような安全策が立てられていた。説明すると、
図中では簡明化のため、実際にはもっと数多い場合もあ
る負荷の数は符号12a,12b にて示すように二つしか示し
ていないが、これら負荷12a,12b の各々にはそれぞれ直
列に第一、第二のスイッチング素子13a,15a:13b,15bが
接続され、これら直列回路が互いには並列になりながら
それぞれ電源11の両端に接続している。その上で、入力
端子Ta，Tbに選択的に与えられる駆動信号Sa，Sbにてそ
れぞれの直列回路中の第一、第二のスイッチング素子13
a,15a:13b,15bが共に同時にオンとなり、逆に駆動信号S
a，Sbが失われれば（立ち下がれば）共に同時にオフと
なるように意図されている。図示の場合、第一スイッチ
ング素子13a,13b は pnp型のバイポーラトランジスタで
あり、対して第二のスイッチング素子15a,15b は npnバ
イポーラトランジスタなので、一方の制御入力（ベー
ス）に対して他方の制御入力に印加される有意電圧レベ
ルは高低反転させる必要がある。ここでは、駆動信号S
a，Sbは入力端子Ta，Tbの所ではそれが論理“Ｈ”（す
なわち所定の電圧値以上の正の電圧レベル）にあると
き、負荷12a,12b を稼働させるべき信号と想定している
ので、当該駆動信号Sa，Sbは第二スイッチング素子15a,
15b にとってはその論理レベルがそのまま有意となり、
制御入力であるベースに印加される第二スイッチング素
子用オン電圧そのものとなり得るが、第一スイッチング
素子13a,13b の制御入力に与えるべき駆動信号として
は、高低レベル反転用ないし論理レベル反転用の npnド
ライバトランジスタ14a,14b により駆動信号Sa，Sbの電
圧レベル範囲ないし論理レベルを反転する必要がある。

【０００５】してみるに、以前はスイッチング素子が負
荷12a,12b をそれぞれ含む各直列回路あたり例えば第一
スイッチング素子13a,13b の一つしか設けられていなか
ったので、これが短絡故障すると駆動信号Sa，Sbが立ち
下げられても負荷12a,12b がオフにならなくなってしま
っていたのに対し、図３に示される制御装置構成では各
負荷12a,12b に対しそれぞれ二つのスイッチング素子13
a,15a:13b,15b が共働するので、どちらか一方が短絡故
障してオフとならなくなっても他の一方がオフとなり得
るので、所期通りに負荷12a,12b をオフとすることがで
き、安全性はその分、確実に高められている。第一、第
二スイッチング素子13a,15a:13b,15b が共にオン故障し
た場合にはこれに対処できないが、両者が同時にオン故
障する確率は極めて僅かである。

【０００６】

【発明が解決しようとする課題】しかし、図３の構成に
従う場合、負荷の数が増えると各負荷に直列に接続され
る第一、第二スイッチング素子の数も単純比例の関係で
増えて行く。これが例えば、第一、第二のスイッチング
素子がいわゆる小信号増幅用の小型、廉価な素子である
ならばさほど問題はないが、一般にこれら第一、第二ス
イッチング素子は負荷に流れる比較的大きな電流を許容
し得るように、いわゆる電力型と呼ばれる大型、高価な
ものでなければならない。そのため、負荷の数が増すに
連れ制御装置としてのコストが上昇する外、各スイッチ
ング素子用放熱器等の設置も含めてスペースファクタも
悪くなり、装置自体も大型化する。

【０００７】そこで本発明は、まず基本的な解決課題と
して、負荷の数が増してもコスト上昇やスペースファク
タ悪化の程度を抑えることのできる合理的回路構成を持
つ制御装置を提供せんとする。

【０００８】その上でさらに、第二の目的として、第
一、第二スイッチング素子の少なくとも一方または双方
の短絡故障を積極的に検出する構成を提案し、安全性を
より一層高めんとする。

【０００９】

【課題を解決するための手段】本発明は上記目的を達成
するため、 (a) 複数の電気的負荷の各々に対し第一のスイッチング
素子を直列に接続した直列回路を互いに並列に接続して
並列回路を構成し； (b) 当該並列回路の一端を電源の一端に接続する一方、
他端は第二のスイッチング素子を介して電源他端に接続
し； (c) 第一のスイッチング素子をそれぞれ専用の駆動信号
により選択的にオンとするときには第二のスイッチング
素子もオンとし、第一のスイッチング素子の全てをオフ
とするときにのみ、第二のスイッチング素子をオフとす
ること；を特徴とする電気的負荷の制御装置を提案す
る。

【００１０】その上で、本発明ではまた、 (d) 第一のスイッチング素子に駆動信号が与えられてい
ないのに第一のスイッチング素子がオンとなっている短
絡故障を検出するための短絡検出回路を当該第一のスイ
ッチング素子の各々に対して設け； (e) この短絡検出回路は、当該短絡故障を検出すると第
二のスイッチング素子を強制的にオフ状態に付けるこ
と；を特徴とする制御装置も提案する。この場合、第一
のスイッチング素子が、一般的なバイポーラトランジス
タや電界効果トランジスタに認められるように、制御入
力に所定の電圧範囲の駆動信号が与えられると主電流通
路を導通させる素子であるならば、上記の短絡検出回路
は、当該制御入力の電圧と主電流通路の出力電圧とを比
較することで第一のスイッチング素子の短絡故障を検出
するように構成でき、さらに、第二のスイッチング素子
も、制御入力に所定の電圧範囲の電圧信号が与えられる
と主電流通路を導通させる素子であるならば、上記の短
絡検出回路は、第一スイッチング素子の短絡故障を検出
すると当該第二のスイッチング素子の制御入力に対し、
上記所定の電圧範囲外の電圧信号を印加する回路として
構成できる。

【００１１】さらに本発明では、上記構成要件(a) 〜
(c) 、または(a) 〜(e) に加え、 (f) 第二のスイッチング素子に対し、当該第二のスイッ
チング素子がオフとなっているべきときにオンとなって
いる短絡故障を検出するための第二スイッチング素子用
短絡検出回路を設け； (g) この第二スイッチング素子用短絡検出回路は、第二
スイッチング素子の短絡故障を検出すると第一のスイッ
チング素子の全てを強制的にオフ状態に付けること；を
特徴とする制御装置も提案する。ここでも、第二のスイ
ッチング素子が一般的なバイポーラトランジスタや電界
効果トランジスタに見られるように、制御入力に所定の
電圧範囲の電圧信号が与えられると主電流通路を導通さ
せる素子であるならば、第二スイッチング素子用の短絡
検出回路は、当該第二スイッチング素子制御入力の電圧
と主電流通路の出力電圧とを比較することでその短絡故
障を検出するように構成でき、また、第一のスイッチン
グ素子も、制御入力に所定の電圧範囲の駆動信号が与え
られると主電流通路を導通させる一般的な素子であるな
らば、第二スイッチング素子用短絡検出回路は、第二ス
イッチング素子の短絡故障を検出すると第一のスイッチ
ング素子の制御入力に対し、所定の電圧範囲外の電圧信
号を印加する回路として構成できる。なおもちろん、上
述した第一スイッチング素子用の短絡検出回路と第二ス
イッチング素子用の短絡検出回路はこれらを併用するの
が最も望ましい。

【００１２】

【実施例】図１には、本発明一実施例としての電気的負
荷の制御装置の概略構成が示されている。本発明の改良
点を明らかにする意味から、既に図３中で用いた符号は
本実施例中の対応する回路部品ないし構成要素にも同じ
符号を付しておく。また、図示の場合、簡単のためにオ
ンオフ制御対象の負荷は符号12a,12b を付した二つしか
示していないが、添字a,b は個々の負荷を互いに弁別的
に表現する必要のある場合を除いて本文章中では省略
し、例えば単に負荷12と記した場合には二つの負荷12a,
12b のいずれにも適用できる説明である。同様に、各負
荷12a,12b のそれぞれに関連して設けられているが互い
には同一の回路部品であって良い部材ないし構成要素に
関しても、個々を弁別的に表現する必要のあるとき以外
を除き、本文章中では添字a,b は省略する。

【００１３】ただし、図３の従来構成では負荷12の一つ
宛に一つずつ必要であった第二のスイッチング素子15a,
b は、本発明の適用を受けた制御装置では以下に説明す
るように単一、共通のものとなっていて、その符号15に
は図中に示す通り、添字を必要としない。換言すれば、
図中において添字のない構成要素は負荷12の数が幾つに
なっても共通の構成要素として利用できるものである。

【００１４】しかるに、各負荷12にそれぞれ第一のスイ
ッチング素子13が直列に設けられている点では既述した
従来例におけると同様であるが、本発明の場合にはまず
その直列回路のみが複数個並列に接続され、当該並列回
路の一端（図示の場合は第一スイッチング素子13の設け
られている側）が電源11の一端に接続された上で、並列
回路他端は、全ての負荷12に共通の第二スイッチング素
子15を介し、電源11の他端に接続されている。従って負
荷12の数が増すとそれに連れて第一スイッチング素子13
の数は増して行くが、第二スイッチング素子15の数は増
えることなく一個のままである。この点でまず、二つの
スイッチング素子13，15による安全性を確保するとの前
提の上で、従来例よりも回路の簡素化、合理化が図られ
ている。当然、用いるスイッチング素子の個数が減るの
で、装置全体も小型化する。

【００１５】図示実施例の場合、第一スイッチング素子
13は pnpバイポーラトランジスタであり、対して共通の
第二スイッチング素子15は npnバイポーラトランジスタ
である。従って、各負荷12を選択的に稼働させるべき
（オンとすべき）駆動信号Sa，Sbが入力端子Ta，Tbの所
では有意の正電圧（便宜的にこれを論理“Ｈ”と呼ぶこ
ともある）であるとすると、これは第二スイッチング素
子15にとっては当該第二スイッチング素子15をオンとす
べき電圧信号となり得るが、pnp型の第一スイッチング素
子13の制御入力にとってはそのままではオフ信号とな
る。そこで、第一スイッチング素子13に対しては、それ
ぞれ専用に印加される駆動信号Sa，Sbは電圧範囲反転用
ないし論理レベル反転用の npnバイポーラトランジスタ
14を介して与えられるようになっている。この場合、一
般に第一、第二スイッチング素子13，15は、既述のよう
に負荷電流を流す必要上、いわゆる電力型のトランジス
タである必要があるが、論理レベル反転用ドライバトラ
ンジスタとしてのトランジスタ14は小型、廉価な小信号
増幅用であって良い。以下に順に説明する他のトランジ
スタも電力用である必要はなく、小型、廉価な小信号増
幅用であって良い。

【００１６】もっとも、上記は相補的な問題であって、
入力端子Ta，Tbに印加される駆動信号の論理レベルを反
転して考えるならば、第二スイッチング素子15の制御入
力に対し論理レベル反転用のスイッチング素子を設けれ
ば良いし、第一、第二スイッチング素子13，15とも、同
じ導電型である場合には、こうした論理レベル反転用の
ドライバトランジスタは不要になる。バイポーラトラン
ジスタに代え、ｎチャネル型とかｐチャネル型等、制御
入力（ゲート）に印加される有意電圧値により導通する
主電流通路（ソース−ドレイン間）に関し相違する導電
型のある電界効果トランジスタを用いることも可能であ
るが、こうした場合にも全く同様の配慮をすれば良い。

【００１７】しかるに、入力端子Ta，Tbに印加される駆
動信号Sa，Sbの中、どちらか一方でも、対応する負荷12
をオンとするためにそれが有意電圧レベルとなった場
合、ドライバトランジスタ14を介して対応する第一スイ
ッチング素子13がオンとなると同時に、全負荷12に共通
の第二スイッチング素子15もオンとならなければ、目的
とする負荷12に対し電源11からの稼働電力は供給されな
いので、第二スイッチング素子15の制御入力であるベー
スには各駆動信号Sa，Sbのオア論理を取ったに等しい駆
動信号が与えられる。すなわち、図示の場合にはダイオ
ードオア論理が取られ、一方の駆動信号Saの入力端子Ta
にアノードを接続したダイオード25a のカソードと、他
方の駆動信号Sbの入力端子Tbにアノードを接続したダイ
オード25bのカソードとが互いに接続され、それらの接
続点が共に第二スイッチング素子15のベースに接続され
ている。

【００１８】今、駆動信号Saのみが発せられた場合、こ
れはそのまま、ダイオード25a を介して第二スイッチン
グ素子のオン電圧として第二スイッチング素子15のベー
スに与えられるのでこれがオンとなる。一方、電圧レベ
ル反転用ないし論理値反転用のドライバトランジスタ14
a のベースにも当該駆動信号Saが印加されるのでこれが
オンとなり、第一スイッチング素子15a の制御入力であ
るベースは、ドライバトランジスタ14a の導通した主電
流通路（エミッタ−コレクタ間）を介して接地に落とさ
れるため、pnpトランジスタである第一スイッチング素子
13a にとっても実質的に有意電圧レベルである高低反転
したほぼ接地レベル（論理“Ｌ”）のオン電圧が与えら
れたことになってこれが導通し、もって対応する負荷12
a に電源11からの電力が供給される。しかし、他方の負
荷12b は、第二スイッチング素子15が導通したといって
も、駆動信号Sbが印加されなければその負荷12b に関連
するドライバトランジスタ14b は導通しないので、第一
スイッチング素子13b も導通せず、電源11から作動電力
が供給されることはなくて、所期通り休止状態を維持す
る。

【００１９】全く同様に、駆動信号Sbのみが印加された
場合には、第二スイッチング素子15は、やはりこの場合
にもダイオード25b の方を介して当該駆動信号Sbをオン
電圧として受けるのでオンとなるが、第一スイッチング
素子13a,13b に関しては駆動信号Sbに関連する第一スイ
ッチング素子13b の方のみがオンとなるので、対応する
負荷12b のみが作動する。

【００２０】このようにして、駆動信号Sa，Sbの選択的
な印加により、負荷12a,12b が選択的にオンオフされ
（もちろん、駆動信号Sa，Sbが共に印加されたときには
両負荷ともにオンとなる）が、第二スイッチング素子15
に関して逆に言えば、この第二スイッチング素子15は、
いずれの駆動信号Sa，Sbも立ち下げられているときにの
み、オフとなる。

【００２１】以上のように、第一、第二スイッチング素
子13，15が正常に機能している場合には、各負荷12a,12
b は入力端子Ta，Tbにそれぞれ自身に関連する駆動信号
Sa，Sbを選択的に受けたときだけ、電源11から電力供給
を受けて作動する。しかし、長い使用期間の間には、第
一、第二スイッチング素子13，15のそれぞれの制御入力
にオンとなるべき電圧が与えられていないのに（言い換
えればオフであるべき電圧が与えられているのに）、そ
れらの主電流通路が導通状態を維持してしまう短絡故障
（オン故障）を起こすことも考えられる。そしてこのよ
うな故障は、図１に示される回路構成からすれば、各負
荷12にそれぞれ専用に設けられている第一スイッチング
素子13の方に起き易い。全ての負荷12に共通の第二スイ
ッチング素子15は、どれか一つの負荷12でもオンとなる
べきときにはオンとなっているので、負荷12のオンオフ
を制御するためにその度ごとに自身が必ずオンオフ動作
せねばならない第一スイッチング素子13に比し、オンオ
フ回数は経時的に積算すると少ないからである。オンオ
フ動作回数が少ない程、故障確率は低下する。

【００２２】そこでこの実施例では、まず、第一スイッ
チング素子13の各々に関し、そのオン故障を検出するた
めの短絡検出回路21をそれぞれ設けている。この短絡検
出回路21の具体的構成自体は当業者であれば種々考えら
れるが、後述の図２に即して説明する具体的な回路構成
例にも認められるように、当該第一スイッチング素子13
の制御入力電圧と主電流通路の出力電圧を監視、比較
し、それらが所定の関係にないことで短絡故障と判断す
るような回路構成とすることができる。つまり、第一ス
イッチング素子13が図示のように pnpバイポーラトラン
ジスタであるならば、制御入力は当該トランジスタ13の
ベースであり、主電流通路出力電圧はコレクタ電圧であ
るが、ベース電位がオフ電圧であるべき“Ｈ”レベルに
あるのにもかかわらず、コレクタ電圧として電源11の電
位が表れているような場合には、明らかに当該 pnpトラ
ンジスタ13はオン故障していると判断できる。そのた
め、この実施例では、第一スイッチング素子13の各々に
関しそれぞれ一つずつ設けられているどの短絡検出回路
21でも、このような電圧比較の結果として当該短絡故障
を検出すると、全負荷12に共通の第二スイッチング素子
15を強制的にオフ状態に付けるように構成されている。
すなわち、第二スイッチング素子15は図示の場合npnバ
イポーラトランジスタ15であるので、そのベースを選択
的に接地することで強制的にオフ状態にし得る制御素子
として npnバイポーラトランジスタ23を設け、この制御
トランジスタ23を短絡検出回路21の出力によりオンとさ
せることにより、第二スイッチング素子15のベースに対
し、当該第二スイッチング素子15がオンとなるべき所定
の電圧範囲外の電圧としてほぼ接地レベルを印加してい
るのである。

【００２３】このように、図示実施例の回路では、どれ
か一つの負荷12に関する第一スイッチング素子13でも短
絡故障すると、第二スイッチング素子15が強制的にオフ
とされることから、複数の負荷12は全て休止状態におか
れ、安全が確保されると同時に、故障が発生しているこ
とを使用者に分かり易くできる。どれかの負荷でも作動
を続けているような状況では、故障が発生していること
を使用者にアッピールするのが難しいこともあるが、本
回路ではそのようなことがない。

【００２４】さらに、本発明の最も望ましい態様とし
て、図示実施例の回路は、第二スイッチング素子15の短
絡故障をも検出可能な構成を開示している。すなわち、
第二スイッチング素子15に関しても、この場合には先に
述べた第一スイッチング素子13用と同様に、その制御入
力電圧と主電流通路の出力電圧とを監視、比較し、それ
らが所定の関係にないときに短絡故障の検出信号を発す
る短絡検出回路22を設けている。図示の場合は第二スイ
ッチング素子15は npnバイポーラトランジスタで構成さ
れているので、短絡検出回路22は制御入力（ベース）電
圧が論理“Ｌ”であるにもかかわらず、エミッタ−コレ
クタ間主電流通路が導通している結果、その出力電圧
（コレクタ電圧）がほぼ接地レベルにまで低下している
ときに短絡故障検出信号を発する。

【００２５】これに呼応するように、本回路では第一ス
イッチング素子13への駆動信号論理を反転するために設
けられているトランジスタ14のベースを選択的に接地に
落とし得る制御素子として npnバイポーラトランジスタ
による制御トランジスタ24を設け、短絡検出回路22の短
絡故障検出出力によりこの制御トランジスタ24を導通さ
せ、論理レベル反転用トランジスタ14を強制的にオフと
することで第一スイッチング素子15を強制的にオフとす
るようにしている。

【００２６】このようにして、本回路によると、各負荷
専用の第一スイッチング素子13のどれか一つにでも短絡
故障が発生するか、または各負荷に共通の第二スイッチ
ング素子15に短絡故障が発生すると全負荷12が休止状態
に付けられ、分かり易い状態で故障の発生を報知し得る
と共に、安全を確保できる。もちろん、図示していない
が短絡故障検出回路21，22が短絡故障検出信号を発生す
るときには可聴音ないし可視光の発生による報知装置を
駆動するようにしても良い。さらに、場合により、第二
スイッチング素子15にのみ短絡検出回路22を設ければ良
い場合には、第一スイッチング素子13に関して設けられ
ている短絡検出回路21は省略することもできる。

【００２７】なお、負荷12の数は任意である。図示の場
合よりもっと多い場合には、各負荷12x に関しそれぞれ
添字a,b の付された回路要素13，14，21，24，25を同様
に設け、図中、仮想線の線路でそれぞれ示すように、そ
れら追加の負荷12x への駆動信号Sxは追加のダイオード
25x を介してダイオード25a,25b のカソードが接続され
ている接続点にも接続し、当該他の負荷12x に関しそれ
ぞれ設けられている短絡検出回路21x からの短絡検出信
号は短絡検出回路21a,21b と同様に制御素子23に印加す
るようにした上で、共通の第二スイッチング素子15用短
絡検出回路22の出力は当該他の負荷12x に関し設けられ
ている制御素子24x に送給するように配線すれば良い。

【００２８】図２には、図１に示した回路構成原理に従
って構築された制御装置のより具体的な回路構成例を示
している。図１中と同じ符号の用いられている回路要素
ないし信号は、当該図１に即しての既説明中で用いたも
のと同じであり、従ってここでの再説明は省略するもの
もある。

【００２９】図２の回路において、符号26，27，28，29
で示された回路構成要素は図１中の第一スイッチング素
子13用の短絡検出回路21に含まれる回路要素であり、当
該短絡検出回路21により選択的かつ強制的に第二スイッ
チング素子15をオフとすべき制御トランジスタ23は回路
の都合上、この図２の回路では一対(23a,23b) から構成
されている。同様に、符号30，31，32，33，34，35で示
される回路要素は図１中の第二スイッチング素子15用の
短絡検出回路22に含まれる回路要素である。これら回路
要素群の関与する動作については下記のように説明でき
る。

【００３０】今、駆動信号SaやSbが立ち下げられたと
き、対応するドライバトランジスタ14はオフとなるの
で、対応する第一スイッチング素子としての pnpバイポ
ーラトランジスタ13もオフとなるべきであるが、これが
短絡故障していたとすると、当該短絡故障しているバイ
ポーラトランジスタ13のベースは当該オフとなるべき電
源11の電圧にまで引き上げられたのに、導通したままに
なっているエミッタ−コレクタ間主電流通路を介してコ
レクタ電圧は電源電圧11にまで引き上げられた状態にな
るので、このコレクタ電圧が抵抗26から抵抗28，29を介
し制御トランジスタ23のベースに印加され、この制御ト
ランジスタ23がターンオンして第二スイッチング素子15
のベースを強制的にほぼ接地レベルに落とし、これをタ
ーンオフさせることで負荷12への電力供給を断つ。

【００３１】なお、短絡検出回路21に含まれるダイオー
ド27は、短絡検出に直接に関与するためのものではな
く、第一スイッチング素子13が短絡故障していない場合
に短絡検出回路21の誤作動を防止するものである。つま
り、駆動信号SaやSbが立ち上げられたことで第一スイッ
チング素子13がターンオンし、その結果、コレクタ電圧
が“Ｈ”レベルになったときには、これは正規の動作で
あるので制御トランジスタ23がターンオンしてしまって
は具合が悪い。そこで、入力端子TaまたはTbにおける駆
動信号Sa，Sbが“Ｈ”レベルになっているときにはそれ
ぞれ対応する論理値反転用ドライバトランジスタ14がタ
ーンオンするので、この導通した主電流通路を介し、制
御トランジスタ23のベース電位をほぼ接地レベルにまで
引き落とすことで当該制御トランジスタ23のターンオフ
を防ぐためにこのダイオード27が設けられているのであ
る。

【００３２】次に、第二スイッチング素子15がターンオ
フすべきときにターンオフしないオン故障が発生した場
合につき考える。既に述べたように、第二スイッチング
素子15は駆動信号Sa，Sbのいずれもが“Ｌ”レベルにあ
るときにのみ、オフ状態となるべき素子である。ところ
が、この時にオン故障が生じたとすると、そのコレクタ
電圧は導通しているエミッタ−コレクタ間主電流通路を
介しほぼ接地レベルにまで落ちることになる。このよう
な場合には、本実施例回路では、抵抗31を介しそのベー
スがほぼ接地レベルに落とされることになる npnトラン
ジスタによる制御素子33がオフとなり、その主電流通路
が開放する。すると、抵抗30を介し電源11から供給され
る電流は抵抗34を介し npnトランジスタで構成されてい
る制御素子24のベースの方に転流し、これらをターンオ
ンさせ、これにより、ドライバトランジスタ14を強制的
にターンオフさせる条件を発生させて、第一スイッチン
グ素子13のベースにオフとなるべき電圧信号“Ｈ”とし
ての電源電圧11を印加させる。

【００３３】なお、駆動信号Sa，Sbのオア論理を取って
第二スイッチング素子15をオンさせるためのダイオード
オア回路中のダイオード25の各カソード接続点にアノー
ドを接続し、制御素子33のベースにカソードを接続した
ダイオード35は、第二スイッチング素子15用の短絡検出
回路22の誤動作防止用である。つまり、第二スイッチン
グ素子15が正常な場合には、駆動信号Sa，Sbの中、少な
くとも一方が“Ｈ”レベルになることにより、第二スイ
ッチング素子15はオンとならねばならないが、そのため
には制御素子33はこのときにはオンとなってその主電流
通路を介し、制御素子24のベースをほぼ接地レベルに引
き落とすことにより、当該制御素子24をオフ状態に維持
せねばならない。そのため、ダイオード35は、駆動信号
Sa，Sbのいずれか一方でも“Ｈ”レベルにあるときには
これによるオン電圧を制御素子33のベースに印加するべ
く働いている。

【００３４】この図２に示す具体的な回路構成において
も、負荷12の数は二つしか示していないが、三つ以上設
ける場合には、先に図１に即し説明したように、それぞ
れの負荷に関し図２中で添字を付した符号を持つ回路要
素と同じ回路要素を負荷12a,12b に対するのと同様の関
係で設け、それら各負荷に対する駆動信号はダイオード
25a,25b と同様のダイオードを介し図２中の接続ノード
Ａに接続し、それら負荷回路の第一スイッチング素子用
短絡検出回路により選択的に強制オフされるトランジス
タのコレクタは図示トランジスタ23a,23b におけると同
様に接続ノードＢに接続する。さらに、共通の第二スイ
ッチング素子用短絡検出回路22の出力点である接続ノー
ドＣからは、各負荷回路のドライバトランジスタ強制オ
フ用（ひいては第一スイッチング素子強制オフ用）の制
御素子（図示制御素子24a,24b に相等）のベースに抵抗
34a,34b に相当する抵抗を介して接続する。

【００３５】また、図２の構成の場合は、既述した通
り、図１に示した構成と異なり、第一スイッチング素子
13用の短絡検出回路21の出力により選択的に強制駆動さ
れる制御素子23は符号23a,23b で弁別的に示すように、
抵抗26a,26b の各々に専用にそのベースを接続した個別
のものから構成されているが、抵抗26a,26b の出力のダ
イオードオアを取れば、図１に示すと同じように、当該
制御素子23は各負荷回路に共通、単一のものとすること
もできる。その外、本発明の要旨構成に即する改変は当
業者にとって自由である。

【００３６】

【発明の効果】本発明によると、複数の電気的負荷の各
々に関し、一対の直列なスイッチング素子を設けること
により、スイッチング素子のオン故障に伴う負荷の誤作
動という不都合の発生確率を低減するに際し、少なくと
も一方のスイッチング素子は全負荷に共通のスイッチン
グ素子としているので、負荷の数が増えてもスイッチン
グ素子の数を単純に増やさねばならないことはなく、合
理的で簡素、低廉、小型な制御装置が構築できる。

【００３７】また、本発明の特定の態様では、少なくと
も各負荷に専用の第一スイッチング素子に対し、その短
絡故障検出用の回路を設け、これが短絡故障を検出する
と第二スイッチング素子を強制的にオフとするようにし
ているので、例えば各負荷がガス給湯機等における負荷
であるような場合にも、重大な事故の発生を良く防止す
ることができる。一般的に言っても、作動してはいけな
いときに負荷が誤作動する恐れを低減でき、やはり種々
の意味で安全性が確保される。

【００３８】加えて、本発明のさらに望ましい態様によ
れば、第二スイッチング素子の方の短絡故障を検出可能
な回路も設けることができ、これが短絡故障を検出する
と全ての第一スイッチング素子を強制的にオフにするべ
くしているので、安全性は一層高まる。

【００３９】そして、第一スイッチング素子に対してだ
け短絡検出回路を設ける場合も、これに代えて、ないし
はこれに加えて第二スイッチング素子に対する短絡検出
回路を設ける場合にも、それら短絡検出回路が短絡故障
を検出すると全ての負荷をオフにすると言うことは、安
全性の観点からして効果があるのみならず、使用者に対
し故障の発生をはっきりと知らせる上でも意味がある。
既に述べたように、どれかの負荷が故障しても他の負荷
が作動を続け得るような状態では、故障が発生したこと
を直ちに認識することが難しい場合があるからである。

【図面の簡単な説明】

【図１】本発明に従って構成された電気的負荷の制御装
置の一実施例の概略構成図である。

【図２】図１に示される制御装置のより具体的な回路構
成例を示す構成図である。

【図３】本発明に至る過程で安全性を高めるために考察
された電気的負荷の制御装置の概略構成図である。

【符号の説明】

11 電源， 12 負荷， 13 第一半導体スイッチング素子， 14 論理レベル反転用ドライバトランジスタ， 15 第二半導体スイッチング素子， 21 第一半導体スイッチング素子用短絡検出回路， 22 第二半導体スイッチング素子用短絡検出回路， 23 制御素子， 24 制御素子， 25 ダイオード， 26 抵抗， 27 ダイオード， 30 抵抗， 31 抵抗， 33 制御素子， 35 ダイオード．

Claims

【特許請求の範囲】

【請求項１】複数の電気的負荷の各々に対し第一の半
導体スイッチング素子を直列に接続した直列回路を互い
に並列に接続して並列回路を構成し；該並列回路の一端
を電源の一端に接続する一方、該並列回路の他端は第二
の半導体スイッチング素子を介して該電源の他端に接続
し；上記第一の半導体スイッチング素子をそれぞれ専用
の駆動信号により選択的にオンとするときには上記第二
の半導体スイッチング素子もオンとし、該第一の半導体
スイッチング素子の全てをオフとするときにのみ、該第
二の半導体スイッチング素子をオフとすること；を特徴
とする電気的負荷の制御装置。
【請求項２】請求項１記載の制御装置であって；上記
第一の半導体スイッチング素子に上記駆動信号が与えら
れていないのに該第一の半導体スイッチング素子がオン
となっている短絡故障を検出するための短絡検出回路を
該第一の半導体スイッチング素子の各々に対して設け；
該短絡検出回路は、該短絡故障を検出すると上記第二の
半導体スイッチング素子を強制的にオフ状態に付けるこ
と；を特徴とする制御装置。
【請求項３】請求項２記載の制御装置であって；上記
第一の半導体スイッチング素子は、制御入力に所定の電
圧範囲の上記駆動信号が与えられると主電流通路を導通
させる素子であり；上記短絡検出回路は、上記制御入力
の電圧と上記主電流通路の出力電圧とを比較することで
該第一の半導体スイッチング素子の短絡故障を検出する
こと；を特徴とする制御装置。
【請求項４】請求項３記載の制御装置であって；上記
第二の半導体スイッチング素子は、制御入力に所定の電
圧範囲の電圧信号が与えられると主電流通路を導通させ
る素子であり；上記短絡検出回路は、上記短絡故障を検
出すると該第二の半導体スイッチング素子の該制御入力
に対し、上記所定の電圧範囲外の電圧信号を印加するこ
と；を特徴とする制御装置。
【請求項５】請求項１または２記載の制御装置であっ
て；上記第二の半導体スイッチング素子に対し、該第二
の半導体スイッチング素子がオフとなっているべきとき
にオンとなっている短絡故障を検出するための第二半導
体スイッチング素子用短絡検出回路を設け；該第二半導
体スイッチング素子用短絡検出回路は、該短絡故障を検
出すると上記第一の半導体スイッチング素子の全てを強
制的にオフ状態に付けること；を特徴とする制御装置。
【請求項６】請求項５記載の制御装置であって；上記
第二の半導体スイッチング素子は、制御入力に所定の電
圧範囲の電圧信号が与えられると主電流通路を導通させ
る素子であり；上記第二半導体スイッチング素子用短絡
検出回路は、上記制御入力の電圧と上記主電流通路の出
力電圧とを比較することで該第二の半導体スイッチング
素子の短絡故障を検出すること；を特徴とする制御装
置。
【請求項７】請求項６記載の制御装置であって；上記
第一の半導体スイッチング素子は、制御入力に所定の電
圧範囲の上記駆動信号が与えられると主電流通路を導通
させる素子であり；上記第二半導体スイッチング素子用
短絡検出回路は、上記短絡故障を検出すると該第一の半
導体スイッチング素子の該制御入力に対し、上記所定の
電圧範囲外の電圧信号を印加すること；を特徴とする制
御装置。