JPH0816830B2 - カラー液晶表示装置用のインターフェース回路 - Google Patents
カラー液晶表示装置用のインターフェース回路Info
- Publication number
- JPH0816830B2 JPH0816830B2 JP61126440A JP12644086A JPH0816830B2 JP H0816830 B2 JPH0816830 B2 JP H0816830B2 JP 61126440 A JP61126440 A JP 61126440A JP 12644086 A JP12644086 A JP 12644086A JP H0816830 B2 JPH0816830 B2 JP H0816830B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- axis electrode
- liquid crystal
- display data
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims description 29
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 239000011159 matrix material Substances 0.000 claims description 3
- 239000003086 colorant Substances 0.000 claims 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 1
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
Landscapes
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、カラー液晶表示装置のインターフェース
回路に関し、特にパーソナルコンピュータなどに多用さ
れているCRTディスプレイ装置のインターフェース信号
のみを利用して、軽薄短小な液晶表示装置に代替できる
ようにしたインターフェース回路を有するカラー液晶表
示装置に関するものである。
回路に関し、特にパーソナルコンピュータなどに多用さ
れているCRTディスプレイ装置のインターフェース信号
のみを利用して、軽薄短小な液晶表示装置に代替できる
ようにしたインターフェース回路を有するカラー液晶表
示装置に関するものである。
本発明は、CRTディスクプレイのインターフェース信
号を利用して、独立なカラー表示データをRAMに記憶す
ることなく、リアルタイムで赤，緑，青色の混合した表
示データに変換し、従来と同等な駆動回路構成で、カラ
ー表示が可能なインターフェース回路を提供できるカラ
ー液晶表示装置に関するものである。
号を利用して、独立なカラー表示データをRAMに記憶す
ることなく、リアルタイムで赤，緑，青色の混合した表
示データに変換し、従来と同等な駆動回路構成で、カラ
ー表示が可能なインターフェース回路を提供できるカラ
ー液晶表示装置に関するものである。
液晶表示装置は、薄型低電圧、低消費電力の特性を有
するため、最近では、大型ドットマトリックスパネルに
よってパーソナルコンピュータ，ワードプロセッサなど
の表示端末装置として実用化されるに至った。今日で
は、CRTの代替となり、携帯用のパーソナルコンピュー
タとして、CRTインターフェースと直結可能なLSI回路が
開発され、各OA機器開発メーカにおいては、液晶表示専
用のインターフェース回路をゲート・アレイによって製
作するに至っており、液晶の大幅な需要を起こしてい
る。しかしながら、これらの液晶表示装置は、640×200
ドットなどのCRTに代わる表示容量を有しては要るが、
モノクロの単色表示であるため、グラフィック表示した
場合など、表示情報量としては不足している。単純マト
リックスの表示パネルに、赤，緑，青のカラー表示デー
タの１つ又は２つを利用して、単純にON,OFF表示をして
いるため、CRTディスプレイに比較して、表示装置の魅
力が不充分であった。
するため、最近では、大型ドットマトリックスパネルに
よってパーソナルコンピュータ，ワードプロセッサなど
の表示端末装置として実用化されるに至った。今日で
は、CRTの代替となり、携帯用のパーソナルコンピュー
タとして、CRTインターフェースと直結可能なLSI回路が
開発され、各OA機器開発メーカにおいては、液晶表示専
用のインターフェース回路をゲート・アレイによって製
作するに至っており、液晶の大幅な需要を起こしてい
る。しかしながら、これらの液晶表示装置は、640×200
ドットなどのCRTに代わる表示容量を有しては要るが、
モノクロの単色表示であるため、グラフィック表示した
場合など、表示情報量としては不足している。単純マト
リックスの表示パネルに、赤，緑，青のカラー表示デー
タの１つ又は２つを利用して、単純にON,OFF表示をして
いるため、CRTディスプレイに比較して、表示装置の魅
力が不充分であった。
上記したように、従来の液晶表示装置のインターフェ
ース回路は、モノクロ表示であったため、魅力の少ない
物であったが、近年カラー液晶表示装置が開発されるに
至って、カラーCRTのインターフェース信号を利用し
て、カラー表示のできる液晶表示装置に適用可能なイン
ターフェース回路を提供することを目的とするものであ
る。
ース回路は、モノクロ表示であったため、魅力の少ない
物であったが、近年カラー液晶表示装置が開発されるに
至って、カラーCRTのインターフェース信号を利用し
て、カラー表示のできる液晶表示装置に適用可能なイン
ターフェース回路を提供することを目的とするものであ
る。
さらに、液晶表示装置の表示画素数に無関係に適用で
きるインターフェース回路を提供するものである。
きるインターフェース回路を提供するものである。
次に、本発明の一実施例について説明する。
第１図は、本発明の一実施例を示す回路図であり、第
２図は、第１図の回路の動作説明を補足するためのタイ
ミング図である。
２図は、第１図の回路の動作説明を補足するためのタイ
ミング図である。
第１図において、Hsycは水平同期信号、Vsycは垂直同
期信号、CRはドットクロック信号、RD,GD,BDは各々赤，
緑，青色の表示データである。
期信号、CRはドットクロック信号、RD,GD,BDは各々赤，
緑，青色の表示データである。
これらのHsyc,Vsyc,CK,RD,GD,BDは、CRDディスプレイ
装置へのインターフェース信号と同等のものである。１
は、ドットクロックCKをカウントして、Ｘ軸方向の表示
領域（又は位置）を調整するＸ軸表示位置調整回路、７
は、水平同期信号HsycをカウントしてＹ軸方向の表示領
域（又は位置）を調整するＹ軸表示位置調整回路、4,5
は、有効ドットクロックφ２をカウトするための1/8及
び1/80化カウンタ回路、11、12、13は、赤、緑、青色の
シリアル表示データRD,GD,BDをパラレルデータUD1〜UD4
及びLD1〜LD4のパラレルデータ数の３倍の整数倍に等し
いビット数のパラレルな表示データに変換するS/P変換
回路14、15、16は、前記S/P変換回路11、12、13のパラ
レル表示データ出力を一時的に記憶するラッチ回路、17
〜22は、前記ラッチ回路14〜16のパラレル表示データを
表示データUD1〜UD4及びLD1〜LD4のパラレルデータ数に
等しいビット数毎に時分割的にスイッチングして、赤、
緑、青色の組み合わせの特定の色順に配列されたパラレ
ル表示データUD1〜UD4及びLD1〜LD4を液晶駆動回路に出
力するためのスイッチング回路、23は、前記、スイッチ
ング回路17〜22を時分割的にスイッチングするための４
ビットのシフトレジスタ回路。SKは、Ｘ軸駆動回路に内
蔵されたシフトレジスタ回路のパラレル表示データUD1
〜UD4、LD1〜LD4をシフトするためのシフトクロック信
号。LKは、Ｘ軸駆動回路に内蔵されたラッチ回路に、パ
ラレル表示データUD1〜UD4,LD1〜LD4をラッチするため
のラッチ信号。FRMは、Ｙ軸方向の走査を開始するため
のスキャンニング開始データ。Ｍは、カラー液晶パネル
を交流駆動するための交流化駆動信号である。
装置へのインターフェース信号と同等のものである。１
は、ドットクロックCKをカウントして、Ｘ軸方向の表示
領域（又は位置）を調整するＸ軸表示位置調整回路、７
は、水平同期信号HsycをカウントしてＹ軸方向の表示領
域（又は位置）を調整するＹ軸表示位置調整回路、4,5
は、有効ドットクロックφ２をカウトするための1/8及
び1/80化カウンタ回路、11、12、13は、赤、緑、青色の
シリアル表示データRD,GD,BDをパラレルデータUD1〜UD4
及びLD1〜LD4のパラレルデータ数の３倍の整数倍に等し
いビット数のパラレルな表示データに変換するS/P変換
回路14、15、16は、前記S/P変換回路11、12、13のパラ
レル表示データ出力を一時的に記憶するラッチ回路、17
〜22は、前記ラッチ回路14〜16のパラレル表示データを
表示データUD1〜UD4及びLD1〜LD4のパラレルデータ数に
等しいビット数毎に時分割的にスイッチングして、赤、
緑、青色の組み合わせの特定の色順に配列されたパラレ
ル表示データUD1〜UD4及びLD1〜LD4を液晶駆動回路に出
力するためのスイッチング回路、23は、前記、スイッチ
ング回路17〜22を時分割的にスイッチングするための４
ビットのシフトレジスタ回路。SKは、Ｘ軸駆動回路に内
蔵されたシフトレジスタ回路のパラレル表示データUD1
〜UD4、LD1〜LD4をシフトするためのシフトクロック信
号。LKは、Ｘ軸駆動回路に内蔵されたラッチ回路に、パ
ラレル表示データUD1〜UD4,LD1〜LD4をラッチするため
のラッチ信号。FRMは、Ｙ軸方向の走査を開始するため
のスキャンニング開始データ。Ｍは、カラー液晶パネル
を交流駆動するための交流化駆動信号である。
次に、本発明の動作について説明する。
Ｘ軸表示位置調整回路１に、水平同期信号Hsycが入力
されると、第２図タイミング図の（Ａ）で示すようにそ
の出力XTは、リセットされ“L"になり、所定の時間経過
後“H"に立上がる。この期間幅Lw1は、内蔵のドットク
ロックCKのバリアブルカウンタのカウン値を任意に調整
することによって、Ｘ軸表示方向の表示スタート位置を
変化させることができる。更に、水平同期信号Hsycは、
Ｒ−Ｓフリップフロップ６をセットするので、その出力
T1は“H"となる。それ故に、AND回路２の出力φ１は
（Ａ）に示すタイミングで、Ｘ軸有効表示期間のドット
クロックを発生する。Ｙ軸表示位置調整回路７も又、同
様の構成になっており、垂直同期信号Vsycが入力される
と第２図タイミング図の（Ｂ）で示すように、その出力
YTは、リセットされて“L"になり、所定の時間経過後
“H"に立上がる。この期間幅Lw2は、内蔵のバリアブル
カウンタのHsycのカウン値を任意に調整することによっ
て、Ｙ軸方向の表示スタート位置を調整することができ
る。更に、垂直同期信号Vsycは、Ｒ−Ｓフリップフロッ
プ９をセットするので、その出力T2は“H"となる。それ
故に、AND回路８の出力は、（Ｂ）に示すタイミングで
Ｙ軸有効表示期間の水平同期信号Hsycを出力する。Ｒ−
Ｓフリップフロップ９の出力T2が“H"の期間AND回路３
は、有効表示期間のドットクロックφ２を発生する。こ
のドットクロックφ２は、パラレルデータUD1〜UD4及び
LD1〜LD4のパラレルデータ数の整数倍（ここでは、１
倍）である８ビットシフトレジスタにより構成されたS/
P変換回路11、12、13のシフトクロックとして入力され
る。従って、赤，緑，青色の有効表示期間の表示データ
RD,GD,BDのシリアルデータは、パラレルデータに変換さ
れて、ラッチ回路14,15,16に出力される。前記、有効表
示期間のドットクロックφ２は、1/8化カウンタによっ
て1/8分周され、キャリー信号φ３を発生する。このキ
ャリー信号φ３は、前記ラッチ回路14,15,16のラッチ信
号となる。更に、キャリー信号φ３は1/80化カウンタ５
に入力され、1/80分周されキャリー信号φ４を発生し、
前記、Ｒ−Ｓフリップフロップ６をリセットする。故
に、その出力T1は“L"にリセットされ、ドットクロック
φ１の発生を停止する。
されると、第２図タイミング図の（Ａ）で示すようにそ
の出力XTは、リセットされ“L"になり、所定の時間経過
後“H"に立上がる。この期間幅Lw1は、内蔵のドットク
ロックCKのバリアブルカウンタのカウン値を任意に調整
することによって、Ｘ軸表示方向の表示スタート位置を
変化させることができる。更に、水平同期信号Hsycは、
Ｒ−Ｓフリップフロップ６をセットするので、その出力
T1は“H"となる。それ故に、AND回路２の出力φ１は
（Ａ）に示すタイミングで、Ｘ軸有効表示期間のドット
クロックを発生する。Ｙ軸表示位置調整回路７も又、同
様の構成になっており、垂直同期信号Vsycが入力される
と第２図タイミング図の（Ｂ）で示すように、その出力
YTは、リセットされて“L"になり、所定の時間経過後
“H"に立上がる。この期間幅Lw2は、内蔵のバリアブル
カウンタのHsycのカウン値を任意に調整することによっ
て、Ｙ軸方向の表示スタート位置を調整することができ
る。更に、垂直同期信号Vsycは、Ｒ−Ｓフリップフロッ
プ９をセットするので、その出力T2は“H"となる。それ
故に、AND回路８の出力は、（Ｂ）に示すタイミングで
Ｙ軸有効表示期間の水平同期信号Hsycを出力する。Ｒ−
Ｓフリップフロップ９の出力T2が“H"の期間AND回路３
は、有効表示期間のドットクロックφ２を発生する。こ
のドットクロックφ２は、パラレルデータUD1〜UD4及び
LD1〜LD4のパラレルデータ数の整数倍（ここでは、１
倍）である８ビットシフトレジスタにより構成されたS/
P変換回路11、12、13のシフトクロックとして入力され
る。従って、赤，緑，青色の有効表示期間の表示データ
RD,GD,BDのシリアルデータは、パラレルデータに変換さ
れて、ラッチ回路14,15,16に出力される。前記、有効表
示期間のドットクロックφ２は、1/8化カウンタによっ
て1/8分周され、キャリー信号φ３を発生する。このキ
ャリー信号φ３は、前記ラッチ回路14,15,16のラッチ信
号となる。更に、キャリー信号φ３は1/80化カウンタ５
に入力され、1/80分周されキャリー信号φ４を発生し、
前記、Ｒ−Ｓフリップフロップ６をリセットする。故
に、その出力T1は“L"にリセットされ、ドットクロック
φ１の発生を停止する。
前記、有効表示期間内において、ラッチ回路14,15,16
の出力は、スイッチング回路17〜22に入力される。スイ
ッチング回路17〜22は、４ビットパラレルのトランスミ
ッションゲートに構成され、その入力は、ラッチ回路1
4,15,16の１ビット目よりR1,G1,B1〜R8,G8,B8の８ビッ
トとすると、スイッチング回路17〜22の入力信号は、 上記のように、スイッチング回路17,19,21と18,20,22
にグループ化され、かつRD,GD,BDの表示データは、１ビ
ット目から交互に分離されて入力されている。上記、ス
イッチング回路17〜22のスイッチング信号は、４ビット
のシフトレジスタ23より発生される。1/4化カウンタ24
は、有効表示期間のドットクロックφ２を、1/2化カウ
ンタ31によって1/2分周したクロックφ10を1/4分周し、
そのキャリー信号φ８を（Ｃ）に示すように発生する。
このキャリー信号φ８は、シフトレジスタ23に入力さ
れ、出力Q1〜Q4を発生する。出力Q1〜Q4は、時分割的に
出力“H"を発生するがスイッチング回路17〜22のスイッ
チング信号として、出力Q2〜Q4を利用する。出力Q1は、
出力データ休止期間として設けている。それ故に、スイ
ッチング回路17〜22は、時系列的にスイッチング回路17
と18,19と20,21と22が、スイッチングされて、パラレル
表示データUD1〜UD4及びLD1〜LD4を同時に出力する。シ
フトレジスタ23の出力Q1の反転出力とシフトレジスタ23
のシフトクロックφ７のAND回路27の出力SKは、４ビッ
トパラレルデータUD1〜UD4とLD1〜LD4をＸ軸電極駆動回
路に内蔵されたシフトレジスタ（４ビットパラレル）の
シフトクロックとして出力する。第２図タイミング図に
おける（Ｄ）は、Ｘ軸及びＹ軸電極駆動回路へのインタ
ーフェース信号のタイミングを示している。シフトクロ
ックSKは、1/480化カウンタ28に入力され、1/480分周さ
れたキャリー信号LKは、前記、Ｘ軸電極駆動回路内内蔵
の４ビットパラレルシフトレジスタの出力をラッチする
ラッチ信号となる。Ｒ−Ｓ型フリップフロップ回路29
は、Vsycによって、セットとし、ラッチ信号LKよってリ
セットする回路であり、（Ｄ）に示すようなタイミング
Ｙ軸電極の走査開始信号のFRMを出力する。1/2カウンタ
30は、前記、FRM信号を1/2分周した信号Ｍを発生し、液
晶に印加される駆動電極の極性をフレーム毎に反転させ
る。
の出力は、スイッチング回路17〜22に入力される。スイ
ッチング回路17〜22は、４ビットパラレルのトランスミ
ッションゲートに構成され、その入力は、ラッチ回路1
4,15,16の１ビット目よりR1,G1,B1〜R8,G8,B8の８ビッ
トとすると、スイッチング回路17〜22の入力信号は、 上記のように、スイッチング回路17,19,21と18,20,22
にグループ化され、かつRD,GD,BDの表示データは、１ビ
ット目から交互に分離されて入力されている。上記、ス
イッチング回路17〜22のスイッチング信号は、４ビット
のシフトレジスタ23より発生される。1/4化カウンタ24
は、有効表示期間のドットクロックφ２を、1/2化カウ
ンタ31によって1/2分周したクロックφ10を1/4分周し、
そのキャリー信号φ８を（Ｃ）に示すように発生する。
このキャリー信号φ８は、シフトレジスタ23に入力さ
れ、出力Q1〜Q4を発生する。出力Q1〜Q4は、時分割的に
出力“H"を発生するがスイッチング回路17〜22のスイッ
チング信号として、出力Q2〜Q4を利用する。出力Q1は、
出力データ休止期間として設けている。それ故に、スイ
ッチング回路17〜22は、時系列的にスイッチング回路17
と18,19と20,21と22が、スイッチングされて、パラレル
表示データUD1〜UD4及びLD1〜LD4を同時に出力する。シ
フトレジスタ23の出力Q1の反転出力とシフトレジスタ23
のシフトクロックφ７のAND回路27の出力SKは、４ビッ
トパラレルデータUD1〜UD4とLD1〜LD4をＸ軸電極駆動回
路に内蔵されたシフトレジスタ（４ビットパラレル）の
シフトクロックとして出力する。第２図タイミング図に
おける（Ｄ）は、Ｘ軸及びＹ軸電極駆動回路へのインタ
ーフェース信号のタイミングを示している。シフトクロ
ックSKは、1/480化カウンタ28に入力され、1/480分周さ
れたキャリー信号LKは、前記、Ｘ軸電極駆動回路内内蔵
の４ビットパラレルシフトレジスタの出力をラッチする
ラッチ信号となる。Ｒ−Ｓ型フリップフロップ回路29
は、Vsycによって、セットとし、ラッチ信号LKよってリ
セットする回路であり、（Ｄ）に示すようなタイミング
Ｙ軸電極の走査開始信号のFRMを出力する。1/2カウンタ
30は、前記、FRM信号を1/2分周した信号Ｍを発生し、液
晶に印加される駆動電極の極性をフレーム毎に反転させ
る。
第３図は、本発明の一実施例を示すカラー液晶表示装
置のシステム構成を示す図である。60は前述のインター
フェース回路、50はＹ軸電極駆動回路、40はカラー液晶
表示パネル44のＸ電極を上側に引出したＸ電極のＸ軸電
極駆動回路、49はＸ電極を下側に引出したＸ電極のＸ軸
電極駆動回路、50はＹ軸電極駆動回路である。Ｘ軸電極
駆動回路40及び49は、４ビット・パラレルシフトレジス
タ41,46とラッチ回路42,47と、液晶ドライバー部43,48
によって構成されている。パラレル表示データUD1〜UD4
及びLD1〜LD4は、同時に４ビットパラレルシフトレジス
タ41と46に入力され、シフトクロックSKによってシフト
され、ラッチクロックLKによってラッチ回路42,47にラ
ッチされる。ラッチ回路42,47にラッチされた出力は、
液晶ドライバー43と45によって各々に着色されたフィル
タに該当する表示データに応じて駆動を行う。
置のシステム構成を示す図である。60は前述のインター
フェース回路、50はＹ軸電極駆動回路、40はカラー液晶
表示パネル44のＸ電極を上側に引出したＸ電極のＸ軸電
極駆動回路、49はＸ電極を下側に引出したＸ電極のＸ軸
電極駆動回路、50はＹ軸電極駆動回路である。Ｘ軸電極
駆動回路40及び49は、４ビット・パラレルシフトレジス
タ41,46とラッチ回路42,47と、液晶ドライバー部43,48
によって構成されている。パラレル表示データUD1〜UD4
及びLD1〜LD4は、同時に４ビットパラレルシフトレジス
タ41と46に入力され、シフトクロックSKによってシフト
され、ラッチクロックLKによってラッチ回路42,47にラ
ッチされる。ラッチ回路42,47にラッチされた出力は、
液晶ドライバー43と45によって各々に着色されたフィル
タに該当する表示データに応じて駆動を行う。
この実施例では、カラー液晶表示パネル44のＸ軸電極
の入力端子は、上下両辺に２分されて設けられているた
め、入力端子のピッチ間隔は、Ｘ軸電極の１辺にのみ設
けられた液晶パネルに比べて２倍となるため、高精細パ
ネルへの対応が容易になる利点がある。
の入力端子は、上下両辺に２分されて設けられているた
め、入力端子のピッチ間隔は、Ｘ軸電極の１辺にのみ設
けられた液晶パネルに比べて２倍となるため、高精細パ
ネルへの対応が容易になる利点がある。
以上述べたように、本発明によれば、CRTディスプレ
イのインターフェース信号を用いて、RAMなどの記憶回
路を用いずに、リアルタイムで、液晶のカラー表示が容
易に行えるので、表示情報量が増大し、軽薄短小化、フ
ラットディスプレイ端末など魅力のある表示装置とする
ことができる。また、モノクロ用の従来と同一の駆動回
路のICを使用することができるので、カラー専用の駆動
回路の開発を必要としないなど、多大な効果を有するも
のである。さらに、本発明は、シリアル表示データを所
定の複数ビット単位毎に処理するシリアル／パラレル変
換回路を用いているので、適用される液晶表示装置はそ
の表示画素数の大きさに無関係に適用できる。そのた
め、表示画素数の大きさ毎に専用のインターフェース回
路を用意する必要がないという顕著な効果を有する。
イのインターフェース信号を用いて、RAMなどの記憶回
路を用いずに、リアルタイムで、液晶のカラー表示が容
易に行えるので、表示情報量が増大し、軽薄短小化、フ
ラットディスプレイ端末など魅力のある表示装置とする
ことができる。また、モノクロ用の従来と同一の駆動回
路のICを使用することができるので、カラー専用の駆動
回路の開発を必要としないなど、多大な効果を有するも
のである。さらに、本発明は、シリアル表示データを所
定の複数ビット単位毎に処理するシリアル／パラレル変
換回路を用いているので、適用される液晶表示装置はそ
の表示画素数の大きさに無関係に適用できる。そのた
め、表示画素数の大きさ毎に専用のインターフェース回
路を用意する必要がないという顕著な効果を有する。
第１図は、本発明の一実施例を示す回路図、第２図
（Ａ）〜（Ｄ）は、本発明の一実施例を示す回路図のタ
イミング図。第３図は、本発明の一実施例を示すカラー
液晶表示装置のシステム構成図。 １……Ｘ軸表示位置調整回路 ７……Ｙ軸表示位置調整回路 11,12,13……S/P変換回路 17〜22……スイッチング回路 23……シフトレジスタ 14〜16……ラッチ回路 40,49……Ｘ軸電極駆動回路 44……カラー液晶パネル 50……Ｙ軸電極駆動回路 60……インターフェース回路
（Ａ）〜（Ｄ）は、本発明の一実施例を示す回路図のタ
イミング図。第３図は、本発明の一実施例を示すカラー
液晶表示装置のシステム構成図。 １……Ｘ軸表示位置調整回路 ７……Ｙ軸表示位置調整回路 11,12,13……S/P変換回路 17〜22……スイッチング回路 23……シフトレジスタ 14〜16……ラッチ回路 40,49……Ｘ軸電極駆動回路 44……カラー液晶パネル 50……Ｙ軸電極駆動回路 60……インターフェース回路
Claims (2)
- 【請求項１】Ｘ軸電極とＹ軸電極とをマトリックス状に
配列した駆動電極をもつ液晶素子と、赤、青、緑色の各
々に着目し、各画素毎に形成したフィルタとを備え、前
記Ｘ軸電極とＹ軸電極とを駆動する駆動回路が内蔵さ
れ、入力されたカラー表示データに応じて画像を表示す
るカラー液晶表示装置用のインターフェース回路におい
て、 前記Ｘ軸電極の１ライン分の赤、青、緑色のシリアル表
示データが、前記Ｘ軸電極を駆動する駆動回路への表示
データ入力のための配線数の３倍の整数倍に等しいビッ
ト数毎に入力され、それぞれ赤、青、緑色の各色別に分
担するシリアル／パラレル変換回路と、 前記それぞれのシリアル／パラレル変換回路の出力を一
時的に記憶する各ラッチ回路と、 前記各ラッチ回路の出力が赤、青、緑色の組み合わせ特
定の色順に入力され、前記入力を前記Ｘ軸電極を駆動す
る駆動回路への表示データ入力のための配線数に等しい
ビット数毎に開閉し、出力する複数個のスイッチング回
路からなるスイッチ回路群と、 前記スイッチ回路群の開閉を、時系列的に制御するスイ
ッチ信号を発生するスイッチ信号発生回路よりなり、 前記スイッチ回路群から出力されるパラレル表示データ
を前記Ｘ軸電極を駆動する駆動回路に転送して表示駆動
することを特徴とするカラー液晶表示装置用のインター
フェース回路。 - 【請求項２】前記スイッチ回路群は、２系統に分割され
ており、その出力は前記スイッチ信号により時系列的に
２系列のパラレル表示データとして前記駆動回路に転送
されることを特徴とする特許請求範囲第１項記載のカラ
ー液晶表示装置用のインターフェース回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61126440A JPH0816830B2 (ja) | 1986-05-30 | 1986-05-30 | カラー液晶表示装置用のインターフェース回路 |
| EP87303469A EP0244978B1 (en) | 1986-04-25 | 1987-04-21 | Interface, for example for a liquid crystal display device |
| DE19873782450 DE3782450T2 (de) | 1986-04-25 | 1987-04-21 | Interface, zum beispiel fuer eine fluessigkristallanzeige. |
| KR1019870003957A KR950003980B1 (ko) | 1986-04-25 | 1987-04-24 | 인터페이스 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61126440A JPH0816830B2 (ja) | 1986-05-30 | 1986-05-30 | カラー液晶表示装置用のインターフェース回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62280898A JPS62280898A (ja) | 1987-12-05 |
| JPH0816830B2 true JPH0816830B2 (ja) | 1996-02-21 |
Family
ID=14935257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61126440A Expired - Lifetime JPH0816830B2 (ja) | 1986-04-25 | 1986-05-30 | カラー液晶表示装置用のインターフェース回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0816830B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01267697A (ja) * | 1988-04-20 | 1989-10-25 | Ascii Corp | カラー液晶表示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6156397A (ja) * | 1984-08-28 | 1986-03-22 | シチズン時計株式会社 | カラ−液晶表示装置 |
-
1986
- 1986-05-30 JP JP61126440A patent/JPH0816830B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62280898A (ja) | 1987-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10762827B2 (en) | Signal supply circuit and display device | |
| KR101330486B1 (ko) | 화상 표시 장치, 전자 기기, 휴대 기기 및 화상 표시 방법 | |
| WO2011092944A1 (ja) | 多原色表示装置 | |
| CN108305580B (zh) | 显示面板、显示装置及显示面板的驱动方法 | |
| KR19980021332A (ko) | Lcd 패널 구동 회로 | |
| CN100410997C (zh) | 液晶显示装置 | |
| JPH11338435A (ja) | アクティブマトリクス型液晶表示装置 | |
| EP0244978A2 (en) | Interface, for example for a liquid crystal display device | |
| US5153574A (en) | Interface for a thin display | |
| JP3044627B2 (ja) | 液晶パネルの駆動回路 | |
| JPH0816830B2 (ja) | カラー液晶表示装置用のインターフェース回路 | |
| JP2002108287A (ja) | 液晶駆動用半導体集積回路装置 | |
| JP2512297B2 (ja) | カラ−液晶表示装置のインタ−フエ−ス回路 | |
| JP2571924B2 (ja) | 表示装置のインタ−フエ−ス回路 | |
| JPH02242224A (ja) | マトリクス表示装置 | |
| JP2617101B2 (ja) | カラー液晶表示装置 | |
| CN120014990B (zh) | 一种液晶显示面板的驱动方法及电路 | |
| TWI921145B (zh) | 具手寫功能的多穩態顯示器 | |
| JPH0654420B2 (ja) | 液晶表示装置のインタ−フエ−ス回路 | |
| JP2613370B2 (ja) | カラー液晶装置 | |
| JPH02213894A (ja) | カラーマトリクス表示装置 | |
| KR950003980B1 (ko) | 인터페이스 | |
| JPS63170694A (ja) | 平面型表示装置のインタ−フエイス回路 | |
| JPS62203131A (ja) | カラ−液晶表示装置 | |
| JPS62244098A (ja) | カラ−液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |