JPH0817206B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0817206B2 JPH0817206B2 JP3055757A JP5575791A JPH0817206B2 JP H0817206 B2 JPH0817206 B2 JP H0817206B2 JP 3055757 A JP3055757 A JP 3055757A JP 5575791 A JP5575791 A JP 5575791A JP H0817206 B2 JPH0817206 B2 JP H0817206B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- transistor
- concentration diffusion
- directly connected
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、入力端子、出力端
子、あるいは入出力兼用端子などの外部端子に印加され
る静電気に対する保護装置を設けた半導体装置に関する
ものである。
子、あるいは入出力兼用端子などの外部端子に印加され
る静電気に対する保護装置を設けた半導体装置に関する
ものである。
【０００２】
【従来の技術】静電気の放電によって、特性劣化、接合
破壊、酸化膜破壊などが起こるので、静電破壊を防ぐこ
とは、半導体装置の製造、組み立て、使用など全般にわ
たって重要である。特に、ＩＣ、ＬＳＩなどの半導体装
置が高密度、高集積化に伴って微細化が進んでいく現状
では、少しの静電放電も故障の原因になる。なかでもＭ
ＯＳ型半導体装置は、絶縁されたゲ−ト電極を持つ電界
効果トランジスタ（ＦＥＴ）を集積したものなので静電
破壊には特に弱い。とくにＣＭＯＳＩＣなどの論理回路
にこの傾向が強い。従来、ＭＯＳ型半導体集積回路装置
の外部に接続される外部端子、すなわち、入力端子、出
力端子あるいは入出力兼用端子（以下、Ｉ／Ｏ端子と称
する）等に印加される静電気の保護回路として、静電気
の放電時にバイポーラ動作する保護素子が多く用いられ
ている。この種の半導体装置は、特開昭61−217577号、
ＵＳＰ4734752 号に開示されている。
破壊、酸化膜破壊などが起こるので、静電破壊を防ぐこ
とは、半導体装置の製造、組み立て、使用など全般にわ
たって重要である。特に、ＩＣ、ＬＳＩなどの半導体装
置が高密度、高集積化に伴って微細化が進んでいく現状
では、少しの静電放電も故障の原因になる。なかでもＭ
ＯＳ型半導体装置は、絶縁されたゲ−ト電極を持つ電界
効果トランジスタ（ＦＥＴ）を集積したものなので静電
破壊には特に弱い。とくにＣＭＯＳＩＣなどの論理回路
にこの傾向が強い。従来、ＭＯＳ型半導体集積回路装置
の外部に接続される外部端子、すなわち、入力端子、出
力端子あるいは入出力兼用端子（以下、Ｉ／Ｏ端子と称
する）等に印加される静電気の保護回路として、静電気
の放電時にバイポーラ動作する保護素子が多く用いられ
ている。この種の半導体装置は、特開昭61−217577号、
ＵＳＰ4734752 号に開示されている。
【０００３】図１４は、この静電気に対する保護回路を
構成する保護素子とＭＯＳ型半導体集積回路を搭載した
従来のシリコン半導体基板の断面図を示している。この
図に示すように、従来のＭＯＳ型半導体集積回路におい
ては、ホットキャリによるＭＯＳ型電界効果トランジス
タ（以下、ＭＯＳトランジスタという）の特性劣化を防
止するためＬＤＤ（Lightly Doped Drain −source) 構
造が多く採用されている。ＭＯＳ構造のデバイスでは、
チャネル長が１．２μｍ程度と短くなると、ホットキャ
リヤの発生やブレ−クダウン電圧の低下が問題になって
くるが、この構造によってこれらを防止することができ
る。半導体基板１０には、複数のＮチャネルＭＯＳトラ
ンジスタが形成されているが、図に示すように、ＬＤＤ
構造になっており、これらのトランジスタ７、８の高濃
度拡散層であるドレイン１４、ソ−ス１５は、いずれも
低濃度拡散層ＬDDN −を備えている。トランジスタ７
は、保護素子であり、外部端子（Ｉ／Ｏ端子）１にその
ドレイン領域１４が接続されている外部端子に直接接続
されるＭＯＳトランジスタである。また、トランジスタ
８は、Ｉ／Ｏ端子１にそのドレイン領域１４などの拡散
層が直接接続されていない、すなわち、外部端子に直接
接続されないＭＯＳトランジスタ（以下、内部トランジ
スタという）である。内部トランジスタは、たとえば、
インバ−タなどの集積回路を構成する素子として用いら
れる。この低濃度拡散層ＬDDN −の不純物濃度（ド−ズ
量）は、必要とする適宜の値を取り得るが、現状では、
１０18〜１０19／ｃｍ3 程度である。なお、ここでは、
外部端子とソ−ス、ドレイン領域などの拡散層とが直接
接続されているものを外部端子に直接接続されるＭＯＳ
トランジスタと言うが、外部端子と拡散層間に抵抗が介
在しているものもこの範疇に入れている。
構成する保護素子とＭＯＳ型半導体集積回路を搭載した
従来のシリコン半導体基板の断面図を示している。この
図に示すように、従来のＭＯＳ型半導体集積回路におい
ては、ホットキャリによるＭＯＳ型電界効果トランジス
タ（以下、ＭＯＳトランジスタという）の特性劣化を防
止するためＬＤＤ（Lightly Doped Drain −source) 構
造が多く採用されている。ＭＯＳ構造のデバイスでは、
チャネル長が１．２μｍ程度と短くなると、ホットキャ
リヤの発生やブレ−クダウン電圧の低下が問題になって
くるが、この構造によってこれらを防止することができ
る。半導体基板１０には、複数のＮチャネルＭＯＳトラ
ンジスタが形成されているが、図に示すように、ＬＤＤ
構造になっており、これらのトランジスタ７、８の高濃
度拡散層であるドレイン１４、ソ−ス１５は、いずれも
低濃度拡散層ＬDDN −を備えている。トランジスタ７
は、保護素子であり、外部端子（Ｉ／Ｏ端子）１にその
ドレイン領域１４が接続されている外部端子に直接接続
されるＭＯＳトランジスタである。また、トランジスタ
８は、Ｉ／Ｏ端子１にそのドレイン領域１４などの拡散
層が直接接続されていない、すなわち、外部端子に直接
接続されないＭＯＳトランジスタ（以下、内部トランジ
スタという）である。内部トランジスタは、たとえば、
インバ−タなどの集積回路を構成する素子として用いら
れる。この低濃度拡散層ＬDDN −の不純物濃度（ド−ズ
量）は、必要とする適宜の値を取り得るが、現状では、
１０18〜１０19／ｃｍ3 程度である。なお、ここでは、
外部端子とソ−ス、ドレイン領域などの拡散層とが直接
接続されているものを外部端子に直接接続されるＭＯＳ
トランジスタと言うが、外部端子と拡散層間に抵抗が介
在しているものもこの範疇に入れている。
【０００４】従来、１つの半導体基板に形成された複数
のＭＯＳトランジスタの低濃度拡散層は、通常同じ不純
物濃度にしている。勿論、例えば高耐圧の回路が同じ半
導体基板内にあるような場合には、その回路に含まれる
ＭＯＳトランジスタの低濃度拡散層の不純物濃度は、他
の領域のＭＯＳトランジスタの低濃度拡散層の不純物濃
度と異なる場合も例外的にはある。しかし、同じ半導体
基板の複数のＭＯＳトランジスタの低濃度拡散層の不純
物濃度を互いに異なるようにすると、不純物濃度の違い
によって拡散層を形成するためのイオン注入を打ち分け
なければならず、そのためのマスクを増やす必要もあ
り、さらに、低濃度拡散層の不純物濃度を異ならせる事
による利益についても格別認識されていないので、通常
は、前述したように不純物濃度を同じにしている。
のＭＯＳトランジスタの低濃度拡散層は、通常同じ不純
物濃度にしている。勿論、例えば高耐圧の回路が同じ半
導体基板内にあるような場合には、その回路に含まれる
ＭＯＳトランジスタの低濃度拡散層の不純物濃度は、他
の領域のＭＯＳトランジスタの低濃度拡散層の不純物濃
度と異なる場合も例外的にはある。しかし、同じ半導体
基板の複数のＭＯＳトランジスタの低濃度拡散層の不純
物濃度を互いに異なるようにすると、不純物濃度の違い
によって拡散層を形成するためのイオン注入を打ち分け
なければならず、そのためのマスクを増やす必要もあ
り、さらに、低濃度拡散層の不純物濃度を異ならせる事
による利益についても格別認識されていないので、通常
は、前述したように不純物濃度を同じにしている。
【０００５】図１０は、半導体基板の基板電流（Ｉsub
）とこの基板に形成されたＭＯＳトランジスタの低濃
度拡散層の不純物濃度（ＱLDDN−）との関係を示す特性
図である。縦軸が基板電流（Ａ）であり、横軸は、低濃
度拡散層の不純物濃度（／ｃｍ3 ）を示す。この図にお
いて曲線Ｌ2 が、この従来の例である。Ｌ2 はＭＯＳト
ランジスタのチャネル長を同時に示しており、基板電流
と不純物濃度との関係は、このチャネル長に依存してい
ることがわかる。チャネル中でホットになったキャリヤ
が、チャネル中に閉じ込められること無く、その外へ飛
び出す代表的な例が基板電流であり、この発生は特性劣
化を示している。したがって、このような基板電流は可
能な限り小さいほうが良い。図１４に示すＮチャネルＭ
ＯＳトランジスタの低濃度拡散層ＬDDN −の不純物濃度
は、半導体装置に対する信頼性や電源電圧に対する要求
から基板電流が最小となる値（Ｑ2 ）に設定されてい
る。この値は、前述のように、現状の値１０18〜１０19
／ｃｍ3 から選ばれる。曲線Ｌ1 は、ＭＯＳトランジス
タのチャネル長をＬ2 より長いＬ1 にしたときの基板電
流−不純物濃度特性を示す曲線である。ＭＯＳトランジ
スタの信頼性レベルは、例えばホットキャリアの発生に
起因するＶthのシフトや、ｇｍの劣化に代表される種々
の現象であり、「超高速ＭＯＳデバイス、p 38, ｌ4 〜
5,培風館発行」に開示されるように、基板電流Ｉsub な
どで一次近似的に評価することが可能である。信頼性は
不純物濃度ＱLDDN−とチャネル長とに依存するものであ
り、不純物濃度ＱLDDN−を上げたり下げたりした場合信
頼性が低下するが、チャネル長を長くすることで十分な
信頼性を確保することが可能である。したがって、チャ
ネル長が長くなるほど、図に示すように、基板電流の最
小値が小さくなることが判る。しかし、例えば、時計や
電卓などの低電圧回路におけるＭＯＳトランジスタは、
ホットキャリアに余り影響されないので、基板電流−不
純物濃度特性にそれ程左右されない。
）とこの基板に形成されたＭＯＳトランジスタの低濃
度拡散層の不純物濃度（ＱLDDN−）との関係を示す特性
図である。縦軸が基板電流（Ａ）であり、横軸は、低濃
度拡散層の不純物濃度（／ｃｍ3 ）を示す。この図にお
いて曲線Ｌ2 が、この従来の例である。Ｌ2 はＭＯＳト
ランジスタのチャネル長を同時に示しており、基板電流
と不純物濃度との関係は、このチャネル長に依存してい
ることがわかる。チャネル中でホットになったキャリヤ
が、チャネル中に閉じ込められること無く、その外へ飛
び出す代表的な例が基板電流であり、この発生は特性劣
化を示している。したがって、このような基板電流は可
能な限り小さいほうが良い。図１４に示すＮチャネルＭ
ＯＳトランジスタの低濃度拡散層ＬDDN −の不純物濃度
は、半導体装置に対する信頼性や電源電圧に対する要求
から基板電流が最小となる値（Ｑ2 ）に設定されてい
る。この値は、前述のように、現状の値１０18〜１０19
／ｃｍ3 から選ばれる。曲線Ｌ1 は、ＭＯＳトランジス
タのチャネル長をＬ2 より長いＬ1 にしたときの基板電
流−不純物濃度特性を示す曲線である。ＭＯＳトランジ
スタの信頼性レベルは、例えばホットキャリアの発生に
起因するＶthのシフトや、ｇｍの劣化に代表される種々
の現象であり、「超高速ＭＯＳデバイス、p 38, ｌ4 〜
5,培風館発行」に開示されるように、基板電流Ｉsub な
どで一次近似的に評価することが可能である。信頼性は
不純物濃度ＱLDDN−とチャネル長とに依存するものであ
り、不純物濃度ＱLDDN−を上げたり下げたりした場合信
頼性が低下するが、チャネル長を長くすることで十分な
信頼性を確保することが可能である。したがって、チャ
ネル長が長くなるほど、図に示すように、基板電流の最
小値が小さくなることが判る。しかし、例えば、時計や
電卓などの低電圧回路におけるＭＯＳトランジスタは、
ホットキャリアに余り影響されないので、基板電流−不
純物濃度特性にそれ程左右されない。
【０００６】また、前記従来のＭＯＳトランジスタのチ
ャネル長は、微細技術で加工可能な長さに設定されてお
り、図１４に示すトランジスタ７、８のチャネル長は共
に同一とされている。チャネル長が長くなれば、信頼性
は上がるけれども、前述のように半導体装置の微細化が
強く要求される中で長くすることは考えられず、むし
ろ、短くなる方向に進んでおり、信頼性が損なわれる可
能性が有った。
ャネル長は、微細技術で加工可能な長さに設定されてお
り、図１４に示すトランジスタ７、８のチャネル長は共
に同一とされている。チャネル長が長くなれば、信頼性
は上がるけれども、前述のように半導体装置の微細化が
強く要求される中で長くすることは考えられず、むし
ろ、短くなる方向に進んでおり、信頼性が損なわれる可
能性が有った。
【０００７】
【発明が解決しようとする課題】以上のように、半導体
装置が微細化するにしたがって、チャネル長も短くな
り、静電破壊に対する抵抗力も小さくなっている。従っ
て保護回路などを構成する外部端子に直接接続されるＭ
ＯＳトランジスタが十分な静電耐圧を得ることができな
い。そこで、これまでは、外部端子に直接接続されるＭ
ＯＳトランジスタの静電耐圧を上げるためにトランジス
タのチャネル幅（Ｗ）を大きくしていた。しかし、効果
的に耐圧を上げるためには、例えば、チャネル長（Ｌ）
が、１．２μｍの時にチャネル幅Ｗは、通常４００μｍ
程度であるのに、これを８００〜１２００μｍ程度に大
きくする必要がある。これでは半導体装置の微細化傾向
に対応できないので、この方法は耐圧を上げるための有
効な手段とはいえない。
装置が微細化するにしたがって、チャネル長も短くな
り、静電破壊に対する抵抗力も小さくなっている。従っ
て保護回路などを構成する外部端子に直接接続されるＭ
ＯＳトランジスタが十分な静電耐圧を得ることができな
い。そこで、これまでは、外部端子に直接接続されるＭ
ＯＳトランジスタの静電耐圧を上げるためにトランジス
タのチャネル幅（Ｗ）を大きくしていた。しかし、効果
的に耐圧を上げるためには、例えば、チャネル長（Ｌ）
が、１．２μｍの時にチャネル幅Ｗは、通常４００μｍ
程度であるのに、これを８００〜１２００μｍ程度に大
きくする必要がある。これでは半導体装置の微細化傾向
に対応できないので、この方法は耐圧を上げるための有
効な手段とはいえない。
【０００８】本発明は、上記従来の半導体装置が有する
課題を解決するものであり、十分な静電耐圧を得ること
ができ、従来と同等の信頼性を確保することが可能な半
導体装置を提供しようとするものである。
課題を解決するものであり、十分な静電耐圧を得ること
ができ、従来と同等の信頼性を確保することが可能な半
導体装置を提供しようとするものである。
【０００９】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板上に、外部端子と、不純物濃度の低い低濃度
拡散層およびこの低濃度拡散層に連続して接する高濃度
拡散層を有し、この高濃度拡散層が前記外部端子に直接
接続される絶縁ゲ−ト型電界効果トランジスタと、低濃
度拡散層およびこの低濃度拡散層に連続して接する高濃
度拡散層を有し、この高濃度拡散層が前記外部端子に直
接接続されない絶縁ゲ−ト型電界効果トランジスタとを
具備し、少なくとも一部の前記外部端子に直接接続され
る絶縁ゲ−ト型電界効果トランジスタの前記低濃度拡散
層の不純物濃度が、少なくとも一部の前記外部端子に直
接接続されない絶縁ゲ−ト型電界効果トランジスタの前
記低濃度拡散層の不純物濃度より薄いことを特徴として
いる。前記低濃度拡散層は、ＬＤＤ構造もしくは二重拡
散構造の拡散層である。前記高濃度拡散層が外部端子に
直接接続されないトランジスタの前記低濃度拡散層の不
純物濃度が１０18〜１０19／ｃｍ3 である場合におい
て、前記高濃度拡散層が外部端子に直接接続されるトラ
ンジスタの低濃度拡散層の不純物濃度を３×１０17／ｃ
ｍ3 以下にする。この場合は、前記外部端子に直接接続
されるトランジスタのチャネル長を外部端子に直接接続
されないトランジスタのチャネル長と同じにする。
半導体基板上に、外部端子と、不純物濃度の低い低濃度
拡散層およびこの低濃度拡散層に連続して接する高濃度
拡散層を有し、この高濃度拡散層が前記外部端子に直接
接続される絶縁ゲ−ト型電界効果トランジスタと、低濃
度拡散層およびこの低濃度拡散層に連続して接する高濃
度拡散層を有し、この高濃度拡散層が前記外部端子に直
接接続されない絶縁ゲ−ト型電界効果トランジスタとを
具備し、少なくとも一部の前記外部端子に直接接続され
る絶縁ゲ−ト型電界効果トランジスタの前記低濃度拡散
層の不純物濃度が、少なくとも一部の前記外部端子に直
接接続されない絶縁ゲ−ト型電界効果トランジスタの前
記低濃度拡散層の不純物濃度より薄いことを特徴として
いる。前記低濃度拡散層は、ＬＤＤ構造もしくは二重拡
散構造の拡散層である。前記高濃度拡散層が外部端子に
直接接続されないトランジスタの前記低濃度拡散層の不
純物濃度が１０18〜１０19／ｃｍ3 である場合におい
て、前記高濃度拡散層が外部端子に直接接続されるトラ
ンジスタの低濃度拡散層の不純物濃度を３×１０17／ｃ
ｍ3 以下にする。この場合は、前記外部端子に直接接続
されるトランジスタのチャネル長を外部端子に直接接続
されないトランジスタのチャネル長と同じにする。
【００１０】
【作用】すなわち、本発明は、少なくとも１部の外部端
子に直接接続されるＭＯＳトランジスタの低濃度拡散層
の不純物濃度を、少なくとも１部の外部端子に直接接続
されないＭＯＳトランジスタの低濃度拡散層の不純物濃
度より薄くすることにより、前記外部端子に直接接続さ
れるＭＯＳトランジスタの静電耐圧が向上する。これ
は、ＭＯＳトランジスタの不純物濃度ＱLDDN−とそのト
ランジスタの静電耐圧との関係は、図１１に示すような
特性を有しているという本発明の発明者の知見に基づく
ものである。同図から明らかなように、不純物濃度Ｑ
LDDN−を従来から使用していた濃度Ｑ2 より少なくする
と（Ｑ3 ）コンベンショナル構造に近付き、静電耐圧が
向上する。また、図から不純物濃度ＱLDDN−を不純物濃
度Ｑ2 より多くしても（Ｑ1 ）コンベンショナル構造に
近付き、静電耐圧が向上していることがわかる。この例
では、Ｑ1 は、３×１０19／ｃｍ3 、Ｑ2 は、３×１０
18／ｃｍ3 、Ｑ3 は、３×１０17／ｃｍ3 である。
子に直接接続されるＭＯＳトランジスタの低濃度拡散層
の不純物濃度を、少なくとも１部の外部端子に直接接続
されないＭＯＳトランジスタの低濃度拡散層の不純物濃
度より薄くすることにより、前記外部端子に直接接続さ
れるＭＯＳトランジスタの静電耐圧が向上する。これ
は、ＭＯＳトランジスタの不純物濃度ＱLDDN−とそのト
ランジスタの静電耐圧との関係は、図１１に示すような
特性を有しているという本発明の発明者の知見に基づく
ものである。同図から明らかなように、不純物濃度Ｑ
LDDN−を従来から使用していた濃度Ｑ2 より少なくする
と（Ｑ3 ）コンベンショナル構造に近付き、静電耐圧が
向上する。また、図から不純物濃度ＱLDDN−を不純物濃
度Ｑ2 より多くしても（Ｑ1 ）コンベンショナル構造に
近付き、静電耐圧が向上していることがわかる。この例
では、Ｑ1 は、３×１０19／ｃｍ3 、Ｑ2 は、３×１０
18／ｃｍ3 、Ｑ3 は、３×１０17／ｃｍ3 である。
【００１１】図１２は、低濃度拡散層ＬDDN −の不純物
濃度ＱLDDN−と基板の横方向の電界との関係を示してい
る。縦軸は、電界の強さ（×１０5 Ｖ／ｃｍ）を示し、
横軸は、低濃度拡散層ＬDDN −高濃度拡散層Ｎ＋、ゲ−
ト等が形成されている基板表面の水平方向の位置を示
し、両拡散層の境界を０としている。図のように、不純
物濃度Ｑ1 、Ｑ2 、Ｑ3 に応じて基板内のゲ−トに対す
る電界分布が変化している。とくに、電界のピ−ク位置
は、Ｑ1 とＱ3 の場合、それぞれゲ−トエッジの０．１
５μｍ内側と、０．０２μｍ外側に現れる。そして、Ｑ
2 の場合は、ゲ−トエッジの０．０５μｍ内側に現れ
る。ところで、ゲ−トエッジは、そのだいたい０．１５
μｍ内側までバ−ズビ−クが形成されている。この部分
は通常形状が均一でなくノッチが形成されていることが
多い。ＭＯＳトランジスタの製造工程において、ポリシ
リコンゲ−トをパタ−ン化した後、このポリシリコンゲ
−トに後酸化が進むと、ゲ−ト底部のエッジ部がゲ−ト
幅方向に沿って酸化される。この酸化された部分をゲ−
ト バ−ズビ−クといい、ここに複数のノッチが形成さ
れる。ノッチは、ポリシリコンの粒界に対応しているも
のと思われる。
濃度ＱLDDN−と基板の横方向の電界との関係を示してい
る。縦軸は、電界の強さ（×１０5 Ｖ／ｃｍ）を示し、
横軸は、低濃度拡散層ＬDDN −高濃度拡散層Ｎ＋、ゲ−
ト等が形成されている基板表面の水平方向の位置を示
し、両拡散層の境界を０としている。図のように、不純
物濃度Ｑ1 、Ｑ2 、Ｑ3 に応じて基板内のゲ−トに対す
る電界分布が変化している。とくに、電界のピ−ク位置
は、Ｑ1 とＱ3 の場合、それぞれゲ−トエッジの０．１
５μｍ内側と、０．０２μｍ外側に現れる。そして、Ｑ
2 の場合は、ゲ−トエッジの０．０５μｍ内側に現れ
る。ところで、ゲ−トエッジは、そのだいたい０．１５
μｍ内側までバ−ズビ−クが形成されている。この部分
は通常形状が均一でなくノッチが形成されていることが
多い。ＭＯＳトランジスタの製造工程において、ポリシ
リコンゲ−トをパタ−ン化した後、このポリシリコンゲ
−トに後酸化が進むと、ゲ−ト底部のエッジ部がゲ−ト
幅方向に沿って酸化される。この酸化された部分をゲ−
ト バ−ズビ−クといい、ここに複数のノッチが形成さ
れる。ノッチは、ポリシリコンの粒界に対応しているも
のと思われる。
【００１２】高い電圧が加わった場合にブレ−クダウン
が発生するのは電界の集中しているところであるので、
上記のピ−ク位置にブレ−クダウンが多く発生する。Ｑ
2 の場合は、ノッチ部分であるので、他の２つの場合よ
りブレ−クダウン箇所が少なく、ブレ−クダウン時の単
位面積当たり電流量が多くなるために、低い電圧でトラ
ンジスタが破壊されてしまう。これが低濃度拡散層の不
純物濃度によって耐圧が異なる理由である。この不純物
濃度を変えることによって耐圧を上げると基板電流の発
生などトランジスタの信頼性などが低下する事がある
が、そのような場合は、チャネル長やチャネル幅を変え
ることによって低下を防止できる。
が発生するのは電界の集中しているところであるので、
上記のピ−ク位置にブレ−クダウンが多く発生する。Ｑ
2 の場合は、ノッチ部分であるので、他の２つの場合よ
りブレ−クダウン箇所が少なく、ブレ−クダウン時の単
位面積当たり電流量が多くなるために、低い電圧でトラ
ンジスタが破壊されてしまう。これが低濃度拡散層の不
純物濃度によって耐圧が異なる理由である。この不純物
濃度を変えることによって耐圧を上げると基板電流の発
生などトランジスタの信頼性などが低下する事がある
が、そのような場合は、チャネル長やチャネル幅を変え
ることによって低下を防止できる。
【００１３】
【実施例】以下、この発明の実施例について図面を参照
して説明する。
して説明する。
【００１４】図１は、入出力端子など外部端子に直接接
続されるＮチャネルＭＯＳトランジスタ１１と、入出力
端子に直接接続されない内部トランジスタ、Ｎチャネル
ＭＯＳトランジスタ１２を示すものであり、いずれもＬ
ＤＤ構造が採用されている。各トランジスタは、高濃度
拡散層であるソ−ス１５、ドレイン１４とこれらと連続
的に接する低濃度拡散層ＬDDN −を備えている。また、
ゲ−ト１３の長さ、すなわち、チャネル長は、トランジ
スタ１２がＬ2 、トランジスタ１１がＬ1 であるよう
に、両者は異なっている。トランジスタ１１のドレイン
１４は、Ｉ／Ｏ端子１と直接接続されている。
続されるＮチャネルＭＯＳトランジスタ１１と、入出力
端子に直接接続されない内部トランジスタ、Ｎチャネル
ＭＯＳトランジスタ１２を示すものであり、いずれもＬ
ＤＤ構造が採用されている。各トランジスタは、高濃度
拡散層であるソ−ス１５、ドレイン１４とこれらと連続
的に接する低濃度拡散層ＬDDN −を備えている。また、
ゲ−ト１３の長さ、すなわち、チャネル長は、トランジ
スタ１２がＬ2 、トランジスタ１１がＬ1 であるよう
に、両者は異なっている。トランジスタ１１のドレイン
１４は、Ｉ／Ｏ端子１と直接接続されている。
【００１５】図２乃至図６は、バイポーラ動作する保護
素子の例を示すものである。図２は００Ｉ／Ｏ端子１に
ダイオード接続されたＰチャネルＭＯＳトランジスタ２
と、ＮチャネルＭＯＳトランジスタ３とが接続された入
力保護回路を示し、図３は上記トランジスタ２、３から
なる入力保護回路と、内部信号に応じて信号を入力した
り、出力するＰチャネルＭＯＳトランジスタ４、Ｎチャ
ネルＭＯＳトランジスタ５からなる入出力兼用回路とを
有している。さらに、図４はプルダウン用のＮチャネル
ＭＯＳトランジスタ６を有する入力保護回路を示してい
る。また、図５のように、Ｉ／Ｏ端子１に直接接続され
る入出力回路のみの場合もある。
素子の例を示すものである。図２は００Ｉ／Ｏ端子１に
ダイオード接続されたＰチャネルＭＯＳトランジスタ２
と、ＮチャネルＭＯＳトランジスタ３とが接続された入
力保護回路を示し、図３は上記トランジスタ２、３から
なる入力保護回路と、内部信号に応じて信号を入力した
り、出力するＰチャネルＭＯＳトランジスタ４、Ｎチャ
ネルＭＯＳトランジスタ５からなる入出力兼用回路とを
有している。さらに、図４はプルダウン用のＮチャネル
ＭＯＳトランジスタ６を有する入力保護回路を示してい
る。また、図５のように、Ｉ／Ｏ端子１に直接接続され
る入出力回路のみの場合もある。
【００１６】図６は、図２に示す回路の半導体基板１０
上のパタ−ンの模式平面図である。半導体基板１０上に
は、外部端子（Ｉ／Ｏ端子）１であるボンデイングパッ
ドが形成され、この外部端子１は、ＰチャネルＭＯＳト
ランジスタ２およびＮチャネルＭＯＳトランジスタ３の
ドレイン１４に接続されている。このトランジスタ３
は、図１に示す外部端子に直接接続されるＭＯＳトラン
ジスタ１１を用いており、外部端子に直接接続されるＭ
ＯＳトランジスタ２とともに入力保護回路を構成する。
この入力保護回路は、例えば、インバ−タ回路ＩＶのよ
うな内部の回路に、アルミニウム配線９およびポリシリ
コンからなる抵抗Ｒを介して接続される。アルミニウム
配線９は、ＰチャネルＭＯＳトランジスタ２のドレイン
１４と抵抗Ｒとを接続し、さらに、抵抗Ｒとインバ−タ
回路ＩＶのＭＯＳトランジスタのゲ−ト１３とを接続す
る。インバ−タ回路ＩＶのトランジスタは、例えば、Ｃ
ＭＯＳ構造を有し、ＰチャネルＭＯＳトランジスタ２１
とＮチャネルＭＯＳトランジスタ２２からなるものであ
る。これらトランジスタは内部トランジスタであり、Ｎ
チャネルトランジスタ２２は前記のＭＯＳトランジスタ
１２を用いている。なおこの実施例ではＰチャネルトラ
ンジスタはＬＤＤ構造を採用していない。
上のパタ−ンの模式平面図である。半導体基板１０上に
は、外部端子（Ｉ／Ｏ端子）１であるボンデイングパッ
ドが形成され、この外部端子１は、ＰチャネルＭＯＳト
ランジスタ２およびＮチャネルＭＯＳトランジスタ３の
ドレイン１４に接続されている。このトランジスタ３
は、図１に示す外部端子に直接接続されるＭＯＳトラン
ジスタ１１を用いており、外部端子に直接接続されるＭ
ＯＳトランジスタ２とともに入力保護回路を構成する。
この入力保護回路は、例えば、インバ−タ回路ＩＶのよ
うな内部の回路に、アルミニウム配線９およびポリシリ
コンからなる抵抗Ｒを介して接続される。アルミニウム
配線９は、ＰチャネルＭＯＳトランジスタ２のドレイン
１４と抵抗Ｒとを接続し、さらに、抵抗Ｒとインバ−タ
回路ＩＶのＭＯＳトランジスタのゲ−ト１３とを接続す
る。インバ−タ回路ＩＶのトランジスタは、例えば、Ｃ
ＭＯＳ構造を有し、ＰチャネルＭＯＳトランジスタ２１
とＮチャネルＭＯＳトランジスタ２２からなるものであ
る。これらトランジスタは内部トランジスタであり、Ｎ
チャネルトランジスタ２２は前記のＭＯＳトランジスタ
１２を用いている。なおこの実施例ではＰチャネルトラ
ンジスタはＬＤＤ構造を採用していない。
【００１７】図７は、図３に示す回路の半導体基板１０
上のパタ−ンの模式平面図である。ここでは、外部端子
に直接接続されるＭＯＳトランジスタのみを示し、例え
ば、インバ−タ回路などの内部の回路に用いられる内部
トランジスタの部分は省略している。外部端子１は、入
力保護回路と入出力兼用回路に直接接続される。これら
回路を構成するＰチャネルＭＯＳトランジスタ２、４の
ドレイン１４から内部の回路、例えば、インバ−タ回路
までは、ポリシリコン抵抗Ｒを介し、アルミニウム配線
９によって接続される。図１に示すＮチャネルＭＯＳト
ランジスタ１１は、この図ではトランジスタ３、５に適
用されている。
上のパタ−ンの模式平面図である。ここでは、外部端子
に直接接続されるＭＯＳトランジスタのみを示し、例え
ば、インバ−タ回路などの内部の回路に用いられる内部
トランジスタの部分は省略している。外部端子１は、入
力保護回路と入出力兼用回路に直接接続される。これら
回路を構成するＰチャネルＭＯＳトランジスタ２、４の
ドレイン１４から内部の回路、例えば、インバ−タ回路
までは、ポリシリコン抵抗Ｒを介し、アルミニウム配線
９によって接続される。図１に示すＮチャネルＭＯＳト
ランジスタ１１は、この図ではトランジスタ３、５に適
用されている。
【００１８】図８は、図４に示す回路の半導体基板１０
上のパタ−ンの模式平面図である。ここでは、外部端子
に直接接続されるＭＯＳトランジスタのみを示してい
る。外部端子１には、入力保護回路のほかにプルダウン
用のＮチャネルＭＯＳトランジスタ６が直接接続されて
おり、定電圧を維持している。これら回路を構成するＰ
チャネルＭＯＳトランジスタ２のドレイン１４から内部
の回路、例えば、インバ−タ回路までは、ポリシリコン
抵抗Ｒを介し、アルミニウム配線９によって接続され
る。図１に示すＮチャネルＭＯＳトランジスタ１１は、
この図ではトランジスタ３、６に適用されている。
上のパタ−ンの模式平面図である。ここでは、外部端子
に直接接続されるＭＯＳトランジスタのみを示してい
る。外部端子１には、入力保護回路のほかにプルダウン
用のＮチャネルＭＯＳトランジスタ６が直接接続されて
おり、定電圧を維持している。これら回路を構成するＰ
チャネルＭＯＳトランジスタ２のドレイン１４から内部
の回路、例えば、インバ−タ回路までは、ポリシリコン
抵抗Ｒを介し、アルミニウム配線９によって接続され
る。図１に示すＮチャネルＭＯＳトランジスタ１１は、
この図ではトランジスタ３、６に適用されている。
【００１９】図５は、図９に示す回路の半導体基板１０
上のパタ−ンの模式平面図である。ここでは、外部端子
に直接接続されるＭＯＳトランジスタのみを示してい
る。外部端子１には、入力保護回路はなく、入出力回路
を構成するＰチャネルＭＯＳトランジスタ４およびＮチ
ャネルＭＯＳトランジスタ５が直接接続されており、こ
の回路が、保護回路の役目を兼ねている。これら回路を
構成するＰチャネルＭＯＳトランジスタ４のドレイン１
４から内部の回路、例えば、インバ−タ回路までは、ポ
リシリコン抵抗Ｒを介し、アルミニウム配線９によって
接続される。図１に示すＮチャネルＭＯＳトランジスタ
１１は、この図ではトランジスタ５に適用されている。
図６〜図９において、トランジスタ２、４のソ−ス１５
およびゲ−ト１３は、電源ＶDDに接続され、トランジス
タ３、５のソ−ス１５およびゲ−ト１３は、電源Ｖss接
続される。また、トランジスタ６のソ−ス１５は、
Ｖss、ゲ−ト１３はＶDDにそれぞれ接続されている。
上のパタ−ンの模式平面図である。ここでは、外部端子
に直接接続されるＭＯＳトランジスタのみを示してい
る。外部端子１には、入力保護回路はなく、入出力回路
を構成するＰチャネルＭＯＳトランジスタ４およびＮチ
ャネルＭＯＳトランジスタ５が直接接続されており、こ
の回路が、保護回路の役目を兼ねている。これら回路を
構成するＰチャネルＭＯＳトランジスタ４のドレイン１
４から内部の回路、例えば、インバ−タ回路までは、ポ
リシリコン抵抗Ｒを介し、アルミニウム配線９によって
接続される。図１に示すＮチャネルＭＯＳトランジスタ
１１は、この図ではトランジスタ５に適用されている。
図６〜図９において、トランジスタ２、４のソ−ス１５
およびゲ−ト１３は、電源ＶDDに接続され、トランジス
タ３、５のソ−ス１５およびゲ−ト１３は、電源Ｖss接
続される。また、トランジスタ６のソ−ス１５は、
Ｖss、ゲ−ト１３はＶDDにそれぞれ接続されている。
【００２０】このような回路において、ホットキャリヤ
によるＭＯＳトランジスタの特性の劣化を防止するた
め、例えばＮチャネルＭＯＳトランジスタにＬＤＤ構造
が採用されている。
によるＭＯＳトランジスタの特性の劣化を防止するた
め、例えばＮチャネルＭＯＳトランジスタにＬＤＤ構造
が採用されている。
【００２１】この実施例においては、前述したように、
これらＭＯＳトランジスタ１１のＬＤＤ構造を構成する
低濃度拡散層ＬDDN −の不純物濃度をＭＯＳトランジス
タ１２より薄くすることにより静電耐圧を向上させてい
る。勿論ＭＯＳトランジスタ１２より濃くしても静電特
性は向上するが、この実施例には関係ない。ＭＯＳトラ
ンジスタ１２の低濃度拡散層の不純物濃度の範囲は、１
０18〜１０19／ｃｍ3 であるが、静電耐圧を向上させる
ためのＭＯＳトランジスタ１１の低濃度拡散層の不純物
濃度は３×１０17／ｃｍ3 以下である。すなわち、不純
物濃度ＱLDDN−と静電耐圧との関係は、図１１に示すよ
うな特性を有している。同図から明らかなように、不純
物濃度ＱLDDN−を薄くしても（また濃くしても）コンベ
ンショナル構造に近付き、静電耐圧が向上する。不純物
濃度ＱLDDN−を濃くする場合、ＭＯＳトランジスタ１１
に対する低濃度拡散層ＬDDN −の不純物濃度を、１．２
μプロセスの場合、Ｑ1 、３×１０19／ｃｍ3 とし、Ｍ
ＯＳトランジスタ１２に対する低濃度拡散層ＬDDN −の
不純物濃度をＱ2 、３×１０18／ｃｍ3としている。Ｍ
ＯＳトランジスタ１１の低濃度拡散層の不純物濃度がＱ
2 のままであると、耐圧は５０Ｖ程度であるのに、Ｑ3
になると耐圧は３５０Ｖ以上に向上する。
これらＭＯＳトランジスタ１１のＬＤＤ構造を構成する
低濃度拡散層ＬDDN −の不純物濃度をＭＯＳトランジス
タ１２より薄くすることにより静電耐圧を向上させてい
る。勿論ＭＯＳトランジスタ１２より濃くしても静電特
性は向上するが、この実施例には関係ない。ＭＯＳトラ
ンジスタ１２の低濃度拡散層の不純物濃度の範囲は、１
０18〜１０19／ｃｍ3 であるが、静電耐圧を向上させる
ためのＭＯＳトランジスタ１１の低濃度拡散層の不純物
濃度は３×１０17／ｃｍ3 以下である。すなわち、不純
物濃度ＱLDDN−と静電耐圧との関係は、図１１に示すよ
うな特性を有している。同図から明らかなように、不純
物濃度ＱLDDN−を薄くしても（また濃くしても）コンベ
ンショナル構造に近付き、静電耐圧が向上する。不純物
濃度ＱLDDN−を濃くする場合、ＭＯＳトランジスタ１１
に対する低濃度拡散層ＬDDN −の不純物濃度を、１．２
μプロセスの場合、Ｑ1 、３×１０19／ｃｍ3 とし、Ｍ
ＯＳトランジスタ１２に対する低濃度拡散層ＬDDN −の
不純物濃度をＱ2 、３×１０18／ｃｍ3としている。Ｍ
ＯＳトランジスタ１１の低濃度拡散層の不純物濃度がＱ
2 のままであると、耐圧は５０Ｖ程度であるのに、Ｑ3
になると耐圧は３５０Ｖ以上に向上する。
【００２２】ＭＯＳトランジスタ１１、１２の低濃度拡
散層ＬDDN −の不純物濃度を変えるには、例えば、ま
ず、ＭＯＳトランジスタ１１、１２にＭＯＳトランジス
タ１２のドーズ量で不純物をイオン注入する。この後、
ＭＯＳトランジスタ１１の低濃度拡散層ＬDDN −のみに
不純物をイオン注入する。このように、ＭＯＳトランジ
スタ１１に対するドーズ量（不純物濃度）をＭＯＳトラ
ンジスタ１２より濃くした場合、これらＭＯＳトランジ
スタ１１、１２のチャネル長が共にＬ2 と同一であると
すると、図１０に示すごとく、ＭＯＳトランジスタ１１
の基板電流ＩsubがＭＯＳトランジスタ１２に比べて大
きくなることがある。
散層ＬDDN −の不純物濃度を変えるには、例えば、ま
ず、ＭＯＳトランジスタ１１、１２にＭＯＳトランジス
タ１２のドーズ量で不純物をイオン注入する。この後、
ＭＯＳトランジスタ１１の低濃度拡散層ＬDDN −のみに
不純物をイオン注入する。このように、ＭＯＳトランジ
スタ１１に対するドーズ量（不純物濃度）をＭＯＳトラ
ンジスタ１２より濃くした場合、これらＭＯＳトランジ
スタ１１、１２のチャネル長が共にＬ2 と同一であると
すると、図１０に示すごとく、ＭＯＳトランジスタ１１
の基板電流ＩsubがＭＯＳトランジスタ１２に比べて大
きくなることがある。
【００２３】したがって、図１０にＬ1 で示すごとく、
不純物濃度がＱ１において、ＭＯＳトランジスタ１１の
基板電流Ｉsub がＭＯＳトランジスタ１２と同一となる
ように、ＭＯＳトランジスタ１１のチャネル長をＭＯＳ
トランジスタ１２のチャネル長Ｌ2 より長くすることに
より信頼性を向上することができる。ＭＯＳトランジス
タ１２のチャネル長Ｌ2 が１．２μｍの場合は、ＭＯＳ
トランジスタ１１のチャネル長Ｌ1 は、１．９μｍ以上
が適当であり、最適値は１．９μｍである。Ｌ2 が１．
０μｍの場合、Ｌ1 は、１．５μｍ以上が適当であり、
最適値は１．５μｍである。Ｌ2 が０．８μｍの場合、
Ｌ1 は、１．２μｍ以上が適当である。しかし、この実
施例のように不純物濃度をＱ3 のように薄くすると、ホ
ットキャリヤによる影響は少なくなるので、低電圧回路
に使用するような場合にはチャネル長を変化させなくて
もよい。Ｉ／Ｏ端子など外部端子に接続されるＭＯＳト
ランジスタのチャネル長のみ長くすることは設計上格別
支障とはならず、出力電流が低下するものの、現実には
十分なマージンをもって設計されているため、実用上支
障とならない場合が多い。
不純物濃度がＱ１において、ＭＯＳトランジスタ１１の
基板電流Ｉsub がＭＯＳトランジスタ１２と同一となる
ように、ＭＯＳトランジスタ１１のチャネル長をＭＯＳ
トランジスタ１２のチャネル長Ｌ2 より長くすることに
より信頼性を向上することができる。ＭＯＳトランジス
タ１２のチャネル長Ｌ2 が１．２μｍの場合は、ＭＯＳ
トランジスタ１１のチャネル長Ｌ1 は、１．９μｍ以上
が適当であり、最適値は１．９μｍである。Ｌ2 が１．
０μｍの場合、Ｌ1 は、１．５μｍ以上が適当であり、
最適値は１．５μｍである。Ｌ2 が０．８μｍの場合、
Ｌ1 は、１．２μｍ以上が適当である。しかし、この実
施例のように不純物濃度をＱ3 のように薄くすると、ホ
ットキャリヤによる影響は少なくなるので、低電圧回路
に使用するような場合にはチャネル長を変化させなくて
もよい。Ｉ／Ｏ端子など外部端子に接続されるＭＯＳト
ランジスタのチャネル長のみ長くすることは設計上格別
支障とはならず、出力電流が低下するものの、現実には
十分なマージンをもって設計されているため、実用上支
障とならない場合が多い。
【００２４】なお、上記実施例においては、Ｎチャネル
ＭＯＳトランジスタを対象として説明したが、Ｐチャネ
ルＭＯＳトランジスタにＬＤＤ構造を適用しても良い
し、ＬＤＤ構造に類する例えば二重拡散構造の高耐圧Ｍ
ＯＳトランジスタなどにこの発明を適用しても良い。図
１３は、二重拡散構造のＭＯＳトランジスタを示すもの
である。外部端子に直接接続されるトランジスタ１１も
内部トランジスタ１２もともに高濃度領域ｎ＋およびそ
の外側の低濃度領域ｎ−からなるドレイン１４、ソ−ス
１５を備えている。そして、トランジスタ１１のチャネ
ル長は、Ｌ2 、トランジスタ１２のチャネル長は、Ｌ1
に設定している。静電耐圧を上げるには、図１１に基づ
いてトランジスタ１１の低濃度拡散層ｎ−の不純物濃度
をトランジスタ１２よりＱ3 のように薄くすれば良い。
図１１に示すようにトランジスタ１１の低濃度拡散層ｎ
−の不純物濃度をトランジスタ１２よりＱ1 のように濃
くしても静電耐圧は向上する。しかし、拡散層の濃度が
高いと空乏層が薄くなり、寄生容量が大きくなる。この
様な状態では半導体装置の高速動作にとって不具合であ
り、したがって、トランジスタ１１の低濃度拡散層ｎ−
の不純物濃度をトランジスタ１２より薄くするほうが濃
くするより有利である。
ＭＯＳトランジスタを対象として説明したが、Ｐチャネ
ルＭＯＳトランジスタにＬＤＤ構造を適用しても良い
し、ＬＤＤ構造に類する例えば二重拡散構造の高耐圧Ｍ
ＯＳトランジスタなどにこの発明を適用しても良い。図
１３は、二重拡散構造のＭＯＳトランジスタを示すもの
である。外部端子に直接接続されるトランジスタ１１も
内部トランジスタ１２もともに高濃度領域ｎ＋およびそ
の外側の低濃度領域ｎ−からなるドレイン１４、ソ−ス
１５を備えている。そして、トランジスタ１１のチャネ
ル長は、Ｌ2 、トランジスタ１２のチャネル長は、Ｌ1
に設定している。静電耐圧を上げるには、図１１に基づ
いてトランジスタ１１の低濃度拡散層ｎ−の不純物濃度
をトランジスタ１２よりＱ3 のように薄くすれば良い。
図１１に示すようにトランジスタ１１の低濃度拡散層ｎ
−の不純物濃度をトランジスタ１２よりＱ1 のように濃
くしても静電耐圧は向上する。しかし、拡散層の濃度が
高いと空乏層が薄くなり、寄生容量が大きくなる。この
様な状態では半導体装置の高速動作にとって不具合であ
り、したがって、トランジスタ１１の低濃度拡散層ｎ−
の不純物濃度をトランジスタ１２より薄くするほうが濃
くするより有利である。
【００２５】また、Ｉ／Ｏ端子など外部端子に接続され
る全てのＭＯＳトランジスタに対してこの発明を適用す
る必要はなく、一部のＭＯＳトランジスタに対してのみ
適用してもよい。例えば図３に示す入出力兼用回路用Ｎ
チャネルＭＯＳトランジスタ５の低濃度拡散層の不純物
濃度を内部トランジスタと同じにすることができる。不
純物濃度が内部トランジスタと同じなので信頼性は十分
確保されている。したがって、チャネル長は長くしない
が、耐圧向上のためにチャネル幅は適宜広くする必要が
ある。チャネル幅を広げるのは、ごく一部の外部端子に
直接接続されるＭＯＳトランジスタであるので、実用上
格別支障にはならない。
る全てのＭＯＳトランジスタに対してこの発明を適用す
る必要はなく、一部のＭＯＳトランジスタに対してのみ
適用してもよい。例えば図３に示す入出力兼用回路用Ｎ
チャネルＭＯＳトランジスタ５の低濃度拡散層の不純物
濃度を内部トランジスタと同じにすることができる。不
純物濃度が内部トランジスタと同じなので信頼性は十分
確保されている。したがって、チャネル長は長くしない
が、耐圧向上のためにチャネル幅は適宜広くする必要が
ある。チャネル幅を広げるのは、ごく一部の外部端子に
直接接続されるＭＯＳトランジスタであるので、実用上
格別支障にはならない。
【００２６】その他、発明の要旨を変えない範囲におい
て、種々変形可能なことは勿論である。実施例では、内
部トランジスタを構成する回路としてインバ−タを示し
たが、これに限定されるものではなく、ＮＯＲ、ＮＡＮ
Ｄ、トランスミッションゲ−トなど適用される回路にと
くに限定はない。また、例えば、マイクロコントロ−ラ
に適用して最適である。
て、種々変形可能なことは勿論である。実施例では、内
部トランジスタを構成する回路としてインバ−タを示し
たが、これに限定されるものではなく、ＮＯＲ、ＮＡＮ
Ｄ、トランスミッションゲ−トなど適用される回路にと
くに限定はない。また、例えば、マイクロコントロ−ラ
に適用して最適である。
【００２７】
【発明の効果】以上詳述したように、この発明によれ
ば、外部端子に直接接続されるＭＯＳトランジスタの低
濃度拡散層の不純物濃度を内部ＭＯＳトランジスタの低
濃度拡散層の不純物濃度より薄くすることによって、十
分な静電耐圧を得ることができると同時に、従来と同等
の信頼性を確保することが可能な半導体装置を提供する
ことができる。
ば、外部端子に直接接続されるＭＯＳトランジスタの低
濃度拡散層の不純物濃度を内部ＭＯＳトランジスタの低
濃度拡散層の不純物濃度より薄くすることによって、十
分な静電耐圧を得ることができると同時に、従来と同等
の信頼性を確保することが可能な半導体装置を提供する
ことができる。
【図１】本発明の実施例を示す要部の断面図。
【図２】本発明に係る回路を示す構成図。
【図３】本発明に係る回路を示す構成図。
【図４】本発明に係る回路を示す構成図。
【図５】本発明に係る回路を示す構成図。
【図６】図２の回路を半導体基板に適用した半導体装置
の模式平面図。
の模式平面図。
【図７】図３の回路を半導体基板に適用した半導体装置
の模式平面図。
の模式平面図。
【図８】図４の回路を半導体基板に適用した半導体装置
の模式平面図。
の模式平面図。
【図９】図５の回路を半導体基板に適用した半導体装置
の模式平面図。
の模式平面図。
【図１０】チャネル長に対応した不純物濃度と基板電流
の関係を示す特性図。
の関係を示す特性図。
【図１１】不純物濃度と静電耐圧の関係を示す特性図。
【図１２】不純物濃度と内部電界の分布の関係を示す
図。
図。
【図１３】本発明の実施例を示す要部の断面図。
【図１４】従来の半導体装置の要部の断面図。
１ 外部端子（Ｉ／Ｏ端子） ２、４ ＰチャネルＭＯＳトランジスタ ３、５ ＮチャネルＭＯＳトランジスタ ６ プルダウン用ＮチャネルＭＯＳトランジ
スタ ７、１１ 外部端子に直接接続されるトランジスタ ８、１２ 外部端子に直接接続されない内部トラン
ジスタ ９ アルミニウム配線 １０ 半導体基板 １３ ゲ−ト １４ ドレイン １５ ソ−ス ２１ 内部トランジスタ（ＰチャネルＭＯＳト
ランジスタ） ２２ 内部トランジスタ（ＮチャネルＭＯＳト
ランジスタ）
スタ ７、１１ 外部端子に直接接続されるトランジスタ ８、１２ 外部端子に直接接続されない内部トラン
ジスタ ９ アルミニウム配線 １０ 半導体基板 １３ ゲ−ト １４ ドレイン １５ ソ−ス ２１ 内部トランジスタ（ＰチャネルＭＯＳト
ランジスタ） ２２ 内部トランジスタ（ＮチャネルＭＯＳト
ランジスタ）
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78 Ｈ０１Ｌ 29/78 ３０１ Ｌ ３０１ Ｋ (72)発明者 斉藤 智隆 神奈川県川崎市幸区堀川町580番１号 株 式会社東芝半導体システム技術センタ−内 (56)参考文献 特開 平２−54959（ＪＰ，Ａ)
Claims (6)
- 【請求項１】 半導体基板と、 前記半導体基板に形成された外部端子と、 前記半導体基板に形成された低濃度拡散層及びこの低濃
度拡散層に連続して接する高濃度拡散層を有し、この高
濃度拡散層が前記外部端子に直接接続される絶縁ゲ−ト
型電界効果トランジスタと、 前記半導体基板に形成され、低濃度拡散層及びこの低濃
度拡散層に連続して接する高濃度拡散層を有し、この高
濃度拡散層が前記外部端子に直接接続されない絶縁ゲ−
ト型電界効果トランジスタとを具備し、 少なくとも一部の前記外部端子に直接接続される絶縁ゲ
−ト型電界効果トランジスタの前記低濃度拡散層の不純
物濃度が、少なくとも一部の前記外部端子に直接接続さ
れない絶縁ゲ−ト型電界効果トランジスタの前記低濃度
拡散層の不純物濃度より薄いことを特徴とする半導体装
置。 - 【請求項２】 全部の前記外部端子に直接接続される絶
縁ゲ−ト型電界効果トランジスタの前記低濃度拡散層の
不純物濃度が、全部の前記外部端子に直接接続されない
絶縁ゲ−ト型電界効果トランジスタの前記低濃度拡散層
の不純物濃度より薄いことを特徴とする請求項１に記載
の半導体装置。 - 【請求項３】 少なくとも一部の前記外部端子に直接接
続される絶縁ゲ−ト型電界効果トランジスタの前記低濃
度拡散層の不純物濃度が、全部の前記外部端子に直接接
続されない絶縁ゲ−ト型電界効果トランジスタの前記低
濃度拡散層の不純物濃度より薄いことを特徴とする請求
項１に記載の半導体装置。 - 【請求項４】 前記低濃度拡散層は、ＬＤＤ構造もしく
は二重拡散構造の拡散層でもあることを特徴とする請求
項１乃至請求項３のいづれかに記載の半導体装置。 - 【請求項５】 前記外部端子に直接接続されるトランジ
スタのチャネル長を外部端子に直接接続されないトラン
ジスタのチャネル長と同じにしたことを特徴とする請求
項１乃至請求項４のいづれかに記載の半導体装置。 - 【請求項６】 前記高濃度拡散層が外部端子に直接接続
されないトランジスタの前記低濃度拡散層の不純物濃度
が１０18〜１０19／ｃｍ3 である場合において、前記高
濃度拡散層が外部端子に直接接続されるトランジスタの
低濃度拡散層の不純物濃度は３×１０17／ｃｍ3 以下で
あることを特徴とする請求項６に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3055757A JPH0817206B2 (ja) | 1990-03-02 | 1991-02-28 | 半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4946190 | 1990-03-02 | ||
| JP2-49461 | 1990-03-02 | ||
| JP3055757A JPH0817206B2 (ja) | 1990-03-02 | 1991-02-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04211156A JPH04211156A (ja) | 1992-08-03 |
| JPH0817206B2 true JPH0817206B2 (ja) | 1996-02-21 |
Family
ID=26389855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3055757A Expired - Fee Related JPH0817206B2 (ja) | 1990-03-02 | 1991-02-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817206B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998020564A1 (fr) * | 1996-11-07 | 1998-05-14 | Hitachi, Ltd. | Dispositif de type circuit integre a semi-conducteur et procede de fabrication de ce dernier |
| US6825504B2 (en) | 1999-05-03 | 2004-11-30 | Hitachi, Ltd. | Semiconductor integrated circuit device and method of manufacturing the same |
| JP2010010387A (ja) * | 2008-06-26 | 2010-01-14 | Mitsumi Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2010067635A (ja) * | 2008-09-08 | 2010-03-25 | Imec | 電子回路および電子回路の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59167223A (ja) * | 1983-03-14 | 1984-09-20 | Hitachi Chem Co Ltd | パツド材の固定方法 |
| JPH0292313U (ja) * | 1989-01-10 | 1990-07-23 | ||
| JPH02145518U (ja) * | 1989-05-16 | 1990-12-11 |
-
1991
- 1991-02-28 JP JP3055757A patent/JPH0817206B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04211156A (ja) | 1992-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5436484A (en) | Semiconductor integrated circuit device having input protective elements and internal circuits | |
| JP3364559B2 (ja) | 半導体装置 | |
| US6734502B2 (en) | Field effect transistor circuitry | |
| JP2001352077A (ja) | Ｓｏｉ電界効果トランジスタ | |
| US5286992A (en) | Low voltage device in a high voltage substrate | |
| JPH07183516A (ja) | 電界効果型トランジスタとその製造方法 | |
| US4893164A (en) | Complementary semiconductor device having high switching speed and latchup-free capability | |
| KR19980024045A (ko) | 반도체장치 및 그의 제조방법 | |
| US6278162B1 (en) | ESD protection for LDD devices | |
| EP0263287A2 (en) | Forming a capacitor in an integrated circuit | |
| KR940004449B1 (ko) | 반도체장치 | |
| JPH07321320A (ja) | 非対称ｍｏｓ型半導体装置及びその製造方法、ならびに該半導体装置を含む静電破壊保護回路 | |
| JP2839375B2 (ja) | 半導体集積回路装置 | |
| US6188111B1 (en) | Dual gate semiconductor device for shortening channel length | |
| US4951101A (en) | Diamond shorting contact for semiconductors | |
| KR950006985B1 (ko) | 반도체 집적 회로 장치 | |
| JPH0817206B2 (ja) | 半導体装置 | |
| US6531742B2 (en) | Method of forming CMOS device | |
| JP3033548B2 (ja) | 半導体装置、静電保護素子及び絶縁破壊防止方法 | |
| JP3119902B2 (ja) | 半導体装置およびその製造方法 | |
| US6597043B1 (en) | Narrow high performance MOSFET device design | |
| US6144075A (en) | CMOS inverter using gate induced drain leakage current | |
| JP2003007723A (ja) | 半導体素子及び半導体集積回路 | |
| JPS62262462A (ja) | 半導体装置 | |
| JP2826024B2 (ja) | Ｍｏｓ型トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080221 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |