JPH0817216B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0817216B2 JPH0817216B2 JP5273692A JP27369293A JPH0817216B2 JP H0817216 B2 JPH0817216 B2 JP H0817216B2 JP 5273692 A JP5273692 A JP 5273692A JP 27369293 A JP27369293 A JP 27369293A JP H0817216 B2 JPH0817216 B2 JP H0817216B2
- Authority
- JP
- Japan
- Prior art keywords
- envelope
- conductor
- semiconductor device
- base
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に放熱性に優れた外囲器を有する半導体装置に係わる。
に放熱性に優れた外囲器を有する半導体装置に係わる。
【０００２】
【従来の技術】集積回路（ＩＣ）等の半導体素子は、外
的保護等を目的として樹脂外囲器やアルミナ外囲器また
は炭化珪素（ＳｉＣ）外囲器の中に密封された構造が採
用されている。
的保護等を目的として樹脂外囲器やアルミナ外囲器また
は炭化珪素（ＳｉＣ）外囲器の中に密封された構造が採
用されている。
【０００３】アルミナは、樹脂に比べて熱伝導性が良好
なため、発熱量が多い半導体素子、例えば高密度のＬＳ
Ｉを搭載する場合にはアルミナからなる外囲器が用いら
れている。しかしながら、アルミナは熱抵抗が大きいた
めに、アルミナ外囲器の基体には１Ｗ以上の消費電力を
有する半導体素子を搭載することができない。しかも、
アルミナは熱膨張係数がＳｉの２倍以上であるため、ア
ルミナ外囲器の基体に半導体素子を半田、導電性樹脂、
ガラスなどで接合して搭載すると、搭載直後、使用中ま
たは移送時における温度変化によって前記半導体素子の
シリコン基板に割れが生じるという問題があった。
なため、発熱量が多い半導体素子、例えば高密度のＬＳ
Ｉを搭載する場合にはアルミナからなる外囲器が用いら
れている。しかしながら、アルミナは熱抵抗が大きいた
めに、アルミナ外囲器の基体には１Ｗ以上の消費電力を
有する半導体素子を搭載することができない。しかも、
アルミナは熱膨張係数がＳｉの２倍以上であるため、ア
ルミナ外囲器の基体に半導体素子を半田、導電性樹脂、
ガラスなどで接合して搭載すると、搭載直後、使用中ま
たは移送時における温度変化によって前記半導体素子の
シリコン基板に割れが生じるという問題があった。
【０００４】前記ＳｉＣは、電気絶縁抵抗がアルミナよ
り大きいために、ＳｉＣ外囲器の基体にリードフレーム
を固定すると隣接するリード間で僅かであるがリーク電
流が流れ、前記基体に搭載され、前記リードフレームに
電気的に接続された半導体素子が誤動作する。特に、動
作電流の小さいＣＭＯＳでは誤動作が多く、ＳｉＣ外囲
器は実質的にＥＣＬなどのバイポーラデバイスのみにし
か適用できない。また、前記ＳｉＣはもともと焼結が難
しい物質であるため、品質にばらつきを生じる。その
上、ホットプレスによってのみ製作され、常圧焼結法を
採用できないためにコスト高になる。
り大きいために、ＳｉＣ外囲器の基体にリードフレーム
を固定すると隣接するリード間で僅かであるがリーク電
流が流れ、前記基体に搭載され、前記リードフレームに
電気的に接続された半導体素子が誤動作する。特に、動
作電流の小さいＣＭＯＳでは誤動作が多く、ＳｉＣ外囲
器は実質的にＥＣＬなどのバイポーラデバイスのみにし
か適用できない。また、前記ＳｉＣはもともと焼結が難
しい物質であるため、品質にばらつきを生じる。その
上、ホットプレスによってのみ製作され、常圧焼結法を
採用できないためにコスト高になる。
【０００５】また、近年の半導体素子の高密度化（ＬＳ
Ｉ→ＶＬＳＩ、≧１０5 素子／チップ）、高速化（５０
０ｋＨｚ→１ＧＨｚ）等に伴って半導体素子の発熱量が
増大する傾向にある。このため、半導体装置の放熱性の
改善が一層望まれている。
Ｉ→ＶＬＳＩ、≧１０5 素子／チップ）、高速化（５０
０ｋＨｚ→１ＧＨｚ）等に伴って半導体素子の発熱量が
増大する傾向にある。このため、半導体装置の放熱性の
改善が一層望まれている。
【０００６】一方、前記半導体装置においては前記アル
ミナからなる外囲器に密封された半導体素子を外部と電
気的に接続するためにリードフレームが設けられてい
る。前記リードフレームは、従来、Ｆｅ−Ｃｏ−Ｎｉ合
金（商品名；コバール）や４２アロイなどの低膨脹の合
金から形成されている。このようなリードフレームを用
いる半導体装置には、外囲器基体に取り付けた前記リー
ドフレームの外部導体端部を前記基体の底面と平行にな
る折り曲げるＱＦＰ構造、前記リードフレームの外部導
体を前記基体の底面に対して垂直に折り曲げるＤＩＰ構
造が知られている。
ミナからなる外囲器に密封された半導体素子を外部と電
気的に接続するためにリードフレームが設けられてい
る。前記リードフレームは、従来、Ｆｅ−Ｃｏ−Ｎｉ合
金（商品名；コバール）や４２アロイなどの低膨脹の合
金から形成されている。このようなリードフレームを用
いる半導体装置には、外囲器基体に取り付けた前記リー
ドフレームの外部導体端部を前記基体の底面と平行にな
る折り曲げるＱＦＰ構造、前記リードフレームの外部導
体を前記基体の底面に対して垂直に折り曲げるＤＩＰ構
造が知られている。
【０００７】しかしながら、前記リードフレームに用い
られる各合金は磁性体であるため低周波で透磁率が大き
いためにインダクタンスが大きくなる。また、高周波で
は表皮抵抗が増大し、実質的に１０ＭＨｚ以上ではリー
ドフレームのインピーダンスが大きくなる。前記リード
フレームのインピーダンスが増大すると、信号振幅が小
さくなり、信号波形が劣化して識別が不可能になる。し
かも、信号遅延時間も増大するため、外囲器での信号遅
れの絶対値による動作周波数の限界、スキュー（リード
間での信号到達時間のずれ）の増大による動作周波数の
限界があった。
られる各合金は磁性体であるため低周波で透磁率が大き
いためにインダクタンスが大きくなる。また、高周波で
は表皮抵抗が増大し、実質的に１０ＭＨｚ以上ではリー
ドフレームのインピーダンスが大きくなる。前記リード
フレームのインピーダンスが増大すると、信号振幅が小
さくなり、信号波形が劣化して識別が不可能になる。し
かも、信号遅延時間も増大するため、外囲器での信号遅
れの絶対値による動作周波数の限界、スキュー（リード
間での信号到達時間のずれ）の増大による動作周波数の
限界があった。
【０００８】また、前記ＱＦＰ構造の半導体装置ではコ
プラナリティ（リードの浮き、垂れなどの平行度）、ス
キュー（リードの曲りによる隣接リードへの接触）によ
りリード間のピッチが狭くなるほど、それらコプラナリ
ティ、スキューの問題が顕在化する。
プラナリティ（リードの浮き、垂れなどの平行度）、ス
キュー（リードの曲りによる隣接リードへの接触）によ
りリード間のピッチが狭くなるほど、それらコプラナリ
ティ、スキューの問題が顕在化する。
【０００９】さらに、前記ＱＦＰ構造の半導体装置はリ
ードフレームの外部リードが水平方向に延出しているた
めに回路基板に実装する際、実装面積が増大する。ＤＩ
Ｐ構造の半導体装置は前記リードフレームの外部導体を
回路基板のスルーホールに挿入して実装するため、前記
回路基板のスルーホールの寸法、間隔の制約から前記リ
ードのピッチを狭くすることができない。その上、スル
ホールの存在そのもの、および回路基板裏面が使用でき
ないことにより前記半導体装置の実装面積が増大する。
ードフレームの外部リードが水平方向に延出しているた
めに回路基板に実装する際、実装面積が増大する。ＤＩ
Ｐ構造の半導体装置は前記リードフレームの外部導体を
回路基板のスルーホールに挿入して実装するため、前記
回路基板のスルーホールの寸法、間隔の制約から前記リ
ードのピッチを狭くすることができない。その上、スル
ホールの存在そのもの、および回路基板裏面が使用でき
ないことにより前記半導体装置の実装面積が増大する。
【００１０】さらに、前記ＱＦＰ、ＤＩＰ構造の半導体
装置を回路基板に実装した場合、外部リードのみが前記
回路基板に接触し、前記外囲器基体の底面は前記回路基
板から浮いた状態になる。このため、前記外囲器の熱は
前記リードのみを通して前記回路基板に放散されること
になる。しかしながら、前記コバール等のリードフレー
ムは、熱伝導率０．１７ｃａｌ／ｃｍ・℃と小さいため
に前記外囲器の熱を前記回路基板に十分に放散させるこ
とできない。
装置を回路基板に実装した場合、外部リードのみが前記
回路基板に接触し、前記外囲器基体の底面は前記回路基
板から浮いた状態になる。このため、前記外囲器の熱は
前記リードのみを通して前記回路基板に放散されること
になる。しかしながら、前記コバール等のリードフレー
ムは、熱伝導率０．１７ｃａｌ／ｃｍ・℃と小さいため
に前記外囲器の熱を前記回路基板に十分に放散させるこ
とできない。
【００１１】
【発明が解決しようとする課題】本発明の目的は、厚膜
導体ペーストから形成され、外囲器基体に強固に接合さ
れた導体パターンおよび外部導体により半導体素子の外
部への電気的接続を実現すると共に表面実装を可能にす
ることによってリードフレームを用いることによる各種
の問題点を解消でき、さらに放熱性の優れた半導体装置
を提供しようとするものである。
導体ペーストから形成され、外囲器基体に強固に接合さ
れた導体パターンおよび外部導体により半導体素子の外
部への電気的接続を実現すると共に表面実装を可能にす
ることによってリードフレームを用いることによる各種
の問題点を解消でき、さらに放熱性の優れた半導体装置
を提供しようとするものである。
【００１２】
【課題を解決するための手段】本発明に係わる半導体装
置は、イットリウム、希土類金属およびアルカリ土類金
属から選ばれる少なくとも１種の金属を含む窒化アルミ
ニウムセラミックからなる外囲器基体と、前記外囲器基
体の表面に形成された厚膜導体ペーストから作られる導
体パターンと、前記外囲器基体に固定され、前記導体パ
ターンと電気的に接続される半導体素子と、前記導体パ
ターンに接続されると共に、前記基体の側面からその裏
面に亘って形成された厚膜導体ペーストから作られる外
部導体と、前記導体パターンを含む前記外囲器基体に固
定され、前記半導体素子を外部から遮蔽するためのキャ
ップとを具備したことを特徴とするものである。
置は、イットリウム、希土類金属およびアルカリ土類金
属から選ばれる少なくとも１種の金属を含む窒化アルミ
ニウムセラミックからなる外囲器基体と、前記外囲器基
体の表面に形成された厚膜導体ペーストから作られる導
体パターンと、前記外囲器基体に固定され、前記導体パ
ターンと電気的に接続される半導体素子と、前記導体パ
ターンに接続されると共に、前記基体の側面からその裏
面に亘って形成された厚膜導体ペーストから作られる外
部導体と、前記導体パターンを含む前記外囲器基体に固
定され、前記半導体素子を外部から遮蔽するためのキャ
ップとを具備したことを特徴とするものである。
【００１３】前記外囲器基体を構成するＡｌＮセラミッ
クは、常圧焼結またはホットプレスにより作製される。
前記ＡｌＮセラミック中に含有される希土類金属として
は、例えばＬａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｇｄ、Ｄｙ
等を、同セラミックに含有されるアルカリ土類金属とし
ては例えばＣａ、Ｓｒ、Ｂａ等を挙げることができる。
これらの添加物は、前記ＡｌＮセラミックの熱伝導性を
高める共に、少量で厚膜導体ペーストに対する濡れ性が
非常に向上し、常圧焼結の容易性等の効果を発揮する。
前記添加物は、実質的にＡｌＮと合わせた量に対して金
属換算で０．０１重量％以上含有することが好ましい。
なお、添加形態としては酸化物、焼結時に酸化物になる
例えば炭酸塩等を挙げることができる。また、前記添加
物を多量に含有させるとＡｌＮの高熱伝導性を劣化させ
る恐れがあるため、金属換算で０．０１〜１５重量％程
度の範囲にすることが好ましい。
クは、常圧焼結またはホットプレスにより作製される。
前記ＡｌＮセラミック中に含有される希土類金属として
は、例えばＬａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｇｄ、Ｄｙ
等を、同セラミックに含有されるアルカリ土類金属とし
ては例えばＣａ、Ｓｒ、Ｂａ等を挙げることができる。
これらの添加物は、前記ＡｌＮセラミックの熱伝導性を
高める共に、少量で厚膜導体ペーストに対する濡れ性が
非常に向上し、常圧焼結の容易性等の効果を発揮する。
前記添加物は、実質的にＡｌＮと合わせた量に対して金
属換算で０．０１重量％以上含有することが好ましい。
なお、添加形態としては酸化物、焼結時に酸化物になる
例えば炭酸塩等を挙げることができる。また、前記添加
物を多量に含有させるとＡｌＮの高熱伝導性を劣化させ
る恐れがあるため、金属換算で０．０１〜１５重量％程
度の範囲にすることが好ましい。
【００１４】前記厚膜導体ペーストとしては、例えばＡ
ｇ−Ｐｄ、Ａｇ−Ｐｔ、Ａｇ等のＡｇ系ペースト、Ｃｕ
系ペースト、Ａｕ系ペースト等を挙げることができる。
前記半導体素子は、例えばワイヤボンディングにより前
記外囲器基体表面に配置された導体パターンに電気的に
接続される。
ｇ−Ｐｄ、Ａｇ−Ｐｔ、Ａｇ等のＡｇ系ペースト、Ｃｕ
系ペースト、Ａｕ系ペースト等を挙げることができる。
前記半導体素子は、例えばワイヤボンディングにより前
記外囲器基体表面に配置された導体パターンに電気的に
接続される。
【００１５】前記キャップは、例えば前記外囲器基体と
同材質のＡｌＮセラミック、熱膨張係数の小さいムライ
ト、アルミナまたは金属等により形成される。なお、前
記ＡｌＮセラミックからなる外囲器基体の表面に設けら
れる導体パターンは前述した厚膜導体ペーストから形成
される以外、薄膜導体パターンであってもよい。また、
前記外囲器基体はＷ、Ｍｏ等の内部導体を有し、かつ前
記内部導体は前記基体と同時焼成により形成されてもよ
い。さらに、前記外囲器基体表面の導体パターンはポリ
イミド多層、ホウケイ酸鉛ガラスなどの厚膜誘電体ペー
ストを用いる厚膜多層などにより高密度の配線構造にし
てもよい。
同材質のＡｌＮセラミック、熱膨張係数の小さいムライ
ト、アルミナまたは金属等により形成される。なお、前
記ＡｌＮセラミックからなる外囲器基体の表面に設けら
れる導体パターンは前述した厚膜導体ペーストから形成
される以外、薄膜導体パターンであってもよい。また、
前記外囲器基体はＷ、Ｍｏ等の内部導体を有し、かつ前
記内部導体は前記基体と同時焼成により形成されてもよ
い。さらに、前記外囲器基体表面の導体パターンはポリ
イミド多層、ホウケイ酸鉛ガラスなどの厚膜誘電体ペー
ストを用いる厚膜多層などにより高密度の配線構造にし
てもよい。
【００１６】
【作用】本発明によれば、イットリウム、希土類金属お
よびアルカリ土類金属から選ばれる少なくとも１種の金
属を含むＡｌＮセラミックからなる外囲器基体は厚膜導
体ペーストに対する濡れ性が非常に優れているため、前
記外囲器基体表面に厚膜導体ペーストから作られる導体
パターンを強固に形成することができる。また、前記導
体パターンに接続された厚膜導体ペーストから作られる
外部導体を前記基体の側面からその裏面に亘って強固に
形成することができる。なお、前記外囲器基体の裏面の
外部導体部は回路基板との接続部として利用される。
よびアルカリ土類金属から選ばれる少なくとも１種の金
属を含むＡｌＮセラミックからなる外囲器基体は厚膜導
体ペーストに対する濡れ性が非常に優れているため、前
記外囲器基体表面に厚膜導体ペーストから作られる導体
パターンを強固に形成することができる。また、前記導
体パターンに接続された厚膜導体ペーストから作られる
外部導体を前記基体の側面からその裏面に亘って強固に
形成することができる。なお、前記外囲器基体の裏面の
外部導体部は回路基板との接続部として利用される。
【００１７】したがって、本発明に係わる半導体装置は
前記導体パターンおよび外部導体により前記外囲器基体
に固定された半導体素子を外部と電気的に接続すること
が可能になるため、半導体素子を外部と電気的に接続す
る目的でリードフレームを使用する場合に比較して次の
ような利点を有する。
前記導体パターンおよび外部導体により前記外囲器基体
に固定された半導体素子を外部と電気的に接続すること
が可能になるため、半導体素子を外部と電気的に接続す
る目的でリードフレームを使用する場合に比較して次の
ような利点を有する。
【００１８】（１）Ａｇ系ペースト、Ｃｕ系ペースト、
Ａｕ系ペースト等の厚膜導体ペーストから形成された導
体パターン、外部導体は透磁率の低下、電気抵抗の低
下、表皮抵抗の減少、スキューの減少が図られ、低周波
から高周波に至るまでのインダクタンスを小さくするこ
とができ、これまで１０ＭＨｚ程度が限界であった動作
周波数の上限を１０ＧＨｚ程度まで引き上げることがで
きる。
Ａｕ系ペースト等の厚膜導体ペーストから形成された導
体パターン、外部導体は透磁率の低下、電気抵抗の低
下、表皮抵抗の減少、スキューの減少が図られ、低周波
から高周波に至るまでのインダクタンスを小さくするこ
とができ、これまで１０ＭＨｚ程度が限界であった動作
周波数の上限を１０ＧＨｚ程度まで引き上げることがで
きる。
【００１９】（２）厚膜導体ペーストにより導体パター
ンや外部導体を形成することによって、リードフレーム
を備えたＱＦＰ構造の半導体装置で問題になるコプラナ
リティ（リードの浮き、垂れなどの平行度）、スキュー
（リードの曲りによる隣接リードへの接触）を解消でき
るため、導体パターン間、外部導体間のピッチを狭くで
き、高集積度の半導体素子の搭載が可能になる。
ンや外部導体を形成することによって、リードフレーム
を備えたＱＦＰ構造の半導体装置で問題になるコプラナ
リティ（リードの浮き、垂れなどの平行度）、スキュー
（リードの曲りによる隣接リードへの接触）を解消でき
るため、導体パターン間、外部導体間のピッチを狭くで
き、高集積度の半導体素子の搭載が可能になる。
【００２０】（３）半導体装置を回路基板に実装する際
には、前記外囲器基体裏面に配置された外部導体部を回
路基板の所定の回路パターンに当接させ、半田等より接
合される。つまり、本発明の半導体装置は表面実装型で
あるため、実装面積はほぼ外囲器基体の面積で決定され
る。したがって、ＱＦＰ、ＤＩＰ構造の半導体装置に比
べて実装面積を小さくできる。
には、前記外囲器基体裏面に配置された外部導体部を回
路基板の所定の回路パターンに当接させ、半田等より接
合される。つまり、本発明の半導体装置は表面実装型で
あるため、実装面積はほぼ外囲器基体の面積で決定され
る。したがって、ＱＦＰ、ＤＩＰ構造の半導体装置に比
べて実装面積を小さくできる。
【００２１】（４）半導体装置は、回路基板に前記
（３）で説明したように実装されるため、ＡｌＮセラミ
ックからなる外囲器基体は前記厚膜導体ペーストから形
成された外部導体を挟んで前記回路基板に配置される。
その結果、前記外囲器基体の熱を効率よく前記回路基板
に放散させることができる。
（３）で説明したように実装されるため、ＡｌＮセラミ
ックからなる外囲器基体は前記厚膜導体ペーストから形
成された外部導体を挟んで前記回路基板に配置される。
その結果、前記外囲器基体の熱を効率よく前記回路基板
に放散させることができる。
【００２２】また、前記ＡｌＮセラミックからなる外囲
器基体は、搭載される半導体素子のシリコン基板と近似
した熱膨張係数を有するため、熱影響により前記半導体
素子の基板に割れを生じるのを防止することができる。
しかも、前記外囲器基体は絶縁抵抗が高いために前記基
体表面に配置された導体パターン間でリーク電流が流れ
るを防止できる。
器基体は、搭載される半導体素子のシリコン基板と近似
した熱膨張係数を有するため、熱影響により前記半導体
素子の基板に割れを生じるのを防止することができる。
しかも、前記外囲器基体は絶縁抵抗が高いために前記基
体表面に配置された導体パターン間でリーク電流が流れ
るを防止できる。
【００２３】さらに、前記ＡｌＮセラミックは、熱伝導
率が例えば１００Ｗ／ｍ・ＫとＡｌ2 Ｏ3 の２０Ｗ／ｍ
・Ｋ程度のに比べて５倍程度も優れている。しかも、機
械的強度も４０〜５０ｋｇ／ｍｍ2 とＡｌ2 Ｏ3 の２４
〜２５ｋｇ／ｍｍ2 に比べても優れ、絶縁耐力もＡｌ2
Ｏ3 の１００ｋＶ／ｃｍに比べて１４０〜１７０ｋＶ／
ｃｍと優れている。したがって、前記ＡｌＮセラミック
からなる外囲器基体を備えることによって放熱性、機械
的強度等に優れた半導体装置を実現できる。
率が例えば１００Ｗ／ｍ・ＫとＡｌ2 Ｏ3 の２０Ｗ／ｍ
・Ｋ程度のに比べて５倍程度も優れている。しかも、機
械的強度も４０〜５０ｋｇ／ｍｍ2 とＡｌ2 Ｏ3 の２４
〜２５ｋｇ／ｍｍ2 に比べても優れ、絶縁耐力もＡｌ2
Ｏ3 の１００ｋＶ／ｃｍに比べて１４０〜１７０ｋＶ／
ｃｍと優れている。したがって、前記ＡｌＮセラミック
からなる外囲器基体を備えることによって放熱性、機械
的強度等に優れた半導体装置を実現できる。
【００２４】
【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。図１は、本発明の一実施例に係る半導体装
置の断面図である。図中の１は、後述する半導体素子が
収納される矩形状の凹部２を有する外囲器基体である。
前記基体１は、次のような方法により作製した。まず、
ＣａＯがＣａ換算で１重量％含有するＡｌＮ粉末を有機
溶剤中に結合剤、可塑剤等と共に分散／溶解し、スラリ
ーとした後、ドクターブレード法により厚さ３００μｍ
のシートを形成した。つづいて、このシート６枚を積層
し、３００ｋｇ／ｃｍ2 、５０℃、３０分間の条件で圧
着した。その後、矩形状の凹部を有する平板状に打ち抜
いてＮ2 雰囲気中、１８００℃、２時間常圧焼結するこ
とによりＣａＯを含むＡｌＮセラミックからなる前記外
囲器基体１を作製した。前記外囲器基体１について、レ
ーザフラッシュ法により熱伝導率を測定したところ、７
０Ｗ／ｍ・Ｋであった。
に説明する。図１は、本発明の一実施例に係る半導体装
置の断面図である。図中の１は、後述する半導体素子が
収納される矩形状の凹部２を有する外囲器基体である。
前記基体１は、次のような方法により作製した。まず、
ＣａＯがＣａ換算で１重量％含有するＡｌＮ粉末を有機
溶剤中に結合剤、可塑剤等と共に分散／溶解し、スラリ
ーとした後、ドクターブレード法により厚さ３００μｍ
のシートを形成した。つづいて、このシート６枚を積層
し、３００ｋｇ／ｃｍ2 、５０℃、３０分間の条件で圧
着した。その後、矩形状の凹部を有する平板状に打ち抜
いてＮ2 雰囲気中、１８００℃、２時間常圧焼結するこ
とによりＣａＯを含むＡｌＮセラミックからなる前記外
囲器基体１を作製した。前記外囲器基体１について、レ
ーザフラッシュ法により熱伝導率を測定したところ、７
０Ｗ／ｍ・Ｋであった。
【００２５】前記外囲器基体１の表面および前記凹部２
の底面には、Ａｇ−Ｐｄ厚膜ペーストの印刷、空気中、
８５０℃、１０分間の条件での焼成により導体パターン
３、４がそれぞれ形成されている。前記各導体パターン
３、４上には、１．５μｍの厚さのＡｕメッキ膜（図示
せず）が施されている。
の底面には、Ａｇ−Ｐｄ厚膜ペーストの印刷、空気中、
８５０℃、１０分間の条件での焼成により導体パターン
３、４がそれぞれ形成されている。前記各導体パターン
３、４上には、１．５μｍの厚さのＡｕメッキ膜（図示
せず）が施されている。
【００２６】前記外囲器基体１の表面周縁には、ホウケ
イ酸鉛ガラス（Ｂ2 Ｏ3 −ＰｂＯ−ＳｉＯ2 ）を主成分
とする厚膜誘電体ペーストの印刷、空気中、５００℃、
保持時間１分間の焼成により矩形枠状の誘電体層５が形
成されている。前記誘電体層５は、３．２ｋｇ／ｍｍ2
以上の接合強度を有していた。
イ酸鉛ガラス（Ｂ2 Ｏ3 −ＰｂＯ−ＳｉＯ2 ）を主成分
とする厚膜誘電体ペーストの印刷、空気中、５００℃、
保持時間１分間の焼成により矩形枠状の誘電体層５が形
成されている。前記誘電体層５は、３．２ｋｇ／ｍｍ2
以上の接合強度を有していた。
【００２７】前記誘電体層５および外囲器基体１の側面
から前記基体１の裏面に亘ってＡｇ−Ｐｄ厚膜ペースト
の印刷、空気中、８５０℃、１０分間の条件での焼成に
より複数の外部導体６が形成されている。前記各外部導
体は、前記外囲器基体１の表面に形成された導体パター
ン３とそれぞれ接続されている。
から前記基体１の裏面に亘ってＡｇ−Ｐｄ厚膜ペースト
の印刷、空気中、８５０℃、１０分間の条件での焼成に
より複数の外部導体６が形成されている。前記各外部導
体は、前記外囲器基体１の表面に形成された導体パター
ン３とそれぞれ接続されている。
【００２８】前記凹部２底面の前記導体パターン４上に
は、半導体素子７が４００℃の熱処理により生成された
Ａｕ−Ｓｉ共晶層（図示せず）を介して接合されてい
る。前記半導体素子７は、前記外囲器基体１表面の導体
パターン３と例えば３０μｍφのＡｕワイヤ８を介して
電気的に接続されている。この接続は、加熱超音波ボン
ディング法を用いた。
は、半導体素子７が４００℃の熱処理により生成された
Ａｕ−Ｓｉ共晶層（図示せず）を介して接合されてい
る。前記半導体素子７は、前記外囲器基体１表面の導体
パターン３と例えば３０μｍφのＡｕワイヤ８を介して
電気的に接続されている。この接続は、加熱超音波ボン
ディング法を用いた。
【００２９】前記矩形枠状の誘電体層５上には、金属製
のキャップ９が岩城硝子社製商品名；Ｔ１９１からなる
低融点ガラス１０を介して接合されている。このような
半導体装置は、８２ピンのいわゆるチップキャリア構造
を有する。
のキャップ９が岩城硝子社製商品名；Ｔ１９１からなる
低融点ガラス１０を介して接合されている。このような
半導体装置は、８２ピンのいわゆるチップキャリア構造
を有する。
【００３０】このような構成の半導体装置は、ＣａＯを
含むＡｌＮセラミックからなり、厚膜導体ペーストに対
する濡れ性が非常に優れ外囲器基体１を備えている。こ
のため、Ａｇ−Ｐｄ厚膜ペーストから形成された前記導
体パターン３、４および外部導体６はいずれも前記外囲
器基体１に対して強固に接合される。事実、前記導体パ
ターン３、４および外部導体６は、前記外囲器基体１に
対して１．５ｋｇ／ｍｍ2 以上の接合強度を有してい
た。
含むＡｌＮセラミックからなり、厚膜導体ペーストに対
する濡れ性が非常に優れ外囲器基体１を備えている。こ
のため、Ａｇ−Ｐｄ厚膜ペーストから形成された前記導
体パターン３、４および外部導体６はいずれも前記外囲
器基体１に対して強固に接合される。事実、前記導体パ
ターン３、４および外部導体６は、前記外囲器基体１に
対して１．５ｋｇ／ｍｍ2 以上の接合強度を有してい
た。
【００３１】前記導体パターン３および外部導体６は、
前記外囲器基体１およびキャップ９で封止された半導体
素子７を外部と電気的に接続する機能を有する。その結
果、前記導体パターン３および外部導体６は透磁率の低
下、電気抵抗の低下、表皮抵抗の減少、スキューの減少
が図られるため、低周波から高周波に至るまでのインダ
クタンスを小さくすることができる。また、リードフレ
ームを備えたＱＦＰ、ＤＩＰ構造の半導体装置で問題に
なるコプラナリティ（リードの浮き、垂れなどの平行
度）、スキュー（リードの曲りによる隣接リードへの接
触）を解消できるため、前記導体パターン３間、外部導
体６間のピッチを狭くでき、高集積度の半導体素子７を
前記外囲器基体１に搭載することができる。回路基板に
実装する際には、前記外囲器基体１裏面に配置された外
部導体６の部分を回路基板の所定の回路パターンに当接
させ、半田等より接合する、いわゆる表面実装を行うこ
とができるため、従来のＱＦＰ、ＤＩＰ構造の半導体装
置に比べて実装面積を小さくできる。さらに、前記表面
実装がなされ、ＡｌＮセラミックからなる外囲器基体１
は前記外部導体６を挟んで前記回路基板に配置されるた
め、前記外囲器基体１の熱を効率よく前記回路基板に放
散させることができる。
前記外囲器基体１およびキャップ９で封止された半導体
素子７を外部と電気的に接続する機能を有する。その結
果、前記導体パターン３および外部導体６は透磁率の低
下、電気抵抗の低下、表皮抵抗の減少、スキューの減少
が図られるため、低周波から高周波に至るまでのインダ
クタンスを小さくすることができる。また、リードフレ
ームを備えたＱＦＰ、ＤＩＰ構造の半導体装置で問題に
なるコプラナリティ（リードの浮き、垂れなどの平行
度）、スキュー（リードの曲りによる隣接リードへの接
触）を解消できるため、前記導体パターン３間、外部導
体６間のピッチを狭くでき、高集積度の半導体素子７を
前記外囲器基体１に搭載することができる。回路基板に
実装する際には、前記外囲器基体１裏面に配置された外
部導体６の部分を回路基板の所定の回路パターンに当接
させ、半田等より接合する、いわゆる表面実装を行うこ
とができるため、従来のＱＦＰ、ＤＩＰ構造の半導体装
置に比べて実装面積を小さくできる。さらに、前記表面
実装がなされ、ＡｌＮセラミックからなる外囲器基体１
は前記外部導体６を挟んで前記回路基板に配置されるた
め、前記外囲器基体１の熱を効率よく前記回路基板に放
散させることができる。
【００３２】さらに、前記ＡｌＮセラミックからなる外
囲器基体１は、熱膨張係数が４×１０-6／℃で搭載され
る半導体素子７のシリコン基板と近似した熱膨張係数を
有するため、熱影響により前記半導体素子７の基板に割
れを生じるのを防止することができる。しかも、前記外
囲器基体１は絶縁抵抗が高いために前記導体パターン３
間でリーク電流が流れるを防止できる。さらに、前記半
導体装置は熱抵抗が同構造で外囲器基体がアルミナから
なる半導体装置に比べて約１０％減少されることが確認
された。
囲器基体１は、熱膨張係数が４×１０-6／℃で搭載され
る半導体素子７のシリコン基板と近似した熱膨張係数を
有するため、熱影響により前記半導体素子７の基板に割
れを生じるのを防止することができる。しかも、前記外
囲器基体１は絶縁抵抗が高いために前記導体パターン３
間でリーク電流が流れるを防止できる。さらに、前記半
導体装置は熱抵抗が同構造で外囲器基体がアルミナから
なる半導体装置に比べて約１０％減少されることが確認
された。
【００３３】
【発明の効果】以上詳述したように、本発明によれば厚
膜導体ペーストから形成され、外囲器基体に強固に接合
された導体パターンおよび外部導体により半導体素子の
外部への電気的接続を実現すると共に表面実装を可能に
することによってリードフレームを用いることによる各
種の問題点、つまり低周波、高周波におけるインピーダ
ンスの増加、リードピッチの縮小化の制約、回路基板へ
の実装密度の低下および回路基板への放熱性の低下等を
解消でき、さらに放熱性の優れた半導体装置を提供する
ことができる。
膜導体ペーストから形成され、外囲器基体に強固に接合
された導体パターンおよび外部導体により半導体素子の
外部への電気的接続を実現すると共に表面実装を可能に
することによってリードフレームを用いることによる各
種の問題点、つまり低周波、高周波におけるインピーダ
ンスの増加、リードピッチの縮小化の制約、回路基板へ
の実装密度の低下および回路基板への放熱性の低下等を
解消でき、さらに放熱性の優れた半導体装置を提供する
ことができる。
【図１】本発明の一実施例に係る半導体装置を示す断面
図。
図。
１…ＡｌＮセラミックからなる外囲器基体、３、４…導
体パターン、６…外部導体、７…半導体素子、９…キャ
ップ。
体パターン、６…外部導体、７…半導体素子、９…キャ
ップ。
Claims (2)
- 【請求項１】 イットリウム、希土類金属およびアルカ
リ土類金属から選ばれる少なくとも１種の金属を含む窒
化アルミニウムセラミックからなる外囲器基体と、 前記外囲器基体の表面に形成された厚膜導体ペーストか
ら作られる導体パターンと、 前記外囲器基体に固定され、前記導体パターンと電気的
に接続される半導体素子と、 前記導体パターンに接続されると共に、前記基体の側面
からその裏面に亘って形成された厚膜導体ペーストから
作られる外部導体と、 前記導体パターンを含む前記外囲器基体に固定され、前
記半導体素子を外部から遮蔽するためのキャップとを具
備したことを特徴とする半導体装置。 - 【請求項２】 前記イットリウム、希土類金属およびア
ルカリ土類金属から選ばれる少なくとも１種の金属は、
酸化物の形で前記窒化アルミニウムセラミックに含有さ
れることを特徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5273692A JPH0817216B2 (ja) | 1993-11-01 | 1993-11-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5273692A JPH0817216B2 (ja) | 1993-11-01 | 1993-11-01 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59034162A Division JPS60178647A (ja) | 1984-02-27 | 1984-02-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06196580A JPH06196580A (ja) | 1994-07-15 |
| JPH0817216B2 true JPH0817216B2 (ja) | 1996-02-21 |
Family
ID=17531230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5273692A Expired - Lifetime JPH0817216B2 (ja) | 1993-11-01 | 1993-11-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817216B2 (ja) |
-
1993
- 1993-11-01 JP JP5273692A patent/JPH0817216B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06196580A (ja) | 1994-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2592308B2 (ja) | 半導体パッケージ及びそれを用いたコンピュータ | |
| JP2002198660A (ja) | 回路基板及びその製造方法 | |
| JP3873145B2 (ja) | 半導体素子収納用パッケージ | |
| US10985098B2 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
| US10699993B2 (en) | Wiring board, electronic device, and electronic module | |
| JPH06342853A (ja) | 半導体素子用パッケージ | |
| JP3631638B2 (ja) | 半導体素子用パッケージの実装構造 | |
| JPH06196580A (ja) | 半導体装置 | |
| JPH10173083A (ja) | 電子部品搭載用配線基板とその製造方法 | |
| JP3862632B2 (ja) | 金属ベース多層回路基板とそれを用いた混成集積回路 | |
| JP2735708B2 (ja) | セラミック配線基板 | |
| JP2002076213A (ja) | 半導体素子モジュール | |
| JP2000114442A (ja) | 電子部品用パッケージ | |
| JP2000077583A (ja) | 電子部品用パッケージおよびその製造方法 | |
| JP2004281470A (ja) | 配線基板 | |
| JP2001244390A (ja) | 半導体素子用パッケージおよびその実装構造 | |
| JPH11289037A (ja) | 放熱用金属板およびそれを用いた電子部品用パッケージ | |
| JP3774327B2 (ja) | 配線基板 | |
| JPH11297909A (ja) | 放熱用金属板およびそれを用いた電子部品用パッケージ | |
| JP2515671Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH0590437A (ja) | 放熱用複合基板 | |
| JPH0817214B2 (ja) | 半導体装置 | |
| JP2004115290A (ja) | 複合酸化物焼結体及びその製造方法並びに配線基板 | |
| JP2784129B2 (ja) | 半導体素子収納用パッケージ | |
| JP2813074B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |