JPH0817230B2 - Semiconductor microfabrication method - Google Patents

Semiconductor microfabrication method

Info

Publication number
JPH0817230B2
JPH0817230B2 JP4355611A JP35561192A JPH0817230B2 JP H0817230 B2 JPH0817230 B2 JP H0817230B2 JP 4355611 A JP4355611 A JP 4355611A JP 35561192 A JP35561192 A JP 35561192A JP H0817230 B2 JPH0817230 B2 JP H0817230B2
Authority
JP
Japan
Prior art keywords
semiconductor
layer
etching
laser
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4355611A
Other languages
Japanese (ja)
Other versions
JPH06188408A (en
Inventor
睦郎 小倉
Original Assignee
工業技術院長
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 工業技術院長 filed Critical 工業技術院長
Priority to JP4355611A priority Critical patent/JPH0817230B2/en
Publication of JPH06188408A publication Critical patent/JPH06188408A/en
Publication of JPH0817230B2 publication Critical patent/JPH0817230B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、特にサブミクロンから
ナノメータスケールで半導体を微細加工する方法、特に
微細な埋め込み構造を得るに最適な微細加工方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for microfabrication a semiconductor, particularly on a submicron to nanometer scale, and more particularly to a microfabrication method optimal for obtaining a fine embedded structure.

【0002】[0002]

【従来の技術】上述のようなスケールでの半導体微細加
工技術が確立すれば、いわゆる量子細線を始め、これを
用いた新機能素子等、量子効果を最大限に生かした種々
の機能素子や、無しきい値ないし低しきい値のマイクロ
キャビティ型半導体レーザが提供できる等、単に機能素
子小型化の要求に沿うだけではない、極めて広範な応用
範囲が展ける。そこで従来からも、こうした微細加工技
術に関し、種々の研究、開発が進められているが、代表
的には次の二つを挙げることができる。
2. Description of the Related Art Once the semiconductor microfabrication technology on the scale as described above is established, various functional elements such as so-called quantum wires, new functional elements using the same, and various functional elements that maximize the quantum effect, It is possible to provide a micro-cavity type semiconductor laser with no threshold value or a low threshold value, and it is possible to open an extremely wide range of applications, not only to meet the demand for miniaturization of functional elements. Therefore, various researches and developments have been made in the past regarding such fine processing technology, and the following two can be typically mentioned.

【0003】その一つは、本発明者も関与しての報告で
あるが、 従来文献1: Japanese Journal of Applied Physics,
Vol.30, No.12B, Dec.1991, pp.3879-3882 に開示されている方法で、例えばGaAs基板上に形成され
た平面的なダブルヘテロ構造をウエットエッチングして
GaAs層とAlGaAs層の交互積層構造を含む微細な線状構造
を形成し、その後に引き続いてクラッド層を液相成長さ
せることで当該線状構造の埋め込み構造を得ている。
One of them is a report in which the inventor of the present invention is also involved. Prior art 1: Japanese Journal of Applied Physics,
In the method disclosed in Vol. 30, No. 12B, Dec. 1991, pp. 3879-3882, for example, a planar double heterostructure formed on a GaAs substrate is wet-etched.
A fine linear structure including an alternating layered structure of GaAs layers and AlGaAs layers is formed, and then the cladding layer is subjected to liquid phase growth to obtain a buried structure of the linear structure.

【0004】他の一つは、 従来文献2:Applied Physics Letter 60(3),20 Jan. 1
992, pp.365-367 に開示されたもので、これでは、GaAs基板上にエピタキ
シャル成長させたGaAs層とAlGaAs層の交互積層構造上に
酸化膜形成用のGaAs薄膜(50Å程度)を形成し、電子ビ
ーム励起選択酸化により当該GaAs層を選択酸化して所望
のパタンを得るパターニング工程と、この酸化GaAsパタ
ンを薄膜マスクとしてエッチングするエッチング工程、
そしてエッチングした部分に対し、結晶再成長を行う再
成長工程の全てを真空を破ることなく同一装置中で連続
的に行っており、これは一般に“真空一貫プロセス”と
呼ばれている。
The other is a conventional document 2: Applied Physics Letter 60 (3), 20 Jan. 1
992, pp.365-367, in which a GaAs thin film (about 50 Å) for forming an oxide film is formed on an alternating laminated structure of a GaAs layer and an AlGaAs layer epitaxially grown on a GaAs substrate, A patterning step of selectively oxidizing the GaAs layer by electron beam excitation selective oxidation to obtain a desired pattern, and an etching step of etching using the oxidized GaAs pattern as a thin film mask,
Then, for the etched portion, all of the re-growth steps for re-growing crystals are continuously performed in the same apparatus without breaking the vacuum, and this is generally called "vacuum consistent process".

【0005】[0005]

【発明が解決しようとする課題】上記従来文献1に開示
されている手法では、微細構造部分に対する埋め込み構
造完成のための液相選択再成長に問題があり、下地とな
る層の表面部分が一般に酸化されており、特にAlを含む
半導体層(例えばAlGaAs層)等では極めて酸化し易いの
で、その上に結晶を再成長させることが困難(特にAl組
成比が 0.4以上の場合)であった。また、メルトの表面
張力のため、微細な構造部分に追随させることも難し
く、メルトバック効果によるエッチング効果も微細構造
形成の障害となっていた。
In the method disclosed in the above-mentioned prior art document 1, there is a problem in liquid phase selective regrowth for completing the embedded structure with respect to the fine structure portion, and the surface portion of the underlying layer is generally Since it has been oxidized, especially in a semiconductor layer containing Al (for example, an AlGaAs layer) and the like, it is extremely easy to oxidize, and it is difficult to regrow crystals on it (in particular, when the Al composition ratio is 0.4 or more). Further, due to the surface tension of the melt, it is difficult to follow the fine structure portion, and the etching effect due to the meltback effect has been an obstacle to the formation of the fine structure.

【0006】一方、従来文献2に認められるような真空
一貫プロセスでは、酸化の問題は生じ難いが、通常のリ
ソグラフィ技術に認められるような、ミクロンオーダか
ら薄くてもサブミクロンオーダ程度の厚いレジスト膜で
はなく、数十Å程度の薄い酸化GaAs膜をエッチングマス
クとして用いることや、当該酸化GaAsマスクを選択的に
形成するパターニング工程で特殊な化学反応を必要とす
る点が望ましくない。例えば電子線励起選択ガスエッチ
ングとか、電子線励起選択酸化膜成長等、この文献開示
の技術で必要とする特殊な方法では、今の所、制御パラ
メータの決定が難しく、反応自体の選択比や、あるいは
またエッチング装置と成長装置との連結に伴う機械的振
動等の影響により、未だ十分なパタン精度は得られてい
ない。
On the other hand, in the vacuum consistent process as disclosed in the conventional document 2, the problem of oxidation is unlikely to occur, but a resist film as thick as a micron order to a submicron order as thin as a thin film, which is recognized in a general lithography technique. Instead, it is not desirable to use a thin oxide GaAs film of about several tens of liters as an etching mask and to require a special chemical reaction in the patterning process for selectively forming the oxide GaAs mask. For example, electron beam-excited selective gas etching, electron beam-excited selective oxide film growth, and other special methods required by the technique disclosed in this document, for the time being, determination of control parameters is difficult, and the selectivity ratio of the reaction itself, Alternatively, sufficient pattern accuracy has not yet been obtained due to the influence of mechanical vibration and the like associated with the connection between the etching apparatus and the growth apparatus.

【0007】さらに、特開平 3-49286号公報に認められ
るように、単一の装置内で気相エッチングをした後に直
ちにMOCVD成長を行なう加工方法も提案されている
が、気相エッチングではマスクパタンの微細形状に対す
る追従性が悪く、また、被加工半導体の結晶方位上の制
約があり、結晶方位に逆らった方向のエッチングは行な
えない欠点がある。例えば、折れ曲がった線状構造や滑
らかに曲率を描く線状構造等は形成することができず、
つまりは任意所望のマスクパタン形状に即した高精度な
切り出しを行なうことができない。
Further, as recognized in Japanese Patent Laid-Open No. 3-49286, a processing method has been proposed in which MOCVD growth is carried out immediately after vapor phase etching in a single apparatus. However, in vapor phase etching, a mask pattern is used. Has a drawback that it is not possible to perform etching in a direction opposite to the crystal orientation because the ability to follow the fine shape is poor and the crystal orientation of the semiconductor to be processed is restricted. For example, a bent linear structure or a linear structure that smoothly draws a curvature cannot be formed,
In other words, it is not possible to perform highly accurate cutting in accordance with an arbitrary desired mask pattern shape.

【0008】本発明は、このような従来の技術事情に鑑
みてなされたもので、従来文献1に認められるような結
晶再成長下地層の酸化の問題や、従来文献2に認められ
るような薄い半導体酸化物マスクの問題を回避でき、か
つまた上記公開公報開示の技術に認められるようなマス
クパタンに対する追従性の悪さや結晶方位の制約からも
逃れることができて、任意所望のマスクパタン形状に即
して極微細な半導体埋め込み構造を高精度に得られる手
法を開示せんとするものである。
The present invention has been made in view of the above-mentioned conventional technical circumstances, and has the problem of oxidation of the crystal regrowth underlayer as observed in the conventional document 1 and the thin problem as observed in the conventional document 2. The problem of the semiconductor oxide mask can be avoided, and it is also possible to escape from the poor followability to the mask pattern and the restriction of the crystal orientation, which are recognized in the technique disclosed in the above-mentioned Japanese Laid-Open Patent Publication, and to obtain any desired mask pattern shape. Accordingly, it is intended to disclose a method for obtaining an extremely fine semiconductor embedded structure with high accuracy.

【0009】[0009]

【課題を解決するための手段】本発明は上記目的を達成
するため、 (a) 被加工半導体の表面上に、エッチング及び再成長用
のマスクとなる無機材料膜を形成し、この無機材料膜
を、形成すべき微細構造の平面形状に応じた平面形状に
パターニングする工程と; (b) パターニングされたマスク用無機材料膜を有する被
加工半導体を大気に晒すことなくECRエッチング装置
に搬入してエッチングする工程と; (c) エッチングされた被加工半導体を大気に晒すことな
くECRエッチング装置とは別途に設けられたMOCV
D装置内に搬入し、エッチングした部分に結晶を再成長
させる再成長工程と; を含んで成る半導体の微細加工方法を提案する。
In order to achieve the above object, the present invention provides: (a) An inorganic material film which serves as a mask for etching and regrowth is formed on the surface of a semiconductor to be processed, and the inorganic material film is formed. And (b) carrying the semiconductor to be processed having the patterned inorganic material film for a mask into an ECR etching apparatus without exposing it to the atmosphere. And (c) MOCV provided separately from the ECR etching device without exposing the etched semiconductor to air.
And a re-growth step of re-growing a crystal in an etched portion, which is carried into a D device, and a fine processing method of a semiconductor is proposed.

【0010】なお、上記の本発明要旨構成中においてマ
スクとして用いられる材質を無機材料膜に限定したの
は、被エッチング材である化合物半導体に比しECRエ
ッチング速度が遅く、十分な選択比を持つと共に、その
後の再成長温度(一般に 700℃から 800℃程度)の高温
に耐える材料でなければならないからである。このよう
な無機材料として望ましい材料には、代表的にはタング
ステン(W)、酸化シリコン(SiO2)が挙げられるが、これら
はまた、スパッタリングにより形成されることが望まし
い。さらに、既述した公開公報記載中のように、MOC
VD装置を兼用してその中で気相エッチングもMOCV
D成長も行なわせるのとは異なり、本発明ではECRエ
ッチング装置とMOCVD装置とを別個の装置とし、そ
れらの間で大気に晒すことなく被加工半導体の搬送を行
なっている。これは、MOCVD成長時に要求される真
空環境とECRエッチング時の真空環境とが余りに異な
り、これらを単一の装置内で行なうことはむしろ装置を
徒らに複雑にし、実用性に乏しくなるからである。
Note that the material used as the mask in the above-described structure of the present invention is limited to the inorganic material film because the ECR etching rate is slower than that of the compound semiconductor which is the material to be etched, and a sufficient selection ratio is obtained. At the same time, it must be a material that can withstand the high temperature of the subsequent regrowth temperature (generally 700 ° C to 800 ° C). Typically, desirable materials for such an inorganic material include tungsten (W) and silicon oxide (SiO 2 ), but it is also desirable that these are formed by sputtering. Furthermore, as described in the above-mentioned publication, the MOC
The VD device is also used and the vapor phase etching is also MOCV.
Unlike the case where D growth is also performed, in the present invention, the ECR etching apparatus and the MOCVD apparatus are separate apparatuses, and the semiconductor to be processed is transported between them without being exposed to the atmosphere. This is because the vacuum environment required for MOCVD growth and the vacuum environment for ECR etching are too different, and performing them in a single apparatus rather complicates the apparatus and makes it less practical. is there.

【0011】[0011]

【実施例】図1には、本発明による半導体の微細加工工
程の一実験例が示されている。まず、図1(A) に示され
ているように、GaAs基板10か、または図1(A) 中、仮想
線で上下に分離して示すように、GaAs基板10の上にエピ
タキシャル成長により形成されたAlGaAs層11の上に、厚
さ100nm程度のタングステン(W) 薄膜をエッチング
レジスト膜としてスパッタリングにより形成し、既存、
通常のリソグラフィ専用機により、光リソグラフィか電
子リソグラフィで当該レジスト膜を所望のパタンに応じ
てパターニング後、CF4 プラズマエッチングによって所
望のパタンのタングステン薄膜(エッチングマスク)12
を残した。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows an experimental example of a semiconductor microfabrication process according to the present invention. First, as shown in FIG. 1 (A), a GaAs substrate 10 is formed, or as shown in FIG. On the AlGaAs layer 11, a tungsten (W) thin film having a thickness of about 100 nm is formed as an etching resist film by sputtering.
After patterning the resist film according to the desired pattern by optical lithography or electronic lithography with a normal lithography dedicated machine, tungsten thin film (etching mask) 12 with the desired pattern is formed by CF 4 plasma etching.
Left.

【0012】この後、図2に示されている加工装置13、
すなわちサンプル導入室14と横型のMOCVD成長炉15
の間にECRエッチング装置16を設けた加工装置13のサ
ンプル導入室14内に図1(A) の試料を搬入し、図示しな
い試料搬送装置(これ自体は公知のこの種の半導体加工
装置において周知である)によって当該サンプル導入室
からECRエッチング装置16に移した試料に対し、図1
(B) に示すようにタングステン薄膜12をエッチングマス
クとし、深さ1μm程度のECRエッチングを施した。
GaAs基板10の上にエピタキシャル成長したGaAs層11を有
する試料の場合には、基板面が露出する程度の深さにエ
ッチングした。
After this, the processing device 13, shown in FIG.
That is, the sample introduction chamber 14 and the horizontal MOCVD growth furnace 15
The sample shown in FIG. 1 (A) is loaded into the sample introduction chamber 14 of the processing apparatus 13 provided with the ECR etching apparatus 16 between them, and the sample transfer apparatus (not shown) (known per se in this type of known semiconductor processing apparatus). 1) from the sample introduction chamber to the ECR etching device 16 according to FIG.
As shown in (B), using the tungsten thin film 12 as an etching mask, ECR etching with a depth of about 1 μm was performed.
In the case of the sample having the GaAs layer 11 epitaxially grown on the GaAs substrate 10, the etching was performed to such a depth that the substrate surface was exposed.

【0013】次いで真空を破ることなく(大気に晒すこ
となく)、図示しない試料搬送装置により、ECRエッ
チング室16から直ちにMOCVD成長炉15内に試料を移
し、図1(C) に示すように、タングステン薄膜12を今度
は選択成長マスクとして用いてAlGaAs層17の選択成長を
行った。
Next, without breaking the vacuum (without exposing to the atmosphere), the sample was immediately transferred from the ECR etching chamber 16 into the MOCVD growth furnace 15 by a sample transfer device (not shown), and as shown in FIG. 1 (C). The AlGaAs layer 17 was selectively grown by using the tungsten thin film 12 as a selective growth mask this time.

【0014】このとき、Al組成が多い場合や、ドーパン
トとしてZnを用いた場合には、図1(C) 中に仮想線18で
示したように、タングステンマスク12の上に多結晶が成
長することがある。これが不要ないし不具合な場合に
は、再成長後、再度ECRエッチング室16に試料を移
し、当該多結晶薄膜18を除去すれば良い。実際上、こう
して形成される多結晶薄膜18はかなり薄いので、容易に
除去可能である。また、このような再成長とエッチング
とを適宜回数繰り返すことにより、図1(D) に示すよう
な再成長面の平坦化や、図1中には示していないが複数
層の積層構造ないし半導体多層膜構造を得ることができ
る。
At this time, when the Al composition is large or when Zn is used as the dopant, a polycrystal grows on the tungsten mask 12 as shown by a virtual line 18 in FIG. 1 (C). Sometimes. If this is unnecessary or inconvenient, the sample may be transferred to the ECR etching chamber 16 again after the regrowth, and the polycrystalline thin film 18 may be removed. In fact, the polycrystalline thin film 18 thus formed is so thin that it can be easily removed. By repeating such regrowth and etching as many times as necessary, the regrowth surface is flattened as shown in FIG. 1 (D), or a multilayer structure or semiconductor of a plurality of layers, which is not shown in FIG. 1, is formed. A multilayer film structure can be obtained.

【0015】なお、上述のようにして平坦化された再成
長AlGaAs層17の上には、図1(E) に示すように、GaAs層
19等をさらに設けることができる。
As shown in FIG. 1 (E), the GaAs layer is formed on the regrown AlGaAs layer 17 flattened as described above.
19 or the like can be further provided.

【0016】こうして形成された微細構造を、実際に走
査型電子顕微鏡により観測した所、タングステン薄膜
(タングステンマスク)12の上に多結晶薄膜18が成長し
ていたものの、薄いために再エッチング処理により容易
に除去可能であったし、タングステン薄膜12とGaAs層19
との間にも不利な反応は一切認められなかった。また、
微細構造の側面の垂直性は十分高く、高い精度の微細加
工結果が確認された。
When the fine structure thus formed was actually observed by a scanning electron microscope, the polycrystalline thin film 18 was grown on the tungsten thin film (tungsten mask) 12, but it was thin and therefore was re-etched. It was easy to remove and the tungsten thin film 12 and GaAs layer 19
There was no adverse reaction with him either. Also,
The verticality of the side surface of the microstructure was sufficiently high, and high precision microfabrication results were confirmed.

【0017】ところで、半導体レーザは、1970年代以
降、徐々にその特性が改良されてきたが、それでもな
お、一素子当たりの消費電力は、低いものでも数ミリワ
ット以上ある。将来的に見ても、電子集積回路に匹敵す
る集積密度を得るためには、これを少なくとも数十マイ
クロワットにまで低下させる必要がある。
By the way, the characteristics of the semiconductor laser have been gradually improved since the 1970s, but the power consumption per element is still several milliwatts or more even if it is low. In the future, it will be necessary to reduce this to at least tens of microwatts in order to obtain integration densities comparable to electronic integrated circuits.

【0018】してみるに、従来の半導体レーザにあって
も小型、高効率なものの一つに、いわゆる量子井戸型半
導体レーザがある。これでは、実際にレーザ発振の生ず
る量子井戸層ないし活性層の幾何的寸法は、一応、厚さ
約10nm、幅約2μm、長さ約200μm程度にまで
小型化されていて、体積にすれば約4μm3 である。し
かし、これでも十分ではない。
As a matter of fact, one of the conventional semiconductor lasers that is small and highly efficient is the so-called quantum well type semiconductor laser. In this case, the geometrical dimensions of the quantum well layer or the active layer in which laser oscillation actually occurs are tentatively reduced to a thickness of about 10 nm, a width of about 2 μm, and a length of about 200 μm. It is 4 μm 3 . But this is not enough.

【0019】これに対し、上述した本発明の微細加工方
法を適用すると、幅は約0.2μm程度にまで精度良く
縮小化できるし、後述するような工夫により反射率を向
上する等すれば、長さ方向にも20μm程度に縮小可能
である。この場合、活性層の体積やしきい値電流は、上
述の既存レーザに対し、百分の一にもなり、しきい値は
通常の3ないし10mAから0.03ないし0.1mA
に、体積は約0.04μm3 にまで減少する。
On the other hand, when the above-described fine processing method of the present invention is applied, the width can be accurately reduced to about 0.2 μm, and the reflectance can be improved by a device described below. The length can be reduced to about 20 μm. In this case, the volume of the active layer and the threshold current are one-hundredth of those of the above-mentioned existing lasers, and the threshold value is usually 3 to 10 mA to 0.03 to 0.1 mA.
In addition, the volume is reduced to about 0.04 μm 3 .

【0020】さらに、活性層の周囲を再成長させた多層
反射層で覆い、自然放出光が自由には共振キャビティ外
に出られないような構造を作製すれば、見掛け上、発振
しきい値のないレーザをも作製できる。つまり、従来の
半導体レーザは、キャリアの注入に伴ってまず自然放出
光が放射され、その一部が光共振器モードとして増幅さ
れて、増幅率が損失を上回った時点で当該光共振モード
が優勢となり、誘導放出により能率の良い電子−光変換
が可能となる原理に従っている。換言すれば、効率の良
い光放出のためには一定のしきい値電流が存在するとい
うことである。これに対し、本発明に従って作製された
微小半導体レーザにおいて、さらに活性層の周囲を三次
元的な高反射率ミラーで覆えば、光共振器中に許される
モードが減少し、離散化するため、自然放出光も限られ
たモードとして出射する。このような限定されたモード
での自然放出光は、時間的にはランダムに発生するの
で、それらの時間的なコヒーレンシィは保たれないが、
放出分布や波長はキャビティパラメータにより決定され
るので、見掛け上、レーザ光と殆ど区別がつかない。し
たがって、そのような半導体レーザは、実質的に無しき
い値ないし極低しきい値と看做せ、極低電流において能
率の高いレーザ発振を実現できる。なお、このような見
掛け上の無しきい値ないし低しきい値レーザに関する考
察は、 従来文献3:「微小共振器レーザ:現状と展望」,応用
物理,第61巻,第9号(1992),pp.890-901 に認められる。
Furthermore, if a structure is formed in which the periphery of the active layer is covered with a regrown multilayer reflective layer so that spontaneous emission light cannot freely go out of the resonance cavity, the apparent oscillation threshold It is possible to make a laser without a laser. That is, in the conventional semiconductor laser, spontaneous emission light is first emitted as carriers are injected, and a part of it is amplified as an optical resonator mode, and when the amplification factor exceeds the loss, the optical resonance mode becomes dominant. Therefore, the stimulated emission follows the principle that efficient electron-light conversion is possible. In other words, there is a constant threshold current for efficient light emission. On the other hand, in the micro-semiconductor laser manufactured according to the present invention, if the periphery of the active layer is further covered with a three-dimensional high-reflectance mirror, the mode allowed in the optical resonator is reduced and the discretization is performed. The spontaneous emission light is also emitted as a limited mode. The spontaneous emission light in such a limited mode is randomly generated in time, and thus their temporal coherency cannot be maintained.
Since the emission distribution and the wavelength are determined by the cavity parameters, they are virtually indistinguishable from the laser light. Therefore, such a semiconductor laser can be regarded as having substantially no threshold value or an extremely low threshold value and can realize highly efficient laser oscillation at an extremely low current. Incidentally, regarding the apparent thresholdless or low-threshold laser, the conventional literature 3: “Microcavity laser: Present state and prospect”, Applied Physics, Vol. 61, No. 9 (1992), pp.890-901.

【0021】本発明はこのような微小半導体レーザの作
製に有用であるが、さらに分布帰還原理をも採用したレ
ーザの本発明による作製例が図3に示されている。n型
GaAs基板10の上に、通常のエピタキシャル成長技術によ
り、n型下側クラッド層21、間にレーザ活性層ないし量
子井戸層23を挟んだ上下一対のグリン層22,22、p型上
側クラッド層24を順次積層形成した後、先に図1に即し
て説明したように、既存の専用リソグラフィ機により、
タングステン薄膜を所望の形状にパターニングする。図
示の場合、パターニングされた当該タングステン薄膜12
は、幅寸法が約200nm、長さが30μm以下である
が、さらにその平面形状は、長さ方向に側面が周期的に
凹凸を繰り返す形状となっている。側面凹凸の周期は光
の媒質内波長の四分の一となっていて、かつ、長さ方向
中央部分は、その下に位相シフタ29が形成されるよう
に、凸部分が二分の一波長に亙って連続しており、これ
によりブラッグ反射波長にて光共振器が実現するように
設計されている。なお、図1の工程例との対応を取る意
味からは、上述のn型下側クラッド層21、レーザ活性層
ないし量子井戸層23、上下一対のグリン層22,22、p型
上側クラッド層24から成る積層構造を、それら全てが相
俟って図1に示した基板10上のエピタキシャル層11に相
当すると考えれば良い。
Although the present invention is useful for producing such a minute semiconductor laser, FIG. 3 shows an example of producing a laser according to the present invention which further adopts the distributed feedback principle. n type
On the GaAs substrate 10, an n-type lower clad layer 21, a pair of upper and lower green layers 22 and 22, and a p-type upper clad layer 24 sandwiching a laser active layer or a quantum well layer 23 therebetween are formed by a normal epitaxial growth technique. After sequentially forming the layers, as described above with reference to FIG. 1, using the existing dedicated lithography machine,
The tungsten thin film is patterned into a desired shape. In the illustrated case, the patterned tungsten thin film 12
Has a width dimension of about 200 nm and a length of 30 μm or less. Further, its planar shape is such that the side surface periodically has irregularities in the length direction. The period of the side surface unevenness is one quarter of the wavelength in the medium of light, and the central portion in the length direction has a convex portion with a half wavelength so that the phase shifter 29 is formed underneath. They are continuous and are designed to realize an optical resonator at the Bragg reflection wavelength. In terms of corresponding to the process example of FIG. 1, the n-type lower clad layer 21, the laser active layer or the quantum well layer 23, the pair of upper and lower green layers 22 and 22, and the p-type upper clad layer 24 are described. It may be considered that the laminated structure consisting of all of them collectively corresponds to the epitaxial layer 11 on the substrate 10 shown in FIG.

【0022】上述のようなパタンのタングステン薄膜12
をエッチングマスクとする試料を、次いで図2に示した
エッチング及び再成長用加工装置13のECRエッチング
室16に導入してエッチングを行い、その後直ちに、大気
に晒すことなくMOCVD再成長炉15に移し、タングス
テン薄膜12を今度は再成長用選択マスクとして用いてエ
ッチングし残された部分の周囲を全て、再成長させたi
型の(すなわち半絶縁性の)AlGaAs周囲クラッド層17で
埋め込む。この実施例では、光の出射端面となる長さ方
向両端面も、側面側と同様にAlGaAsクラッド層17で覆っ
ていて、レーザ構造部分が完全に埋め込まれた構造とな
っているが、これは特に短波長のレーザ光を発振するレ
ーザにとって望ましい構造である。光出射端面での再結
合の抑制効果が期待できるからである。
The tungsten thin film 12 having the above-mentioned pattern
Then, the sample with the etching mask as the etching mask is introduced into the ECR etching chamber 16 of the etching and regrowth processing apparatus 13 shown in FIG. 2 for etching, and immediately thereafter, it is transferred to the MOCVD regrowth furnace 15 without being exposed to the atmosphere. , The tungsten thin film 12 was used as a selective mask for regrowth this time, and the entire periphery of the remaining portion was regrown i
Filled with a type (ie, semi-insulating) AlGaAs peripheral cladding layer 17. In this embodiment, both end faces in the length direction, which are the light emitting end faces, are also covered with the AlGaAs cladding layer 17 in the same manner as the side face side, and the laser structure portion is completely embedded. This is a desirable structure especially for a laser that oscillates a laser beam having a short wavelength. This is because an effect of suppressing recombination at the light emitting end face can be expected.

【0023】こうした後には、タングステンパタン12上
に適当な金属電極、望ましくはAu電極25を形成し、微小
分布帰還型半導体レーザとして完成させる。なお、素子
抵抗を減少させるためには、先に少し述べたように、再
成長工程を経ることでタングステン薄膜12上に堆積する
ことある多結晶AlGaAsをエッチングして除去した後、p
ドープAlGaAs層やGaAs層を選択成長させることも有効で
ある。
After this, an appropriate metal electrode, preferably Au electrode 25 is formed on the tungsten pattern 12 to complete the fine distributed feedback semiconductor laser. In order to reduce the device resistance, as described above, after the polycrystalline AlGaAs that may be deposited on the tungsten thin film 12 by etching through the regrowth step is removed by etching,
It is also effective to selectively grow a doped AlGaAs layer or a GaAs layer.

【0024】図3に示した半導体レーザ作製の実際で
は、微小パタンとしてのタングステン薄膜12のパタン形
状は、光の媒質内波長の四分の一に相当する程に高精度
な数十nmの精度で形成した。本発明に従い、将来的に
さらに高精度で数nm精度までにパターニング精度を向
上できれば、長さ方向に直交する横方向の形状の如何に
より、量子細線の量子レベルを制御できるので、発光部
の量子レベルを導波部のそれより小さくすることもでき
るようになり、導波部での光吸収をより低下させること
も可能となる。
In the actual manufacturing of the semiconductor laser shown in FIG. 3, the pattern shape of the tungsten thin film 12 as a minute pattern has an accuracy of several tens of nanometers, which is as high as one quarter of the wavelength in the medium of light. Formed by. According to the present invention, if the patterning accuracy can be further improved to a few nm accuracy in the future, the quantum level of the quantum wire can be controlled by the shape in the lateral direction orthogonal to the length direction. The level can be made smaller than that of the waveguide, and the light absorption in the waveguide can be further reduced.

【0025】本発明に基づき上述した手法により作製さ
れる微小分布帰還レーザは、量子井戸幅等は最初の均一
な結晶成長で決定されており、また側面形状は結晶方位
に関係なく、ドライエッチング用マスクの平面形状の任
意なパタンにより決定されるので、レーザストライプの
方向は自由に設定できる点にも特徴がある。
In the fine distributed feedback laser manufactured by the above-described method according to the present invention, the quantum well width and the like are determined by the initial uniform crystal growth, and the side surface shape is for dry etching regardless of the crystal orientation. Since it is determined by an arbitrary pattern of the plane shape of the mask, the direction of the laser stripe can be freely set.

【0026】したがってまた、このようなレーザ作製例
に限らず共、本発明はある意味で基本的な機能素子とし
ての電子導波路、それも任意の平面形状ないし経路パタ
ンの量子細線の作製に有用である。量子細線構造は、基
本的には図3に示した半導体レーザの横断面構造と同様
ないし類似の構造であるが、GaAs系で言えば、少なくと
もGaAs基板上に下側クラッド層であるAlGaAs層、実質的
な導波路層ないしコア層としての電子の波長オーダ(約
10nm)の厚みのGaAs層、上側クラッド層であるAlGa
As層を積層形成し、平面形状的に見てこれらを線状にパ
ターニングした後、両側面の側にAlGaAs層を再成長させ
て左右クラッド層としたものであれば良い。したがっ
て、すでに説明した本発明の方法を有効に利用して作製
することができる。また、本発明によれば、こうした量
子細線を作製するに際し、エッチング及び再成長用マス
ク12のパターニング時に、当該パタンを例えばY字型の
分岐状に形成すれば、その構造自体はすでに周知のY字
型電子ないし光分岐路を形成できるし、一旦二又に分か
れて再度一本の線路ないし導波路にまとまるような形状
にパターニングすることで、いわゆるマッハチェンダ干
渉素子等も作製することができる。さらに、一本の主た
る導波路に対し、副導波路がその長さの途中で近づいて
再度離れて行くような形状にパターニングすれば、四端
子方向性結合器も実現できる。換言すれば、このように
導波路のパターニング形状に関する特徴によって特定の
機能を実現する各種の電子ないし光受動機能素子を作製
するのにも、本発明によれば極微細でかつ高精度な素子
を提供することができる。
Therefore, the present invention is not limited to such a laser manufacturing example, and in a sense, the present invention is useful for manufacturing an electron waveguide as a basic functional element, which is also a quantum wire having an arbitrary plane shape or path pattern. Is. The quantum wire structure is basically the same or similar to the cross-sectional structure of the semiconductor laser shown in FIG. 3, but in the GaAs system, at least the AlGaAs layer which is the lower clad layer on the GaAs substrate, A GaAs layer having a thickness on the order of electron wavelengths (about 10 nm) as a substantial waveguide layer or core layer, and AlGa being an upper clad layer.
Any As layer may be formed by stacking As layers and patterning them linearly in plan view, and then re-growing AlGaAs layers on both side surfaces to form left and right cladding layers. Therefore, it can be manufactured by effectively utilizing the method of the present invention described above. Further, according to the present invention, when such a quantum wire is formed, the pattern itself is formed into a Y-shaped branch shape at the time of patterning the etching and regrowth mask 12, for example. A V-shaped electron or optical branch path can be formed, and a so-called Mach-Cendar interference element or the like can also be manufactured by patterning into a shape such that it splits into two and is once again grouped into one line or waveguide. Furthermore, a four-terminal directional coupler can be realized by patterning one main waveguide so that the sub-waveguide approaches the middle of the length and leaves the main waveguide again. In other words, according to the present invention, an extremely fine and highly accurate device can be used to manufacture various electronic or optical passive functional devices that realize a specific function depending on the characteristics related to the patterning shape of the waveguide. Can be provided.

【0027】図4には、半導体微小レーザとしてもう一
つ、本発明により作製されたマイクロキャビティレーザ
が示されている。レーザ機能部分は先に説明した半導体
レーザと同様、活性層としてのGaAs量子井戸層23を上下
のクラッド層で挟んだレーザ構造部分を有しているが、
さらにその上下を、半導体多層膜、特にこの場合はn型
AlGaAsの多層膜(例えばAl組成比が0.2のAlGaAs層と
0.7のAlGaAs層の交互積層構造)26と、Al組成比が同
様に異なるp型AlGaAsの交互積層構造による多層膜27と
により挟んでいる。また、左右両側に設けられる再成長
AlGaAs層によるクラッド層も、i型でAl組成比の異なる
AlGaAs多層膜としている。このように、活性層ないしコ
ア層の左右上下を半導体多層膜で埋め込むと、高い反射
特性が得られるので、すでに述べたような微小体積の光
共振器であってもその損失を低減し、自然放射光の自由
な出射を制限し得るので、空間的な出射パタンや発光波
長に関する限り、無しきい値に近い特性を得ることがで
きる。
FIG. 4 shows another semiconductor microlaser, which is a microcavity laser manufactured according to the present invention. Like the semiconductor laser described above, the laser function portion has a laser structure portion in which the GaAs quantum well layer 23 as an active layer is sandwiched by upper and lower clad layers.
Furthermore, a semiconductor multilayer film, especially n-type in this case, is formed above and below
A multilayer film of AlGaAs (for example, an alternating laminated structure of AlGaAs layers having an Al composition ratio of 0.2 and 0.7) and a multilayer film 27 having an alternating laminated structure of p-type AlGaAs having the same different Al composition ratio. Sandwiched between. Also, re-growth provided on both left and right sides
The AlGaAs clad layer is also i-type and has a different Al composition ratio.
It is an AlGaAs multilayer film. Thus, by embedding the left and right upper and lower sides of the active layer or the core layer with the semiconductor multilayer film, high reflection characteristics can be obtained. Since the free emission of the radiated light can be limited, as far as the spatial emission pattern and the emission wavelength are concerned, it is possible to obtain a characteristic close to a threshold value.

【0028】なお、この図4に示されたマイクロキャビ
ティレーザは端面出射型として構成されているが、図示
の長さ方向を横幅と同程度に短くし(すなわち数百nm
程度にし)、かつ層数を増して厚さ方向の反射率を高め
れば、基板に対し垂直な方向にレーザ光を出射する、い
わゆる面発光レーザをも、それに無しきい値に近い特性
を持たせて実現できる。もちろん、本発明は半導体、特
に化合物半導体の微小構造作製に有効ではあるものの、
当然のことながら少し大きい寸法の構造体にも適用は可
能であり、したがって、図4に示される構造の半導体レ
ーザも、既存クラスの大きさ、すなわち幅2ミクロン程
度、長さ100ミクロン程度に形成しても良い。
Although the microcavity laser shown in FIG. 4 is constructed as an end face emission type, the length direction in the drawing is shortened to the same extent as the lateral width (that is, several hundred nm).
However, by increasing the number of layers and increasing the reflectance in the thickness direction, so-called surface-emitting lasers that emit laser light in the direction perpendicular to the substrate should also have characteristics close to thresholdless. Can be realized. Of course, although the present invention is effective for producing a microstructure of a semiconductor, particularly a compound semiconductor,
As a matter of course, the structure can be applied to a structure having a slightly larger size. Therefore, the semiconductor laser having the structure shown in FIG. 4 is also formed to have an existing class size, that is, a width of about 2 μm and a length of about 100 μm. You may.

【0029】図5も、本発明方法により有利に作製され
た面発光レーザの集積構造を示している。各レーザとも
同一の構成であるので、一つに着目して説明できるが、
一般的に面発光レーザでは、厚さ方向のレーザ利得を得
るために多数の量子井戸を積層した構造を取ることが望
ましい。しかし、これまでのように、単に層状に積層形
成されたpn接合では活性層に対して均一に少数キャリ
アを注入することが困難であった。また、単純に活性層
部分をp及びn型クラッド層で埋め込むのみでは、それ
らクラッド層間の境界で電流の漏れが生じ、効率を悪化
させる。
FIG. 5 also shows the integrated structure of a surface-emitting laser advantageously produced by the method according to the invention. Since each laser has the same configuration, it can be explained by focusing on one,
Generally, in a surface emitting laser, it is desirable to have a structure in which a large number of quantum wells are stacked in order to obtain a laser gain in the thickness direction. However, it has been difficult to uniformly inject minority carriers into the active layer in the pn junction formed by simply stacking layers as described above. Further, if the active layer portion is simply filled with the p-type and n-type cladding layers, current leakage occurs at the boundary between the cladding layers, which deteriorates the efficiency.

【0030】これに対し、本発明の微細加工方法を用い
ると、特に図示されている望ましい構造を高精度で得る
ことができる。すなわち、図示構造では、GaAs基板10上
に積層形成されたレーザ構造部分、特に積層形成された
複数の量子井戸層23(多重量子井戸構造)により構成さ
れる活性層に関しその横方向の部分において、p型クラ
ッド層31とn型クラッド層32の間に分け入るように、細
い逆方向pn接合による電流ブロック層33,34が埋め込
まれている。そのため、横方向注入電流を所期通り多重
量子井戸構造を有する活性層に集中させることができ、
効率を大いに向上させることができる。
On the other hand, the use of the fine processing method of the present invention makes it possible to obtain the desirable structure shown in the drawing with high accuracy. That is, in the illustrated structure, the laser structure portion laminated on the GaAs substrate 10, particularly the lateral portion of the active layer composed of a plurality of quantum well layers 23 (multiple quantum well structure) laminated, The current blocking layers 33 and 34 having a thin reverse pn junction are buried so as to be separated between the p-type cladding layer 31 and the n-type cladding layer 32. Therefore, the lateral injection current can be concentrated in the active layer having the multiple quantum well structure as expected,
The efficiency can be greatly improved.

【0031】こうした図5に示される構造は、本発明に
従うと次のようなプロセスで作製できる。まず、GaAs基
板上に先に述べた多重量子井戸構造と半導体多層膜から
成る垂直光共振器を構成するための積層構造をMOCV
DまたはMBEによりエピタキシャル成長させる。次
に、先に図1に示した工程に従い、その上にタングステ
ン薄膜12(本図には示さず:図1参照)を形成してか
ら、既存、公知の高精度リソグラフィ専用機により、n
型クラッド層32を形成すべき面積部分とn型電流ブロッ
ク層33を形成すべき面積部分のタングステン薄膜を除去
する。
The structure shown in FIG. 5 can be manufactured by the following process according to the present invention. First, a MOCV stack structure is formed on a GaAs substrate to form a vertical optical resonator composed of the multiple quantum well structure and the semiconductor multilayer film described above.
Epitaxial growth is performed by D or MBE. Next, a tungsten thin film 12 (not shown in this drawing: see FIG. 1) is formed on the tungsten thin film 12 according to the process shown in FIG.
The tungsten thin film in the area where the type cladding layer 32 is to be formed and the area where the n-type current blocking layer 33 is to be formed are removed.

【0032】この試料を図2に示したその場エッチング
・再成長一貫プロセス用の加工装置13に入れ、ECRエ
ッチング室16にてエッチング後、成長炉15内でn型クラ
ッド層32及びn型電流ブロック層33を成長させる。次
に、再度試料をリソグラフィ専用機に戻し、タングステ
ン薄膜12に対し、p型クラッド層31とp型電流ブロック
層34を形成すべき面積部分を除去するようにパターニン
グした後、本発明に従うその場エッチング・再成長一貫
プロセスにより、ECRエッチング室16にてエッチング
後、成長炉15内でp型クラッド層31及びp型電流ブロッ
ク層34を成長させる。このようにして、横方向電流ブロ
ック層付きの横方向電流注入型分布帰還微小面発光レー
ザを実現することができる。ちなみに、この半導体レー
ザの実効部分(活性層を含む柱状体部分)の厚みは約3
μm、平面的に見た発光面である円形のキャビティ開口
面の直径は約1μmである。
This sample was placed in the processing apparatus 13 for the in-situ etching / regrowth integrated process shown in FIG. 2, and after etching in the ECR etching chamber 16, the n-type cladding layer 32 and the n-type current were set in the growth furnace 15. The block layer 33 is grown. Then, the sample is returned to the dedicated lithography machine again, and the tungsten thin film 12 is patterned so as to remove the area portions where the p-type cladding layer 31 and the p-type current blocking layer 34 are to be formed. After the etching in the ECR etching chamber 16 by the etching / regrowth integrated process, the p-type cladding layer 31 and the p-type current blocking layer 34 are grown in the growth furnace 15. In this way, a lateral current injection type distributed feedback micro surface emitting laser with a lateral current blocking layer can be realized. By the way, the thickness of the effective portion (columnar portion including the active layer) of this semiconductor laser is about 3
The diameter of the circular cavity opening surface, which is the light emitting surface when viewed two-dimensionally, is about 1 μm.

【0033】量子井戸を挟む半導体多層膜を設けるか否
か、あるいはまた量子井戸の複数の積層構造を基板に対
しての高さ方向のどの位置に設けるか等は、本発明が直
接にこれを規定するものではなく、設計の如何による
が、例えば図5に示したような半導体レーザにおいて、
p型、n型の各々のクラッド層を、図6に示すように周
方向に交互に設けるようにすると、ビーム偏向機能付き
の面発光レーザをも実現できる。
The present invention directly determines whether or not the semiconductor multilayer film sandwiching the quantum well is provided, and in which position in the height direction with respect to the substrate a plurality of laminated structures of the quantum well are provided. It is not specified but depends on the design. For example, in the semiconductor laser as shown in FIG.
When the p-type and n-type clad layers are alternately provided in the circumferential direction as shown in FIG. 6, a surface emitting laser with a beam deflecting function can be realized.

【0034】図6に示されているものの場合には、すで
に述べたような量子井戸層を含んで構成された柱状体の
実質的な発光面部分(キャビティ開口面)40の周囲にそ
れぞれ四つのp型クラッド層p1〜p4,n型クラッド層n1
〜n4が設けられている。したがって、各クラッド層に専
用の電極を設けたとし、例えば第一p型クラッド層p1と
第二n型クラッド層n2とにのみ通電した場合、第二、第
四p型クラッド層p2,p4と、第一、第四n型クラッド層
n1,n4は、それぞれ先に述べた電流ブロック層として働
き、図中に幾つか示されている可能な電流経路の中、こ
のときの電流は矢印Aで示される経路を通る。これに対
し、仮に第一p型クラッド層p1に付属の電極から第三n
型クラッド層n3に付属の電極に対し、電流を流した場合
には、矢印Bのような電流経路になる。明らかに、こう
した電流経路の相違により、キャビティ開口面40上での
発光パタンには変化が生じ、遠視野像においても出射パ
タンを変調することができる。
In the case of the structure shown in FIG. 6, four pillars are formed around the substantial light emitting surface portion (cavity opening surface) 40 of the columnar body including the quantum well layer as described above. p-type clad layers p1 to p4, n-type clad layer n1
~ N4 are provided. Therefore, assuming that a dedicated electrode is provided in each clad layer and, for example, only the first p-type clad layer p1 and the second n-type clad layer n2 are energized, the second and fourth p-type clad layers p2, p4 , First and fourth n-type cladding layers
n1 and n4 each act as the current blocking layer described above, and among the several possible current paths shown in the drawing, the current at this time passes through the path indicated by the arrow A. On the other hand, if the electrode attached to the first p-type cladding layer p1 is
When a current is applied to the electrode attached to the mold cladding layer n3, the current path is as shown by arrow B. Obviously, such a difference in the current path causes a change in the light emission pattern on the cavity opening surface 40, and the emission pattern can be modulated even in the far field image.

【0035】本発明はまた、いわゆるマイクロFETの
作製にも有効である。すでに知られているように、電子
を一次元方向に閉じ込めた電子導波路では移動度が増
す。また、非常に小さなチャネル電流を制御するために
は、MOS構造またはこれに類似の構造を持つFETに
おいても、チャネル幅を短縮する程効果がある。しかる
に、MOS構造等における従来の電子流路は、ドーピン
グ濃度や空間電荷層の電界により決定され、もちろん、
幾何的に閉ざされた領域ではない。したがって従来にお
いては、一般にデバイス長と呼ばれる0.2〜3μm以
下にまで、流路寸法を確定的に制限することは困難であ
った。
The present invention is also effective for manufacturing a so-called micro FET. As already known, the mobility increases in an electron waveguide in which electrons are confined in a one-dimensional direction. Further, in order to control a very small channel current, even in a FET having a MOS structure or a structure similar thereto, it is effective to shorten the channel width. However, the conventional electron flow path in the MOS structure or the like is determined by the doping concentration and the electric field of the space charge layer.
It is not a geometrically closed area. Therefore, conventionally, it has been difficult to definitively limit the channel size to 0.2 to 3 μm or less, which is generally called the device length.

【0036】これに対し、本発明を採用すれば、幾何的
にも電子流路を確定しながら比較的簡単にその幅を20
nm以下にもし得るので、先に述べた分岐路やマッハチ
ェンダ干渉計の他、ソース、ドレイン間のチャネル経路
やゲート線路を量子細線により極めて微小幅に作製し
た、極微小な量子細線FETを作ることができる。
On the other hand, if the present invention is adopted, the width of the electron channel can be relatively easily set to 20 while geometrically defining the electron channel.
Since it can be less than or equal to nm, in addition to the branch path and Mach-Cendar interferometer mentioned above, the channel path between the source and the drain and the gate line are made with a quantum wire to have an extremely small width. You can

【0037】このようなマイクロFETないし量子細線
FETの作製工程例は、図7にその一つが示されてい
る。まず、図7(A) に示されているように、GaAs基板
等、適当な半導体基板ないし半絶縁性基板上に(簡単の
ため、基板は例示していない)、公知既存の手法によっ
て、例えば100nm程度の厚みのノンドープもしくは
n型AlGaAs層41、数nm程度のノンドープGaAsまたはノ
ンドープInGaAs層42、そして再度100nm程度の厚み
のノンドープもしくはn型AlGaAs層43をMBEまたはM
OCVDにより積層形成する。これら積層された層41,
42,43の群は、図1で述べた基本実施例との対応を採る
と、当該図1中のエピタキシャル成長層11に相当する。
One example of the manufacturing process of such a micro FET or quantum wire FET is shown in FIG. First, as shown in FIG. 7A, on a suitable semiconductor substrate or semi-insulating substrate such as a GaAs substrate (for simplicity, the substrate is not shown), by a known existing method, for example, The non-doped or n-type AlGaAs layer 41 having a thickness of about 100 nm, the non-doped GaAs or non-doped InGaAs layer 42 having a thickness of about several nm, and the non-doped or n-type AlGaAs layer 43 having a thickness of about 100 nm are again MBE or M.
Laminated by OCVD. These laminated layers 41,
The group of 42 and 43 corresponds to the epitaxial growth layer 11 in FIG. 1 in correspondence with the basic embodiment described in FIG.

【0038】次いで、これも公知既存のリソグラフィ専
用機によって良いが、タングステン薄膜12を形成し、こ
れを所望の形状にパターニングする。図7(B) はこのパ
ターニングを終えた状態を示しているが、タングステン
薄膜12は、将来その下にソースの形成される部分44S、チ
ャネルの形成される部分44C、ドレインの形成される部分
44D が一連になった第一のパタン部分と、チャネル形成
部分44C に近接、対向し、将来その下にゲートの形成さ
れる部分44G と、当該ゲートに電気的、幾何的に連通
し、ゲート電極を形成するための部分44GTとが連なった
第二のパタン部分とから成っている。
Next, although this may be done by a known existing lithography-dedicated machine, a tungsten thin film 12 is formed and patterned into a desired shape. FIG. 7 (B) shows a state in which this patterning has been completed. The tungsten thin film 12 has a source forming portion 44S, a channel forming portion 44C, and a drain forming portion underneath.
44D is a series of first pattern parts, a part 44G that is close to and opposite to the channel forming part 44C, and a gate will be formed underneath it in the future 44G, and is electrically and geometrically connected to the gate. The second pattern portion is formed by connecting the portion 44GT for forming the.

【0039】このようなパターニング工程を経たなら
ば、すでに図2に示して説明したような真空一貫プロセ
スにより、その場エッチング、再成長加工の可能な加工
装置13内に試料を導入し、ECRドライエッチング(こ
の場合には、電子線励起ドライエッチングでも良い)を
施し、図7(C) に示すようにタングステン薄膜12のパタ
ン以外の部分を所定の深さにエッチングする。
After such a patterning step, the sample is introduced into the processing apparatus 13 capable of in-situ etching and regrowth processing by the vacuum consistent process as shown in FIG. Etching (in this case, electron beam excitation dry etching is also possible) is performed, and as shown in FIG. 7C, the portion of the tungsten thin film 12 other than the pattern is etched to a predetermined depth.

【0040】このエッチングの後、本発明に従い、真空
を破ることなく試料をMOCVD成長炉内に移し、エッ
チングされ残された部分の周囲にノンドープAlGaAs層17
を再成長させる。これにより、図7(D) に示されるよう
に、量子細線によってソースS、チャネルC、ドレイン
D、ゲートGを有する極微細な量子細線FET50の埋め
込み構造が得られる。こうした構造では、実際上、ゲー
ト長20nm、チャネル寸法10nm×10nm程度が
可能であり、電子の平均自由工程よりもチャネル長の方
を短くできる。高速であることはもちろんであるが、動
作上、ゲート電界の大きさに依存して変化するチャネル
バリアのトンネル確率により、チャネルコンダクタンス
が変化する点に特徴がある。
After this etching, according to the present invention, the sample was transferred into the MOCVD growth furnace without breaking the vacuum, and the non-doped AlGaAs layer 17 was formed around the portion left unetched.
Re-grow. As a result, as shown in FIG. 7D, an embedded structure of the ultrafine quantum wire FET 50 having the source S, the channel C, the drain D, and the gate G is obtained by the quantum wire. In such a structure, a gate length of 20 nm and a channel size of 10 nm × 10 nm can be practically used, and the channel length can be shorter than the electron mean free path. Not only is the speed high, but the operation is characterized in that the channel conductance changes depending on the tunnel probability of the channel barrier that changes depending on the magnitude of the gate electric field.

【0041】図8は、図7に示した量子細線FET50を
それぞれ符号51,52,53で個別に示すように三つ用い、
インバータ回路を構成するように集積した構造例を示し
ている。作製工程自体はすでに図7に即して説明した通
りであり、GaAs半絶縁性基板の上に構築された三つの量
子細線FET51,52,53やそれに連結した量子細線部分
は再成長ノンドープAlGaAs層17にて埋め込まれている。
ただし、残存していることもあるパタン化タングステン
薄膜は図示していない。構成上、特徴的なことの一つ
は、前段FETのチャネル用量子細線56からドレインに
続く線路部分56がそのまま次段のゲート用量子細線55と
なっていることで、これにより寄生容量は最小にでき、
高速動作性を保証し得る。また、埋め込み層は各段のソ
ースS、ドレインD(初段、二段目のFET51,52に関
しては、それぞれのドレインは後述するトンネル接合5
7,57を介してアース電極58に接続しており、最終段の
ドレインDは出力端子ともなっているが)の電圧を調整
することで、基本的にノンドープのまま動作可能であ
る。
In FIG. 8, three quantum wire FETs 50 shown in FIG. 7 are used as shown individually by reference numerals 51, 52 and 53, respectively.
The structural example integrated so that an inverter circuit may be shown is shown. The fabrication process itself has already been described with reference to FIG. 7, and the three quantum wire FETs 51, 52, 53 constructed on the GaAs semi-insulating substrate and the quantum wire parts connected to them are regrown non-doped AlGaAs layers. Embedded in 17.
However, the tungsten patterning thin film which may remain is not shown. One of the characteristic features of the configuration is that the line portion 56 from the channel quantum wire 56 of the previous stage FET to the drain is directly used as the gate quantum wire 55 of the next stage, which minimizes the parasitic capacitance. Can be
High-speed operability can be guaranteed. The buried layer is a source S and a drain D at each stage (for the first and second stage FETs 51 and 52, each drain has a tunnel junction 5 which will be described later).
It is connected to the ground electrode 58 via 7, 57, and the drain D at the final stage also serves as an output terminal), but basically the device can be operated without being doped.

【0042】ただ、数100nmの寸法以下では電子走
行経路によるコンダクタンスの揺らぎのため、再現性の
ある抵抗を形成することは困難なので、負荷抵抗として
は、図8に示されているように、トンネル接合57,57を
用いるのが良い。
However, if the dimension is less than several hundreds nm, it is difficult to form a reproducible resistance due to the fluctuation of the conductance due to the electron traveling path. Therefore, as the load resistance, as shown in FIG. It is better to use the joints 57 and 57.

【0043】また、トンネル接合と言えば、図9に示さ
れるように、GaAs半絶縁性基板10の上に本発明に従って
一対の量子細線61,62をその端部同志が近接して向かい
合うように配置し、かつ、それら端部間に円柱状の量子
ドット63を設けて周囲を再成長層17で埋め込み、量子ド
ット63と各量子細線61,62との間に一つづつ、計二つの
トンネルバリアが形成された機能素子を構築することも
できる。量子細線61,62や円柱状の量子ドット63の断面
形状は、本図では詳しく示してはいないが先の図7(A)
に示されていたのと同様の積層構造41,42,43で良く、
再成長埋め込み層17も同様で良い。このような素子は、
通常、ダブルバリアトンネル素子と呼ぶことができ、上
述した量子細線FET等の能動素子と組合せることで、
クーロンブロッケイド現象を利用したメモリや、負性抵
抗特性(特にN型負性抵抗特性)素子としての応用があ
る。
Speaking of a tunnel junction, as shown in FIG. 9, a pair of quantum wires 61 and 62 are arranged on a GaAs semi-insulating substrate 10 according to the present invention so that their ends are closely opposed to each other. There are two tunnels, one is arranged between the quantum dots 63 and each of the quantum wires 61 and 62, and a cylindrical quantum dot 63 is provided between the ends of the quantum dots 63 and the surroundings are filled with the regrowth layer 17. It is also possible to construct a functional element having a barrier formed. Although the cross-sectional shapes of the quantum wires 61 and 62 and the cylindrical quantum dot 63 are not shown in detail in this figure, they are shown in FIG.
A laminated structure 41, 42, 43 similar to that shown in
The same applies to the regrown buried layer 17. Such elements are
Usually, it can be called a double barrier tunnel element. By combining it with an active element such as the quantum wire FET described above,
There are applications as a memory utilizing the Coulomb blockade phenomenon and as a negative resistance characteristic (particularly N-type negative resistance characteristic) element.

【0044】さらに、図7,8に示したFETに代表さ
れる量子波動素子と、図4に示したようなマイクロキャ
ビティレーザとを組合せたような電子−光結合素子も、
本発明によれば現実的に作製できる。図10にはそのよ
うな例が示されていて、すでに図4に即して述べたマイ
クロキャビティと同様で良いマイクロキャビティ構造71
が、量子ドット63を含む量子波動素子50を取り囲んでい
る。そのため、このマイクロキャビティ71中では電子系
とフォトン系とが強く相互作用し得るようになり、光の
採り得る状態も数個以下に制限されるので、フォトンと
電子−正孔対が可逆的に変換可能となる。すなわち、量
子波動素子50で論理的な演算を行い、その結果が量子ド
ット63の荷電分布や組込み電界の変化として表されるよ
うに設計すると、量子ドット63における量子準位がマイ
クロキャビティ71の共振波長に一致した瞬間に、効率良
く特定のフォトンが出射するようにできる。
Furthermore, an electron-optical coupling device such as a combination of the quantum wave device represented by the FETs shown in FIGS. 7 and 8 and the microcavity laser shown in FIG.
According to the present invention, it can be practically manufactured. FIG. 10 shows such an example, which may be similar to the microcavity already described with reference to FIG.
Surrounds the quantum wave device 50 including the quantum dots 63. Therefore, in the microcavity 71, the electron system and the photon system can strongly interact with each other, and the number of states that light can take is limited to several or less, so that the photon and the electron-hole pair are reversible. It can be converted. That is, if the quantum wave element 50 is designed to perform a logical operation and the result is expressed as a change in the charge distribution of the quantum dot 63 or the built-in electric field, the quantum level in the quantum dot 63 becomes a resonance of the microcavity 71. A specific photon can be efficiently emitted at the moment when the wavelength matches the wavelength.

【0045】そこでさらに、上記した構造を持つ複数の
マイクロキャビティ71,・・・・・・ 同志を光導波路72で接続
すれば、演算、記憶動作は電子系で、伝送は光で、とい
うように、従来からもこのこと自体は提案されていた、
言わば役割分担の手法を、ミクロな素子中でも行うこと
ができるようになる。電子導波路においては、電子がフ
ェルミオンであるために一つの状態には一つの電子しか
収容し得ず、理想状態でも一モード当たり12.9KΩ
の抵抗を必要とする前提があるが、ポゾン粒子であるフ
ォトンを伝送に用いれば、光導波路の基本モードにて収
容できる粒子数に制限はなくなり、伝送速度は著しく向
上する。
Therefore, if a plurality of microcavities 71 having the above-mentioned structure are connected to each other by an optical waveguide 72, the arithmetic and storage operations are electronic systems, and the transmission is optical. , This has been proposed in the past,
In other words, the method of sharing roles can be performed even in a micro device. In the electron waveguide, since electrons are fermions, only one electron can be accommodated in one state, and 12.9 KΩ per mode even in the ideal state.
However, if photons, which are poson particles, are used for transmission, there is no limit to the number of particles that can be accommodated in the fundamental mode of the optical waveguide, and the transmission speed is significantly improved.

【0046】以上、本発明及び本発明により作製可能な
素子例の幾つかにつき詳記したが、本発明の要旨構成に
即する限り、種々の改変は自由である。また、上記実施
例では、半導体または半絶縁性基板上に形成された成長
層の上に設けられ、最初にパターニングされるエッチン
グ及び再成長用のマスク層はタングステン薄膜であった
が、これに限ることはないし、特に酸化シリコン等はタ
ングステン同様、有利に用い得る。
Although the present invention and some of the examples of devices which can be produced by the present invention have been described above in detail, various modifications are possible as long as they are in accordance with the gist of the present invention. Further, in the above embodiment, the mask layer for etching and regrowth, which is provided on the growth layer formed on the semiconductor or the semi-insulating substrate and is patterned first, is the tungsten thin film, but the present invention is not limited to this. In particular, silicon oxide and the like can be advantageously used like tungsten.

【0047】[0047]

【発明の効果】本発明によれば、従来の問題点を解決
し、半導体の極微細な埋め込み構造を比較的簡単なプロ
セスで実現できる。ヘテロ構造を内包する構造体の微細
加工に本発明を用いた場合には、この埋め込み構造は、
酸化膜をヘテロ界面に含まないので、表面準位による空
乏層を考慮する必要もなく、極微細電子ないし光導波路
やマイクロ分布帰還レーザ、マイクロキャビティレー
ザ、横方向注入型面発光極微細レーザ等が作製でき、ま
た量子細線FET等も実現可能とし得る。さらに、それ
自体微細な光−電子結合素子を複数個集積したような多
機能素子も実現でき、超高性能情報処理デバイスの提供
に寄与し得る。
According to the present invention, the problems of the prior art can be solved and an extremely fine semiconductor embedded structure can be realized by a relatively simple process. When the present invention is used for microfabrication of a structure containing a heterostructure, this embedded structure is
Since the hetero interface does not include an oxide film, it is not necessary to consider the depletion layer due to the surface level, and ultrafine electron or optical waveguides, micro distributed feedback lasers, microcavity lasers, lateral injection type surface emitting ultrafine lasers, etc. It can be manufactured, and a quantum wire FET or the like can be realized. Furthermore, it is possible to realize a multi-functional element which is itself a plurality of integrated fine photo-electron coupling elements, which can contribute to the provision of an ultra-high performance information processing device.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明方法の基本工程の一例の説明図である。FIG. 1 is an explanatory diagram of an example of basic steps of a method of the present invention.

【図2】本発明方法に用い得る装置の一例の概略構成図
である。
FIG. 2 is a schematic configuration diagram of an example of an apparatus that can be used in the method of the present invention.

【図3】本発明方法により作製可能なマイクロ分布帰還
レーザの概略構成図である。
FIG. 3 is a schematic configuration diagram of a micro distributed feedback laser that can be manufactured by the method of the present invention.

【図4】本発明方法により作製可能な端面出射型マイク
ロキャビティレーザの概略構成図である。
FIG. 4 is a schematic configuration diagram of an edge-emitting microcavity laser that can be manufactured by the method of the present invention.

【図5】本発明方法により作製可能な面発光型分布帰還
レーザの概略構成図である。
FIG. 5 is a schematic configuration diagram of a surface emitting type distributed feedback laser that can be manufactured by the method of the present invention.

【図6】本発明方法により作製可能なビーム偏向機能付
き面発光型マイクロレーザの要部の説明図である。
FIG. 6 is an explanatory diagram of a main part of a surface emitting microlaser with a beam deflecting function that can be manufactured by the method of the present invention.

【図7】本発明方法により作製可能な量子細線FETの
作製工程例の説明図である。
FIG. 7 is an explanatory diagram of an example of a manufacturing process of a quantum wire FET that can be manufactured by the method of the present invention.

【図8】本発明方法により作製可能な微細インバータ回
路の概略構成図である。
FIG. 8 is a schematic configuration diagram of a fine inverter circuit that can be manufactured by the method of the present invention.

【図9】本発明方法により作製可能な微細なダブルバリ
アトンネル素子の概略構成図である。
FIG. 9 is a schematic configuration diagram of a fine double barrier tunnel element that can be manufactured by the method of the present invention.

【図10】本発明により作製可能な電子−光結合素子の
一例の概略構成図である。
FIG. 10 is a schematic configuration diagram of an example of an electron-optical coupling element that can be manufactured by the present invention.

【符号の説明】[Explanation of symbols]

10 半導体ないし半絶縁性基板, 11 エピタキシャル成長層, 12 エッチング及び再成長用マスク, 13 エッチング及び再成長用加工装置, 14 サンプル導入室, 15 MOCVD成長炉, 16 ECRエッチング室, 17 再成長層. 10 semiconductor or semi-insulating substrate, 11 epitaxial growth layer, 12 etching and regrowth mask, 13 etching and regrowth processing equipment, 14 sample introduction chamber, 15 MOCVD growth furnace, 16 ECR etching chamber, 17 regrowth layer.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 被加工半導体の表面上に、エッチング及
び再成長用のマスクとなる無機材料膜を形成し、該無機
材料膜を、形成すべき微細構造の平面形状に応じた平面
形状にパターニングする工程と; 該パターニングされたマスク用無機材料膜を有する上記
被加工半導体を大気に晒すことなくECRエッチング装
置に搬入してエッチングする工程と; 該エッチングされた上記被加工半導体を大気に晒すこと
なく上記ECRエッチング装置とは別途に設けられたM
OCVD装置内に搬入し、上記エッチングした部分に結
晶を再成長させる 再成長工程と; を含んでることを特徴とする半導体の微細加工方法。
To 1. A workpiece semiconductor on the surface, forming an inorganic material film as a mask for etching and regrowth, the inorganic <br/> material film, according to the planar shape of the microstructure to be formed A step of patterning into a planar shape; an ECR etching apparatus without exposing the semiconductor to be processed having the patterned inorganic material film for a mask to the atmosphere
And carrying out etching to the substrate ; exposing the etched semiconductor to the atmosphere
M provided separately from the above ECR etching device
Carry it in the OCVD equipment and bond it to the above-mentioned etched part.
Semiconductor microfabrication method comprising forming Rukoto comprise; a regrowth step of regrowing crystal.
【請求項2】 請求項1記載の方法であって; 上記無機材料膜は、上記被加工半導体の表面上にスパッ
タリング形成されたタングステン薄膜であること; を特徴とする方法。
2. The method according to claim 1, wherein the inorganic material film is a tungsten thin film formed by sputtering on the surface of the semiconductor to be processed.
【請求項3】 請求項1記載の方法であって; 上記無機材料膜は、上記被加工半導体の表面上にスパッ
タリング形成された酸化シリコン薄膜であること; を特徴とする方法。
3. The method according to claim 1, wherein the inorganic material film is a silicon oxide thin film formed by sputtering on the surface of the semiconductor to be processed.
JP4355611A 1992-12-18 1992-12-18 Semiconductor microfabrication method Expired - Lifetime JPH0817230B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4355611A JPH0817230B2 (en) 1992-12-18 1992-12-18 Semiconductor microfabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4355611A JPH0817230B2 (en) 1992-12-18 1992-12-18 Semiconductor microfabrication method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP7177071A Division JP2733210B2 (en) 1995-07-13 1995-07-13 Semiconductor stripe laser

Publications (2)

Publication Number Publication Date
JPH06188408A JPH06188408A (en) 1994-07-08
JPH0817230B2 true JPH0817230B2 (en) 1996-02-21

Family

ID=18444874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4355611A Expired - Lifetime JPH0817230B2 (en) 1992-12-18 1992-12-18 Semiconductor microfabrication method

Country Status (1)

Country Link
JP (1) JPH0817230B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4700154B2 (en) * 1999-09-01 2011-06-15 学校法人 名城大学 Semiconductor laser
US7440666B2 (en) * 2004-02-25 2008-10-21 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Buried heterostucture device having integrated waveguide grating fabricated by single step MOCVD
JP4982838B2 (en) * 2004-07-23 2012-07-25 国立大学法人横浜国立大学 Light control element

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2903321B2 (en) * 1989-07-18 1999-06-07 光計測技術開発株式会社 Method of manufacturing semiconductor laser device

Also Published As

Publication number Publication date
JPH06188408A (en) 1994-07-08

Similar Documents

Publication Publication Date Title
US9082637B2 (en) Optoelectronic integrated circuit
US8569739B2 (en) Chemically-etched nanostructures and related devices
US6751243B2 (en) Semiconductor device with quantum dots having high carrier injection efficiency, its manufacture method, and semiconductor laser device
JPH0685405A (en) Embedded heterostructure laser
US9515449B2 (en) Metal-insulator-metal waveguide for nano-lasers and optical amplifiers
EP0486128B1 (en) A semiconductor optical device and a fabricating method therefor
US10965101B2 (en) Plasmonic quantum well laser
Oh et al. Single-mode operation in an antiguided vertical-cavity surface-emitting laser using a low-temperature grown AlGaAs dielectric aperture
JPS63316484A (en) Quantum effect semiconductor device
JP2003309322A (en) Semiconductor light emitting device using self-assembled quantum dots
JP2005051124A (en) Surface emitting semiconductor device
US20050092979A1 (en) Single-mode laser diode using strain-compensated multi-quantum-wells and method for manufacturing the same
JPH0817230B2 (en) Semiconductor microfabrication method
JP2950028B2 (en) Method for manufacturing optical semiconductor device
JPH0888435A (en) Semiconductor laser
JP3317271B2 (en) Semiconductor optical device and method of manufacturing the same
JP2003204121A (en) Optical semiconductor device and method of manufacturing the same
JPS63313887A (en) Optical electronic element
JP3033625B2 (en) Quantized Si optical semiconductor device
JP2733210B2 (en) Semiconductor stripe laser
JPH07312462A (en) Method for manufacturing surface emitting laser diode and surface emitting laser diode
JPH0697578A (en) Semiconductor laser array
JP2917695B2 (en) Method for manufacturing optical semiconductor device
WO2026074602A1 (en) Semiconductor optical device
JPH053364A (en) Semiconductor laser

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term