JPH0817486B2 - 動画領域検出回路 - Google Patents
動画領域検出回路Info
- Publication number
- JPH0817486B2 JPH0817486B2 JP3081314A JP8131491A JPH0817486B2 JP H0817486 B2 JPH0817486 B2 JP H0817486B2 JP 3081314 A JP3081314 A JP 3081314A JP 8131491 A JP8131491 A JP 8131491A JP H0817486 B2 JPH0817486 B2 JP H0817486B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- output
- filter
- amount data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Color Television Systems (AREA)
- Television Systems (AREA)
- Picture Signal Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＭＵＳＥ信号を受信す
る機器に関し、特にサンプリング伝送されてくるＭＵＳ
Ｅ信号の画像データについて、動き検出を行って映像信
号を復元する動画領域検出回路に関する。現在、ハイビ
ジョン放送に関しては実験放送が行われている最中であ
り、この放送を受信するための受信機の開発が進められ
ており、家庭用にハイビジョン放送受信機を普及させる
ためには、価格が安く性能の良い機器を開発することが
求められている。
る機器に関し、特にサンプリング伝送されてくるＭＵＳ
Ｅ信号の画像データについて、動き検出を行って映像信
号を復元する動画領域検出回路に関する。現在、ハイビ
ジョン放送に関しては実験放送が行われている最中であ
り、この放送を受信するための受信機の開発が進められ
ており、家庭用にハイビジョン放送受信機を普及させる
ためには、価格が安く性能の良い機器を開発することが
求められている。
【０００２】
【従来の技術】従来の動画領域検出回路においては、図
６に示すように、入力端子３５を介して入力されたディ
ジタル信号に変換されたＭＵＳＥ映像信号を分岐させ
て、同分岐させた第１を２フレームメモリ３６に入力し
て、２フレームメモリ３６の内部のフレームメモリ４５
で前記入力を１フレーム遅延させて出力して加算器３７
に入力し、さらに、２フレームメモリ３６の内部のフレ
ームメモリ４６から２フレーム遅延させた信号を出力し
て加算器３８に入力し、加算器３７及び加算器３８では
各々入力端子３５を介して加えられたＭＵＳＥ映像信号
の現フレームデータと演算処理して、加算器３７からは
現フレームデータと１フレーム前のフレームデータとの
差分を検出し、加算器３８からは現フレームデータと２
フレーム前のフレームデータとの差分を検出し、絶対値
検出回路３９及び４０で各々の差分の絶対値をとって最
小値検出回路４１に入力し、同最小値検出回路４１で各
々の差分の最小値を検出し、同差分の最小値をフレーム
メモリ４２と最大値検出回路４３で構成されたテンポラ
ルフィルタに入力し、同テンポラルフィルタで前フレー
ムの差分の最小値と現フレームの差分の最小値とから最
大値を検出して、同検出信号を動画領域検出信号として
出力し、同出力に基づき静止画処理回路と動画処理回路
の出力を混合して、映像信号を復元するようにしてい
た。
６に示すように、入力端子３５を介して入力されたディ
ジタル信号に変換されたＭＵＳＥ映像信号を分岐させ
て、同分岐させた第１を２フレームメモリ３６に入力し
て、２フレームメモリ３６の内部のフレームメモリ４５
で前記入力を１フレーム遅延させて出力して加算器３７
に入力し、さらに、２フレームメモリ３６の内部のフレ
ームメモリ４６から２フレーム遅延させた信号を出力し
て加算器３８に入力し、加算器３７及び加算器３８では
各々入力端子３５を介して加えられたＭＵＳＥ映像信号
の現フレームデータと演算処理して、加算器３７からは
現フレームデータと１フレーム前のフレームデータとの
差分を検出し、加算器３８からは現フレームデータと２
フレーム前のフレームデータとの差分を検出し、絶対値
検出回路３９及び４０で各々の差分の絶対値をとって最
小値検出回路４１に入力し、同最小値検出回路４１で各
々の差分の最小値を検出し、同差分の最小値をフレーム
メモリ４２と最大値検出回路４３で構成されたテンポラ
ルフィルタに入力し、同テンポラルフィルタで前フレー
ムの差分の最小値と現フレームの差分の最小値とから最
大値を検出して、同検出信号を動画領域検出信号として
出力し、同出力に基づき静止画処理回路と動画処理回路
の出力を混合して、映像信号を復元するようにしてい
た。
【０００３】
【発明が解決しようとする課題】従って、２フレームメ
モリ３６やテンポラルフィルタを使用しているため、回
路規模が大きくなり、回路が複雑になるといった問題点
があった。本発明は、簡単な回路構成で、回路規模も小
さくして動画領域の検出を行うことを目的とする。
モリ３６やテンポラルフィルタを使用しているため、回
路規模が大きくなり、回路が複雑になるといった問題点
があった。本発明は、簡単な回路構成で、回路規模も小
さくして動画領域の検出を行うことを目的とする。
【０００４】
【課題を解決するための手段】図１は、本発明の一実施
例を示すＭＵＳＥの映像信号処理回路の要部電気回路ブ
ロック図であり、同図に示すように、ＭＵＳＥ映像信号
の現フレームデータの入力回路を分岐させ、同分岐させ
た一方を水平内挿フィルタ３に入力し、同水平内挿フィ
ルタ３で水平方向に画素データを内挿して出力して加算
器６に入力し、同加算器６で水平内挿フィルタ３の出力
と前フレームデータとの差分をとって出力して絶対値検
出回路７に入力し、同絶対値検出回路７で加算器６の出
力の絶対値をとって第１フィルタ回路９に入力し、前記
分岐させた他方を垂直内挿フィルタ４に入力し、同垂直
内挿フィルタ４で垂直方向に画素データを内挿して出力
して加算器５に入力し、同加算器５で垂直内挿フィルタ
４の出力と前フレームデータとの差分をとって出力して
絶対値検出回路８に入力し、同絶対値検出回路８で加算
器５の出力の絶対値をとって第１フィルタ回路９に入力
し、同第１フィルタ回路９で前記両入力の最小値をとっ
て画素の動き量データとして出力し、同出力に基づき検
出器１１で複数段階の静止レベル信号に変換して出力
し、同出力により静止画処理回路１３と動画処理回路１
４の出力の混合比を変化させて映像信号を復元してい
る。
例を示すＭＵＳＥの映像信号処理回路の要部電気回路ブ
ロック図であり、同図に示すように、ＭＵＳＥ映像信号
の現フレームデータの入力回路を分岐させ、同分岐させ
た一方を水平内挿フィルタ３に入力し、同水平内挿フィ
ルタ３で水平方向に画素データを内挿して出力して加算
器６に入力し、同加算器６で水平内挿フィルタ３の出力
と前フレームデータとの差分をとって出力して絶対値検
出回路７に入力し、同絶対値検出回路７で加算器６の出
力の絶対値をとって第１フィルタ回路９に入力し、前記
分岐させた他方を垂直内挿フィルタ４に入力し、同垂直
内挿フィルタ４で垂直方向に画素データを内挿して出力
して加算器５に入力し、同加算器５で垂直内挿フィルタ
４の出力と前フレームデータとの差分をとって出力して
絶対値検出回路８に入力し、同絶対値検出回路８で加算
器５の出力の絶対値をとって第１フィルタ回路９に入力
し、同第１フィルタ回路９で前記両入力の最小値をとっ
て画素の動き量データとして出力し、同出力に基づき検
出器１１で複数段階の静止レベル信号に変換して出力
し、同出力により静止画処理回路１３と動画処理回路１
４の出力の混合比を変化させて映像信号を復元してい
る。
【０００５】
【作用】本発明は上記した構成により、画素毎に動き検
出を行い、同動き検出信号により検出器１１で複数段階
の静止レベルの信号として出力するようにしている。Ｍ
ＵＳＥの映像信号は８ビットのディジタル信号として量
子化され、図１に示す映像信号処理回路に入力されてお
り、同入力を水平内挿フィルタ３及び垂直内挿フィルタ
４でフィルド内内挿を行って現フレームデータとし、入
力されたＭＵＳＥの映像信号を分岐させてフレームメモ
リ１２で１フレーム遅延させた前フレームデータと、前
記現フレームデータとの差分をとることにより、画素毎
の動き量を検出しており、同検出信号も８ビットのディ
ジタル信号として検出される。検出器１１はＡＮＤ回路
及びＯＲ回路でゲート回路を構成して、表１の真理値表
の右欄に示す８ビットの動き検出信号が入力された場
合、出力として表１の左欄に示す３ビットの５段階の静
止レベルを示すディジタル信号が出力されるようにして
いる。表１において、〔−〕は１でも０でも、どちらで
も良いことを示している。
出を行い、同動き検出信号により検出器１１で複数段階
の静止レベルの信号として出力するようにしている。Ｍ
ＵＳＥの映像信号は８ビットのディジタル信号として量
子化され、図１に示す映像信号処理回路に入力されてお
り、同入力を水平内挿フィルタ３及び垂直内挿フィルタ
４でフィルド内内挿を行って現フレームデータとし、入
力されたＭＵＳＥの映像信号を分岐させてフレームメモ
リ１２で１フレーム遅延させた前フレームデータと、前
記現フレームデータとの差分をとることにより、画素毎
の動き量を検出しており、同検出信号も８ビットのディ
ジタル信号として検出される。検出器１１はＡＮＤ回路
及びＯＲ回路でゲート回路を構成して、表１の真理値表
の右欄に示す８ビットの動き検出信号が入力された場
合、出力として表１の左欄に示す３ビットの５段階の静
止レベルを示すディジタル信号が出力されるようにして
いる。表１において、〔−〕は１でも０でも、どちらで
も良いことを示している。
【０００６】
【０００７】８ビットの動き検出信号が００１００００
０以上の場合は静止レベル０とし、００１０００００未
満、０００１００００以上の場合は静止レベル１とし、
０００１００００未満、００００１０００以上の場合は
静止レベル２とし、００００１０００未満、０００００
１００以上の場合は静止レベル３とし、０００００１０
０未満の場合は静止レベル４とし、静止レベルの信号は
３ビットのディジタル信号で出力し、同出力に基づき静
止画処理回路１３と動画処理回路１４の出力の混合比を
変化させている。例えば、静止レベル０は動きの大きい
画素であり、動画処理回路１４の出力を１００％とし、
静止レベル４は動きのない画素であり、静止画処理回路
１３の出力を１００％とし、静止レベル１〜静止レベル
３の場合は静止画処理回路１３と動画処理回路１４の出
力の混合比を中間の値として、映像信号を復元するよう
にしている。
０以上の場合は静止レベル０とし、００１０００００未
満、０００１００００以上の場合は静止レベル１とし、
０００１００００未満、００００１０００以上の場合は
静止レベル２とし、００００１０００未満、０００００
１００以上の場合は静止レベル３とし、０００００１０
０未満の場合は静止レベル４とし、静止レベルの信号は
３ビットのディジタル信号で出力し、同出力に基づき静
止画処理回路１３と動画処理回路１４の出力の混合比を
変化させている。例えば、静止レベル０は動きの大きい
画素であり、動画処理回路１４の出力を１００％とし、
静止レベル４は動きのない画素であり、静止画処理回路
１３の出力を１００％とし、静止レベル１〜静止レベル
３の場合は静止画処理回路１３と動画処理回路１４の出
力の混合比を中間の値として、映像信号を復元するよう
にしている。
【０００８】
【実施例】図１は、本発明の一実施例を示すＭＵＳＥの
映像信号処理回路の要部電気回路ブロック図であり、１
は映像信号処理回路の入力端子であり、８ビットのディ
ジタル信号に量子化されたＭＵＳＥの映像信号が入力さ
れており、同入力を分岐させて第１を動画領域検出回路
２に入力し、第２をフレームメモリ１２に入力し、第３
を静止画処理回路１３に入力し、第４を動画処理回路１
４に入力している。フレームメモリ１２では入力信号を
１フレーム遅延させて、動画領域検出回路２と静止画処
理回路１３に入力しており、静止画処理回路１３では入
力された現フレームデータと前フレームデータとでデー
タのフレーム間内挿を行って混合回路１５に入力するよ
うにしている。動画処理回路１４はフィルド内内挿を行
って混合回路１５に入力しており、また、動画領域検出
回路２で検出した３ビットの５段階の静止レベルを示す
ディジタル信号が混合回路１５に入力されており、混合
回路１５では静止レベル信号により静止画処理回路１３
と動画処理回路１４の出力を混合して映像信号を復元し
ている。
映像信号処理回路の要部電気回路ブロック図であり、１
は映像信号処理回路の入力端子であり、８ビットのディ
ジタル信号に量子化されたＭＵＳＥの映像信号が入力さ
れており、同入力を分岐させて第１を動画領域検出回路
２に入力し、第２をフレームメモリ１２に入力し、第３
を静止画処理回路１３に入力し、第４を動画処理回路１
４に入力している。フレームメモリ１２では入力信号を
１フレーム遅延させて、動画領域検出回路２と静止画処
理回路１３に入力しており、静止画処理回路１３では入
力された現フレームデータと前フレームデータとでデー
タのフレーム間内挿を行って混合回路１５に入力するよ
うにしている。動画処理回路１４はフィルド内内挿を行
って混合回路１５に入力しており、また、動画領域検出
回路２で検出した３ビットの５段階の静止レベルを示す
ディジタル信号が混合回路１５に入力されており、混合
回路１５では静止レベル信号により静止画処理回路１３
と動画処理回路１４の出力を混合して映像信号を復元し
ている。
【０００９】図２は、本発明の一実施例を示す動画領域
検出回路２の電気回路ブロック図であり、１９は動画領
域検出回路２の入力端子であり、現フレームデータの入
力回路を分岐させ、同分岐させた一方を水平内挿フィル
タ３に入力している。水平内挿フィルタ３は前記入力を
分岐させて、一方を直接加算器２１に入力し、他方を遅
延回路２０に入力し、同遅延回路２０でＭＵＳＥの映像
信号の量子化に用いたクロックパルスの１クロック期間
分だけ遅延させて加算器２１に入力している。加算器２
１では直接入力されたデータと１クロック期間分だけ遅
延させたデータとを加算して出力し乗算器２２に入力
し、同乗算器２２で１／２を乗じて出力することにより
水平方向に画素データを内挿するようにしている。前記
現フレームデータの入力回路を分岐させた他方は垂直内
挿フィルタ４に入力しており、垂直内挿フィルタ４は前
記入力を分岐させて、一方を直接加算器２４に入力し、
他方を遅延回路２３に入力し、同遅延回路２３でＭＵＳ
Ｅの映像信号の１水平走査期間分だけ遅延させて加算器
２４に入力している。加算器２４では直接入力されたデ
ータと１水平走査期間分だけ遅延させたデータとを加算
して出力し乗算器２５に入力し、同乗算器２５で１／２
を乗じて出力することにより垂直方向に画素データを内
挿するようにしている。
検出回路２の電気回路ブロック図であり、１９は動画領
域検出回路２の入力端子であり、現フレームデータの入
力回路を分岐させ、同分岐させた一方を水平内挿フィル
タ３に入力している。水平内挿フィルタ３は前記入力を
分岐させて、一方を直接加算器２１に入力し、他方を遅
延回路２０に入力し、同遅延回路２０でＭＵＳＥの映像
信号の量子化に用いたクロックパルスの１クロック期間
分だけ遅延させて加算器２１に入力している。加算器２
１では直接入力されたデータと１クロック期間分だけ遅
延させたデータとを加算して出力し乗算器２２に入力
し、同乗算器２２で１／２を乗じて出力することにより
水平方向に画素データを内挿するようにしている。前記
現フレームデータの入力回路を分岐させた他方は垂直内
挿フィルタ４に入力しており、垂直内挿フィルタ４は前
記入力を分岐させて、一方を直接加算器２４に入力し、
他方を遅延回路２３に入力し、同遅延回路２３でＭＵＳ
Ｅの映像信号の１水平走査期間分だけ遅延させて加算器
２４に入力している。加算器２４では直接入力されたデ
ータと１水平走査期間分だけ遅延させたデータとを加算
して出力し乗算器２５に入力し、同乗算器２５で１／２
を乗じて出力することにより垂直方向に画素データを内
挿するようにしている。
【００１０】図３（Ａ）は、現フレームの画素データの
内挿されたパターン図であり、水平内挿フィルタ３で
は、例えば、画素と画素から演算して画素と画素
の間に画素５を内挿するようにしており、垂直内挿フ
ィルタ４では画素と画素から演算して画素と画素
の間に画素６を内挿するようにして、全てのフレーム
の画素データについて演算処理をするようにしている。
図２の２６は前記フレームメモリ１２で１フレーム遅延
させた前フレームデータの入力端子であり、前フレーム
データを加算器５及び６に入力し、同加算器５では垂直
内挿フィルタ４で垂直方向に内挿された、例えば図３
（Ａ）に示す画素６と、同画素６と同位相の図（Ｂ）の
前フレームのサンプリングパターン図に示す画素７との
差分を検出するようにし、同様に加算器６では水平内挿
フィルタ３で水平方向に内挿された、例えば図３（Ａ）
に示す画素５と、同画素５と同位相の図（Ｂ）の前フレ
ームのサンプリングパターン図に示す画素７との差分を
検出するようにし、差分の検出信号を各々絶対値検出回
路８及び７に入力している。前フレームデータと現フレ
ームデータとの差分を検出する加算器５及び加算器６
は、一方の入力を補数に変換して他方の入力と加算する
ことにより両入力の差分信号を検出するようにしてい
る。
内挿されたパターン図であり、水平内挿フィルタ３で
は、例えば、画素と画素から演算して画素と画素
の間に画素５を内挿するようにしており、垂直内挿フ
ィルタ４では画素と画素から演算して画素と画素
の間に画素６を内挿するようにして、全てのフレーム
の画素データについて演算処理をするようにしている。
図２の２６は前記フレームメモリ１２で１フレーム遅延
させた前フレームデータの入力端子であり、前フレーム
データを加算器５及び６に入力し、同加算器５では垂直
内挿フィルタ４で垂直方向に内挿された、例えば図３
（Ａ）に示す画素６と、同画素６と同位相の図（Ｂ）の
前フレームのサンプリングパターン図に示す画素７との
差分を検出するようにし、同様に加算器６では水平内挿
フィルタ３で水平方向に内挿された、例えば図３（Ａ）
に示す画素５と、同画素５と同位相の図（Ｂ）の前フレ
ームのサンプリングパターン図に示す画素７との差分を
検出するようにし、差分の検出信号を各々絶対値検出回
路８及び７に入力している。前フレームデータと現フレ
ームデータとの差分を検出する加算器５及び加算器６
は、一方の入力を補数に変換して他方の入力と加算する
ことにより両入力の差分信号を検出するようにしてい
る。
【００１１】絶対値検出回路８及び７では各々差分の検
出信号の絶対値をとって、第１フィルタ回路９に入力し
ている。第１フィルタ回路９では入力された差分の検出
信号の最小値をとって、画素毎に動き検出信号として出
力する。画素毎に動き検出を行うため、フィールド内内
挿と、フレーム間のデータ処理を行っており、データの
切換えノイズを防ぐため、第１フィルタ回路９からの出
力を第２フィルタ回路１０に入力し、同第２フィルタ回
路１０で動き検出信号に非線型フィルタをかけるように
している。第２フィルタ回路１０では、第１フィルタ回
路９からの動き検出信号の入力を分岐させて一方を第３
フィルタ回路２７に入力し、他方を第４フィルタ回路２
８に入力している。第３フィルタ回路２７では水平方向
で順に隣接する３つの動き量データから最小値を検出
し、隣接する３つの内の最初の画素の動き量データとし
ており、図４（Ａ）は第３フィルタ２７（水平３−ＭＩ
Ｎ）の作用説明図であり、同図に示すように水平方向で
順に隣接する３つの動き量データが例えば２、６、１で
あった場合は最初の画素の動き量データとして１を出力
するようにし、次の水平方向で順に隣接する３つの動き
量データが例えば６、１、０であった場合は最初の画素
の動き量データとして０を出力するようにして、順次水
平方向の全ての画素の動き量データを演算処理するよう
にしている。
出信号の絶対値をとって、第１フィルタ回路９に入力し
ている。第１フィルタ回路９では入力された差分の検出
信号の最小値をとって、画素毎に動き検出信号として出
力する。画素毎に動き検出を行うため、フィールド内内
挿と、フレーム間のデータ処理を行っており、データの
切換えノイズを防ぐため、第１フィルタ回路９からの出
力を第２フィルタ回路１０に入力し、同第２フィルタ回
路１０で動き検出信号に非線型フィルタをかけるように
している。第２フィルタ回路１０では、第１フィルタ回
路９からの動き検出信号の入力を分岐させて一方を第３
フィルタ回路２７に入力し、他方を第４フィルタ回路２
８に入力している。第３フィルタ回路２７では水平方向
で順に隣接する３つの動き量データから最小値を検出
し、隣接する３つの内の最初の画素の動き量データとし
ており、図４（Ａ）は第３フィルタ２７（水平３−ＭＩ
Ｎ）の作用説明図であり、同図に示すように水平方向で
順に隣接する３つの動き量データが例えば２、６、１で
あった場合は最初の画素の動き量データとして１を出力
するようにし、次の水平方向で順に隣接する３つの動き
量データが例えば６、１、０であった場合は最初の画素
の動き量データとして０を出力するようにして、順次水
平方向の全ての画素の動き量データを演算処理するよう
にしている。
【００１２】第４フィルタ回路２８では垂直方向で隣接
する２つの動き量データから最小値を検出し、隣接する
２つの内の最初の画素の動き量データとしており、図４
（Ｂ）は第４フィルタ２８（垂直２−ＭＩＮ）の作用説
明図であり、同図に示すように垂直方向で隣接する２つ
の動き量データが例えば２、０であった場合は最初の画
素の動き量データとして０を出力するようにし、次の垂
直方向で隣接する２つの動き量データが例えば０、３で
あった場合は最初の画素の動き量データとして０を出力
するようにして、順次垂直方向の全ての画素の動き量デ
ータを演算処理するようにしている。第３フィルタ回路
２７及び第４フィルタ回路２８で演算処理された動き量
データは、第５フィルタ回路２９に入力されており、同
第５フィルタ回路２９で各画素の動き量データについ
て、水平方向と垂直方向から演算されたデータの内、最
大値をとって出力して動き量データとして周囲より突出
した孤立点を除き、第６フィルタ回路３０に入力してい
る。
する２つの動き量データから最小値を検出し、隣接する
２つの内の最初の画素の動き量データとしており、図４
（Ｂ）は第４フィルタ２８（垂直２−ＭＩＮ）の作用説
明図であり、同図に示すように垂直方向で隣接する２つ
の動き量データが例えば２、０であった場合は最初の画
素の動き量データとして０を出力するようにし、次の垂
直方向で隣接する２つの動き量データが例えば０、３で
あった場合は最初の画素の動き量データとして０を出力
するようにして、順次垂直方向の全ての画素の動き量デ
ータを演算処理するようにしている。第３フィルタ回路
２７及び第４フィルタ回路２８で演算処理された動き量
データは、第５フィルタ回路２９に入力されており、同
第５フィルタ回路２９で各画素の動き量データについ
て、水平方向と垂直方向から演算されたデータの内、最
大値をとって出力して動き量データとして周囲より突出
した孤立点を除き、第６フィルタ回路３０に入力してい
る。
【００１３】第６フィルタ回路３０では水平方向で順に
隣接する４つの動き量データから最大値を検出し、隣接
する４つの内の最初の画素の動き量データとしており、
図５は第６フィルタ３０（水平４−ＭＡＸ）の作用説明
図であり、同図に示すように水平方向で順に隣接する４
つの動き量データが例えば１、０、０、０であった場合
は最初の画素の動き量データとして１を出力するように
し、次の水平方向で順に隣接する４つの動き量データが
例えば０、０、０、３であった場合は最初の画素の動き
量データとして３を出力するようにして、順次水平方向
の全ての画素の動き量データを演算処理し、第３フィル
タ回路２７及び第４フィルタ回路２８で狭くした動き領
域を拡大するようにしている。第６フィルタ回路３０か
らの出力は検出器１１に入力され、同検出器１１で入力
された画素の動き量データを５段階の静止レベル信号と
して出力端子３１を介して出力し、図１に示す混合回路
１５に入力して静止レベル信号により静止画処理回路１
３と動画処理回路１４の出力を混合して映像信号を復元
している。
隣接する４つの動き量データから最大値を検出し、隣接
する４つの内の最初の画素の動き量データとしており、
図５は第６フィルタ３０（水平４−ＭＡＸ）の作用説明
図であり、同図に示すように水平方向で順に隣接する４
つの動き量データが例えば１、０、０、０であった場合
は最初の画素の動き量データとして１を出力するように
し、次の水平方向で順に隣接する４つの動き量データが
例えば０、０、０、３であった場合は最初の画素の動き
量データとして３を出力するようにして、順次水平方向
の全ての画素の動き量データを演算処理し、第３フィル
タ回路２７及び第４フィルタ回路２８で狭くした動き領
域を拡大するようにしている。第６フィルタ回路３０か
らの出力は検出器１１に入力され、同検出器１１で入力
された画素の動き量データを５段階の静止レベル信号と
して出力端子３１を介して出力し、図１に示す混合回路
１５に入力して静止レベル信号により静止画処理回路１
３と動画処理回路１４の出力を混合して映像信号を復元
している。
【００１４】
【発明の効果】以上説明したように、本発明によればサ
ンプリング伝送されてくるＭＵＳＥ信号の画像データの
画素について演算処理をすることにより、画素の動きを
検出することが可能となり、従来のように２フレームメ
モリやテンポラルフィルタを使用した方法より、簡単な
回路構成で回路規模も小さくして行うことができ、経済
的なＭＵＳＥ信号の受信機を提供することができる。
ンプリング伝送されてくるＭＵＳＥ信号の画像データの
画素について演算処理をすることにより、画素の動きを
検出することが可能となり、従来のように２フレームメ
モリやテンポラルフィルタを使用した方法より、簡単な
回路構成で回路規模も小さくして行うことができ、経済
的なＭＵＳＥ信号の受信機を提供することができる。
【図１】本発明の一実施例を示すＭＵＳＥの映像信号処
理回路の要部電気回路ブロック図である。
理回路の要部電気回路ブロック図である。
【図２】本発明の一実施例を示す動画領域検出回路の電
気回路ブロック図である。
気回路ブロック図である。
【図３】図（Ａ）は現フレームの画素データの内挿され
たパターン図、図（Ｂ）は前フレームのサンプリングパ
ターン図である。
たパターン図、図（Ｂ）は前フレームのサンプリングパ
ターン図である。
【図４】図（Ａ）は第３フィルタ２７（水平３−ＭＩ
Ｎ）の作用説明図、図（Ｂ）は第４フィルタ２８（垂直
２−ＭＩＮ）の作用説明図である。
Ｎ）の作用説明図、図（Ｂ）は第４フィルタ２８（垂直
２−ＭＩＮ）の作用説明図である。
【図５】図２の第６フィルタ３０（水平４−ＭＡＸ）の
作用説明図である。
作用説明図である。
【図６】従来例の動画領域検出回路の電気回路ブロック
図である。
図である。
１ 入力端子 ２ 動画領域検出回路 ３ 水平内挿フィルタ ４ 垂直内挿フィルタ ５ 加算器 ６ 加算器 ７ 絶対値検出回路 ８ 絶対値検出回路 ９ 第１フィルタ １０ 第２フィルタ １１ 検出器 １２ フレームメモリ １３ 静止画処理回路 １４ 動画処理回路 １５ 混合回路 １６ 出力端子 ２０ 遅延回路 ２１ 加算器 ２２ 乗算器 ２３ 遅延回路 ２４ 加算器 ２５ 乗算器 ２６ 入力端子 ２７ 第３フィルタ ２８ 第４フィルタ ２９ 第５フィルタ ３０ 第６フィルタ ３１ 出力端子 ３５ 入力端子 ３６ ２フレームメモリ ３７ 加算器 ３８ 加算器 ３９ 絶対値検出回路 ４０ 絶対値検出回路 ４１ 最小値検出回路 ４２ フレームメモリ ４３ 最大値検出回路 ４４ 出力端子 ４５ フレームメモリ ４６ フレームメモリ
Claims (2)
- 【請求項１】 ＭＵＳＥ映像信号の現フレームデータの
入力回路を分岐させ、同分岐させた一方を水平内挿フィ
ルタに入力し、同水平内挿フィルタで水平方向に画素デ
ータを内挿して出力し第１加算器に入力し、同第１加算
器で前記水平内挿フィルタの出力と前フレームデータと
の差分をとって出力し第１絶対値検出回路に入力し、同
第１絶対値検出回路で前記第１加算器からの出力の絶対
値をとって第１フィルタ回路に入力し、前記分岐させた
他方を垂直内挿フィルタに入力し、同垂直内挿フィルタ
で垂直方向に画素データを内挿して出力し第２加算器に
入力し、同第２加算器で前記垂直内挿フィルタの出力と
前フレームデータとの差分をとって出力し第２絶対値検
出回路に入力し、同第２絶対値検出回路で前記第２加算
器の出力の絶対値をとって前記第１フィルタ回路に入力
し、同第１フィルタ回路で前記両入力の最小値をとって
画素の動き量データとして出力し、同出力に基づき検出
器で複数段階の静止レベル信号に変換して出力すること
を特徴とする動画領域検出回路。 - 【請求項２】 前記第１フィルタ回路から出力される画
素の動き量データの出力回路を分岐させ、同分岐させた
一方を第３フィルタ回路に入力し、同第３フィルタ回路
で水平走査方向に向かって順に隣接する３つの動き量デ
ータから最小値を検出して前記３つの動き量データの内
の右端の動き量データとして第５フィルタ回路に入力
し、前記分岐させた他方を第４フィルタ回路に入力し、
同第４フィルタ回路で垂直走査方向に向かって順に隣接
する２つの動き量データから最小値を検出して前記２つ
の動き量データの内の上部の動き量データとして前記第
５フィルタ回路に入力し、同第５フィルタ回路で両入力
の最大値を検出して出力し第６フィルタ回路に入力し、
同第６フィルタ回路で水平走査方向に向かって順に隣接
する４つの動き量データから最大値を検出して前記４つ
の動き量データの内の右端の動き量データとして出力
し、同出力を前記検出器に入力して、同検出器で複数段
階の静止レベル信号に変換して出力することを特徴とす
る請求項１記載の動画領域検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3081314A JPH0817486B2 (ja) | 1991-03-22 | 1991-03-22 | 動画領域検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3081314A JPH0817486B2 (ja) | 1991-03-22 | 1991-03-22 | 動画領域検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04293382A JPH04293382A (ja) | 1992-10-16 |
| JPH0817486B2 true JPH0817486B2 (ja) | 1996-02-21 |
Family
ID=13742935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3081314A Expired - Lifetime JPH0817486B2 (ja) | 1991-03-22 | 1991-03-22 | 動画領域検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817486B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5550592A (en) * | 1995-04-25 | 1996-08-27 | Texas Instruments Incorporated | Film mode progressive scan conversion |
-
1991
- 1991-03-22 JP JP3081314A patent/JPH0817486B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04293382A (ja) | 1992-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5027201A (en) | Motion detection apparatus as for an interlace to non-interlace scan converter | |
| EP0160063B1 (en) | A movement detector for use in television signal processing | |
| US4768092A (en) | Image signal conversion device | |
| JPS6370689A (ja) | 動き検出回路 | |
| JPH0231555B2 (ja) | ||
| EP1104970A1 (en) | Method and device for converting number of frames of image signals | |
| JP3864444B2 (ja) | 画像信号処理装置および方法 | |
| JPH06351002A (ja) | 動き信号検出方法およびこれを用いた映像信号処理装置 | |
| JPH1175181A (ja) | ディジタル画像信号の変換装置及び変換方法 | |
| JPH0817486B2 (ja) | 動画領域検出回路 | |
| JP2580553B2 (ja) | 動画領域検出回路 | |
| JP2770300B2 (ja) | 画像信号処理処置 | |
| KR950005648B1 (ko) | 뮤즈 디코더(muse decoder)의 필드간(間) 내삽회로 | |
| JP2937339B2 (ja) | 動き適応処理装置 | |
| KR930002691B1 (ko) | 평면 상관계수의 위치코드부여에 의한 순차 주사 보간 장치 및 방식 | |
| US5442404A (en) | Scanning line converting method for a television receiver and device thereof | |
| JPS60130989A (ja) | 高解像度テレビジヨン受像機 | |
| JP3064295B2 (ja) | 動き適応型信号処理回路及びテレビジョン受像機 | |
| KR920702147A (ko) | 신호처리 시스템 | |
| JPH082101B2 (ja) | 動き適応走査線補間回路 | |
| KR940000159B1 (ko) | 화상신호의 순차주사보간회로 | |
| KR920008628B1 (ko) | 영상신호의 라인간 보간신호 발생방법 및 회로 | |
| JP2822338B2 (ja) | Ｍｕｓｅデコーダにおける動き検出回路 | |
| JP2744073B2 (ja) | サブサンプル映像信号の復号化方法 | |
| KR960011220B1 (ko) | 영상신호의 순차주사를 위한 보간방법 |