JPH0817656A - 半導体装置の磁気シールド方式および磁気シールド膜形成方法 - Google Patents

半導体装置の磁気シールド方式および磁気シールド膜形成方法

Info

Publication number
JPH0817656A
JPH0817656A JP6170002A JP17000294A JPH0817656A JP H0817656 A JPH0817656 A JP H0817656A JP 6170002 A JP6170002 A JP 6170002A JP 17000294 A JP17000294 A JP 17000294A JP H0817656 A JPH0817656 A JP H0817656A
Authority
JP
Japan
Prior art keywords
magnetic
film
inductor
forming
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6170002A
Other languages
English (en)
Inventor
Takeshi Ikeda
毅 池田
Tsutomu Nakanishi
努 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
T I F KK
Original Assignee
T I F KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by T I F KK filed Critical T I F KK
Priority to JP6170002A priority Critical patent/JPH0817656A/ja
Publication of JPH0817656A publication Critical patent/JPH0817656A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

(57)【要約】 【目的】 半導体基板上に形成されたインダクタ導体か
ら外部への磁気的影響を最小限に抑える。 【構成】 半導体基板10にはその表面で隣接する位置
に2つのインダクタ導体12,14が形成されている。
一方のインダクタ導体12は磁性体16により、他方の
インダクタ導体14は磁性体18によりそれぞれ覆われ
ている。各インダクタ導体12,14によって発生する
磁束は、それぞれを覆っている磁性体16,18を磁路
として分布するため、磁性体16,18の外部への磁束
の漏れは殆どなく、各インダクタ導体12,14から外
部の素子等に対する磁気的な影響、およびインダクタ導
体12,14同士の磁気的結合が防止される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体基板上に形成し
たインダクタ導体の磁気シールドを行う半導体装置の磁
気シールド方式および磁気シールド膜形成方法に関す
る。
【0002】
【従来の技術】一般に、コイルは重要な回路構成部品で
あり、構成する回路によっては必要不可欠な部品といえ
る。例えば、LC共振を利用した発振回路や送受信機に
含まれる同調回路は、コイルを使用してはじめて実現で
きるものである。
【0003】ところで、上述した回路内に含まれるコイ
ルによって磁束が発生するため、この発生した磁束によ
って回りの部品に影響を与えないような設計を行う必要
がある。例えば、プリント配線基板上では2つのコイル
を離して配置したり、2つ以上のコイルを接近させて配
置しなければならない場合には、磁束の方向を考慮にい
れてコイルの配置を工夫する必要がある。
【0004】図11は、3つのコイルを隣接して配置す
る場合にその配置方向を工夫した図である。同図に示す
ように、隣接したコイル同士では互いにコイルを90度
異なる方向に、すなわち、隣接するコイルによって発生
する磁束が直交するように、各コイルを配置する。この
ように、隣接した各コイルが発生する磁束を互いに直交
させることにより、各コイル間の磁気的結合を最小限に
抑えることができる。
【0005】
【発明が解決しようとする課題】ところで、上述したよ
うにコイルの配置方向を工夫して発生する磁束を互いに
直交させ、各コイル間の磁気的結合を最小限に抑える従
来方式は、プリント配線基板上にコイルを配置するよう
な場合に限られる。
【0006】一方、半導体基板上に薄膜形成技術を利用
して渦巻き形状のインダクタ導体を形成するような場合
には、磁束の発生方向は半導体基板に対して垂直方向に
限定される。そのため、接近して形成されたインダクタ
導体によるコイル同士が磁気的に結合してしまい、回路
素子として電気的に分離したい場合に好ましくない。特
に、半導体基板を利用して各種能動素子とともにインダ
クタ導体等の受動素子を形成する場合には、半導体製造
技術によって回路全体を小型化することになるため、回
路に含まれる複数のインダクタ導体を充分離して配置す
ることが困難となる。
【0007】図12は、半導体基板上に形成されたイン
ダクタ導体により発生する磁束を説明するための図であ
る。同図に示すように、半導体基板100表面に、例え
ば渦巻き形状のインダクタ導体102,104が形成さ
れている。したがって、インダクタ導体102により形
成されるコイルに所定の電流を流すと、同図の矢印aで
示すように半導体基板100表面とほぼ垂直方向の磁束
が発生する。また、2つのインダクタ導体102,10
4は、半導体基板100表面に隣接して形成されている
ため、インダクタ導体102によって生じた磁束はイン
ダクタ導体104とほぼ垂直に交差することになり、2
つのインダクタ導体102,104が相互に磁気的結合
される。
【0008】したがって、このように隣接して複数のイ
ンダクタ導体を半導体基板上に隣接して配置する場合に
は、各インダクタ導体間で何らかの磁気シールドを行う
ことが望まれる。また、1つのインダクタ導体を形成す
る場合も、他の素子等への磁気的な影響を最小限に抑え
ることが望ましいことに変わりはない。
【0009】本発明は、このような点に鑑みて創作され
たものであり、その目的は、半導体基板上に形成された
インダクタ導体から外部への磁気的影響を最小限に抑え
ることができる半導体装置の磁気シールド方式および磁
気シールド膜形成方法に関する。
【0010】
【課題を解決するための手段】上述した課題を解決する
ために、請求項1の半導体装置の磁気シールド方式は、
半導体基板上にほぼ平面状に形成されたインダクタ導体
を絶縁性磁性体により覆うことにより、前記インダクタ
導体の磁気遮蔽を行うことを特徴とする。
【0011】請求項2の半導体装置の磁気シールド方式
は、半導体基板上にほぼ平面状に形成されたインダクタ
導体を絶縁膜を介して導電性磁性体により覆うことによ
り、前記インダクタ導体の磁気遮蔽を行うことを特徴と
する。
【0012】請求項3の半導体装置の磁気シールド方式
は、半導体基板上の隣接した位置にほぼ平面状に形成さ
れた複数のインダクタ導体のそれぞれを絶縁性磁性体に
より個別に覆うことにより、前記複数のインダクタ導体
間の磁気的絶縁を行うことを特徴とする。
【0013】請求項4の半導体装置の磁気シールド方式
は、半導体基板上の隣接した位置にほぼ平面状に形成さ
れた複数のインダクタ導体のそれぞれを絶縁膜を介して
導電性磁性体により個別に覆うことにより、前記複数の
インダクタ導体間の磁気的絶縁を行うことを特徴とす
る。
【0014】請求項5の半導体装置の磁気シールド方式
は、請求項1〜4のいずれかにおいて、前記磁性体は、
前記半導体基板の表面であって前記インダクタ導体との
間に形成された第1の磁性体膜と、前記インダクタ導体
の表面側であって前記第1の磁性体膜とほぼ対向して形
成された第2の磁性体膜とにより構成されることを特徴
とする。
【0015】請求項6の半導体装置の磁気シールド方式
は、請求項1〜4のいずれかにおいて、前記磁性体は、
前記半導体基板の表面であって前記インダクタ導体との
間に形成された第1の磁性体膜により構成されることを
特徴とする。
【0016】請求項7の半導体装置の磁気シールド方式
は、請求項1〜4のいずれかにおいて、前記磁性体は、
前記半導体基板上に形成された前記インダクタ導体のさ
らに表面側に形成された第2の磁性体膜により構成され
ることを特徴とする。
【0017】請求項8の半導体装置の磁気シールド方式
は、請求項3または4において、前記複数のインダクタ
導体を覆う前記複数の磁性体は、前記半導体基板の表面
であって前記半導体基板と前記複数のインダクタ導体と
の間に形成された第1の磁性体膜と、前記複数のインダ
クタ導体のそれぞれの表面側を個別に覆うように形成さ
れた複数の第2の磁性体膜とにより構成されることを特
徴とする。
【0018】請求項9の半導体装置の磁気シールド方式
は、請求項3または4において、前記複数のインダクタ
導体を覆う前記複数の磁性体は、前記半導体基板の表面
であって前記半導体基板と前記複数のインダクタ導体と
のそれぞれの間に個別に形成された第1の磁性体膜と、
前記複数のインダクタ導体の表面側を共通に覆うように
形成された第2の磁性体膜とにより構成されることを特
徴とする。
【0019】請求項10の半導体装置の磁気シールド膜
形成方法は、半導体基板上に第1の絶縁性磁性体膜を形
成する第1の工程と、前記第1の絶縁性磁性体膜表面の
隣接した位置に1あるいは複数のインダクタ導体を形成
する第2の工程と、前記1あるいは複数のインダクタ導
体を覆うように第2の絶縁性磁性体膜を形成する第3の
工程と、前記1あるいは複数のインダクタ導体のそれぞ
れの周辺部分に形成された前記第1および第2の絶縁性
磁性体膜の両方あるいは第2の絶縁性磁性体膜のみを除
去する第4の工程と、を備え、前記1あるいは複数のイ
ンダクタ導体のそれぞれに対応して形成された前記絶縁
性磁性体膜により磁気遮蔽を行うことを特徴とする。
【0020】請求項11の半導体装置の磁気シールド膜
形成方法は、半導体基板上の隣接した位置に直接あるい
は第1の絶縁膜を介して1あるいは複数のインダクタ導
体を形成する第1の工程と、前記1あるいは複数のイン
ダクタ導体を覆うように絶縁性磁性体膜を形成する第2
の工程と、前記1あるいは複数のインダクタ導体のそれ
ぞれの周辺部分に形成された前記絶縁性磁性体膜を除去
する第3の工程と、を備え、前記1あるいは複数のイン
ダクタ導体のそれぞれに対応して形成された前記絶縁性
磁性体膜により磁気遮蔽を行うことを特徴とする。
【0021】請求項12の半導体装置の磁気シールド膜
形成方法は、半導体基板上に絶縁性磁性体膜を形成する
第1の工程と、前記第1の絶縁性磁性体膜表面の隣接し
た位置に1あるいは複数のインダクタ導体を形成する第
2の工程と、前記1あるいは複数のインダクタ導体のそ
れぞれの周辺部分に形成された前記絶縁性磁性体膜を除
去する第3の工程と、を備え、前記1あるいは複数のイ
ンダクタ導体のそれぞれに対応して形成された前記絶縁
性磁性体膜により磁気遮蔽を行うことを特徴とする。
【0022】請求項13の半導体装置の磁気シールド膜
形成方法は、半導体基板上に第1の導電性磁性体膜を形
成する第1の工程と、前記第1の導電性磁性体膜の表面
に第1の絶縁膜を形成する第2の工程と、前記第1の絶
縁膜のさらに表面であって隣接した位置に1あるいは複
数のインダクタ導体を形成する第3の工程と、前記1あ
るいは複数のインダクタ導体の表面に第2の絶縁膜を形
成する第4の工程と、前記第2の絶縁膜が表面に形成さ
れた前記1あるいは複数のインダクタ導体を覆うように
第2の導電性磁性体膜を形成する第5の工程と、前記1
あるいは複数のインダクタ導体のそれぞれの周辺部分に
形成された前記第1および第2の導電性磁性体膜の両方
あるいは第2の導電性磁性体膜のみを除去する第6の工
程と、を備え、前記1あるいは複数のインダクタ導体の
それぞれに対応して形成された前記導電性磁性体膜によ
り磁気遮蔽を行うことを特徴とする。
【0023】請求項14の半導体装置の磁気シールド膜
形成方法は、半導体基板上の隣接した位置に直接あるい
は第1の絶縁膜を介して1あるいは複数のインダクタ導
体を形成する第1の工程と、前記1あるいは複数のイン
ダクタ導体の表面に第2の絶縁膜を形成する第2の工程
と、前記第2の絶縁膜が表面に形成された前記1あるい
は複数のインダクタ導体を覆うように導電性磁性体膜を
形成する第3の工程と、前記1あるいは複数のインダク
タ導体のそれぞれの周辺部分に形成された前記絶縁性磁
性体膜を除去する第4の工程と、を備え、前記1あるい
は複数のインダクタ導体のそれぞれに対応して形成され
た前記導電性磁性体膜により磁気遮蔽を行うことを特徴
とする。
【0024】請求項15の半導体装置の磁気シールド膜
形成方法は、半導体基板上に導電性磁性体膜を形成する
第1の工程と、前記導電性磁性体膜の表面に絶縁膜を形
成する第2の工程と、前記絶縁膜のさらに表面であって
隣接した位置に1あるいは複数のインダクタ導体を形成
する第3の工程と、前記1あるいは複数のインダクタ導
体のそれぞれの周辺部分に形成された前記導電性磁性体
膜を除去する第4の工程と、を備え、前記1あるいは複
数のインダクタ導体のそれぞれに対応して形成された前
記導電性磁性体膜により磁気遮蔽を行うことを特徴とす
る。
【0025】請求項16の半導体装置の磁気シールド膜
形成方法は、請求項10〜15のいずれかにおいて、前
記絶縁性磁性体膜あるいは前記導電性磁性体膜は、薄膜
形成技術により形成することを特徴とする。
【0026】請求項17の半導体装置の磁気シールド膜
形成方法は、請求項10〜15のいずれかにおいて、前
記絶縁性磁性体膜あるいは前記導電性磁性体膜の除去
は、エッチングあるいはレーザ光照射により行うことを
特徴とする。
【0027】
【作用】請求項1または3の発明では、半導体基板上に
ほぼ平面状に形成されたインダクタ導体を絶縁性磁性体
で覆っている。したがって、このインダクタ導体に通電
したときに発生する磁束は、この絶縁性磁性体を磁路と
して分布することになり、インダクタ導体を覆った絶縁
性磁性体の外部にはほとんど漏れないため、外部への磁
気的影響を最小限に抑えることができる。特に、請求項
3では半導体基板上に複数のインダクタ導体が形成され
ており、それぞれが個別に磁気的に遮蔽されるため、隣
接したインダクタ同士の磁気的結合を防止することがで
きる。
【0028】また、請求項2または4の発明では、半導
体基板上に形成されたインダクタ導体を絶縁膜を介して
導電性磁性体により覆っている。したがって、このイン
ダクタ導体と導電性磁性体との間の電気的絶縁は絶縁膜
によって確保されるとともに、インダクタ導体に通電し
たときに発生する磁束は、この導電性磁性体を磁路とし
て分布することになり、インダクタ導体を覆った導電性
磁性体の外部にはほとんど漏れないため、外部への磁気
的影響を最小限に抑えることができる。特に、請求項4
では半導体基板上に複数のインダクタ導体が形成されて
おり、それぞれが個別に磁気的に遮蔽されるため、隣接
したインダクタ同士の磁気的結合を防止することができ
る。
【0029】また、請求項5の発明では、上述した絶縁
性あるいは導電性の磁性体を第1および第2の磁性体膜
により構成しており、これら第1および第2の磁性体膜
によってインダクタ導体を挟み込んでいる。したがっ
て、これら第1および第2の磁性体膜によって磁路が形
成され、インダクタ導体に通電することにより発生した
磁束は、磁路を形成する第1の磁性体膜および第2の磁
性体膜の内部を通って再びインダクタ導体に戻ってくる
ことになり、外部への磁束の漏れがほとんどなくなる。
【0030】また、請求項6の発明では、上述した絶縁
性あるいは導電性の磁性体を請求項5で用いた第1の磁
性体膜のみで構成しており、この第1の磁性体膜をイン
ダクタ導体と半導体基板との間に介在させている。した
がって、インダクタ導体に沿って形成されたこの第1の
磁性体膜を通るように磁路が形成され、インダクタ導体
から遠く離れた部分には磁束が分布しないため、インダ
クタ導体から外部への磁束の漏れがほとんどなくなる。
【0031】また、請求項7の発明では、上述した絶縁
性あるいは導電性の磁性体を請求項5で用いた第2の磁
性体膜のみで構成しており、この第2の磁性体膜を半導
体基板上に形成されたインダクタ導体のさらに表面側に
形成している。したがって、請求項6と同様に、インダ
クタ導体に沿って形成されたこの第2の磁性体膜を通る
ように磁路が形成され、インダクタ導体から遠くはなれ
た部分には磁束が分布しないため、インダクタ導体から
外部への磁束の漏れがほとんどなくなる。
【0032】また、請求項8または9の発明では、半導
体基板上に複数のインダクタ導体を形成する場合におい
て、各インダクタ導体を挟むように形成する第1および
第2の磁性体膜のいずれか一方を各インダクタ導体に沿
って連続するように形成している。このように、一方の
磁性体膜を切れ間なく連続させた場合であっても、他方
の磁性体膜によって各インダクタ導体を個別に覆うこと
により、この個別に覆うように形成された他方の磁性体
膜を通るように磁路が形成される。したがって、インダ
クタ導体から外部への磁束の漏れががほとんどなく、し
かもインダクタ導体間が相互に磁気的に結合されること
もない。
【0033】また、請求項10の発明では、半導体基板
上に第1の絶縁性磁性体膜を形成した後、1あるいは複
数のインダクタ導体を形成し、さらにそれらの全体を覆
うように第2の絶縁性磁性体膜を形成し、最後にインダ
クタ導体周辺の絶縁性磁性体膜を除去することにより、
各インダクタ導体を個別に覆った絶縁性磁性体膜を形成
している。したがって、隣接して配置されたインダクタ
導体の数にかかわらず、その全体を覆う第1および第2
の絶縁性磁性体膜を形成すればよく、製造工程の簡略化
が可能となる。
【0034】また、請求項11の発明では、半導体基板
上に1あるいは複数のインダクタ導体を形成した後、そ
れらの全体を覆うように絶縁性磁性体膜を形成し、最後
にインダクタ導体周辺の絶縁性磁性体膜を除去すること
により、各インダクタ導体を片側から個別に覆った絶縁
性磁性体膜を形成している。したがって、隣接して配置
されたインダクタ導体の数にかかわらず、その片面側を
全体に覆う絶縁性磁性体膜を形成すればよく、製造工程
の簡略化が可能となる。
【0035】また、請求項12の発明では、半導体基板
上に絶縁性磁性体膜を形成した後、その上に1あるいは
複数のインダクタ導体を形成し、最後にインダクタ導体
周辺の絶縁性磁性体膜を除去することにより、各インダ
クタ導体の片側に個別に介在させた絶縁性磁性体膜を形
成している。したがって、隣接して配置されたインダク
タ導体の数にかかわらず、半導体基板表面を広範囲にわ
たって覆う絶縁性磁性体膜を形成すればよく、製造工程
の簡略化が可能となる。
【0036】また、請求項13〜15の発明では、請求
項10〜12で用いた絶縁性磁性体膜を導電性磁性体膜
に置き換えるとともに、インダクタ導体の表面にこの導
電性磁性体膜との電気的な絶縁を行う絶縁膜を介在させ
たものである。したがって、請求項10〜12の場合と
同様に、隣接して配置されたインダクタ導体の数にかか
わらず、その全体あるいは片面側を覆う導電性磁性体膜
を形成すればよく、製造工程の簡略化が可能となる。
【0037】また、請求項16の発明では、上述した絶
縁性磁性体膜あるいは導電性磁性体膜を薄膜形成技術に
より形成している。したがって、ICやLSI等の半導
体基板上に超小型のインダクタ導体を形成するような場
合であっても、容易に膜形成を行うことができる。
【0038】また、請求項17の発明では、上述した絶
縁性磁性体膜あるいは導電性磁性体膜の除去をエッチン
グあるいはレーザ光照射により行っており、容易に微細
加工を行うことができる。
【0039】
【実施例】以下、本発明の半導体装置の磁気シールド方
式および磁気シールド膜形成方法を適用した一実施例の
半導体装置について、図面を参照しながら具体的に説明
する。
【0040】図1は、半導体基板上の隣接した位置に形
成された2つのインダクタ導体の磁気シールドを行う一
実施例の概略を示す図である。
【0041】本実施例の半導体基板10は、その表面で
隣接する位置に2つのインダクタ導体12,14が形成
されている。しかも、一方のインダクタ導体12は絶縁
性の磁性体16により、他方のインダクタ導体14は絶
縁性の磁性体18によりそれぞれ覆われている。
【0042】上述した半導体基板10は、例えばn形シ
リコン基板(n−Si基板)やその他の半導体材料(例
えばゲルマニウムやアモルファスシリコン等の非晶質材
料)が用いられる。また、インダクタ導体12,14の
それぞれは、アルミニウムや金等の金属薄膜あるいはポ
リシリコン等の半導体材料を渦巻き形状あるいは蛇行形
状等に形成している。
【0043】なお、図1に示した半導体基板10には、
2つのインダクタ導体12,14以外にもトランジス
タ,ダイオード等の能動素子や抵抗,コンデンサ等の受
動素子が形成されており、2つのインダクタ導体12,
14と他の各素子とが配線されてICやLSI等が構成
されているが、説明を簡単なものとするため、インダク
タ導体12,14のみに着目して図示してある。
【0044】図2は、図1に示したインダクタ導体部分
の断面を示す図である。
【0045】図2において、一方のインダクタ導体12
近傍に着目すると、半導体基板10表面に絶縁性の磁性
体膜16aを介してインダクタ導体12が形成されてお
り、さらにその表面に絶縁性の磁性体膜16bが被覆形
成されている。これら2つの磁性体膜16a,16bに
よって図1に示した磁性体16が構成される。
【0046】同様に、他方のインダクタ導体14近傍に
着目すると、半導体基板10表面に絶縁性の磁性体膜1
8aを介してインダクタ導体14が形成されており、さ
らにその表面に絶縁性の磁性体膜18bが被覆形成され
ている。これら2つの磁性体膜18a,18bによって
図1に示した磁性体18が構成される。
【0047】図3は、図2に示したインダクタ導体近傍
の磁束の流れを示す図であり、一方のインダクタ導体1
2近傍の断面を拡大した図である。
【0048】同図に示すように、両面に形成された磁性
体膜16a,16bによってインダクタ導体12が覆わ
れており、これら2つの磁性体膜16a,16bによっ
て磁路が形成される。したがって、インダクタ導体12
とほぼ垂直方向に発生した磁束は、これら2つの磁性体
膜16a,16bの内部を通って再びインダクタ導体1
2に戻ってくる。このため、磁性体膜16a,16bの
外部への磁束の漏れを減らして、インダクタ導体12が
発生する磁束による外部への影響を最小限に抑えること
ができる。
【0049】また、他方のインダクタ導体14について
も同様であり、インダクタ導体14とほぼ垂直方向に発
生した磁束は、これら2つの磁性体膜18a,18bの
内部を通って再びインダクタ導体14に戻ってくる。こ
のため、磁性体膜18a,18bの外部への磁束の漏れ
を減らして、インダクタ導体14が発生する磁束による
外部への影響を最小限に抑えることができる。
【0050】さらに、半導体基板10表面の隣接した位
置に形成された2つのインダクタ導体12,14のそれ
ぞれにおいて、上述したように外部への漏れ磁束を最小
限に抑えることができるため、2つのインダクタ導体1
2,14相互の磁気的な結合の度合いも最小限に抑える
ことができる。したがって、半導体基板10を利用して
構成した回路内で別々に動作しているインダクタ導体が
相互にトランス結合して誤動作することを防止すること
ができる。
【0051】図4は、インダクタ導体の両側に磁性体膜
を形成する製造工程を示す図であり、一例として図2に
示した2つのインダクタ導体のそれぞれの両面を磁性体
膜で別個に覆う場合が示されている。
【0052】(1) まず、半導体基板10の表面に絶縁性
の磁性体膜20を各種薄膜形成技術を利用して形成する
(同図(A))。
【0053】例えば、磁性体膜20としては、ガンマ・
フェライトやバリウム・フェライト等の各種磁性体膜を
用いることができる。特に、磁気記憶媒体として一般的
なガンマ・フェライトは、ガンマ・フェライトの薄膜を
形成する基板に平行な面方向に微小磁石を並べたような
磁化方向を有しており、図3に示したような磁路を形成
する際に好都合となる。また、ガンマ・フェライトを用
いる場合には、塗布により磁性体膜を形成することがで
きるため、製造が容易となる。
【0054】なお、磁性体膜の材質や形成方法について
は各種のものが考えられ、例えばFeO等を真空蒸着し
て磁性体膜を形成する方法や、その他分子線エピタキシ
ー法(MBE法),化学気相成長法(CVD法),スパ
ッタ法等を用いて磁性体膜を形成する方法等が考えられ
る。
【0055】(2) 次に、磁性体膜20のさらに表面にイ
ンダクタ導体12,14のそれぞれを形成する(同図
(B))。
【0056】各インダクタ導体12,14は、最も一般
的な場合には渦巻き形状に形成されており、所定のイン
ダクタンスを有する形状とする。
【0057】また、各インダクタ導体12,14は、一
般には金属薄膜によって形成されるが、ポリシリコン等
の半導体材料で形成するようにしてもよい。例えば、ア
ルミニウム等の金属薄膜を絶縁性磁性体膜20のほぼ全
面に形成したのち、フォトリソグラフィによって金属薄
膜を部分的に除去して渦巻き形状のインダクタ導体1
2,14が形成される。
【0058】(3) 次に、インダクタ導体12,14およ
び露出した磁性体膜20の表面に絶縁性の磁性体膜22
を形成する(同図(C))。
【0059】(4) 最後に、インダクタ導体12,14を
覆う部分を残して、磁性体膜20,22を部分的に除去
する(同図(D))。このようにして残った磁性体膜2
0,22が、一方のインダクタ導体12を覆う磁性体膜
16a,16bを、他方のインダクタ導体14を覆う磁
性体膜18a,18bをそれぞれ形成する。
【0060】なお、磁性体膜20,22を部分的に除去
する手法としては、半導体製造工程の一部として汎用さ
れているエッチングによる方法やレーザ光照射による方
法が考えられる。エッチングによる方法は、半導体製造
工程に含ませることができるため、半導体製造工程によ
ってインダクタ導体12,14やその他の部品を含むI
CやLSIを製造する際に同時に磁性体膜20,22の
部分的除去も行うことができ、製造工程の簡略化が可能
となる利点がある。また、レーザ光照射による方法は、
磁性体膜20,22の一部を正確な寸法精度で除去する
ことができる利点がある。
【0061】このように、半導体基板10上に形成した
2つのインダクタ導体12,14の全体を覆うように大
きな磁性体膜20,22を形成しておいて、その後これ
らの磁性体膜20,22の一部を除去することにより、
各インダクタ導体12,14を個別に磁性体膜16a,
16bあるいは18a,18bで覆っている。したがっ
て、インダクタ導体12等の数にかかわらず各インダク
タ導体を個別に覆う磁性体膜を容易に形成することがで
き、製造工程の簡略化が可能となる。
【0062】図5は、本実施例の変形例を示す図であ
り、図2および図3に対応する断面が示されている。
【0063】図5(A)は、一方のインダクタ導体12
に着目すると、半導体基板10表面に直接インダクタ導
体12が形成されており、さらにその表面に絶縁性の磁
性体膜16bが被覆形成されている。また、他方のイン
ダクタ導体14に着目すると、半導体基板10表面に直
接インダクタ導体14が形成されており、さらにその表
面に絶縁性の磁性体膜18bが被覆形成されている。し
たがって、図2に示した磁性体膜16a,18aが省略
されたものであり、各インダクタ導体12,14の表面
側の片面のみに、磁性体膜16b,18bのそれぞれが
形成されている。
【0064】このような構造は、例えば図4に示した工
程を用いて製造することができ、その中で同図(A)に
示した磁性体膜20を形成する工程のみを省略すればよ
い。
【0065】図5(B)は、同図(A)に示したインダ
クタ導体近傍の磁束の流れを示す図であり、一方のイン
ダクタ導体12近傍の断面を拡大したものである。同図
(B)に示すように、インダクタ導体12の表面側のみ
に形成された磁性体膜16bが磁路となるため、この磁
路に沿った磁束分布となり、インダクタ導体12によっ
て発生した磁束はこの磁路を含む近傍の領域を通ってイ
ンダクタ導体12に戻ってくる。このため、磁性体膜1
6bに隣接する空間への磁束の漏れを減らして、インダ
クタ導体12が発生する磁束による外部への影響を最小
限に抑えることができる。
【0066】また、インダクタ導体14についても同様
であり、半導体基板10表面の隣接した位置に形成され
た2つのインダクタ導体12,14のそれぞれにおい
て、上述したように外部への漏れ磁束を最小限に抑える
ことができるため、2つのインダクタ導体12,14相
互の磁気的な結合の度合いも最小限に抑えることができ
る。
【0067】図6は、本実施例の他の変形例を示す図で
あり、図5に示した場合とは反対に半導体基板10とイ
ンダクタ導体12,14との間に挟み込むように形成し
た磁性体膜16a,18aのみを残して、図2に示した
磁性体膜16b,18bを省略した場合が示されてい
る。
【0068】図6(A)は、一方のインダクタ導体12
に着目すると、半導体基板10表面に絶縁性の磁性体膜
16aが形成されており、さらにその上にインダクタ導
体12が形成されている。このとき同図(B)に示すよ
うに、磁性体膜16aの一部を掘り下げて凹部を形成し
た後にインダクタ導体12を形成することが望ましい。
また、他方のインダクタ導体14も同様であり、半導体
基板10表面に磁性体膜18aが形成されており、さら
にその上にインダクタ導体14が形成されている。
【0069】このような構造は、例えば図4に示した工
程を用いて製造することができ、その中で同図(C)に
示した磁性体膜22を形成する工程のみを省略すればよ
い。また、磁性体膜16aの一部を掘り下げる場合に
は、図4(A)に示した磁性体膜20を形成した後イン
ダクタ導体12等に対応する部分のみエッチング等によ
り若干掘り下げればよい。
【0070】図6(C)は、同図(B)に示したインダ
クタ導体近傍の磁束の流れを示す図であり、一方のイン
ダクタ導体12近傍の断面を拡大したものである。
【0071】同図(C)に示すように、半導体基板10
とインダクタ導体12との間に形成された磁性体膜16
aが磁路となるため、この磁路に沿った磁束分布とな
り、インダクタ導体12によって発生した磁束はこの磁
路を含む近傍の領域を通ってインダクタ導体12に戻っ
てくる。このため、磁性体膜16aに隣接する空間への
磁束の漏れを減らして、インダクタ導体12が発生する
磁束による外部への影響を最小限に抑えることができ
る。
【0072】また、インダクタ導体14についても同様
であり、半導体基板10表面の隣接した位置に形成され
た2つのインダクタ導体12,14のそれぞれにおい
て、上述したように外部への漏れ磁束を最小限に抑える
ことができるため、2つのインダクタ導体12,14相
互の磁気的な結合の度合いも最小限に抑えることができ
る。
【0073】図7は、本実施例の他の変形例を示す図で
あり、同図(A)には図2に示した各インダクタ導体1
2,14毎に形成された磁性体膜16a,18aを共通
する1つの絶縁性の磁性体膜24に置き換えた場合が示
されている。このような構造は、例えば図4に示した工
程を用いて製造することができ、その中で同図(D)に
示した磁性体膜20,22の一部を除去する工程で表面
側にある一方の磁性体膜22のみを除去するようにすれ
ばよい。
【0074】また、同図(B)は同図(A)に示したイ
ンダクタ導体近傍の磁束の流れを示す図であり、一方の
インダクタ導体12近傍の断面を拡大したものである。
同図(B)に示すように、インダクタ導体12の表面に
形成された磁性体膜16bが磁路となるように磁束分布
が決定されるため、インダクタ導体12によって発生し
た磁束は磁性体膜16bおよび24の内部を通ってイン
ダクタ導体12に戻ってくる。このため、磁性体膜16
bに隣接する空間への磁束の漏れを減らして、インダク
タ導体12が発生する磁束による外部への影響を最小限
に抑えることができる。
【0075】図8は、本実施例の他の変形例を示す図で
あり、同図(A)には図4に示した場合とは反対に、図
2に示した各インダクタ導体12,14毎に形成された
磁性体膜16b,18bを共通する1つの絶縁性の磁性
体膜26に置き換えた場合が示されている。このような
構造は、例えば図4に示した工程を用いて製造すること
ができ、その中で最後に磁性体膜の一部を除去する工程
を、同図(A)に示した磁性体膜20を形成する工程の
次に行えばよい。
【0076】また、同図(B)には同図(A)に示した
インダクタ導体近傍の磁束の流れを示す図であり、一方
のインダクタ導体12近傍の断面を拡大したものであ
る。同図(B)に示すように、インダクタ導体12と半
導体基板10との間に形成された磁性体膜16aが磁路
となるように磁束分布が決定されるため、インダクタ導
体12によって発生した磁束は磁性体膜16aおよび1
6bの内部を通ってインダクタ導体12に戻ってくる。
このため、磁性体膜16bに隣接する空間への磁束の漏
れを減らして、インダクタ導体12が発生する磁束によ
る外部への影響を最小限に抑えることができる。
【0077】ところで、上述した本実施例のインダクタ
導体12等は、その周辺部分に形成される磁性体16
(磁性体膜16a,16b)の透磁率や容積等によりイ
ンダクタンスが変化する。したがって、透磁率が磁性体
膜全体で均一でない場合や、若干磁性体膜の容積が変動
するような場合には、磁性体膜を形成した後に各インダ
クタ導体12等のインダクタンスを調整することができ
れば便利である。
【0078】図9は、半導体基板上に平面状に形成され
たインダクタ導体のインダクタンスを調整する機構を示
す図である。
【0079】同図に示すように、インダクタ導体12は
渦巻き形状を有しており、その外周を周回するように所
定ターン数(例えば2ターン)の調整用導体28が形成
されている。この調整用導体28の両端部には、印加電
圧を可変に制御することができるバイアス用電源30が
接続されている。バイアス用電源30から調整用導体2
8に所定の直流バイアス電圧を印加して一定電流iを流
すことにより、インダクタ導体12およびその周辺部分
に形成された磁性体膜16a,16bにより決定される
インダクタンスをある範囲で調整することができる。
【0080】このように、インダクタ導体12等のイン
ダクタンスを調整する機構を備えることにより、磁性体
膜16a等の特性のばらつきによるインダクタンスの変
動を防止することができ、インダクタ導体の安定した特
性を確保することができる。
【0081】なお、本発明は上記実施例に限定されるも
のではなく、本発明の要旨の範囲内で種々の変形実施が
可能である。
【0082】例えば、上述した実施例では、2つのイン
ダクタ導体12,14を半導体基板10上の隣接した位
置に形成する場合を例にとり説明したが、3つ以上のイ
ンダクタ導体を形成する場合、あるいは1つのインダク
タ導体を形成する場合についても同様である。1つのイ
ンダクタ導体のみを形成する場合には、このインダクタ
導体のみを覆うように磁性体膜を形成することにより、
外部への磁束の漏れを防止して、他の部品に対する磁束
の影響を最小限に抑えることができる。
【0083】また、各インダクタ導体の形状は渦巻き形
状としたが、高周波信号を使用する場合等においては必
ずしも渦巻き形状に限定する必要はなく、蛇行形状や曲
線形状あるいはほぼ直線形状でもよく、所望のインダク
タンスを得られればよい。
【0084】また、図9に示した調整用導体28は、イ
ンダクタ導体12の外側を周回するように形成したが、
インダクタ導体12に重ねて形成するようにしてもよ
い。
【0085】また、上述した実施例では、磁性体膜16
a,16b,18a,18bとして絶縁性材料を用いた
が、メタル粉(MP)のような導電性材料を用いるよう
にしてもよい。但し、このような導電性の磁性体膜を上
述した絶縁性の磁性体膜16a等に置き換えて使用する
と、インダクタ導体12等の各周回部分が短絡されてイ
ンダクタ導体として機能しなくなるため、各インダクタ
導体と導電性の磁性体膜との間を電気的に絶縁する必要
がある。この絶縁方法としては、インダクタ導体12等
を酸化して絶縁酸化膜を形成する方法や、化学気相法等
によりシリコン酸化膜あるいは窒化膜を形成する方法等
がある。このような各種の方法により絶縁膜を形成する
には、例えば図4で説明した製造工程において絶縁性磁
性体膜を導電性磁性体膜に置き換えるとともに、磁性体
膜を形成する工程とインダクタ導体を形成する工程との
間に絶縁膜を製造する工程を挿入すればよい。
【0086】特に、メタル粉等の導電性材料は、ガンマ
−フェライト等の絶縁性材料に比べると透磁率が大きい
ため、大きなインダクタンスを確保することができる利
点がある。
【0087】また、上述した実施例では、インダクタ導
体12等を半導体基板10の表面に形成する場合を例に
とり説明したが、各インダクタ導体12等は半導体基板
10の一部をエッチング等により掘り下げて埋没させる
ようにしてもよく、この場合にはさらにその上に蓋をす
るように磁性体膜を形成することにより、各インダクタ
導体12等から外部への磁束の漏れを最小限に抑えるこ
とができる。
【0088】また、インダクタ導体12等は、半導体基
板10の表面近傍に熱拡散やイオン注入により渦巻き形
状や蛇行形状等のp領域あるいはn領域を形成すること
により実現してもよい。この場合もさらにその上に磁性
体膜を形成することにより、各インダクタ導体から外部
への磁束の漏れを最小限に抑えることができる。
【0089】また、上述した各インダクタ導体12等は
1本のコイル状に形成したが、各周回部分が並行するよ
うに2本の導体を渦巻き形状に形成し、これら2本の導
体をトランス結合させて用いるようにしてもよい。
【0090】図10は、2本の導体をトランス結合させ
た変形例を示す図である。同図に示すように、2本のイ
ンダクタ導体32,34を1組としてトランス結合させ
るとともに、これらの全体を覆うように磁性体膜36を
形成する。したがって、これら2本のインダクタ導体3
2,34同士が磁気的に結合されるとともに、これらの
インダクタ導体32,34により発生する磁束は磁性体
膜36の外部には漏れないため、図示しない他のインダ
クタ導体あるいは他の部品に対する磁気的な影響をなく
すことができる。
【0091】
【発明の効果】上述したように請求項1または3の発明
によれば、半導体基板上にほぼ平面状に形成されたイン
ダクタ導体を絶縁性磁性体で覆っており、発生する磁束
はこの絶縁性磁性体を磁路として分布して外部にはほと
んど漏れないため、外部への磁気的影響を最小限に抑え
ることができる。特に、請求項3では半導体基板上に複
数のインダクタ導体が形成されており、それぞれが個別
に磁気的に遮蔽されるため、隣接したインダクタ同士の
磁気的結合を防止することができる。
【0092】また、請求項2または4の発明によれば、
半導体基板上にほぼ平面状に形成されたインダクタ導体
を絶縁膜を介して導電性磁性体により覆っており、イン
ダクタ導体と導電性磁性体との間の電気的絶縁は絶縁膜
によって確保されるとともに、発生する磁束はこの導電
性磁性体を磁路として分布して外部にはほとんど漏れな
いため、外部への磁気的影響を最小限に抑えることがで
きる。特に、請求項4では半導体基板上に複数のインダ
クタ導体が形成されており、それぞれが個別に磁気的に
遮蔽されるため、隣接したインダクタ同士の磁気的結合
を防止することができる。
【0093】また、請求項5の発明によれば、上述した
磁性体を第1および第2の磁性体膜によってインダクタ
導体を挟み込んでおり、これら第1および第2の磁性体
膜によって磁路が形成されるため、インダクタ導体に通
電することにより発生した磁束は、磁路を形成する第1
の磁性体膜および第2の磁性体膜の内部を通って再びイ
ンダクタ導体に戻ってくることになり、外部への磁束の
漏れがほとんどなくなる。
【0094】また、請求項6の発明によれば、上述した
磁性体を請求項5で用いた第1の磁性体膜のみで構成し
ており、インダクタ導体に沿って形成されたこの第1の
磁性体膜を通るように磁路が形成されるため、インダク
タ導体から遠く離れた部分には磁束が分布せずに、イン
ダクタ導体から外部への磁束の漏れがほとんどなくな
る。
【0095】また、請求項7の発明によれば、上述した
磁性体を請求項5で用いた第2の磁性体膜のみで個性し
ており、請求項6と同様に、インダクタ導体に沿って形
成されたこの第2の磁性体膜を通るように磁路が形成さ
れるため、インダクタ導体から遠くはなれた部分には磁
束が分布せずに、インダクタ導体から外部への磁束の漏
れがほとんどなくなる。
【0096】また、請求項8または9の発明によれば、
半導体基板上に複数のインダクタ導体を形成する場合に
おいて、各インダクタ導体を挟むように形成する第1お
よび第2の磁性体膜のいずれか一方を各インダクタ導体
に沿って連続するように形成している。したがって、こ
のように一方の磁性体膜を切れ間なく連続させた場合で
あっても、他方の磁性体膜によって各インダクタ導体を
個別に覆うことにより、この個別に覆うように形成され
た他方の磁性体膜を通るように磁路が形成されるため、
インダクタ導体から外部への磁束の漏れおよびインダク
タ導体相互の磁気的結合を防止することができる。
【0097】また、請求項10の発明によれば、半導体
基板上に第1の絶縁性磁性体膜,インダクタ導体,第2
の絶縁性磁性体膜を形成した後、最後にインダクタ導体
周辺の絶縁性磁性体膜を除去することにより、各インダ
クタ導体を個別に覆った絶縁性磁性体膜を形成してお
り、隣接して配置されたインダクタ導体の数にかかわら
ず、その全体を覆う第1および第2の絶縁性磁性体膜を
形成すればよく、製造工程の簡略化が可能となる。
【0098】また、請求項11の発明によれば、半導体
基板上にインダクタ導体,絶縁性磁性体膜を形成した
後、最後にインダクタ導体周辺の絶縁性磁性体膜を除去
することにより、各インダクタ導体を片側から個別に覆
った絶縁性磁性体膜を形成しており、隣接して配置され
たインダクタ導体の数にかかわらず、その片面側を全体
に覆う絶縁性磁性体膜を形成すればよく、製造工程の簡
略化が可能となる。
【0099】また、請求項12の発明によれば、半導体
基板上に絶縁性磁性体膜,インダクタ導体を形成した
後、最後にインダクタ導体周辺の絶縁性磁性体膜を除去
することにより、各インダクタ導体の片側に個別に介在
させた絶縁性磁性体膜を形成しており、隣接して配置さ
れたインダクタ導体の数にかかわらず、半導体基板表面
を広範囲にわたって覆う絶縁性磁性体膜を形成すればよ
く、製造工程の簡略化が可能となる。
【0100】また、請求項13〜15の発明によれば、
請求項10〜12で用いた絶縁性磁性体膜を導電性磁性
体膜に置き換えるとともに、インダクタ導体の表面にこ
の導電性磁性体膜との電気的な絶縁を行う絶縁膜を介在
させており、請求項10〜12の場合と同様に、隣接し
て配置されたインダクタ導体の数にかかわらず、その全
体あるいは片面側を覆う導電性磁性体膜を形成すればよ
く、製造工程の簡略化が可能となる。
【0101】また、請求項16の発明によれば、上述し
た磁性体膜を薄膜形成技術により形成しており、ICや
LSI等の半導体基板上に超小型のインダクタ導体を形
成するような場合であっても、容易に膜形成を行うこと
ができる。
【0102】また、請求項17の発明によれば、上述し
た絶縁性磁性体膜あるいは導電性磁性体膜の除去をエッ
チングあるいはレーザ光照射により行っており、容易に
微細加工を行うことができる。
【図面の簡単な説明】
【図1】本実施例の半導体装置の磁気シールド方式の概
略を示す図である。
【図2】図1に示したインダクタ導体部分の断面を示す
図である。
【図3】インダクタ導体近傍の磁束分布を示す図であ
る。
【図4】本実施例のインダクタ導体の磁気遮蔽を行う磁
性体膜を形成する工程を示す図である。
【図5】本実施例の変形例を示す図である。
【図6】本実施例の他の変形例を示す図である。
【図7】本実施例の他の変形例を示す図である。
【図8】本実施例の他の変形例を示す図である。
【図9】インダクタンス調整機構を追加した本実施例の
他の変形例を示す図である。
【図10】2本のインダクタ導体を1組として磁気遮蔽
を行った変形例を示す図である。
【図11】プリント配線基板上における磁気的影響を考
慮した複数のコイル配置を示す図である。
【図12】半導体基板上のインダクタ導体によって生じ
る磁束を説明するための図である。
【符号の説明】
10 半導体基板 12,14 インダクタ導体 16,18 磁性体 16a,16b,18a,18b 磁性体膜

Claims (17)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上にほぼ平面状に形成された
    インダクタ導体を絶縁性磁性体により覆うことにより、
    前記インダクタ導体の磁気遮蔽を行うことを特徴とする
    半導体装置の磁気シールド方式。
  2. 【請求項2】 半導体基板上にほぼ平面状に形成された
    インダクタ導体を絶縁膜を介して導電性磁性体により覆
    うことにより、前記インダクタ導体の磁気遮蔽を行うこ
    とを特徴とする半導体装置の磁気シールド方式。
  3. 【請求項3】 半導体基板上の隣接した位置にほぼ平面
    状に形成された複数のインダクタ導体のそれぞれを絶縁
    性磁性体により個別に覆うことにより、前記複数のイン
    ダクタ導体間の磁気的絶縁を行うことを特徴とする半導
    体装置の磁気シールド方式。
  4. 【請求項4】 半導体基板上の隣接した位置にほぼ平面
    状に形成された複数のインダクタ導体のそれぞれを絶縁
    膜を介して導電性磁性体により個別に覆うことにより、
    前記複数のインダクタ導体間の磁気的絶縁を行うことを
    特徴とする半導体装置の磁気シールド方式。
  5. 【請求項5】 請求項1〜4のいずれかにおいて、 前記磁性体は、前記半導体基板の表面であって前記イン
    ダクタ導体との間に形成された第1の磁性体膜と、前記
    インダクタ導体の表面側であって前記第1の磁性体膜と
    ほぼ対向して形成された第2の磁性体膜とにより構成さ
    れることを特徴とする半導体装置の磁気シールド方式。
  6. 【請求項6】 請求項1〜4のいずれかにおいて、 前記磁性体は、前記半導体基板の表面であって前記イン
    ダクタ導体との間に形成された第1の磁性体膜により構
    成されることを特徴とする半導体装置の磁気シールド方
    式。
  7. 【請求項7】 請求項1〜4のいずれかにおいて、 前記磁性体は、前記半導体基板上に形成された前記イン
    ダクタ導体のさらに表面側に形成された第2の磁性体膜
    により構成されることを特徴とする半導体装置の磁気シ
    ールド方式。
  8. 【請求項8】 請求項3または4において、 前記複数のインダクタ導体を覆う前記複数の磁性体は、
    前記半導体基板の表面であって前記半導体基板と前記複
    数のインダクタ導体との間に形成された第1の磁性体膜
    と、前記複数のインダクタ導体のそれぞれの表面側を個
    別に覆うように形成された複数の第2の磁性体膜とによ
    り構成されることを特徴とする半導体装置の磁気シール
    ド方式。
  9. 【請求項9】 請求項3または4において、 前記複数のインダクタ導体を覆う前記複数の磁性体は、
    前記半導体基板の表面であって前記半導体基板と前記複
    数のインダクタ導体とのそれぞれの間に個別に形成され
    た第1の磁性体膜と、前記複数のインダクタ導体の表面
    側を共通に覆うように形成された第2の磁性体膜とによ
    り構成されることを特徴とする半導体装置の磁気シール
    ド方式。
  10. 【請求項10】 半導体基板上に第1の絶縁性磁性体膜
    を形成する第1の工程と、 前記第1の絶縁性磁性体膜表面の隣接した位置に1ある
    いは複数のインダクタ導体を形成する第2の工程と、 前記1あるいは複数のインダクタ導体を覆うように第2
    の絶縁性磁性体膜を形成する第3の工程と、 前記1あるいは複数のインダクタ導体のそれぞれの周辺
    部分に形成された前記第1および第2の絶縁性磁性体膜
    の両方あるいは第2の絶縁性磁性体膜のみを除去する第
    4の工程と、 を備え、前記1あるいは複数のインダクタ導体のそれぞ
    れに対応して形成された前記絶縁性磁性体膜により磁気
    遮蔽を行うことを特徴とする半導体装置の磁気シールド
    膜形成方法。
  11. 【請求項11】 半導体基板上の隣接した位置に直接あ
    るいは第1の絶縁膜を介して1あるいは複数のインダク
    タ導体を形成する第1の工程と、 前記1あるいは複数のインダクタ導体を覆うように絶縁
    性磁性体膜を形成する第2の工程と、 前記1あるいは複数のインダクタ導体のそれぞれの周辺
    部分に形成された前記絶縁性磁性体膜を除去する第3の
    工程と、 を備え、前記1あるいは複数のインダクタ導体のそれぞ
    れに対応して形成された前記絶縁性磁性体膜により磁気
    遮蔽を行うことを特徴とする半導体装置の磁気シールド
    膜形成方法。
  12. 【請求項12】 半導体基板上に絶縁性磁性体膜を形成
    する第1の工程と、 前記第1の絶縁性磁性体膜表面の隣接した位置に1ある
    いは複数のインダクタ導体を形成する第2の工程と、 前記1あるいは複数のインダクタ導体のそれぞれの周辺
    部分に形成された前記絶縁性磁性体膜を除去する第3の
    工程と、 を備え、前記1あるいは複数のインダクタ導体のそれぞ
    れに対応して形成された前記絶縁性磁性体膜により磁気
    遮蔽を行うことを特徴とする半導体装置の磁気シールド
    膜形成方法。
  13. 【請求項13】 半導体基板上に第1の導電性磁性体膜
    を形成する第1の工程と、 前記第1の導電性磁性体膜の表面に第1の絶縁膜を形成
    する第2の工程と、 前記第1の絶縁膜のさらに表面であって隣接した位置に
    1あるいは複数のインダクタ導体を形成する第3の工程
    と、 前記1あるいは複数のインダクタ導体の表面に第2の絶
    縁膜を形成する第4の工程と、 前記第2の絶縁膜が表面に形成された前記1あるいは複
    数のインダクタ導体を覆うように第2の導電性磁性体膜
    を形成する第5の工程と、 前記1あるいは複数のインダクタ導体のそれぞれの周辺
    部分に形成された前記第1および第2の導電性磁性体膜
    の両方あるいは第2の導電性磁性体膜のみを除去する第
    6の工程と、 を備え、前記1あるいは複数のインダクタ導体のそれぞ
    れに対応して形成された前記導電性磁性体膜により磁気
    遮蔽を行うことを特徴とする半導体装置の磁気シールド
    膜形成方法。
  14. 【請求項14】 半導体基板上の隣接した位置に直接あ
    るいは第1の絶縁膜を介して1あるいは複数のインダク
    タ導体を形成する第1の工程と、 前記1あるいは複数のインダクタ導体の表面に第2の絶
    縁膜を形成する第2の工程と、 前記第2の絶縁膜が表面に形成された前記1あるいは複
    数のインダクタ導体を覆うように導電性磁性体膜を形成
    する第3の工程と、 前記1あるいは複数のインダクタ導体のそれぞれの周辺
    部分に形成された前記絶縁性磁性体膜を除去する第4の
    工程と、 を備え、前記1あるいは複数のインダクタ導体のそれぞ
    れに対応して形成された前記導電性磁性体膜により磁気
    遮蔽を行うことを特徴とする半導体装置の磁気シールド
    膜形成方法。
  15. 【請求項15】 半導体基板上に導電性磁性体膜を形成
    する第1の工程と、 前記導電性磁性体膜の表面に絶縁膜を形成する第2の工
    程と、 前記絶縁膜のさらに表面であって隣接した位置に1ある
    いは複数のインダクタ導体を形成する第3の工程と、 前記1あるいは複数のインダクタ導体のそれぞれの周辺
    部分に形成された前記導電性磁性体膜を除去する第4の
    工程と、 を備え、前記1あるいは複数のインダクタ導体のそれぞ
    れに対応して形成された前記導電性磁性体膜により磁気
    遮蔽を行うことを特徴とする半導体装置の磁気シールド
    膜形成方法。
  16. 【請求項16】 請求項10〜15のいずれかにおい
    て、 前記絶縁性磁性体膜あるいは前記導電性磁性体膜は、薄
    膜形成技術により形成することを特徴とする半導体装置
    の磁気シールド膜形成方法。
  17. 【請求項17】 請求項10〜15のいずれかにおい
    て、 前記絶縁性磁性体膜あるいは前記導電性磁性体膜の除去
    は、エッチングあるいはレーザ光照射により行うことを
    特徴とする半導体装置の磁気シールド膜形成方法。
JP6170002A 1994-06-29 1994-06-29 半導体装置の磁気シールド方式および磁気シールド膜形成方法 Pending JPH0817656A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6170002A JPH0817656A (ja) 1994-06-29 1994-06-29 半導体装置の磁気シールド方式および磁気シールド膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6170002A JPH0817656A (ja) 1994-06-29 1994-06-29 半導体装置の磁気シールド方式および磁気シールド膜形成方法

Publications (1)

Publication Number Publication Date
JPH0817656A true JPH0817656A (ja) 1996-01-19

Family

ID=15896776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6170002A Pending JPH0817656A (ja) 1994-06-29 1994-06-29 半導体装置の磁気シールド方式および磁気シールド膜形成方法

Country Status (1)

Country Link
JP (1) JPH0817656A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110422A (ja) * 2000-09-28 2002-04-12 Murata Mfg Co Ltd チップ型コイル部品
US7119650B2 (en) * 1999-11-23 2006-10-10 Intel Corporation Integrated transformer
JP2007043096A (ja) * 2005-07-04 2007-02-15 Omron Corp 配線基板、電子機器および電源装置
JP2007526642A (ja) * 2004-03-03 2007-09-13 テレフオンアクチーボラゲット エル エム エリクソン(パブル) Vco結合を低減する方法およびインダクタのレイアウト
WO2010001339A3 (en) * 2008-07-02 2010-02-25 Nxp B.V. Planar, monolithically integrated coil
US8143986B2 (en) 2007-01-24 2012-03-27 Renesas Electronics Corporation Inductor
US8149080B2 (en) 2007-09-25 2012-04-03 Infineon Technologies Ag Integrated circuit including inductive device and ferromagnetic material
JP2013030513A (ja) * 2011-07-26 2013-02-07 Seiko Epson Corp ガスセルユニットおよび原子発振器
GB2509490A (en) * 2012-11-21 2014-07-09 Cambridge Silicon Radio Ltd Magnetic Coupling and Cancellation Arrangement for inductors.
WO2015016146A1 (ja) * 2013-08-01 2015-02-05 三菱電機株式会社 ゲート電源装置及びこれを用いた半導体遮断器
WO2022224474A1 (ja) * 2021-04-21 2022-10-27 昭和電工マテリアルズ株式会社 配線基板の製造方法及び積層体
WO2022224473A1 (ja) * 2021-04-21 2022-10-27 昭和電工マテリアルズ株式会社 配線基板
JPWO2022224475A1 (ja) * 2021-04-21 2022-10-27

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7119650B2 (en) * 1999-11-23 2006-10-10 Intel Corporation Integrated transformer
JP2002110422A (ja) * 2000-09-28 2002-04-12 Murata Mfg Co Ltd チップ型コイル部品
JP2007526642A (ja) * 2004-03-03 2007-09-13 テレフオンアクチーボラゲット エル エム エリクソン(パブル) Vco結合を低減する方法およびインダクタのレイアウト
KR101298288B1 (ko) * 2004-03-03 2013-08-20 텔레호낙티에볼라게트 엘엠 에릭슨(피유비엘) Vco 커플링 감소 방법 및 인덕터 레이아웃
JP2007043096A (ja) * 2005-07-04 2007-02-15 Omron Corp 配線基板、電子機器および電源装置
US8143986B2 (en) 2007-01-24 2012-03-27 Renesas Electronics Corporation Inductor
US8487734B2 (en) 2007-01-24 2013-07-16 Renesas Electronics Corporation Inductor
US8149080B2 (en) 2007-09-25 2012-04-03 Infineon Technologies Ag Integrated circuit including inductive device and ferromagnetic material
US8395472B2 (en) 2008-07-02 2013-03-12 Nxp B.V. Planar, monolithically integrated coil
WO2010001339A3 (en) * 2008-07-02 2010-02-25 Nxp B.V. Planar, monolithically integrated coil
JP2013030513A (ja) * 2011-07-26 2013-02-07 Seiko Epson Corp ガスセルユニットおよび原子発振器
GB2509490B (en) * 2012-11-21 2017-01-25 Qualcomm Technologies Int Ltd Magnetic coupling and cancellation arrangement
GB2509490A (en) * 2012-11-21 2014-07-09 Cambridge Silicon Radio Ltd Magnetic Coupling and Cancellation Arrangement for inductors.
WO2015016146A1 (ja) * 2013-08-01 2015-02-05 三菱電機株式会社 ゲート電源装置及びこれを用いた半導体遮断器
US9548664B2 (en) 2013-08-01 2017-01-17 Mitsubishi Electric Corporation Gate-power-supply device and semiconductor circuit breaker using same
JPWO2015016146A1 (ja) * 2013-08-01 2017-03-02 三菱電機株式会社 ゲート電源装置及びこれを用いた半導体遮断器
WO2022224474A1 (ja) * 2021-04-21 2022-10-27 昭和電工マテリアルズ株式会社 配線基板の製造方法及び積層体
JPWO2022224474A1 (ja) * 2021-04-21 2022-10-27
WO2022224473A1 (ja) * 2021-04-21 2022-10-27 昭和電工マテリアルズ株式会社 配線基板
JPWO2022224475A1 (ja) * 2021-04-21 2022-10-27
JPWO2022224473A1 (ja) * 2021-04-21 2022-10-27
EP4325554A4 (en) * 2021-04-21 2024-10-09 Resonac Corporation WIRING SUBSTRATE

Similar Documents

Publication Publication Date Title
KR100367069B1 (ko) 반도체장치
JPH0817656A (ja) 半導体装置の磁気シールド方式および磁気シールド膜形成方法
EP0654802B1 (en) Variable inductance element
TW477110B (en) Planar filter an filter system
US20030119677A1 (en) Tunable superconductor resonator
JP7171680B2 (ja) 磁性膜を利用した結合インダクタ構造
US6121776A (en) Superconducting hybrid-resonator for receiving NMR-signals
HK1007860B (en) Variable inductance element
JPH06277193A (ja) 磁気共鳴撮像システム
JPH08238230A (ja) 磁気共鳴装置および方法
US6034651A (en) Antenna coil with reduced electrical field
CN103155149B (zh) 屏蔽调制的可调电感器装置
JPH0845744A (ja) インダクタンス可変素子
KR101945686B1 (ko) 인덕터
US3932827A (en) Magnetic field drive coils for field accessed cylindrical domain memories
US6873242B2 (en) Magnetic component
US4229805A (en) Magnetic bubble-domain device
JPH08162330A (ja) インダクタ素子
JPH119572A (ja) 磁気共鳴イメージング装置
JP2008527732A (ja) 積み重ねられた薄層状の超伝導素子を可変インダクタンスとして使用する方法,同素子を含んだデバイス及び同素子のコントロール方法
US3296573A (en) Substrate configurations for hall elements
JPH0869919A (ja) インダクタ素子
JPH0845739A (ja) インダクタ素子
TW202245552A (zh) 電漿處理裝置及濾波單元
JP3497221B2 (ja) Lc素子,半導体装置及びlc素子の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030930