JPH08180589A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH08180589A JPH08180589A JP31828894A JP31828894A JPH08180589A JP H08180589 A JPH08180589 A JP H08180589A JP 31828894 A JP31828894 A JP 31828894A JP 31828894 A JP31828894 A JP 31828894A JP H08180589 A JPH08180589 A JP H08180589A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- data processing
- circuit
- frequency
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【目的】 回路規模を大型化することなく、等化特性と
発振周波数特性とを最適に制御可能な装置を提供する。 【構成】 入力データを等化する等化手段と、前記等化
手段を介した前記データの位相を検出する位相検出手段
と、前記位相検出手段の出力を入力とし、前記入力デー
タに同期したクロックを発生する発振手段と、前記位相
検出手段の出力に基づいて前記発振手段と前記等化手段
とを制御する制御手段とを備えて構成されている。
発振周波数特性とを最適に制御可能な装置を提供する。 【構成】 入力データを等化する等化手段と、前記等化
手段を介した前記データの位相を検出する位相検出手段
と、前記位相検出手段の出力を入力とし、前記入力デー
タに同期したクロックを発生する発振手段と、前記位相
検出手段の出力に基づいて前記発振手段と前記等化手段
とを制御する制御手段とを備えて構成されている。
Description
【０００１】
【産業上の利用分野】本発明はデータ処理装置に関し、
特にはデジタルＶＴＲ等のデジタル信号を再生し、処理
を施す装置に関する。
特にはデジタルＶＴＲ等のデジタル信号を再生し、処理
を施す装置に関する。
【０００２】
【従来の技術】従来より、この種の装置として、例え
ば、ビデオ信号をデジタル信号として磁気テープに記録
・再生するデジタルＶＴＲが知られている。
ば、ビデオ信号をデジタル信号として磁気テープに記録
・再生するデジタルＶＴＲが知られている。
【０００３】以下、従来のデジタルＶＴＲについて説明
する。
する。
【０００４】図６はこの様な従来のデジタルＶＴＲにお
ける再生系のブロック図である。
ける再生系のブロック図である。
【０００５】図６において、１は磁気テープ、２は記録
再生用の磁気ヘッド、３は磁気ヘッドの再生信号を増幅
するヘッドアンプ、４はヘッドアンプの出力を等化する
ための所定の周波数特性を有するＬＣネットワーク等で
構成された再生イコライザ、５は再生イコライザ４の出
力のアナログ信号を再びディジタル信号にするデータ検
出回路、６はデータ検出回路６の出力と発振器８の出力
との位相差を検出する位相検波器、７は位相検波器６の
出力の位相誤差電圧をフィルタ処理して発振器８に負帰
還するループフィルタで、位相検波器６とループフィル
タ７と発振器８でデータ検出用ＰＬＬ回路を構成してい
る。
再生用の磁気ヘッド、３は磁気ヘッドの再生信号を増幅
するヘッドアンプ、４はヘッドアンプの出力を等化する
ための所定の周波数特性を有するＬＣネットワーク等で
構成された再生イコライザ、５は再生イコライザ４の出
力のアナログ信号を再びディジタル信号にするデータ検
出回路、６はデータ検出回路６の出力と発振器８の出力
との位相差を検出する位相検波器、７は位相検波器６の
出力の位相誤差電圧をフィルタ処理して発振器８に負帰
還するループフィルタで、位相検波器６とループフィル
タ７と発振器８でデータ検出用ＰＬＬ回路を構成してい
る。
【０００６】９は発振器８の出力をクロックパルスとし
てデータ検出回路５の出力をラッチするＤフリップフロ
ップ、１０はＤフリップフロップ９でラッチされたデー
タをデジタル復調する復調器、１１は復調した再生デー
タに含まれたエラーを検出してエラー訂正を行うエラー
訂正復号回路、１２はエラー訂正されたデータに対して
記録時の信号処理とほぼ逆の信号処理を行う再生信号処
理回路である。
てデータ検出回路５の出力をラッチするＤフリップフロ
ップ、１０はＤフリップフロップ９でラッチされたデー
タをデジタル復調する復調器、１１は復調した再生デー
タに含まれたエラーを検出してエラー訂正を行うエラー
訂正復号回路、１２はエラー訂正されたデータに対して
記録時の信号処理とほぼ逆の信号処理を行う再生信号処
理回路である。
【０００７】次に動作について説明する。画像データ等
のデータが記録された磁気テープ１をトレースして磁気
ヘッド２から得られる微小な再生信号は、ヘッドアンプ
３で５０〜６０ｄＢ増幅される。磁気ヘッド２の再生信
号の振幅について周波数特性は図７に示すように、低域
では微分特性、高域では各種の損失により減衰特性とな
っている。そこで再生イコライザ４において、図８に示
すような図７の逆特性を用いて再生信号の振幅を補正す
るようにしている。これは積分方式と呼ばれる等化方法
である。
のデータが記録された磁気テープ１をトレースして磁気
ヘッド２から得られる微小な再生信号は、ヘッドアンプ
３で５０〜６０ｄＢ増幅される。磁気ヘッド２の再生信
号の振幅について周波数特性は図７に示すように、低域
では微分特性、高域では各種の損失により減衰特性とな
っている。そこで再生イコライザ４において、図８に示
すような図７の逆特性を用いて再生信号の振幅を補正す
るようにしている。これは積分方式と呼ばれる等化方法
である。
【０００８】この再生イコライザ４出力のアナログ信号
を、データ検出回路５において、図９のようなスレッシ
ョルドレベルでコンパレータ等を用いて波形変換するこ
とにより再生ディジタルデータとする。
を、データ検出回路５において、図９のようなスレッシ
ョルドレベルでコンパレータ等を用いて波形変換するこ
とにより再生ディジタルデータとする。
【０００９】位相検波器６は、データ検出回路５の出力
と発振器８の出力の位相差を位相誤差電圧として発生
し、ループフィルタ７でフィルタ処理して発振器８の制
御入力に負帰還するので、発振器８の出力は再生ディジ
タルデータに同期したクロック信号となる。
と発振器８の出力の位相差を位相誤差電圧として発生
し、ループフィルタ７でフィルタ処理して発振器８の制
御入力に負帰還するので、発振器８の出力は再生ディジ
タルデータに同期したクロック信号となる。
【００１０】Ｄフリップフロップ９はこのクロック信号
でデータ検出回路５の出力をラッチし、復調器１０でＤ
フリップフロップ９の出力のデジタルデータに対して逆
Ｉ−ＮＲＺＩ等のデジタル復調処理を施す。さらにエラ
ー訂正復号回路１１において、記録時に付加されたエラ
ー訂正パリティを用いてエラー訂正を行い、再生信号処
理回路１２で記録時の逆の信号処理をすると、再生画像
信号が得られる。
でデータ検出回路５の出力をラッチし、復調器１０でＤ
フリップフロップ９の出力のデジタルデータに対して逆
Ｉ−ＮＲＺＩ等のデジタル復調処理を施す。さらにエラ
ー訂正復号回路１１において、記録時に付加されたエラ
ー訂正パリティを用いてエラー訂正を行い、再生信号処
理回路１２で記録時の逆の信号処理をすると、再生画像
信号が得られる。
【００１１】つぎに、再生イコライザ４と発振器８につ
いてさらに説明する。再生イコライザ４の周波数特性は
図８に示したように、単調増加あるいは単調減少などの
一次フィルタ特性ではない。そこで従来では、たとえば
図１０に示すように、インダクタＬとコンデンサＣを組
み合わせた二次フィルタをバッファで接続し、各二次フ
ィルタの遮断周波数やＱを異なるものとして合成した特
性で図８の特性としていた。
いてさらに説明する。再生イコライザ４の周波数特性は
図８に示したように、単調増加あるいは単調減少などの
一次フィルタ特性ではない。そこで従来では、たとえば
図１０に示すように、インダクタＬとコンデンサＣを組
み合わせた二次フィルタをバッファで接続し、各二次フ
ィルタの遮断周波数やＱを異なるものとして合成した特
性で図８の特性としていた。
【００１２】また、発振器は図１１に一例を示すような
回路構成が用いられている。電圧制御電流源１３でＬと
Ｃによる二次フィルタ（共振回路）を駆動し、その二次
フィルタの共振周波数
回路構成が用いられている。電圧制御電流源１３でＬと
Ｃによる二次フィルタ（共振回路）を駆動し、その二次
フィルタの共振周波数
【００１３】
【外１】 で発振する。コンデンサにバリキャップダイオードを用
いて、制御電圧でバリキャップダイオードの容量を変化
させて発振周波数を制御することができる。
いて、制御電圧でバリキャップダイオードの容量を変化
させて発振周波数を制御することができる。
【００１４】つぎに、再生イコライザ４を集積回路上に
構成する方法について説明する。図１２は「Ｎａｔｉｏ
ｎａｌ Ｔｅｃｈｎｉｃａｌ ＲｅｐｏｒｔＶｏｌ．３
９ Ｎｏ．６ Ｄｅｃ１９９３ビデオムービー用Ｙ／Ｃ
１チップＩＣ ＡＮ ２４００」に示されるジャイレ
ータと呼ばれる回路の一例で、端子Ａから端子Ａ′間を
流れる電流ｉ1 と両端子間の電圧Ｖ1 の関係は次式とな
る。
構成する方法について説明する。図１２は「Ｎａｔｉｏ
ｎａｌ Ｔｅｃｈｎｉｃａｌ ＲｅｐｏｒｔＶｏｌ．３
９ Ｎｏ．６ Ｄｅｃ１９９３ビデオムービー用Ｙ／Ｃ
１チップＩＣ ＡＮ ２４００」に示されるジャイレ
ータと呼ばれる回路の一例で、端子Ａから端子Ａ′間を
流れる電流ｉ1 と両端子間の電圧Ｖ1 の関係は次式とな
る。
【００１５】
【外２】 ここで、Ｉ1 、Ｉ3 は直流電流ｉ1 は交流電流これより
【００１６】
【外３】 となり、ＲとＣを用いてインダクタを集積回路上に実現
できることになる。そして、Ｉ3 を固定し、Ｉ1 を可変
すればＬ値を変化させることが可能である。
できることになる。そして、Ｉ3 を固定し、Ｉ1 を可変
すればＬ値を変化させることが可能である。
【００１７】つぎに、Ｒ値、Ｃ値のバラつきによるフィ
ルタ特性の変動を抑圧する方法について図１３を用いて
説明する。
ルタ特性の変動を抑圧する方法について図１３を用いて
説明する。
【００１８】図１３は二次フィルタの特性を制御する回
路の構成を示す図で、図中、点線で示した二次ローパス
フィルタの目標とする遮断周波数を、水晶発振器１４の
発振周波数と同じとする。そして遮断周波数において９
０°遅れた信号と、水晶発振器１４出力との位相差が９
０°となるように図１２及び式（２）における基準電流
Ｉ1 を変化させ、目標のしゃ断周波数となるようにＬ値
を調整するフィードバックループを形成している。
路の構成を示す図で、図中、点線で示した二次ローパス
フィルタの目標とする遮断周波数を、水晶発振器１４の
発振周波数と同じとする。そして遮断周波数において９
０°遅れた信号と、水晶発振器１４出力との位相差が９
０°となるように図１２及び式（２）における基準電流
Ｉ1 を変化させ、目標のしゃ断周波数となるようにＬ値
を調整するフィードバックループを形成している。
【００１９】集積回路の特徴として、各抵抗間、各コン
デンサ間の相対値のバラつきは極めて小さく、図１０中
のインダクタをジャイレータで構成し、すべてのジャイ
レータの基準電流Ｉ1 を同時に制御することによりイコ
ライザ特性を正規の特性に調整できるものである。
デンサ間の相対値のバラつきは極めて小さく、図１０中
のインダクタをジャイレータで構成し、すべてのジャイ
レータの基準電流Ｉ1 を同時に制御することによりイコ
ライザ特性を正規の特性に調整できるものである。
【００２０】
【発明が解決しようとする課題】この様なデジタルＶＴ
Ｒにおいては早送り、スロー発生などの特殊再生モード
において、磁気デープ上を磁気ヘッドが走査する速度
（ヘッド相対速度）が変化し、これに伴って再生信号の
周波数が変動してしまう。
Ｒにおいては早送り、スロー発生などの特殊再生モード
において、磁気デープ上を磁気ヘッドが走査する速度
（ヘッド相対速度）が変化し、これに伴って再生信号の
周波数が変動してしまう。
【００２１】従って再生イコライザの特性が固定のまま
であると最適な特性とはならず、再生デジタルデータに
含まれるエラーが多くなり、画面に白点が出るなど見苦
しい再生画像となる欠点があった。
であると最適な特性とはならず、再生デジタルデータに
含まれるエラーが多くなり、画面に白点が出るなど見苦
しい再生画像となる欠点があった。
【００２２】このため、イコライザが特性とクロック生
成用ＰＬＬの特性を制御する必要があるが、この場合に
はクロック生成のためのＰＬＬ回路を構成する位相検波
器及び発振器のほかに再生イコライザを調整するために
さらに一系統の位相検波器と発振器が必要であった。従
って、回路が複雑になりコストが高くなるなどの問題点
があった。
成用ＰＬＬの特性を制御する必要があるが、この場合に
はクロック生成のためのＰＬＬ回路を構成する位相検波
器及び発振器のほかに再生イコライザを調整するために
さらに一系統の位相検波器と発振器が必要であった。従
って、回路が複雑になりコストが高くなるなどの問題点
があった。
【００２３】本発明は上記のような問題を解決するため
になされたもので、とくに集積回路上に再生系回路を構
成する際にＲ、Ｃ等の回路素子のバラつきの影響を少な
い回路構成で吸収し、かつヘッド相対速度の変化に応じ
て最適に再生イコライザ、クロック生成回路を制御する
ことのできる装置を提供することを目的としている。
になされたもので、とくに集積回路上に再生系回路を構
成する際にＲ、Ｃ等の回路素子のバラつきの影響を少な
い回路構成で吸収し、かつヘッド相対速度の変化に応じ
て最適に再生イコライザ、クロック生成回路を制御する
ことのできる装置を提供することを目的としている。
【００２４】
【課題を解決するための手段】前記課題を考慮して、本
願発明は、入力データを等化する等化手段と、前記等化
手段を介した前記データの位相を検出する位相検出手段
と、前記位相検出手段の出力を入力とし、前記入力デー
タに同期したクロックを発生する発振手段と、前記位相
検出手段の出力に基づいて前記発振手段と前記等化手段
とを制御する制御手段とを備えて構成されている。
願発明は、入力データを等化する等化手段と、前記等化
手段を介した前記データの位相を検出する位相検出手段
と、前記位相検出手段の出力を入力とし、前記入力デー
タに同期したクロックを発生する発振手段と、前記位相
検出手段の出力に基づいて前記発振手段と前記等化手段
とを制御する制御手段とを備えて構成されている。
【００２５】
【作用】本発明は前述のように構成したので、回路規模
を大型化することなく等化特性を最適に制御することが
でき、また、入力データに正確に同期したクロックを発
生することができる。
を大型化することなく等化特性を最適に制御することが
でき、また、入力データに正確に同期したクロックを発
生することができる。
【００２６】
【実施例】図１は本発明の実施例としてのデジタルＶＴ
Ｒのブロック図であり、特に再生イコライザと発振器の
周辺を示している。
Ｒのブロック図であり、特に再生イコライザと発振器の
周辺を示している。
【００２７】図１において、Ｒ1 、Ｒ2 、Ｒ3 、Ｌ1 と
アンプ１で一次のフィルタ１、Ｒ4、Ｌ2 、Ｃ2 とアン
プ２で二次のフィルタ２、Ｒ5 、Ｌ3 、Ｃ3 とアンプ３
で二次のフィルタ３、この３つのフィルタで再生イコラ
イザを構成している。
アンプ１で一次のフィルタ１、Ｒ4、Ｌ2 、Ｃ2 とアン
プ２で二次のフィルタ２、Ｒ5 、Ｌ3 、Ｃ3 とアンプ３
で二次のフィルタ３、この３つのフィルタで再生イコラ
イザを構成している。
【００２８】またＬ4 、Ｃ4 とアンプ４で発振器８の発
振周波数を決定する二次のフィルタ４を構成し、発振器
の出力を逓倍回路１６に出力して周波数を２倍し、位相
検波器６、Ｄフリップフロップ９等再生系の各デジタル
回路へクロック信号として供給している。
振周波数を決定する二次のフィルタ４を構成し、発振器
の出力を逓倍回路１６に出力して周波数を２倍し、位相
検波器６、Ｄフリップフロップ９等再生系の各デジタル
回路へクロック信号として供給している。
【００２９】次に動作について説明する。本実施例にお
いては、集積回路上に同様の回路形式、マスク構成で作
られたジャイレータを用いて等化インダクタとされたＬ
1 、Ｌ2 、Ｌ3 、Ｌ4 がほぼ同じインダクタンスになる
ようにジャイレータ負荷となるコンデンサＣ0 （図１
２）が等しく選ばれているとする。
いては、集積回路上に同様の回路形式、マスク構成で作
られたジャイレータを用いて等化インダクタとされたＬ
1 、Ｌ2 、Ｌ3 、Ｌ4 がほぼ同じインダクタンスになる
ようにジャイレータ負荷となるコンデンサＣ0 （図１
２）が等しく選ばれているとする。
【００３０】そして、フィルタ１、フィルタ２、フィル
タ３それぞれの周波数特性は、ジャイレータの基準電流
が中心値であると図２（ａ）、図２（ｂ）、図２（ｃ）
のような遮断周波数、Ｑとなるように抵抗、コンデンサ
の値が選ばれている。
タ３それぞれの周波数特性は、ジャイレータの基準電流
が中心値であると図２（ａ）、図２（ｂ）、図２（ｃ）
のような遮断周波数、Ｑとなるように抵抗、コンデンサ
の値が選ばれている。
【００３１】ここで、再生イコライザの伝送帯域は、信
号伝送理論として知られるナイキスト基準を満足する信
号伝送速度（再生クロック周波数）ｆｂの１／２程度と
している。
号伝送理論として知られるナイキスト基準を満足する信
号伝送速度（再生クロック周波数）ｆｂの１／２程度と
している。
【００３２】一方、発振器８の発振周波数を決めるフィ
ルタ４の周波数特性は、ジャイレータの基準電流が中心
値であると図３のようにｆｂ／２に鋭いピークを持つ特
性であるのでｆｂ／２を中心周波数として発振すること
がわかる。そして、発振器８の出力を逓倍器１６で周波
数を２倍して周波数ｆｂのクロックとして再生系デジタ
ル回路へ供給している。
ルタ４の周波数特性は、ジャイレータの基準電流が中心
値であると図３のようにｆｂ／２に鋭いピークを持つ特
性であるのでｆｂ／２を中心周波数として発振すること
がわかる。そして、発振器８の出力を逓倍器１６で周波
数を２倍して周波数ｆｂのクロックとして再生系デジタ
ル回路へ供給している。
【００３３】次にデジタルＶＴＲが通常再生されている
場合について説明する。ヘッドアンプより供給された再
生信号は、当初、最適な特性ではない再生イコライザ
で、ＰＬＬループが動く程度には等化される。この再生
イコライザ４出力のアナログ信号をデータ検出回路５で
デジタル化し、位相検波器６に供給する。位相検波器６
ではデータ検出回路５出力の再生デジタルデータと逓倍
器１６出力であるクロックとの位相検波を行い、その位
相差信号をループフィルタ７を通して各ジャイレータに
基準電流として負帰還するので、フィルタ４の遮断周波
数により決まる発振器８の発振周波数はｆｂ／２に自動
調整される。
場合について説明する。ヘッドアンプより供給された再
生信号は、当初、最適な特性ではない再生イコライザ
で、ＰＬＬループが動く程度には等化される。この再生
イコライザ４出力のアナログ信号をデータ検出回路５で
デジタル化し、位相検波器６に供給する。位相検波器６
ではデータ検出回路５出力の再生デジタルデータと逓倍
器１６出力であるクロックとの位相検波を行い、その位
相差信号をループフィルタ７を通して各ジャイレータに
基準電流として負帰還するので、フィルタ４の遮断周波
数により決まる発振器８の発振周波数はｆｂ／２に自動
調整される。
【００３４】ここで、フィルタ３とフィルタ４それぞれ
で用いるコンデンサの値（Ｃ3 とＣ4 ）を同じものにす
れば、ジャイレータの浮遊容量も含めてフィルタ３のし
ゃ断周波数を常にｆｂ／２とすることができ、このフィ
ルタ３を基準としてフィルタ２で使うコンデンサの値
（Ｃ2 ）を容易に求めることができる。
で用いるコンデンサの値（Ｃ3 とＣ4 ）を同じものにす
れば、ジャイレータの浮遊容量も含めてフィルタ３のし
ゃ断周波数を常にｆｂ／２とすることができ、このフィ
ルタ３を基準としてフィルタ２で使うコンデンサの値
（Ｃ2 ）を容易に求めることができる。
【００３５】本実施例ではこの様に集積回路のＲ値、Ｃ
値の絶対値の変動量を、データ検出用のＰＬＬ回路から
得られる発振器の制御信号であるジャイレータの基準電
流で検出し、同じ基準電流で再生イコライザの各ジャイ
レータを制御してしゃ断周波数を正規の周波数に調整す
ることによって再生イコライザ特性の変化を小さくでき
るものである。
値の絶対値の変動量を、データ検出用のＰＬＬ回路から
得られる発振器の制御信号であるジャイレータの基準電
流で検出し、同じ基準電流で再生イコライザの各ジャイ
レータを制御してしゃ断周波数を正規の周波数に調整す
ることによって再生イコライザ特性の変化を小さくでき
るものである。
【００３６】即ち、特殊再生モードにおいては、前述の
様にヘッド相対速度の変化により信号伝送速度ｆｂが変
化するが、本実施例ではデータ検出用のＰＬＬ回路がこ
の変化に追従し、又、これに伴い再生イコライザの伝送
帯域も制御し図４に示すように最適なものとすることが
できる。
様にヘッド相対速度の変化により信号伝送速度ｆｂが変
化するが、本実施例ではデータ検出用のＰＬＬ回路がこ
の変化に追従し、又、これに伴い再生イコライザの伝送
帯域も制御し図４に示すように最適なものとすることが
できる。
【００３７】なお、前述の実施例では遮断周波数が制御
可能なフィルタ回路としてジャイレータを用いた例につ
いて説明したが、図５に示すようなトランスコンダクタ
ンス回路と呼ばれる電圧−電流変換特性（ｇｍ）が制御
可能な素子を用いたアクティブフィルタなど、集積回路
上に実現でき、かつしゃ断周波数の制御可能なフィルタ
であれば、前述の実施例と同様の動作が期待できる。
可能なフィルタ回路としてジャイレータを用いた例につ
いて説明したが、図５に示すようなトランスコンダクタ
ンス回路と呼ばれる電圧−電流変換特性（ｇｍ）が制御
可能な素子を用いたアクティブフィルタなど、集積回路
上に実現でき、かつしゃ断周波数の制御可能なフィルタ
であれば、前述の実施例と同様の動作が期待できる。
【００３８】また。前述の実施例では、発振器のジャイ
レータの基準電流を直接再生イコライザのジャイレータ
にも供給する構成について説明したが、デジタルＶＴＲ
における再生デジタルデータの時間軸変動は数ＫＨｚに
わたっているので、発振器のジャイレータの基準電流を
フィルタにより平滑化して低周波成分を再生イコライザ
のジャイレータの基準電流とすればなお一層の動作の安
定化が図れる。
レータの基準電流を直接再生イコライザのジャイレータ
にも供給する構成について説明したが、デジタルＶＴＲ
における再生デジタルデータの時間軸変動は数ＫＨｚに
わたっているので、発振器のジャイレータの基準電流を
フィルタにより平滑化して低周波成分を再生イコライザ
のジャイレータの基準電流とすればなお一層の動作の安
定化が図れる。
【００３９】また、前述の実施例ではデジタルＶＴＲを
一例にして説明したが、無線光ファイバー通信等、他の
伝送路を用いる場合であっても同様の動作が期待でき
る。
一例にして説明したが、無線光ファイバー通信等、他の
伝送路を用いる場合であっても同様の動作が期待でき
る。
【００４０】
【発明の効果】以上の説明から明らかなように、本発明
では、入力データの位相検出出力に基づいて発振手段と
等化手段都を制御しているので、回路規模を大型化する
ことなく、入力データの周波数変動に応じて最適な等化
を行うことができると共に入力データに同期したクロッ
クを得ることができる。
では、入力データの位相検出出力に基づいて発振手段と
等化手段都を制御しているので、回路規模を大型化する
ことなく、入力データの周波数変動に応じて最適な等化
を行うことができると共に入力データに同期したクロッ
クを得ることができる。
【図１】本発明の実施例としてのデジタルＶＴＲの構成
を示すブロック図である。
を示すブロック図である。
【図２】図１の等化回路における各フィルタの特性を示
す図である。
す図である。
【図３】図１の発振器におけるフィルタの周波数特性を
示す図である。
示す図である。
【図４】図１の等化回路の等化特性を示す図である。
【図５】本発明の実施例で用いられるトランスコンダク
タンス回路の構成を示す図である。
タンス回路の構成を示す図である。
【図６】従来のデジタルＶＴＲの構成を示すブロック図
である。
である。
【図７】本発明の実施例における再生データの周波数特
性を示す図である。
性を示す図である。
【図８】図６の等化回路の等化特性を示す図である。
【図９】本発明の実施例におけるデータ検出回路の動作
を説明するための図である。
を説明するための図である。
【図１０】本発明の実施例における等化回路の構成例を
示す図である。
示す図である。
【図１１】本発明の実施例における発振器の構成を示す
図である。
図である。
【図１２】本発明の実施例で用いられるジャイレータの
構成を示す図である。
構成を示す図である。
【図１３】従来のフィルタの周波数特性の制御回路の構
成を示す図である。
成を示す図である。
４ 等化回路 ５ データ検出回路 ７ ループフィルタ ８ 発振器
Claims (11)
- 【請求項１】 入力データを等化する等化手段と、 前記等化手段を介した前記データの位相を検出する位相
検出手段と、 前記位相検出手段の出力を入力とし、前記入力データに
同期したクロックを発生する発振手段と、 前記位相検出手段の出力に基づいて前記発振手段と前記
等化手段とを制御する制御手段と、 を備えるデータ処理装置。 - 【請求項２】 前記制御手段は前記位相検出手段の出力
に基づいて前記クロックの周波数を制御することを特徴
とする請求項１に記載のデータ処理装置。 - 【請求項３】 前記発振手段は遮断周波数の制御可能な
２次以上の次数を有するフィルタ回路により発振周波数
が決定され、 前記制御手段は前記フィルタ回路の遮断周波数を制御す
ることにより前記発振周波数を制御することを特徴とす
る請求項２に記載のデータ処理装置。 - 【請求項４】 前記制御手段は前記位相検出手段の出力
に基づいて前記等化手段の等化特性を制御することを特
徴とする請求項１に記載のデータ処理装置。 - 【請求項５】 前記等化手段は、遮断周波数の制御可能
な２次以上の次数を有するフィルタ回路を有し、 前記制御手段は前記フィルタ回路の遮断周波数を制御す
ることにより前記等化特性を制御することを特徴とする
請求項４に記載のデータ処理装置。 - 【請求項６】 前記位相検出手段の出力を入力とするル
ープフィルタを備え、前記制御手段は前記ループフィル
タの出力に基づいて前記発振手段と前記等化手段とを制
御することを特徴とする請求項１に記載のデータ処理装
置。 - 【請求項７】 第１のフィルタ手段を有し、入力データ
の周波数特性を制御する周波数特性制御手段と、 第２のフィルタ手段を有し、前記入力データに同期した
クロックを発生するクロック発生手段と、 前記第２のフィルタ手段の出力に基づいて前記第１及び
第２のフィルタ手段の遮断周波数を変更することによ
り、前記周波数特性制御手段の制御特性と前記クロック
の周波数とを制御するフィルタ制御手段とを備えるデー
タ処理装置。 - 【請求項８】 前記第１のフィルタ手段は、それぞれ２
次以上の次数を有する複数のフィルタを有し、 前記複数のフィルタ及び前記第２のフィルタ手段の遮断
周波数が近接していることを特徴とする請求項８に記載
のデータ処理装置。 - 【請求項９】 前記第１及び第２のフィルタ手段は、同
様の回路形式及びマスク構成で同一の集積回路上に形成
されていることを特徴とする請求項７に記載のデータ処
理装置。 - 【請求項１０】 前記第１及び第２のフィルタ手段はジ
ャイレータ回路を含むことを特徴とする請求項７に記載
のデータ処理装置。 - 【請求項１１】 前記第１及び第２のフィルタ手段はト
ランスコンダクタンス回路を含むことを特徴とする請求
項７に記載のデータ処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31828894A JP3630741B2 (ja) | 1994-12-21 | 1994-12-21 | データ処理装置 |
| US08/574,350 US5887030A (en) | 1994-12-21 | 1995-12-18 | Data reproducing apparatus having equalization characteristics which can be controlled |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31828894A JP3630741B2 (ja) | 1994-12-21 | 1994-12-21 | データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08180589A true JPH08180589A (ja) | 1996-07-12 |
| JP3630741B2 JP3630741B2 (ja) | 2005-03-23 |
Family
ID=18097534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31828894A Expired - Fee Related JP3630741B2 (ja) | 1994-12-21 | 1994-12-21 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3630741B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0840317A3 (en) * | 1996-10-29 | 1999-04-21 | Sony Corporation | Digital signal reproduction |
-
1994
- 1994-12-21 JP JP31828894A patent/JP3630741B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0840317A3 (en) * | 1996-10-29 | 1999-04-21 | Sony Corporation | Digital signal reproduction |
| US6052350A (en) * | 1996-10-29 | 2000-04-18 | Sony Corporation | Digital signal reproduction circuit and digital signal reproduction method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3630741B2 (ja) | 2005-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900002955B1 (ko) | 필터회로의 시정수 자동조정회로 | |
| JP2547563B2 (ja) | 安定化装置 | |
| US4544897A (en) | Crystal oscillator circuit with feedback control | |
| US4633316A (en) | Stable low cost 4.5 MHz remodulator | |
| JP3630741B2 (ja) | データ処理装置 | |
| US5774290A (en) | Reproducing apparatus for varying clock frequencies based upon azimuth angles of a plurality of heads | |
| US4544943A (en) | Stabilized color television subcarrier regenerator circuit | |
| US5323242A (en) | Carrier signal generating circuit in video signal recording/reproducing apparatus | |
| US5887030A (en) | Data reproducing apparatus having equalization characteristics which can be controlled | |
| JPS6229951B2 (ja) | ||
| JPS6331156B2 (ja) | ||
| KR940003664B1 (ko) | 디지틀 신호 검출장치 | |
| JP3630742B2 (ja) | 再生装置 | |
| JP3530596B2 (ja) | 再生装置 | |
| JPH0896516A (ja) | クロック発生装置 | |
| JP3880129B2 (ja) | インダクタ回路及びフィルタ | |
| US6222694B1 (en) | Reproduction apparatus having reduced decoding error rate | |
| JP3576675B2 (ja) | 再生装置 | |
| JP3140191B2 (ja) | フィルタ回路の自動周波数調整回路 | |
| KR0183793B1 (ko) | 영상신호의 지연특성보정장치 | |
| JPS5870407A (ja) | アパ−チヤ補正回路 | |
| JPH10313230A (ja) | フィルタ | |
| JPS62219806A (ja) | 波形等価器 | |
| US5715353A (en) | Sine-wave modulator and playback/recording modulator-demodulator for a high-fidelity video playback/recording system | |
| JPH05161162A (ja) | 自動位相制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20040210 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040407 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040706 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040831 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20041207 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20041215 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20081224 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20091224 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20101224 |
|
| LAPS | Cancellation because of no payment of annual fees |