JPH08181128A - 層状構造酸化物薄膜の乾式エッチング方法 - Google Patents
層状構造酸化物薄膜の乾式エッチング方法Info
- Publication number
- JPH08181128A JPH08181128A JP7190899A JP19089995A JPH08181128A JP H08181128 A JPH08181128 A JP H08181128A JP 7190899 A JP7190899 A JP 7190899A JP 19089995 A JP19089995 A JP 19089995A JP H08181128 A JPH08181128 A JP H08181128A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- chamber
- thin film
- layered structure
- ferroelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
- H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
- H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
- H10P50/285—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means of materials not containing Si, e.g. PZT or Al2O3
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
- H10N30/082—Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
Landscapes
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 層状構造酸化物強誘電体薄膜を乾式エッチン
グする方法およびそれにより層状構造酸化物強誘電体薄
膜素子をパターン形成する方法を提供すること。 【解決手段】 基板上の層状構造酸化物強誘電体薄膜を
プラズマによりエッチングする方法であって、薄膜を有
する基板をチャンバー内に置く工程、チャンバー内にＣ
ＨＣｌＦＣＦ3を充填する工程およびチャンバー内で放
電を行って該薄膜をエッチングする工程を包含するエッ
チング方法。
グする方法およびそれにより層状構造酸化物強誘電体薄
膜素子をパターン形成する方法を提供すること。 【解決手段】 基板上の層状構造酸化物強誘電体薄膜を
プラズマによりエッチングする方法であって、薄膜を有
する基板をチャンバー内に置く工程、チャンバー内にＣ
ＨＣｌＦＣＦ3を充填する工程およびチャンバー内で放
電を行って該薄膜をエッチングする工程を包含するエッ
チング方法。
Description
【０００１】
【発明の属する技術分野】本発明は、強誘電性多層構造
酸化物薄膜の分野に関し、強誘電体素子（例えばキャパ
シタ、不揮発性メモリ、センサー、ディスプレーおよび
トランスデューサー）用強誘電性多層構造酸化物薄膜
の、乾式エッチングプロセス（例えば反応性イオンエッ
チング）を用いたエッチング方法に関する。
酸化物薄膜の分野に関し、強誘電体素子（例えばキャパ
シタ、不揮発性メモリ、センサー、ディスプレーおよび
トランスデューサー）用強誘電性多層構造酸化物薄膜
の、乾式エッチングプロセス（例えば反応性イオンエッ
チング）を用いたエッチング方法に関する。
【０００２】
【従来の技術】強誘電性材料は、自発分極を有すること
を第一の特徴とし、その分極方向は、電界によって反転
することができる。それに加えて、これらの材料は、キ
ュパシタ、誘電体共振器、熱センサー、トランスデュー
サー、アクチュエーター、不揮発性メモリ、光導波路、
およびディスプレーなどの多様な装置に適用される独特
の誘電性、焦電性、圧電性および電気光学特性を呈す
る。しかし、このような装置に適用するためには、強誘
電性材料を薄膜形態で製造し、それによって上記多様な
特性を活用して、そのような薄膜構造の設計の自由度を
増すことが有効である。強誘電体薄膜は、物理気相成
長、化学気相成長、およびゾル−ゲルならびに有機金属
分解などを含む化学溶液プロセスのような異なる技術を
用いて堆積され得る。
を第一の特徴とし、その分極方向は、電界によって反転
することができる。それに加えて、これらの材料は、キ
ュパシタ、誘電体共振器、熱センサー、トランスデュー
サー、アクチュエーター、不揮発性メモリ、光導波路、
およびディスプレーなどの多様な装置に適用される独特
の誘電性、焦電性、圧電性および電気光学特性を呈す
る。しかし、このような装置に適用するためには、強誘
電性材料を薄膜形態で製造し、それによって上記多様な
特性を活用して、そのような薄膜構造の設計の自由度を
増すことが有効である。強誘電体薄膜は、物理気相成
長、化学気相成長、およびゾル−ゲルならびに有機金属
分解などを含む化学溶液プロセスのような異なる技術を
用いて堆積され得る。
【０００３】強誘電性材料はいくらかの実証的強誘電体
素子において多くの応用がみられたが、強誘電体薄膜に
おける近年の研究活動の第一の刺激は、不揮発性メモリ
の商品化への要求である。
素子において多くの応用がみられたが、強誘電体薄膜に
おける近年の研究活動の第一の刺激は、不揮発性メモリ
の商品化への要求である。
【０００４】強誘電体の分極は、印加された電界によっ
てヒステリシスを示す。すなわち、ゼロ電界において
は、図１に示すように、安定な二つの等価な分極状態、
＋Ｐrまたは」−Ｐrが存在する。このような特徴を有す
るので、電気的に反転可能な、強誘電体キャパシタ（金
属−強誘電体−金属）構造を有する双安定素子が実現さ
れる。これら二つの状態のいずれかをコンピューターメ
モリ中に「１」または「０」として符号化することが可
能であり、また素子のこの状態を維持するための外部か
らの電界（電力）の印加を必要としないので、この素子
を不揮発性メモリ素子と見なすことができる。素子のこ
の状態を切り替えるためには、＋Ｅcまたは−Ｅcを越え
る閾値電界（抗電界）が必要である。必要な印加電圧を
低減するためには、強誘電性材料を薄膜化しなければな
らない。強誘電体薄膜キャパシタを現行のＶＬＳＩ中に
集積することによってはじめて、不揮発性ランダムアク
セスメモリ素子が得られる（J.F. ScottおよびC.A. Paz
de AraujoによるScience、246、(1989)、1400−1405を参
照のこと）。
てヒステリシスを示す。すなわち、ゼロ電界において
は、図１に示すように、安定な二つの等価な分極状態、
＋Ｐrまたは」−Ｐrが存在する。このような特徴を有す
るので、電気的に反転可能な、強誘電体キャパシタ（金
属−強誘電体−金属）構造を有する双安定素子が実現さ
れる。これら二つの状態のいずれかをコンピューターメ
モリ中に「１」または「０」として符号化することが可
能であり、また素子のこの状態を維持するための外部か
らの電界（電力）の印加を必要としないので、この素子
を不揮発性メモリ素子と見なすことができる。素子のこ
の状態を切り替えるためには、＋Ｅcまたは−Ｅcを越え
る閾値電界（抗電界）が必要である。必要な印加電圧を
低減するためには、強誘電性材料を薄膜化しなければな
らない。強誘電体薄膜キャパシタを現行のＶＬＳＩ中に
集積することによってはじめて、不揮発性ランダムアク
セスメモリ素子が得られる（J.F. ScottおよびC.A. Paz
de AraujoによるScience、246、(1989)、1400−1405を参
照のこと）。
【０００５】不揮発性に加えて、強誘電体ランダムアク
セスメモリ（ＦＲＡＭ）は、スイッチング速度が早く、
動作電圧が低く（５Ｖ未満）、動作温度範囲が広くて、
しかも耐放射線性に優れているというさまざまな利点を
有する。さらにまた、強誘電体薄膜，電極、およびパッ
シベーション層を別に配置された小型の装置内で堆積す
ることができるので、現行のオンライン方式によるＳｉ
またはＧａＡｓのＶＬＳＩ製造に何らの変更も加える必
要もない。原理的にはＦＲＡＭは、キャッシュメモリ中
のスタティックＲＡＭ（ＳＲＡＭ）、メインシステムメ
モリ中のダイナミックＲＡＭ（ＤＲＡＭ）、およびルッ
クアップ表中の電界消去可能なＲＯＭ（ＥＥＰＲＯＭ）
の代わりに最終的には用いることができることになる。
セスメモリ（ＦＲＡＭ）は、スイッチング速度が早く、
動作電圧が低く（５Ｖ未満）、動作温度範囲が広くて、
しかも耐放射線性に優れているというさまざまな利点を
有する。さらにまた、強誘電体薄膜，電極、およびパッ
シベーション層を別に配置された小型の装置内で堆積す
ることができるので、現行のオンライン方式によるＳｉ
またはＧａＡｓのＶＬＳＩ製造に何らの変更も加える必
要もない。原理的にはＦＲＡＭは、キャッシュメモリ中
のスタティックＲＡＭ（ＳＲＡＭ）、メインシステムメ
モリ中のダイナミックＲＡＭ（ＤＲＡＭ）、およびルッ
クアップ表中の電界消去可能なＲＯＭ（ＥＥＰＲＯＭ）
の代わりに最終的には用いることができることになる。
【０００６】強誘電体薄膜を用いることによって不揮発
性ＲＡＭには大きな潜在的可能性があるものの、商品化
を妨げているものは、強誘電体装置の寿命に悪影響を及
ぼす疲労、漏れ電流、エージングなどの劣化問題が深刻
であることである。
性ＲＡＭには大きな潜在的可能性があるものの、商品化
を妨げているものは、強誘電体装置の寿命に悪影響を及
ぼす疲労、漏れ電流、エージングなどの劣化問題が深刻
であることである。
【０００７】強誘電性酸化物の特性を劣化させる共通の
原因は、物質中に酸素空孔などの欠陥が存在することで
ある。疲労の問題については、強誘電体の分極状態が繰
り返し反転されるにつれて、その分極率が低下すること
に留意すべきである。疲労が発生する原因（I.K. Yooお
よびS.B. Desu、Mat. Sci. and Eng.、B13、(1992)、3
19：I.K.YooおよびS.B. Desu、Phys. Stat. Sol.、a13
3、(1992)、565；I.K.YooおよびS.B. Desu、J. Int. Ma
t. Sys.、4、(1993)、490；S.B. DesuおよびI.K. Yoo、
J. Electrochem. Soc.、140、(1993)、L133を参照のこ
と）は、酸素空孔の相対的移動、およびそれらが電極／
強誘電体界面（および／または結晶粒界とドメイン境
界）にトラップされることの両方にある。これらの欠陥
は、（所望の強誘電体相を備えた）強誘電体膜の加工中
に発生し、内因性欠陥および外因性欠陥の二つに分類す
ることができる。外部から印加されるa.c‐電界（分極
の反転を発生させるために必要である）下では、電極／
強誘電体界面の不安定性の結果、酸素空孔はその界面に
向かって移動する傾向がある。最終的に、これらの欠陥
は界面にトラップされて、構造的ダメージが与えられ
る。その結果、材料の自発分極が失われる。
原因は、物質中に酸素空孔などの欠陥が存在することで
ある。疲労の問題については、強誘電体の分極状態が繰
り返し反転されるにつれて、その分極率が低下すること
に留意すべきである。疲労が発生する原因（I.K. Yooお
よびS.B. Desu、Mat. Sci. and Eng.、B13、(1992)、3
19：I.K.YooおよびS.B. Desu、Phys. Stat. Sol.、a13
3、(1992)、565；I.K.YooおよびS.B. Desu、J. Int. Ma
t. Sys.、4、(1993)、490；S.B. DesuおよびI.K. Yoo、
J. Electrochem. Soc.、140、(1993)、L133を参照のこ
と）は、酸素空孔の相対的移動、およびそれらが電極／
強誘電体界面（および／または結晶粒界とドメイン境
界）にトラップされることの両方にある。これらの欠陥
は、（所望の強誘電体相を備えた）強誘電体膜の加工中
に発生し、内因性欠陥および外因性欠陥の二つに分類す
ることができる。外部から印加されるa.c‐電界（分極
の反転を発生させるために必要である）下では、電極／
強誘電体界面の不安定性の結果、酸素空孔はその界面に
向かって移動する傾向がある。最終的に、これらの欠陥
は界面にトラップされて、構造的ダメージが与えられ
る。その結果、材料の自発分極が失われる。
【０００８】物質中疲労やその他の劣化の問題を克服す
るために、可能な解決策が二つ考えられる。第一の解決
策は、電極／強誘電体の界面の性質を変化させることに
より、トラップする傾向を低下させることである。酸素
空孔のトラップを最小限にとどめることができるＲｕＯ
2などのセラミック電極を備えた多層電極構造は、強誘
電性酸化物中の疲労の問題を最小限度にとどめるために
用いられている（米国特許出願第08/104,861号、1993年
８月８日出願を参照のこと）。第二の解決策は、欠陥密
度の制御を包含する。外因性の点欠陥濃度は不純物濃度
を低下させるか、不純物の補償を行うことにより最小限
にとどめることができる．ＬａおよびＮｂのドーピング
は、空孔を補償することによりＰｔ電極の上のＰＺＴ薄
膜の疲労速度を低減する技術として知られている（S.B.
Desu、D.P. VijayおよびI.K. YooによるMat.Res. Soc.
Symp.、335(1994)、53を参照のこと）。内因性欠陥濃
度を最小限にとどめるための方策としては、例えば、本
質的に欠陥形成エネルギーが高い化合物の選択、および
強誘電性を呈する副格子中に揮発性成分を有さない化合
物の選択が挙げられる。したがって、疲労やその他の劣
化の問題を克服するためのまた別の方策として、強誘電
性を呈する副格子中に揮発性成分を含有しない強誘電体
化合物の使用を挙げることができる。このような採用基
準を満たしている層状構造強誘電性酸化物は、数多く知
られている。
るために、可能な解決策が二つ考えられる。第一の解決
策は、電極／強誘電体の界面の性質を変化させることに
より、トラップする傾向を低下させることである。酸素
空孔のトラップを最小限にとどめることができるＲｕＯ
2などのセラミック電極を備えた多層電極構造は、強誘
電性酸化物中の疲労の問題を最小限度にとどめるために
用いられている（米国特許出願第08/104,861号、1993年
８月８日出願を参照のこと）。第二の解決策は、欠陥密
度の制御を包含する。外因性の点欠陥濃度は不純物濃度
を低下させるか、不純物の補償を行うことにより最小限
にとどめることができる．ＬａおよびＮｂのドーピング
は、空孔を補償することによりＰｔ電極の上のＰＺＴ薄
膜の疲労速度を低減する技術として知られている（S.B.
Desu、D.P. VijayおよびI.K. YooによるMat.Res. Soc.
Symp.、335(1994)、53を参照のこと）。内因性欠陥濃
度を最小限にとどめるための方策としては、例えば、本
質的に欠陥形成エネルギーが高い化合物の選択、および
強誘電性を呈する副格子中に揮発性成分を有さない化合
物の選択が挙げられる。したがって、疲労やその他の劣
化の問題を克服するためのまた別の方策として、強誘電
性を呈する副格子中に揮発性成分を含有しない強誘電体
化合物の使用を挙げることができる。このような採用基
準を満たしている層状構造強誘電性酸化物は、数多く知
られている。
【０００９】層状構造物において、（Ｂｉ2Ｏ2)2+(Ｍ
n-1ＲnＯ3n+1)2-（ここで、ＭはＢａ、Ｐｂ、Ｓｒ、Ｂ
ｉ、ＫまたはＮａ；ｎは２、４または５；ＲはＴｉ、Ｎ
ｂまたはＴａ）の一般式で表される多くの化合物が強誘
電体であることが知られている（E.C. SubbaRao、J. Ph
ys. Chem. Solids、23、(1962)、665；B. Aurivilliu
s、Arkiv Kemi 1[54]、(1949)、463；E.C. SubbaRao、
J. Chem. Phys.、34[2]、(1961)、695；G.A. Smolensk
i、V.A. Isupov および A.I. Agranovskaya、Fiz Tverd
ogo Tela、3[3]、(1961)、895を参照のこと）。これら
の化合物は歪んだ４面体対称性を有し、そして歪んだ４
面体のｃ軸に沿ったＢｉ2Ｏ2層間に形式的組成ＭＲＯ3
を有するnペロブスカイト様単位がスタッキングされた
構造からなる。これらの化合物の多くは、それらの副格
子中にどんな自発分極を示す揮発性成分も含まない。従
って、酸素空孔のような欠陥の形成の傾向およびそれに
よる疲労のような劣化の問題は低減する。
n-1ＲnＯ3n+1)2-（ここで、ＭはＢａ、Ｐｂ、Ｓｒ、Ｂ
ｉ、ＫまたはＮａ；ｎは２、４または５；ＲはＴｉ、Ｎ
ｂまたはＴａ）の一般式で表される多くの化合物が強誘
電体であることが知られている（E.C. SubbaRao、J. Ph
ys. Chem. Solids、23、(1962)、665；B. Aurivilliu
s、Arkiv Kemi 1[54]、(1949)、463；E.C. SubbaRao、
J. Chem. Phys.、34[2]、(1961)、695；G.A. Smolensk
i、V.A. Isupov および A.I. Agranovskaya、Fiz Tverd
ogo Tela、3[3]、(1961)、895を参照のこと）。これら
の化合物は歪んだ４面体対称性を有し、そして歪んだ４
面体のｃ軸に沿ったＢｉ2Ｏ2層間に形式的組成ＭＲＯ3
を有するnペロブスカイト様単位がスタッキングされた
構造からなる。これらの化合物の多くは、それらの副格
子中にどんな自発分極を示す揮発性成分も含まない。従
って、酸素空孔のような欠陥の形成の傾向およびそれに
よる疲労のような劣化の問題は低減する。
【００１０】薄膜層構造酸化物の製造用の新規な堆積プ
ロセスは、既に開示されている。しかし、強誘電体素子
への適用については、素子をパターン形成する技術もま
た開発する必要がある。ダイナミックおよびランダムア
クセスメモリのようなメモリ素子は、この20年間にサイ
ズが小さくなってきた。メモリセルの容量は増大し、サ
イズは減少したので、セルの設計は、静電荷で表される
データを保持するために充分な静電容量を保持するため
に次第に複雑化してきた。こうした複雑な形状のセルを
製造するために、まず、マスクからパターン形成すべき
膜上に必要な幾何学的形状を移す必要がある。これは、
リソグラフィを用いて行われる。
ロセスは、既に開示されている。しかし、強誘電体素子
への適用については、素子をパターン形成する技術もま
た開発する必要がある。ダイナミックおよびランダムア
クセスメモリのようなメモリ素子は、この20年間にサイ
ズが小さくなってきた。メモリセルの容量は増大し、サ
イズは減少したので、セルの設計は、静電荷で表される
データを保持するために充分な静電容量を保持するため
に次第に複雑化してきた。こうした複雑な形状のセルを
製造するために、まず、マスクからパターン形成すべき
膜上に必要な幾何学的形状を移す必要がある。これは、
リソグラフィを用いて行われる。
【００１１】典型的なリソグラフィプロセスでは、感光
性ポリマー（フォトレジスト）膜を、基材上に堆積され
たパターン形成すべき薄膜層に塗布し、これを乾燥し、
次いでフォトマスクを通して、紫外線または他の光線を
用いて適切な幾何学的パターンを露光する。次に、膜層
を有する基板を、感光材中の潜像を現像するような溶液
に浸す。この現像プロセスで、用いたポリマーのタイプ
に依存して、ポリマー膜の露光部または非露光部のどち
らかが除去される。回路パターンを形成するためには、
そのレジストパターンを素子を含む層に移さなければな
らない。パターンを移すための好ましい方法は、素子を
含む層のマスクされなかった部分を選択的に除くことで
ある。このプロセスは一般にエッチングとして知られて
いる（S.M. Sze、「VLSI技術」、McGraw-Hill Co.、198
3を参照のこと）。
性ポリマー（フォトレジスト）膜を、基材上に堆積され
たパターン形成すべき薄膜層に塗布し、これを乾燥し、
次いでフォトマスクを通して、紫外線または他の光線を
用いて適切な幾何学的パターンを露光する。次に、膜層
を有する基板を、感光材中の潜像を現像するような溶液
に浸す。この現像プロセスで、用いたポリマーのタイプ
に依存して、ポリマー膜の露光部または非露光部のどち
らかが除去される。回路パターンを形成するためには、
そのレジストパターンを素子を含む層に移さなければな
らない。パターンを移すための好ましい方法は、素子を
含む層のマスクされなかった部分を選択的に除くことで
ある。このプロセスは一般にエッチングとして知られて
いる（S.M. Sze、「VLSI技術」、McGraw-Hill Co.、198
3を参照のこと）。
【００１２】エッチング技術は、大まかに湿式および乾
式エッチングプロセスに分けられる。湿式エッチングの
選択性は、一般に良好であり、多くの場合、乾式エッチ
ングより優れている。湿式エッチングの大きな欠点は、
線幅の制御を厳密に行えないことと解像度に限界がある
ことである。これらの原因は、エッチングが本質的に等
方的であるために、エッチングされるべき層の厚さと同
じだけマスクの下がエッチングされるからである。複雑
なパターンを必要とする分野では、湿式の化学的エッチ
ングプロセスは一般的でない。これは、エッチング速度
が遅いこと、エッチングの異方性が低いこと、エッチン
グの均一性および選択性が悪いことによる。一方、乾式
エッチング技術は、素子への適用に特に適している。こ
れは、材料のエッチング速度が速いこと、複雑な配置に
適用し得るほど高解像度であること、マスク下の材料が
必要でない場合はエッチングされないような良好な選択
性を有していること、および均一なエッチングが得られ
ることによる。乾式エッチング技術は、エッチングプロ
セスを行うために低圧ガス放電の形態でプラズマを用い
る全てのクラスのエッチングプロセスを包含する。広く
は、この方法は、スパッタエッチング、イオンミリン
グ、プラズマエッチング、反応性イオンエッチングおよ
び反応性イオンビームエッチングのような技術からな
る。
式エッチングプロセスに分けられる。湿式エッチングの
選択性は、一般に良好であり、多くの場合、乾式エッチ
ングより優れている。湿式エッチングの大きな欠点は、
線幅の制御を厳密に行えないことと解像度に限界がある
ことである。これらの原因は、エッチングが本質的に等
方的であるために、エッチングされるべき層の厚さと同
じだけマスクの下がエッチングされるからである。複雑
なパターンを必要とする分野では、湿式の化学的エッチ
ングプロセスは一般的でない。これは、エッチング速度
が遅いこと、エッチングの異方性が低いこと、エッチン
グの均一性および選択性が悪いことによる。一方、乾式
エッチング技術は、素子への適用に特に適している。こ
れは、材料のエッチング速度が速いこと、複雑な配置に
適用し得るほど高解像度であること、マスク下の材料が
必要でない場合はエッチングされないような良好な選択
性を有していること、および均一なエッチングが得られ
ることによる。乾式エッチング技術は、エッチングプロ
セスを行うために低圧ガス放電の形態でプラズマを用い
る全てのクラスのエッチングプロセスを包含する。広く
は、この方法は、スパッタエッチング、イオンミリン
グ、プラズマエッチング、反応性イオンエッチングおよ
び反応性イオンビームエッチングのような技術からな
る。
【００１３】過去において、ＰＺＴおよびＰＬＴのよう
なペロブスカイトタイプの強誘電体が、次のような技術
を用いてエッチングされた。例えば、レーザー誘導スパ
ッタリング（M. Eyett、D. Bauerie、W. Wersingおよび
H. Thomann、J. Appl. Phys.、62、1987、1511を参照の
こと）、化学的湿式エッチング（H.T. ChungおよびH.G.
Kim、Ferroelectrics、76、1987を参照のこと）および
反応性イオンエッチング（M.R. Poor、A.M. Hurt、C.B.
FledermannおよびA.U. Wu、Mat. Res. Soc. Symp. Pro
c.、200、1990を参照のこと）。しかし、層構造酸化物
強誘電体のエッチングは、まだ、報告されていない。こ
の理由は、多分、素子に適用するのに必要な厳密な条件
に適合し得るプラズマ用エッチングガスを特定し得ない
ことによる。
なペロブスカイトタイプの強誘電体が、次のような技術
を用いてエッチングされた。例えば、レーザー誘導スパ
ッタリング（M. Eyett、D. Bauerie、W. Wersingおよび
H. Thomann、J. Appl. Phys.、62、1987、1511を参照の
こと）、化学的湿式エッチング（H.T. ChungおよびH.G.
Kim、Ferroelectrics、76、1987を参照のこと）および
反応性イオンエッチング（M.R. Poor、A.M. Hurt、C.B.
FledermannおよびA.U. Wu、Mat. Res. Soc. Symp. Pro
c.、200、1990を参照のこと）。しかし、層構造酸化物
強誘電体のエッチングは、まだ、報告されていない。こ
の理由は、多分、素子に適用するのに必要な厳密な条件
に適合し得るプラズマ用エッチングガスを特定し得ない
ことによる。
【００１４】
【発明が解決しようとする課題】本発明は、上記課題に
鑑みてなされたものであり、その目的とするところは、
層状構造酸化物強誘電体薄膜を乾式エッチングする方法
およびそれにより層状構造酸化物強誘電体薄膜素子をパ
ターン形成する方法を提供することにある。
鑑みてなされたものであり、その目的とするところは、
層状構造酸化物強誘電体薄膜を乾式エッチングする方法
およびそれにより層状構造酸化物強誘電体薄膜素子をパ
ターン形成する方法を提供することにある。
【００１５】
【課題を解決するための手段】本発明による層状構造酸
化物薄膜の乾式エッチング方法は、基板上の層状構造酸
化物強誘電体薄膜をプラズマによりエッチングする方法
であって、次の工程：該薄膜を有する基板をチャンバー
内に置く工程；該チャンバー内にＣＨＣｌＦＣＦ3を充
填する工程；および 該チャンバー内で放電を行って該
薄膜をエッチングする工程、を包含する。そのことによ
って上記目的が達成される。
化物薄膜の乾式エッチング方法は、基板上の層状構造酸
化物強誘電体薄膜をプラズマによりエッチングする方法
であって、次の工程：該薄膜を有する基板をチャンバー
内に置く工程；該チャンバー内にＣＨＣｌＦＣＦ3を充
填する工程；および 該チャンバー内で放電を行って該
薄膜をエッチングする工程、を包含する。そのことによ
って上記目的が達成される。
【００１６】本発明の好ましい実施態様においては、上
記放電は高周波によって誘起される。
記放電は高周波によって誘起される。
【００１７】本発明の好ましい実施態様においては、上
記高周波の出力は１２５Ｗと２００Ｗとの間である。
記高周波の出力は１２５Ｗと２００Ｗとの間である。
【００１８】本発明の好ましい実施態様においては、上
記放電はｄｃ放電である。
記放電はｄｃ放電である。
【００１９】本発明の好ましい実施態様においては、添
加ガスはチャンバー内に含まれる。本発明の好ましい実
施態様においては、上記添加ガスは酸素または希ガスう
ちの少なくとも１つである。
加ガスはチャンバー内に含まれる。本発明の好ましい実
施態様においては、上記添加ガスは酸素または希ガスう
ちの少なくとも１つである。
【００２０】本発明の好ましい実施態様においては、上
記添加ガスは酸素である。
記添加ガスは酸素である。
【００２１】本発明の好ましい実施態様においては、チ
ャンバー内の酸素含有量はチャンバー内の全ガス含有量
の５％と５０％との間である。
ャンバー内の酸素含有量はチャンバー内の全ガス含有量
の５％と５０％との間である。
【００２２】本発明の好ましい実施態様においては、チ
ャンバー内のガス圧力は２００mTorrより少ない。
ャンバー内のガス圧力は２００mTorrより少ない。
【００２３】本発明の好ましい実施態様においては、チ
ャンバー内のガス圧力は１２５mTorrより少ない。本発
明の好ましい実施態様においては、上記層状構造酸化物
強誘電体は下記一般式で表されるＳＢＴＮのうちの少な
くとも１つである：ＳｒＢｉ2（ＴａxＮｂ2-x）Ｏ9、こ
こでｘは０から２である。
ャンバー内のガス圧力は１２５mTorrより少ない。本発
明の好ましい実施態様においては、上記層状構造酸化物
強誘電体は下記一般式で表されるＳＢＴＮのうちの少な
くとも１つである：ＳｒＢｉ2（ＴａxＮｂ2-x）Ｏ9、こ
こでｘは０から２である。
【００２４】本発明の好ましい実施態様においては、上
記層状構造酸化物強誘電体は下記一般式で表される化合
物のうちの少なくとも１つである： （Ｂｉ2Ｏ2）2+（Ｍn-1ＲnＯ3n+1）2- ここで、ＭはＢａ、Ｐｂ、Ｓｒ、Ｂｉ、ＫまたはＮａで
あり；ｎは２、４または５であり；そしてＲはＴｉ、Ｎ
ｂまたはＴａである。
記層状構造酸化物強誘電体は下記一般式で表される化合
物のうちの少なくとも１つである： （Ｂｉ2Ｏ2）2+（Ｍn-1ＲnＯ3n+1）2- ここで、ＭはＢａ、Ｐｂ、Ｓｒ、Ｂｉ、ＫまたはＮａで
あり；ｎは２、４または５であり；そしてＲはＴｉ、Ｎ
ｂまたはＴａである。
【００２５】本発明の好ましい実施態様においては、上
記基板は、Ｓｉ、Ｓｉ／ＳｉＯ2またはＧａＡｓのうち
の少なくとも１つから構成される半導体；サファイア、
ＺｒＯ2、ＭｇＯ、ＳｒＴｉＯ3、ＢａＴｉＯ3またはＰ
ｂＴｉＯ3のうちの少なくとも１つから構成される単結
晶絶縁体；または集積回路のうちの少なくとも１つであ
る。
記基板は、Ｓｉ、Ｓｉ／ＳｉＯ2またはＧａＡｓのうち
の少なくとも１つから構成される半導体；サファイア、
ＺｒＯ2、ＭｇＯ、ＳｒＴｉＯ3、ＢａＴｉＯ3またはＰ
ｂＴｉＯ3のうちの少なくとも１つから構成される単結
晶絶縁体；または集積回路のうちの少なくとも１つであ
る。
【００２６】本発明の好ましい実施態様においては、上
記基板は、金属電極；ＭＯx（０≦ｘ≦２）である導電
性酸化物電極、ここで、Ｍは、Ｒｕ、Ｒｈ、Ｉｒ、Ｏ
ｓ、Ｒｅ、またはＬＳＣＯ、すなわち、ランタン−スト
ロンチウム−コバルテートのうちの少なくとも１つであ
る；導電性窒化物電極；または超電導性酸化物のうちの
少なくとも１つからなる導電性材料でコーティングされ
ている。
記基板は、金属電極；ＭＯx（０≦ｘ≦２）である導電
性酸化物電極、ここで、Ｍは、Ｒｕ、Ｒｈ、Ｉｒ、Ｏ
ｓ、Ｒｅ、またはＬＳＣＯ、すなわち、ランタン−スト
ロンチウム−コバルテートのうちの少なくとも１つであ
る；導電性窒化物電極；または超電導性酸化物のうちの
少なくとも１つからなる導電性材料でコーティングされ
ている。
【００２７】本発明の好ましい実施態様においては、上
記基板と上記コーティングとは接着層によって分離され
ている。
記基板と上記コーティングとは接着層によって分離され
ている。
【００２８】本発明の好ましい実施態様においては、上
記多層構造を有する酸化物強誘電体薄膜はＳＢＴまたは
ＳＢＮのうちの少なくとも１つである。
記多層構造を有する酸化物強誘電体薄膜はＳＢＴまたは
ＳＢＮのうちの少なくとも１つである。
【００２９】また、本発明は、ＳＢＴまたはＳＢＮのう
ちの少なくとも１つを強誘電性材料として、そしてＳｉ
／ＳｉＯ2／Ｔｉ／Ｐｔを基板として含む層状構造酸化
物強誘電体薄膜素子をパターン形成する方法であって、
以下の工程：材料の任意の部分を覆いそして任意の部分
を露出するように該材料をマスクする工程；マスクした
材料をＣＨＣｌＦＣＦ3を有するチャンバー内に置く工
程；および該チャンバー内で放電を行って材料の露出部
分をエッチングする工程を包含する。
ちの少なくとも１つを強誘電性材料として、そしてＳｉ
／ＳｉＯ2／Ｔｉ／Ｐｔを基板として含む層状構造酸化
物強誘電体薄膜素子をパターン形成する方法であって、
以下の工程：材料の任意の部分を覆いそして任意の部分
を露出するように該材料をマスクする工程；マスクした
材料をＣＨＣｌＦＣＦ3を有するチャンバー内に置く工
程；および該チャンバー内で放電を行って材料の露出部
分をエッチングする工程を包含する。
【００３０】本発明の好ましい実施態様においては、上
記放電は高周波によって誘起される。
記放電は高周波によって誘起される。
【００３１】本発明の好ましい実施態様においては、Ｏ
2が添加ガスとして上記チャンバーに加えられる。
2が添加ガスとして上記チャンバーに加えられる。
【００３２】本発明による層状構造酸化物薄膜の乾式エ
ッチング方法によると、層状構造酸化物強誘電体薄膜を
パターン形成して素子に適用することが可能となる。特
に本発明の乾式エッチングプロセスにおいてＣＨＣｌＦ
ＣＦ3を用いることにより、層状構造酸化物薄膜を高エ
ッチング速度、高異方性、良好なエッチング選択性およ
び良好なエッチングの均一性をもってエッチングし得、
さらにそれにより、層状構造酸化物強誘電体薄膜素子を
パターン形成し得る。
ッチング方法によると、層状構造酸化物強誘電体薄膜を
パターン形成して素子に適用することが可能となる。特
に本発明の乾式エッチングプロセスにおいてＣＨＣｌＦ
ＣＦ3を用いることにより、層状構造酸化物薄膜を高エ
ッチング速度、高異方性、良好なエッチング選択性およ
び良好なエッチングの均一性をもってエッチングし得、
さらにそれにより、層状構造酸化物強誘電体薄膜素子を
パターン形成し得る。
【００３３】また、本発明の乾式エッチング方法によっ
て、好ましくは、（Ｂｉ2Ｏ2)2+(Ｍn-1ＲnＯ3n+1)
2-（ここで、ＭはＢａ、Ｐｂ、Ｓｒ、Ｂｉ、ＫまたはＮ
ａ；ｎは２、４または５；ＲはＴｉ、ＮｂまたはＴａ）
の一般式で表される層状酸化物強誘電体のエッチングが
可能となる。
て、好ましくは、（Ｂｉ2Ｏ2)2+(Ｍn-1ＲnＯ3n+1)
2-（ここで、ＭはＢａ、Ｐｂ、Ｓｒ、Ｂｉ、ＫまたはＮ
ａ；ｎは２、４または５；ＲはＴｉ、ＮｂまたはＴａ）
の一般式で表される層状酸化物強誘電体のエッチングが
可能となる。
【００３４】本発明の乾式エッチング方法においては、
基板材料に、好ましくはＰｔ被覆シリコンウエハ（Ｐｔ
／Ｔｉ／ＳｉＯ2／Ｓｉ）、ＲｕＯx被覆シリコンウエハ
（ＲｕＯx／ＳｉＯ2／Ｓｉ）、サファイア、またはＭｇ
Ｏを用い得る。素子における金属被覆には、Ｐｔ、ＭＯ
x（ここでＭ＝Ｒｕ、Ｉｒ、Ｒｈ、Ｏｓなど）、ＹＢＣ
Ｏ（イットリウムーバリウムー銅酸化物）、ＬＳＣＯ
（ランタンーストロンチウムーコバルト塩）、Ａｕ、Ｐ
ｄ、Ａ１またはＮｉを用い得る。
基板材料に、好ましくはＰｔ被覆シリコンウエハ（Ｐｔ
／Ｔｉ／ＳｉＯ2／Ｓｉ）、ＲｕＯx被覆シリコンウエハ
（ＲｕＯx／ＳｉＯ2／Ｓｉ）、サファイア、またはＭｇ
Ｏを用い得る。素子における金属被覆には、Ｐｔ、ＭＯ
x（ここでＭ＝Ｒｕ、Ｉｒ、Ｒｈ、Ｏｓなど）、ＹＢＣ
Ｏ（イットリウムーバリウムー銅酸化物）、ＬＳＣＯ
（ランタンーストロンチウムーコバルト塩）、Ａｕ、Ｐ
ｄ、Ａ１またはＮｉを用い得る。
【００３５】
【発明の実施の形態】乾式エッチングパターン転移技術
は、本質的に、低圧ガス放電により生成したイオン、電
子および中性原子からなる部分イオン化ガスを用いる
（S.M. Sze、「VLSI技術」、McGraw-Hill Co.、1983を
参照のこと）。チャンバー内のガスに充分な強さの電場
がかけられた場合、イオン、原子およびラジカルのよう
な活性種が生成して放電が起こる。次いで、これらの活
性種のポテンシャルエネルギー（これは、供給された電
気エネルギーから得られる）を、固体表面との物理的お
よび／または化学的相互作用によってエッチングに用い
る。
は、本質的に、低圧ガス放電により生成したイオン、電
子および中性原子からなる部分イオン化ガスを用いる
（S.M. Sze、「VLSI技術」、McGraw-Hill Co.、1983を
参照のこと）。チャンバー内のガスに充分な強さの電場
がかけられた場合、イオン、原子およびラジカルのよう
な活性種が生成して放電が起こる。次いで、これらの活
性種のポテンシャルエネルギー（これは、供給された電
気エネルギーから得られる）を、固体表面との物理的お
よび／または化学的相互作用によってエッチングに用い
る。
【００３６】一般的に、放電を発生するためには２つの
異なる方法がある。１つは、ｄｃ放電である。これは、
減圧下に置かれた２つの金属電極間にｄｃ電位をかける
ことで発生する。もう１つは、ｒｆ放電である。これ
は、減圧下に置かれた２つの金属電極間にａｃ電場をか
けることで発生する。
異なる方法がある。１つは、ｄｃ放電である。これは、
減圧下に置かれた２つの金属電極間にｄｃ電位をかける
ことで発生する。もう１つは、ｒｆ放電である。これ
は、減圧下に置かれた２つの金属電極間にａｃ電場をか
けることで発生する。
【００３７】一般的な乾式エッチング技術としての、イ
オンミリング、スパッタエッチング、反応性イオンエッ
チング（以後、ＲＩＥとする）、反応性イオンビームエ
ッチングおよびプラズマエッチングのような乾式エッチ
ング技術は、それぞれの用いる放電条件の明細、ガスの
タイプ、および装置のタイプで異なる。例えば、スパッ
タエッチングおよびイオンビームエッチング技術は、単
に物理的スパッタリングによってエッチングを行う技術
である。しかし、スパッタエッチングはｒｆシステムを
用い、他方、イオンビームエッチングは、ｄｃシステム
を包含する。プラズマエッチングは、純粋な化学的エッ
チングを包含し、一方、ＲＩＥのような反応技術におい
ては、物理的および化学的反応の両方が、試料表面で起
こる。
オンミリング、スパッタエッチング、反応性イオンエッ
チング（以後、ＲＩＥとする）、反応性イオンビームエ
ッチングおよびプラズマエッチングのような乾式エッチ
ング技術は、それぞれの用いる放電条件の明細、ガスの
タイプ、および装置のタイプで異なる。例えば、スパッ
タエッチングおよびイオンビームエッチング技術は、単
に物理的スパッタリングによってエッチングを行う技術
である。しかし、スパッタエッチングはｒｆシステムを
用い、他方、イオンビームエッチングは、ｄｃシステム
を包含する。プラズマエッチングは、純粋な化学的エッ
チングを包含し、一方、ＲＩＥのような反応技術におい
ては、物理的および化学的反応の両方が、試料表面で起
こる。
【００３８】エッチングプロセスは、基本的には、(a)
所定の材料をエッチングする速度、(b)エッチングされ
得る外面的形態の種類を決定するエッチング異方性およ
び解像度、(c)エッチングの選択性、および(d)エッチン
グの均一性によって評価される。上述したように、素子
へ適用するためには、高エッチング速度、高異方性（垂
直の側壁形状を与える）、良好なエッチング選択性（下
層またはマスクに損傷を与えない）および良好な均一性
を提供し得るプロセスを使用する必要がある。イオンミ
リングのような純粋な物理的エッチングプロセスは、良
好な異方性を提供するが、選択性を犠牲にする。一方、
プラズマエッチングのような純粋な化学的エッチング
は、優れた選択性を提供するが、エッチングの異方性は
犠牲にされる。ＲＩＥのような反応性のエッチングプロ
セスは、素子への適用において理想的な候補である。な
ぜなら、これは、膜表面での化学的および物理的反応の
両方を含んでいるからである。しかし、このプロセスの
安定性は、原理的に使用するエッチングガスの性質によ
って決定される。
所定の材料をエッチングする速度、(b)エッチングされ
得る外面的形態の種類を決定するエッチング異方性およ
び解像度、(c)エッチングの選択性、および(d)エッチン
グの均一性によって評価される。上述したように、素子
へ適用するためには、高エッチング速度、高異方性（垂
直の側壁形状を与える）、良好なエッチング選択性（下
層またはマスクに損傷を与えない）および良好な均一性
を提供し得るプロセスを使用する必要がある。イオンミ
リングのような純粋な物理的エッチングプロセスは、良
好な異方性を提供するが、選択性を犠牲にする。一方、
プラズマエッチングのような純粋な化学的エッチング
は、優れた選択性を提供するが、エッチングの異方性は
犠牲にされる。ＲＩＥのような反応性のエッチングプロ
セスは、素子への適用において理想的な候補である。な
ぜなら、これは、膜表面での化学的および物理的反応の
両方を含んでいるからである。しかし、このプロセスの
安定性は、原理的に使用するエッチングガスの性質によ
って決定される。
【００３９】本発明は、層状構造酸化物薄膜を確実にパ
ターン形成する方法を提供する。本実施例においては、
本発明の方法を素子のパターン形成と関連させて記載す
る。本発明の方法の一例を、層状構造強誘電体材料の特
定のクラス（すなわち、ＳｒＢｉ2Ｔａ2Ｏ9（ＳＢＴ）
−ＳｒＢｉ2Ｎｂ2Ｏ9（ＳＢＮ)固溶体）を用いてある特
定の強誘電体素子（すなわち、不揮発性メモリ用強誘電
体キャパシタ）をパターン形成することに関連させて、
本発明のある特定の好適実施態様（エッチングガスとし
てＣＨＣｌＦＣＦ3を用いる反応性イオンエッチング）
をもって記述する。 図面および本明細書中で示される
特定の実施態様は、例示を目的とし、特許請求の範囲に
記載の本発明の範囲を限定するものではない。本発明の
エッチングプロセスは、簡便に行え、そして、従来の標
準的なＶＬＳＩ技術と互換性を有する。
ターン形成する方法を提供する。本実施例においては、
本発明の方法を素子のパターン形成と関連させて記載す
る。本発明の方法の一例を、層状構造強誘電体材料の特
定のクラス（すなわち、ＳｒＢｉ2Ｔａ2Ｏ9（ＳＢＴ）
−ＳｒＢｉ2Ｎｂ2Ｏ9（ＳＢＮ)固溶体）を用いてある特
定の強誘電体素子（すなわち、不揮発性メモリ用強誘電
体キャパシタ）をパターン形成することに関連させて、
本発明のある特定の好適実施態様（エッチングガスとし
てＣＨＣｌＦＣＦ3を用いる反応性イオンエッチング）
をもって記述する。 図面および本明細書中で示される
特定の実施態様は、例示を目的とし、特許請求の範囲に
記載の本発明の範囲を限定するものではない。本発明の
エッチングプロセスは、簡便に行え、そして、従来の標
準的なＶＬＳＩ技術と互換性を有する。
【００４０】図２は、電極層で覆われた基板上の強誘電
体膜を模式的に示す。強誘電体膜１３は、基板材料１０
上にコーティングされた層状構造酸化物である。この基
板１０は、シリコン、シリコンチップ上の二酸化ケイ素
の層、ヒ化ガリウム、ＭｇＯ、ＺｒＯ2、サファイア、
ＳｒＴｉＯ3、ＢａＴｉＯ3またはＰｂＴｉＯ3などであ
り得る。もちろん、基板１０は、二酸化ケイ素、ポリシ
リコン、注入シリコン層などの層を有するシリコンチッ
プ上に形成された種々の回路要素を有する多層構造であ
り得、これにより複雑な集積回路を形成し得る。薄い電
極層１１は、基板と強誘電体薄膜とを隔てている。強誘
電体薄膜および電極層は、あらゆる標準的な物理的蒸着
プロセスまたは化学的プロセスによって先に堆積した薄
膜上に堆積され得る。しかし、これらのプロセスの適切
さは、使用するエッチングガスの性質によって決まる。
底部電極材料は、Ｐｔ、ＡｕまたはＰｄのような金属、
ＭＯx（０＜ｘ＜２）（Ｍは、Ｒｕ、Ｒｈ、Ｉｒ、Ｏ
ｓ、ＲｅまたはＬＳＣＯ（ランタン−ストロンチウム−
コバルテート））のような導電性酸化物、ＴｉＮおよび
ＺｒＮのような導電性窒化物、またはＹＢａ2Ｃｕ3Ｏ
7-x、Ｂｉ2Ｓｒ2Ｃａ2Ｃｕ3Ｏ1 0などのような超電導体
であり得る。所望ならば、中間接着層１２を、底部電極
と基板材料との接着性を改善するために含有させ得る。
例えば、Ｓｉ/ＳｉＯ2基板上にＰｔを有する場合、薄い
Ｔｉ中間層を、ＰｔとＳｉＯ2との接着を改善するため
に加え得る。
体膜を模式的に示す。強誘電体膜１３は、基板材料１０
上にコーティングされた層状構造酸化物である。この基
板１０は、シリコン、シリコンチップ上の二酸化ケイ素
の層、ヒ化ガリウム、ＭｇＯ、ＺｒＯ2、サファイア、
ＳｒＴｉＯ3、ＢａＴｉＯ3またはＰｂＴｉＯ3などであ
り得る。もちろん、基板１０は、二酸化ケイ素、ポリシ
リコン、注入シリコン層などの層を有するシリコンチッ
プ上に形成された種々の回路要素を有する多層構造であ
り得、これにより複雑な集積回路を形成し得る。薄い電
極層１１は、基板と強誘電体薄膜とを隔てている。強誘
電体薄膜および電極層は、あらゆる標準的な物理的蒸着
プロセスまたは化学的プロセスによって先に堆積した薄
膜上に堆積され得る。しかし、これらのプロセスの適切
さは、使用するエッチングガスの性質によって決まる。
底部電極材料は、Ｐｔ、ＡｕまたはＰｄのような金属、
ＭＯx（０＜ｘ＜２）（Ｍは、Ｒｕ、Ｒｈ、Ｉｒ、Ｏ
ｓ、ＲｅまたはＬＳＣＯ（ランタン−ストロンチウム−
コバルテート））のような導電性酸化物、ＴｉＮおよび
ＺｒＮのような導電性窒化物、またはＹＢａ2Ｃｕ3Ｏ
7-x、Ｂｉ2Ｓｒ2Ｃａ2Ｃｕ3Ｏ1 0などのような超電導体
であり得る。所望ならば、中間接着層１２を、底部電極
と基板材料との接着性を改善するために含有させ得る。
例えば、Ｓｉ/ＳｉＯ2基板上にＰｔを有する場合、薄い
Ｔｉ中間層を、ＰｔとＳｉＯ2との接着を改善するため
に加え得る。
【００４１】フォトレジスト材料を、この構造体上にコ
ーティングし、これを、必要な幾何学的形状を有するフ
ォトマスクを通してＵＶ光に曝し、次いで、現像溶液に
浸漬して、露光領域からポリマー材料を除去する。そし
て強誘電体膜のエッチングされない部分上のマスク１４
を取り去る。あるいは、エッチング工程の後、構造体を
アセトンのようなポリマー材料の溶媒に浸漬することに
よってマスクを除去し得る。
ーティングし、これを、必要な幾何学的形状を有するフ
ォトマスクを通してＵＶ光に曝し、次いで、現像溶液に
浸漬して、露光領域からポリマー材料を除去する。そし
て強誘電体膜のエッチングされない部分上のマスク１４
を取り去る。あるいは、エッチング工程の後、構造体を
アセトンのようなポリマー材料の溶媒に浸漬することに
よってマスクを除去し得る。
【００４２】電極１５を強誘電体膜上に堆積して、図３
に示すような強誘電体キャパシタ構造を形成し得る。こ
の構造の上部電極１５の材料は、底部電極１１に用いら
れるのと同じかあるいはそれらの組み合わせた材料であ
り得る。所望ならば、緩衝層を、強誘電体層と底部およ
び上部電極との間に加え得る。
に示すような強誘電体キャパシタ構造を形成し得る。こ
の構造の上部電極１５の材料は、底部電極１１に用いら
れるのと同じかあるいはそれらの組み合わせた材料であ
り得る。所望ならば、緩衝層を、強誘電体層と底部およ
び上部電極との間に加え得る。
【００４３】本発明の一つの実施態様において、ＳｒＢ
ｉ2（ＴａxＮｂ2-x）Ｏ9（ｘは０と２との間である）
（ＳＢＴＮ）層状構造酸化物を、ＣＨＣｌＦＣＦ3をエ
ッチングガスとして用いるＲＩＥプロセスによりエッチ
ングし得る。この材料の薄膜を、有機金属分解プロセス
（ＭＯＤ)およびスピンコーティングを用いて、Ｓｉ／
ＳｉＯ2／Ｔｉ／Ｐｔ基板（２インチ×２インチ）上に
３００nmの厚さで堆積する。このようにして堆積した膜
を、２２０℃で焼成し、次いで制御したＯ2雰囲気下
で、７５０℃で３時間アニールして、結晶性のＳＢＴＮ
強誘電体膜を得る。この基板を選んだ理由は、不揮発性
ランダムアクセスメモリに一般的に用いられているから
である。
ｉ2（ＴａxＮｂ2-x）Ｏ9（ｘは０と２との間である）
（ＳＢＴＮ）層状構造酸化物を、ＣＨＣｌＦＣＦ3をエ
ッチングガスとして用いるＲＩＥプロセスによりエッチ
ングし得る。この材料の薄膜を、有機金属分解プロセス
（ＭＯＤ)およびスピンコーティングを用いて、Ｓｉ／
ＳｉＯ2／Ｔｉ／Ｐｔ基板（２インチ×２インチ）上に
３００nmの厚さで堆積する。このようにして堆積した膜
を、２２０℃で焼成し、次いで制御したＯ2雰囲気下
で、７５０℃で３時間アニールして、結晶性のＳＢＴＮ
強誘電体膜を得る。この基板を選んだ理由は、不揮発性
ランダムアクセスメモリに一般的に用いられているから
である。
【００４４】ＭＯＤプロセスの前駆物質は、２−エチル
ヘキサン酸ストロンチウム（Ｓｒ（Ｃ7Ｈ15ＣＯＯ）2、
純度９９．８％）、２−エチルヘキサン酸ビスマス（Ｂ
ｉ（Ｃ7Ｈ15ＣＯＯ）3、純度９９％）、タンタルエトキ
シド（Ｔａ（ＯＣ2Ｈ5）5、純度９９．９５％）、ニオ
ブエトキシド（Ｎｂ（ＯＣ2Ｈ5）5、純度９９．９５
％）および２−エチルヘキサン酸（Ｃ7Ｈ15ＣＯＯＨ、
純度９９％）であり、キシレンを溶媒として用いる。出
発物質の調製フローチャートを図４に示す。本実施態様
および他の実施態様のこれらの層状構造酸化物の製造プ
ロセスの詳細は、先行技術に記載されている（係属中の
出願第08/300,176号「層状構造酸化物の物理的蒸着」お
よび第08/300,177号「層状構造酸化物の化学溶液プロセ
ッシング」を参照のこと、これらは本明細書中に参考文
献として援用される）。
ヘキサン酸ストロンチウム（Ｓｒ（Ｃ7Ｈ15ＣＯＯ）2、
純度９９．８％）、２−エチルヘキサン酸ビスマス（Ｂ
ｉ（Ｃ7Ｈ15ＣＯＯ）3、純度９９％）、タンタルエトキ
シド（Ｔａ（ＯＣ2Ｈ5）5、純度９９．９５％）、ニオ
ブエトキシド（Ｎｂ（ＯＣ2Ｈ5）5、純度９９．９５
％）および２−エチルヘキサン酸（Ｃ7Ｈ15ＣＯＯＨ、
純度９９％）であり、キシレンを溶媒として用いる。出
発物質の調製フローチャートを図４に示す。本実施態様
および他の実施態様のこれらの層状構造酸化物の製造プ
ロセスの詳細は、先行技術に記載されている（係属中の
出願第08/300,176号「層状構造酸化物の物理的蒸着」お
よび第08/300,177号「層状構造酸化物の化学溶液プロセ
ッシング」を参照のこと、これらは本明細書中に参考文
献として援用される）。
【００４５】ポジのフォトレジストパターン（Shipley
1350J、1.5μm）を、ＳＢＴＮ薄膜用エッチングマスク
として用いる。本実施例で用いるＲＩＥシステムのスキ
ームを図５に示す。ＲＩＥシステム５０は、本質的に、
５cm離れたカソード５２およびアノード５４（２つの平
行な金属板）からなる。カソードの面積は、１１３cm2
である。このシステムを機械ポンプ５６に接続し、ガス
供給口５８を通してエッチングガスをチャンバー内に送
る前にチャンバー内を減圧（〜１０-3Torr）にする。
1350J、1.5μm）を、ＳＢＴＮ薄膜用エッチングマスク
として用いる。本実施例で用いるＲＩＥシステムのスキ
ームを図５に示す。ＲＩＥシステム５０は、本質的に、
５cm離れたカソード５２およびアノード５４（２つの平
行な金属板）からなる。カソードの面積は、１１３cm2
である。このシステムを機械ポンプ５６に接続し、ガス
供給口５８を通してエッチングガスをチャンバー内に送
る前にチャンバー内を減圧（〜１０-3Torr）にする。
【００４６】チャンバー６０へのエッチングガスの流量
を、流量計６２で制御する。チャンバー６０内のガス圧
力は、設定したガス流量に依存する。カソード５２と被
エッチング試料との両方を、エッチングプロセスの間、
水で冷却する。ｒｆ発生器６４を、電極間にｒｆプラズ
マを発生させる出力供給源として用いる。供給されるｒ
ｆ出力は、１２５Ｗ〜２００Ｗの範囲である。
を、流量計６２で制御する。チャンバー６０内のガス圧
力は、設定したガス流量に依存する。カソード５２と被
エッチング試料との両方を、エッチングプロセスの間、
水で冷却する。ｒｆ発生器６４を、電極間にｒｆプラズ
マを発生させる出力供給源として用いる。供給されるｒ
ｆ出力は、１２５Ｗ〜２００Ｗの範囲である。
【００４７】エッチングプロセスは、試料をチャンバー
内に置き、そしてチャンバー内を排気して圧力を１０-3
Torrのレベルにすることによって開始する。この時のチ
ャンバー内の圧力は、２００mTorr以下、好ましくは１
２５mTorr以下である。次に、予め設定した量のＣＨＣ
ｌＦＣＦ3ガスを、流量計で制御しながらチャンバー内
に送る。チャンバー内のガス圧は、２５〜１２５mTorr
の範囲で変化する。チャンバー内のガス圧を適正にした
後、１５０Ｗのｒｆ放電を電極間で行い、これによりエ
ッチングプロセスを開始する。エッチングプロセスの終
点は、眼視で直接確認する。エッチングプロセス終了
後、ｒｆ発生器を切り、ガスの流入を止め、そしてチャ
ンバー内に窒素を導入して大気圧と同じにする。試料を
チャンバーから取り出し、そして試料をアセトンのよう
な有機溶媒で洗浄することによってマスクを試料表面か
らはぎ取る。
内に置き、そしてチャンバー内を排気して圧力を１０-3
Torrのレベルにすることによって開始する。この時のチ
ャンバー内の圧力は、２００mTorr以下、好ましくは１
２５mTorr以下である。次に、予め設定した量のＣＨＣ
ｌＦＣＦ3ガスを、流量計で制御しながらチャンバー内
に送る。チャンバー内のガス圧は、２５〜１２５mTorr
の範囲で変化する。チャンバー内のガス圧を適正にした
後、１５０Ｗのｒｆ放電を電極間で行い、これによりエ
ッチングプロセスを開始する。エッチングプロセスの終
点は、眼視で直接確認する。エッチングプロセス終了
後、ｒｆ発生器を切り、ガスの流入を止め、そしてチャ
ンバー内に窒素を導入して大気圧と同じにする。試料を
チャンバーから取り出し、そして試料をアセトンのよう
な有機溶媒で洗浄することによってマスクを試料表面か
らはぎ取る。
【００４８】エッチング速度は、試料表面に生成した段
差をＷＹＫＯ ３Ｄ表面プロフィール計で計測し、この
計測値をエッチング時間で割ることによって得られる。
差をＷＹＫＯ ３Ｄ表面プロフィール計で計測し、この
計測値をエッチング時間で割ることによって得られる。
【００４９】同様の実験はまた、Ｓｉ／ＳｉＯ2／Ｔｉ
／Ｐｔ／ＳＢＴＮ試料についてマスクなし（プレーンウ
エハエッチング）で行い得る。エッチングプロセス後ど
のような残留物が試料の表面上にあるかを決定するため
に、これらの試料のエッチング前とエッチング後の表面
組成についてＸ線光電子分光学（ＸＰＳ）を用いて試料
を定性的に分析する。
／Ｐｔ／ＳＢＴＮ試料についてマスクなし（プレーンウ
エハエッチング）で行い得る。エッチングプロセス後ど
のような残留物が試料の表面上にあるかを決定するため
に、これらの試料のエッチング前とエッチング後の表面
組成についてＸ線光電子分光学（ＸＰＳ）を用いて試料
を定性的に分析する。
【００５０】図６は、エッチングプロセス前のＳＢＴ膜
の典型的なＸＰＳ広幅スキャンである。図７は、エッチ
ングプロセス後のＳＢＴ膜の典型的なＸＰＳ広幅スキャ
ンである。図８は、エッチングプロセス前のＳＢＮ膜の
典型的なＸＰＳ広幅スキャンである。図９は、エッチン
グプロセス後のＳＢＮ膜の典型的なＸＰＳ広幅スキャン
である。これらの広幅スキャンを比べると、明らかに、
エッチングプロセスによってＳＢＴＮ膜の成分が完全に
除去されていることがわかる。さらに、試料表面に残っ
ている唯一の残留物はフッ素であることもわかる。この
フッ素は、エッチングした試料を２００℃で焼くことに
より容易に除去される。膜構成成分のフッ素誘導体は、
通常の圧力または減圧下で、塩素誘導体よりもずっと低
い蒸気圧を有する。そのため、これは、エッチングプロ
セスの間に完全に蒸発しない。従って、この場合、フッ
素は非反応性ラジカルと認められた。
の典型的なＸＰＳ広幅スキャンである。図７は、エッチ
ングプロセス後のＳＢＴ膜の典型的なＸＰＳ広幅スキャ
ンである。図８は、エッチングプロセス前のＳＢＮ膜の
典型的なＸＰＳ広幅スキャンである。図９は、エッチン
グプロセス後のＳＢＮ膜の典型的なＸＰＳ広幅スキャン
である。これらの広幅スキャンを比べると、明らかに、
エッチングプロセスによってＳＢＴＮ膜の成分が完全に
除去されていることがわかる。さらに、試料表面に残っ
ている唯一の残留物はフッ素であることもわかる。この
フッ素は、エッチングした試料を２００℃で焼くことに
より容易に除去される。膜構成成分のフッ素誘導体は、
通常の圧力または減圧下で、塩素誘導体よりもずっと低
い蒸気圧を有する。そのため、これは、エッチングプロ
セスの間に完全に蒸発しない。従って、この場合、フッ
素は非反応性ラジカルと認められた。
【００５１】ＳＢＴＮ膜のエッチング速度を、一定のｒ
ｆ出力１５０Ｗにおけるガス圧力の関数として決定し
た。ＳＢＴおよびＳＢＮ組成物についての結果を、それ
ぞれ、図１０および１１に示す。どちらの場合も、ガス
圧力の減少に伴ってエッチング速度が増加する一般的傾
向を示した。ＳＢＴ膜については、得られたエッチング
速度は、２．５〜１２．５nm/分の範囲であり、最も大
きいエッチング速度１２．５nm/分はガス圧力２５mTorr
で得られた。ＳＢＮ膜については、得られたエッチング
速度は、５〜１７．５nm/分の範囲であり、ガス圧力２
５mTorrで最も大きいエッチング速度１７．５nm/分が得
られた。
ｆ出力１５０Ｗにおけるガス圧力の関数として決定し
た。ＳＢＴおよびＳＢＮ組成物についての結果を、それ
ぞれ、図１０および１１に示す。どちらの場合も、ガス
圧力の減少に伴ってエッチング速度が増加する一般的傾
向を示した。ＳＢＴ膜については、得られたエッチング
速度は、２．５〜１２．５nm/分の範囲であり、最も大
きいエッチング速度１２．５nm/分はガス圧力２５mTorr
で得られた。ＳＢＮ膜については、得られたエッチング
速度は、５〜１７．５nm/分の範囲であり、ガス圧力２
５mTorrで最も大きいエッチング速度１７．５nm/分が得
られた。
【００５２】上記傾向の原因は次のように説明される。
一般に、ガス圧力の増加に伴って、プラズマ中の原子、
イオンおよびフリーラジカルの平均自由行程は減少す
る。よって、試料表面に到達するこうした種の数が減少
する。それにより、エッチングプロセスに必要な試料表
面での反応が減少する。従って、ガス圧力の増加に伴っ
てエッチング速度は減少する。
一般に、ガス圧力の増加に伴って、プラズマ中の原子、
イオンおよびフリーラジカルの平均自由行程は減少す
る。よって、試料表面に到達するこうした種の数が減少
する。それにより、エッチングプロセスに必要な試料表
面での反応が減少する。従って、ガス圧力の増加に伴っ
てエッチング速度は減少する。
【００５３】エッチングの異方性およびエッチングされ
た表面のモルホロジーを、ＳＥＭを用いて種々のエッチ
ング条件について観察する。これによると、低ガス圧力
および低いエッチング出力条件下では、エッチングされ
た段差はかなり異方性を示す傾向にあることが見出され
る。また、エッチングされた表面は低ｒｆ出力条件下で
は滑らかであった。
た表面のモルホロジーを、ＳＥＭを用いて種々のエッチ
ング条件について観察する。これによると、低ガス圧力
および低いエッチング出力条件下では、エッチングされ
た段差はかなり異方性を示す傾向にあることが見出され
る。また、エッチングされた表面は低ｒｆ出力条件下で
は滑らかであった。
【００５４】他の実施態様において、エッチングガス以
外の添加ガスを用いて、エッチング速度やエッチングの
異方性などのエッチングパラメーターを変化し得る。添
加ガスとしては、希ガス、酸素、窒素などを用い得る。
外の添加ガスを用いて、エッチング速度やエッチングの
異方性などのエッチングパラメーターを変化し得る。添
加ガスとしては、希ガス、酸素、窒素などを用い得る。
【００５５】一実施態様として、Ｏ2の効果を決定する
ために、種々の量のＯ2をエッチングガスに添加して研
究し得る。酸素の添加量は、チャンバー内の全ガス量の
５〜５０％の範囲が好ましい。エッチングガスへのＯ2
の添加量の増加に伴って、エッチング速度が低下するこ
とが見出される。これは、酸素の存在が、反応性ラジカ
ルの濃度を増加させるのではなく、エッチングガスを希
釈したためであり、それによりエッチング速度が減少し
た。しかし、酸素の添加量が増すに伴って、エッチング
された表面がより滑らかになることが観察された。
ために、種々の量のＯ2をエッチングガスに添加して研
究し得る。酸素の添加量は、チャンバー内の全ガス量の
５〜５０％の範囲が好ましい。エッチングガスへのＯ2
の添加量の増加に伴って、エッチング速度が低下するこ
とが見出される。これは、酸素の存在が、反応性ラジカ
ルの濃度を増加させるのではなく、エッチングガスを希
釈したためであり、それによりエッチング速度が減少し
た。しかし、酸素の添加量が増すに伴って、エッチング
された表面がより滑らかになることが観察された。
【００５６】これらの結果は、明らかに、本発明の方法
が強誘電性層状構造酸化物薄膜をエッチングするのに効
果的な方法であることを示している。本明細書および図
面にに記載される特定の実施態様は、例示を目的とし、
特許請求の範囲に記載の本発明の範囲を限定するもので
はない。本発明の方法は、本明細書に記載される特定の
構造体（キャパシタ）以外の構造体（これらは異なる大
きさを有し得る）上の材料にも適用し得る。本発明の方
法は、さらなる行程を含むようにも改変し得る。しか
し、その場合も本発明の基本的なコンセプトは同じであ
る。
が強誘電性層状構造酸化物薄膜をエッチングするのに効
果的な方法であることを示している。本明細書および図
面にに記載される特定の実施態様は、例示を目的とし、
特許請求の範囲に記載の本発明の範囲を限定するもので
はない。本発明の方法は、本明細書に記載される特定の
構造体（キャパシタ）以外の構造体（これらは異なる大
きさを有し得る）上の材料にも適用し得る。本発明の方
法は、さらなる行程を含むようにも改変し得る。しか
し、その場合も本発明の基本的なコンセプトは同じであ
る。
【００５７】
【発明の効果】本発明の乾式エッチング方法は、層状構
造酸化物薄膜を高エッチング速度、高異方性、良好なエ
ッチング選択性および良好なエッチングの均一性をもっ
てエッチングする方法を提供する。それにより、層状構
造酸化物強誘電体薄膜素子をパターン形成し得る。
造酸化物薄膜を高エッチング速度、高異方性、良好なエ
ッチング選択性および良好なエッチングの均一性をもっ
てエッチングする方法を提供する。それにより、層状構
造酸化物強誘電体薄膜素子をパターン形成し得る。
【００５８】本発明の方法によって得られる強誘電体薄
膜素子は、キャパシタ、不揮発性メモリ、センサー、光
学ディスプレー、圧電トランスデューサー、表面弾性波
素子などの素子に適用し得る。
膜素子は、キャパシタ、不揮発性メモリ、センサー、光
学ディスプレー、圧電トランスデューサー、表面弾性波
素子などの素子に適用し得る。
【図１】図１は、強誘電性材料の典型的なヒステリシス
ループを示す。
ループを示す。
【図２】図２は、本発明の１つの実施態様における強誘
電体素子の構造の模式図である。
電体素子の構造の模式図である。
【図３】図３は、本発明のエッチング方法によりパター
ン形成された強誘電体キャパシタ全体の模式図である。
ン形成された強誘電体キャパシタ全体の模式図である。
【図４】図４は、有機金属分解プロセスを用いてＳｒＢ
ｉ2（ＴａxＮｂ2-x）Ｏ9（０＜ｘ＜２）膜を調製するた
めのフローチャートの模式図である。
ｉ2（ＴａxＮｂ2-x）Ｏ9（０＜ｘ＜２）膜を調製するた
めのフローチャートの模式図である。
【図５】図５は、エッチングプロセスを行うＲＩＥチャ
ンバーの模式図である。
ンバーの模式図である。
【図６】図６は、エッチング前のＳｉ／ＳｉＯ2／Ｔｉ
／Ｐｔ／ＳＢＴ試料のＸＰＳ広幅スキャンを示す。
／Ｐｔ／ＳＢＴ試料のＸＰＳ広幅スキャンを示す。
【図７】図７は、エッチング後のＳｉ／ＳｉＯ2／Ｔｉ
／Ｐｔ／ＳＢＴ試料のＸＰＳ広幅スキャンを示す。
／Ｐｔ／ＳＢＴ試料のＸＰＳ広幅スキャンを示す。
【図８】図８は、エッチング前のＳｉ／ＳｉＯ2／Ｔｉ
／Ｐｔ／ＳＢＮ試料のＸＰＳ広幅スキャンを示す。
／Ｐｔ／ＳＢＮ試料のＸＰＳ広幅スキャンを示す。
【図９】図９は、エッチング後のＳｉ／ＳｉＯ2／Ｔｉ
／Ｐｔ／ＳＢＮ試料のＸＰＳ広幅スキャンを示す。
／Ｐｔ／ＳＢＮ試料のＸＰＳ広幅スキャンを示す。
【図１０】図１０は、ＳＢＴ薄膜のエッチング速度をチ
ャンバー内のガス圧力の関数として示す。
ャンバー内のガス圧力の関数として示す。
【図１１】図１１は、ＳＢＮ薄膜のエッチング速度をチ
ャンバー内のガス圧力の関数として示す。
ャンバー内のガス圧力の関数として示す。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822 27/108 21/8242 Ｈ０１Ｌ 27/04 Ｃ 7735−4Ｍ 27/10 ６５１ (31)優先権主張番号 ０８／３９３，２３３ (32)優先日 1995年２月22日 (33)優先権主張国 米国（ＵＳ）
Claims (19)
- 【請求項１】 基板上の層状構造酸化物強誘電体薄膜を
プラズマによりエッチングする方法であって、以下の工
程：該薄膜を有する基板をチャンバー内に置く工程；該
チャンバー内にＣＨＣｌＦＣＦ3を充填する工程；およ
び該チャンバー内で放電を行って該薄膜をエッチングす
る工程を包含する、方法。 - 【請求項２】 前記放電が高周波によって誘起される、
請求項１に記載の方法。 - 【請求項３】 前記高周波の出力が１２５Ｗと２００Ｗ
との間である、請求項２に記載の方法。 - 【請求項４】 前記放電がｄｃ放電である、請求項１に
記載の方法。 - 【請求項５】 添加ガスがチャンバー内に含まれる、請
求項１に記載の方法。 - 【請求項６】 前記添加ガスが酸素または希ガスうちの
少なくとも１つである、請求項５に記載の方法。 - 【請求項７】 前記添加ガスが酸素である、請求項６に
記載の方法。 - 【請求項８】 チャンバー内の酸素含有量がチャンバー
内の全ガス含有量の５％と５０％との間である、請求項
７に記載の方法。 - 【請求項９】 チャンバー内のガス圧力が２００mTorr
より少ない、請求項１に記載の方法。 - 【請求項１０】 チャンバー内のガス圧力が１２５mTorr
より少ない、請求項１に記載の方法。 - 【請求項１１】 前記層状構造酸化物強誘電体が下記一
般式で表されるＳＢＴＮのうちの少なくとも１つであ
る：ＳｒＢｉ2（ＴａxＮｂ2-x）Ｏ9、ここでｘは０から
２である、請求項１に記載の方法。 - 【請求項１２】 前記層状構造酸化物強誘電体が下記一
般式で表される化合物のうちの少なくとも１つである： （Ｂｉ2Ｏ2）2+（Ｍn-1ＲnＯ3n+1）2- ここで、ＭはＢａ、Ｐｂ、Ｓｒ、Ｂｉ、ＫまたはＮａで
あり；ｎは２、４または５であり；そしてＲはＴｉ、Ｎ
ｂまたはＴａである、請求項１１に記載の方法。 - 【請求項１３】 前記基板が、Ｓｉ、Ｓｉ／ＳｉＯ2ま
たはＧａＡｓのうちの少なくとも１つから構成される半
導体；サファイア、ＺｒＯ2、ＭｇＯ、ＳｒＴｉＯ3、Ｂ
ａＴｉＯ3またはＰｂＴｉＯ3のうちの少なくとも１つか
ら構成される単結晶絶縁体；または集積回路のうちの少
なくとも１つである、請求項１１に記載の方法。 - 【請求項１４】 前記基板が、金属電極；ＭＯx（０≦
ｘ≦２）である導電性酸化物電極、ここで、Ｍは、Ｒ
ｕ、Ｒｈ、Ｉｒ、Ｏｓ、Ｒｅ、またはＬＳＣＯのうちの
少なくとも１つである；導電性窒化物電極；または超電
導性酸化物のうちの少なくとも１つからなる導電性材料
でコーティングされている、請求項１３に記載の方法。 - 【請求項１５】 請求項１３に記載の基板と請求項１４
に記載のコーティングとが接着層によって分離されてい
る、請求項１に記載の方法。 - 【請求項１６】 前記層状構造酸化物強誘電体がＳＢＴ
またはＳＢＮのうちの少なくとも１つである、請求項１
に記載の方法。 - 【請求項１７】 ＳＢＴまたはＳＢＮのうちの少なくと
も１つを強誘電性材料として、そしてＳｉ／ＳｉＯ2／
Ｔｉ／Ｐｔを基板として含む層状構造酸化物強誘電体薄
膜素子をパターン形成する方法であって、以下の工程：
材料の任意の部分を覆いそして任意の部分を露出するよ
うに該材料をマスクする工程；該マスクした材料をＣＨ
ＣｌＦＣＦ3を有するチャンバー内に置く工程；および
該チャンバー内で放電を行って材料の露出部分をエッ
チングする工程を包含する、方法。 - 【請求項１８】 前記放電が高周波によって誘起され
る、請求項１７に記載の方法。 - 【請求項１９】 Ｏ2が添加ガスとして前記チャンバー
に加えられる、請求項１７に記載の方法。
Applications Claiming Priority (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US30017694A | 1994-09-02 | 1994-09-02 | |
| US30017794A | 1994-09-02 | 1994-09-02 | |
| US08/300,339 US5478610A (en) | 1994-09-02 | 1994-09-02 | Metalorganic chemical vapor deposition of layered structure oxides |
| US08/393,233 US5873977A (en) | 1994-09-02 | 1995-02-22 | Dry etching of layer structure oxides |
| US08/300,176 | 1995-02-22 | ||
| US08/393,233 | 1995-02-22 | ||
| US08/300,339 | 1995-02-22 | ||
| US08/300,177 | 1995-02-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08181128A true JPH08181128A (ja) | 1996-07-12 |
| JP3114916B2 JP3114916B2 (ja) | 2000-12-04 |
Family
ID=27501768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07190899A Expired - Fee Related JP3114916B2 (ja) | 1994-09-02 | 1995-07-26 | 層状構造酸化物薄膜の乾式エッチング方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5873977A (ja) |
| JP (1) | JP3114916B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5840200A (en) * | 1996-01-26 | 1998-11-24 | Matsushita Electronics Corporation | Method of manufacturing semiconductor devices |
| JP2008041102A (ja) * | 2006-08-09 | 2008-02-21 | Millipore Corp | 調剤装置におけるガンマ硬化されたｒｆｉｄタグの使用 |
| JP2011249659A (ja) * | 2010-05-28 | 2011-12-08 | Kyocera Corp | 圧電素子、これを備えた噴射装置及び燃料噴射システム |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19937503C1 (de) * | 1999-08-09 | 2001-01-04 | Siemens Ag | Verfahren zum Ätzen von wismuthaltigen Oxidfilmen |
| US6392257B1 (en) * | 2000-02-10 | 2002-05-21 | Motorola Inc. | Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same |
| US6693033B2 (en) | 2000-02-10 | 2004-02-17 | Motorola, Inc. | Method of removing an amorphous oxide from a monocrystalline surface |
| KR20030011083A (ko) * | 2000-05-31 | 2003-02-06 | 모토로라 인코포레이티드 | 반도체 디바이스 및 이를 제조하기 위한 방법 |
| WO2002003437A1 (en) * | 2000-06-30 | 2002-01-10 | Motorola, Inc., A Corporation Of The State Of Delaware | Hybrid semiconductor structure and device |
| US6555946B1 (en) | 2000-07-24 | 2003-04-29 | Motorola, Inc. | Acoustic wave device and process for forming the same |
| AU2001277001A1 (en) * | 2000-07-24 | 2002-02-05 | Motorola, Inc. | Heterojunction tunneling diodes and process for fabricating same |
| US6638838B1 (en) | 2000-10-02 | 2003-10-28 | Motorola, Inc. | Semiconductor structure including a partially annealed layer and method of forming the same |
| US6501121B1 (en) | 2000-11-15 | 2002-12-31 | Motorola, Inc. | Semiconductor structure |
| US20020096683A1 (en) * | 2001-01-19 | 2002-07-25 | Motorola, Inc. | Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate |
| US6673646B2 (en) * | 2001-02-28 | 2004-01-06 | Motorola, Inc. | Growth of compound semiconductor structures on patterned oxide films and process for fabricating same |
| WO2002082551A1 (en) | 2001-04-02 | 2002-10-17 | Motorola, Inc. | A semiconductor structure exhibiting reduced leakage current |
| US6709989B2 (en) | 2001-06-21 | 2004-03-23 | Motorola, Inc. | Method for fabricating a semiconductor structure including a metal oxide interface with silicon |
| US6992321B2 (en) | 2001-07-13 | 2006-01-31 | Motorola, Inc. | Structure and method for fabricating semiconductor structures and devices utilizing piezoelectric materials |
| US20030010992A1 (en) * | 2001-07-16 | 2003-01-16 | Motorola, Inc. | Semiconductor structure and method for implementing cross-point switch functionality |
| US6646293B2 (en) | 2001-07-18 | 2003-11-11 | Motorola, Inc. | Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates |
| US6693298B2 (en) | 2001-07-20 | 2004-02-17 | Motorola, Inc. | Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same |
| US7019332B2 (en) | 2001-07-20 | 2006-03-28 | Freescale Semiconductor, Inc. | Fabrication of a wavelength locker within a semiconductor structure |
| US6855992B2 (en) * | 2001-07-24 | 2005-02-15 | Motorola Inc. | Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same |
| US6667196B2 (en) | 2001-07-25 | 2003-12-23 | Motorola, Inc. | Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method |
| US6639249B2 (en) | 2001-08-06 | 2003-10-28 | Motorola, Inc. | Structure and method for fabrication for a solid-state lighting device |
| US6589856B2 (en) | 2001-08-06 | 2003-07-08 | Motorola, Inc. | Method and apparatus for controlling anti-phase domains in semiconductor structures and devices |
| US20030034491A1 (en) | 2001-08-14 | 2003-02-20 | Motorola, Inc. | Structure and method for fabricating semiconductor structures and devices for detecting an object |
| US6673667B2 (en) | 2001-08-15 | 2004-01-06 | Motorola, Inc. | Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials |
| US20030036217A1 (en) * | 2001-08-16 | 2003-02-20 | Motorola, Inc. | Microcavity semiconductor laser coupled to a waveguide |
| US20030071327A1 (en) * | 2001-10-17 | 2003-04-17 | Motorola, Inc. | Method and apparatus utilizing monocrystalline insulator |
| US6916717B2 (en) * | 2002-05-03 | 2005-07-12 | Motorola, Inc. | Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate |
| US20040012037A1 (en) * | 2002-07-18 | 2004-01-22 | Motorola, Inc. | Hetero-integration of semiconductor materials on silicon |
| US20040069991A1 (en) * | 2002-10-10 | 2004-04-15 | Motorola, Inc. | Perovskite cuprate electronic device structure and process |
| US20040070312A1 (en) * | 2002-10-10 | 2004-04-15 | Motorola, Inc. | Integrated circuit and process for fabricating the same |
| US7169619B2 (en) | 2002-11-19 | 2007-01-30 | Freescale Semiconductor, Inc. | Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process |
| US6885065B2 (en) | 2002-11-20 | 2005-04-26 | Freescale Semiconductor, Inc. | Ferromagnetic semiconductor structure and method for forming the same |
| CN1512602A (zh) * | 2002-12-30 | 2004-07-14 | �廪��ѧ | 制作高温超导器件的表面改性方法 |
| US20040152215A1 (en) * | 2003-01-30 | 2004-08-05 | Sanjeev Aggarwal | Method of making a haze free PZT film |
| US6965128B2 (en) * | 2003-02-03 | 2005-11-15 | Freescale Semiconductor, Inc. | Structure and method for fabricating semiconductor microresonator devices |
| US7020374B2 (en) * | 2003-02-03 | 2006-03-28 | Freescale Semiconductor, Inc. | Optical waveguide structure and method for fabricating the same |
| US20040164315A1 (en) * | 2003-02-25 | 2004-08-26 | Motorola, Inc. | Structure and device including a tunneling piezoelectric switch and method of forming same |
| US7119032B2 (en) * | 2004-08-23 | 2006-10-10 | Air Products And Chemicals, Inc. | Method to protect internal components of semiconductor processing equipment using layered superlattice materials |
| KR100691004B1 (ko) * | 2005-04-15 | 2007-03-09 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성방법 |
| JP5510162B2 (ja) * | 2010-07-30 | 2014-06-04 | 日立金属株式会社 | 圧電体薄膜ウェハの製造方法、圧電体薄膜素子、及び圧電体薄膜デバイス |
| JP6178172B2 (ja) * | 2013-08-29 | 2017-08-09 | 住友化学株式会社 | ニオブ酸アルカリ系圧電体薄膜素子の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4978646A (en) * | 1989-03-03 | 1990-12-18 | Corning Incorporated | Capacitors and high dielectric constant ceramics therefor |
| US5310989A (en) * | 1990-04-10 | 1994-05-10 | The United States Of America As Represented By The Secretary Of The Navy | Method for laser-assisted etching of III-V and II-VI semiconductor compounds using chlorofluorocarbon ambients |
| US5368687A (en) * | 1993-03-15 | 1994-11-29 | Micron Technology, Inc. | Semiconductor processing method of etching insulating inorganic metal oxide materials and method of cleaning metals from the surface of semiconductor wafers |
| US5468342A (en) * | 1994-04-28 | 1995-11-21 | Cypress Semiconductor Corp. | Method of etching an oxide layer |
-
1995
- 1995-02-22 US US08/393,233 patent/US5873977A/en not_active Expired - Fee Related
- 1995-07-26 JP JP07190899A patent/JP3114916B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5840200A (en) * | 1996-01-26 | 1998-11-24 | Matsushita Electronics Corporation | Method of manufacturing semiconductor devices |
| JP2008041102A (ja) * | 2006-08-09 | 2008-02-21 | Millipore Corp | 調剤装置におけるガンマ硬化されたｒｆｉｄタグの使用 |
| JP2011249659A (ja) * | 2010-05-28 | 2011-12-08 | Kyocera Corp | 圧電素子、これを備えた噴射装置及び燃料噴射システム |
Also Published As
| Publication number | Publication date |
|---|---|
| US5873977A (en) | 1999-02-23 |
| JP3114916B2 (ja) | 2000-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3114916B2 (ja) | 層状構造酸化物薄膜の乾式エッチング方法 | |
| JP3188179B2 (ja) | 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法 | |
| US6338994B1 (en) | Semiconductor device and method of fabricating thereof | |
| US8497181B1 (en) | Semiconductor device and method of manufacturing the same | |
| US5886867A (en) | Ferroelectric dielectric for integrated circuit applications at microwave frequencies | |
| US6495413B2 (en) | Structure for masking integrated capacitors of particular utility for ferroelectric memory integrated circuits | |
| US6432767B2 (en) | Method of fabricating semiconductor device | |
| JP4299959B2 (ja) | 半導体装置の製造方法 | |
| KR100239417B1 (ko) | 반도체 소자의 커패시터 및 그의 제조방법 | |
| US6072207A (en) | Process for fabricating layered superlattice materials and making electronic devices including same | |
| CA2215052A1 (en) | Low temperature process for fabricating layered superlattice materials and making electronic devices including same | |
| KR20010080131A (ko) | 장기간의 기억력을 가진 메모리용 저임프린트의 강유전체재료 및 그 제조방법 | |
| KR20020093049A (ko) | 납 지르코늄 티타네이트 및 바륨 스트론튬 티타네이트를패터닝하는 방법 | |
| US5985676A (en) | Method of forming capacitor while protecting dielectric from etchants | |
| US6475860B2 (en) | Method for manufacturing a ferroelectric random access memory device | |
| KR100308190B1 (ko) | 강유전 결정 물질 형성을 위한 공정 중 발생하는 파이로클로르를 제거하는 방법 | |
| US7217576B2 (en) | Method for manufacturing ferroelectric capacitor, method for manufacturing ferroelectric memory, ferroelectric capacitor and ferroelectric memory | |
| US6441415B1 (en) | Ferroelectric and paraelectric thin film devices using dopants which eliminate ferroelectricity | |
| JP3294214B2 (ja) | 薄膜キャパシタ | |
| Mört et al. | Low temperature process and thin SBT films for ferroelectric memory devices | |
| JP3718943B2 (ja) | 強誘電体膜の形成方法 | |
| JPH10163447A (ja) | 薄膜キャパシタ、その製造方法および電極の加工方法 | |
| JP3476845B2 (ja) | 誘電体素子及び半導体記憶装置 | |
| KR100468698B1 (ko) | 강유전체막용식각가스및이를이용한강유전체커패시터의제조방법 | |
| JPH10214943A (ja) | 薄膜誘電体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000914 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080929 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080929 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |