JPH08181592A - タイマ時間切換回路 - Google Patents

タイマ時間切換回路

Info

Publication number
JPH08181592A
JPH08181592A JP32045894A JP32045894A JPH08181592A JP H08181592 A JPH08181592 A JP H08181592A JP 32045894 A JP32045894 A JP 32045894A JP 32045894 A JP32045894 A JP 32045894A JP H08181592 A JPH08181592 A JP H08181592A
Authority
JP
Japan
Prior art keywords
timer
circuit board
circuit
time
time constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32045894A
Other languages
English (en)
Inventor
Masakazu Nishikawa
正和 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP32045894A priority Critical patent/JPH08181592A/ja
Publication of JPH08181592A publication Critical patent/JPH08181592A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

(57)【要約】 【目的】外来ノイズの影響を低減する。 【構成】プリント基板Ｂ上に実装されたタイマＩＣ１に
は抵抗Ｒ1 〜Ｒ3 とコンデンサＣ1 から成る時定数回路
が接続されており、この時定数回路によってタイマＩＣ
１のタイマ時間が設定される。各抵抗Ｒ1 〜Ｒ3 間の接
続点にはＦＥＴＱ 1 ，Ｑ2 のソースが接続され、ドレイ
ンが接地されている。これらのＦＥＴＱ1，Ｑ2 のゲー
トは、プリント基板Ｂから引き出された引出線Ｌ1 ，Ｌ
2 を介して切換部２に接続されている。切換部２のスイ
ッチＳＷ1 を各接点ｒ1 〜ｒ3 に切り換えることによ
り、ＦＥＴＱ1 ，Ｑ2 がオン・オフされてタイマ時間が
切り換えられる。ここで、上記時定数回路の充放電電流
はＦＥＴＱ1 ，Ｑ2 を介してプリント基板Ｂ内のみを流
れ、引出線Ｌ1 〜Ｌ3 に流れないため、外来ノイズから
の影響を受けにくくなる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、回路基板上に実装され
所定のタイマ時間を限時するタイマ部のタイマ時間を回
路基板の外から切り換えるタイマ時間切換回路に関する
ものである。
【０００２】
【従来の技術】従来より、所定の一定時間（タイマ時
間）を外部からのトリガ入力により限時し、限時中にハ
イレベルまたはローレベルのパルス信号を出力するモノ
マルチのタイマＩＣ１がプリント基板Ｂ上に実装されて
タイマ部として使用されている。図５は従来の構成を示
す概略回路構成図であって、タイマＩＣ１には抵抗Ｒ1
〜Ｒ3 の直列回路とコンデンサＣ1 とが外付けされてい
る。すなわち、タイマＩＣ１からこれら抵抗Ｒ1 〜Ｒ3
の直列回路及びコンデンサＣ1 にグランドラインを介し
て充放電電流を流すことにより、抵抗Ｒ1 〜Ｒ3 の合成
抵抗値とコンデンサＣ1 の容量とで決まる時定数によっ
てタイマＩＣ１のタイマ時間が設定されている。
【０００３】そして、タイマＩＣ１のタイマ時間をプリ
ント基板Ｂの外から切り換えるため、タイマ時間切換回
路が付加されている。このタイマ時間切換回路は、抵抗
Ｒ1〜Ｒ3 の直列回路の抵抗Ｒ1 と抵抗Ｒ2 との接続点
及び抵抗Ｒ2 と抵抗Ｒ3 との接続点からプリント基板Ｂ
の外へそれぞれ線路を引出し、各線路に対応する接点ｒ
1 ，ｒ2 と何れの線路にも接続されない接点ｒ3 を設け
るとともに、それら接点ｒ1 〜ｒ3 を選択的にプリント
基板Ｂのグランドラインに接続するスイッチＳＷ1 をプ
リント基板Ｂの外に設け、スイッチＳＷ1 にて各接点ｒ
1 〜ｒ3 を切り換えて充放電電流の流れる経路を変更す
ることにより、タイマ時間に関与する合成抵抗値を変化
させてタイマ時間を３段階に切り換えることができるよ
うにしたものである。すなわち、スイッチＳＷ1 が接点
ｒ1 に接続されたときには、抵抗Ｒ2 と抵抗Ｒ3 との接
続点がグランドラインに接地されるため、充放電電流は
抵抗Ｒ3 には流れなくなり、このときの時定数すなわち
タイマ時間は抵抗Ｒ1 ，Ｒ 2 の合成抵抗値とコンデンサ
Ｃ1 の容量値とで決まる。同じようにして、スイッチＳ
Ｗ1 が接点ｒ2 ，ｒ3 に接続されると充放電電流の流れ
る経路が変わり、それによってタイマ時間が切り換わる
のである。
【０００４】
【発明が解決しようとする課題】ところで、コンデンサ
Ｃ1 に流れる上記充放電電流は、一般に数μＡから数百
μＡの電流値を持っており、図５の図中矢印で示すよう
に、プリント基板Ｂから各接点ｒ1 〜ｒ3 及びスイッチ
ＳＷ1 までの引出線Ｌを通ってプリント基板Ｂのグラン
ドラインに流れることになる。ここで、上記引出線Ｌは
常に外来のノイズに晒されており、引出線Ｌに充放電電
流が流れている間に引出線Ｌに外来のノイズがのると、
ノイズの影響によりスイッチＳＷ1 で設定したタイマ時
間通りにタイマＩＣ１が限時動作しなかったり、あるい
はタイマＩＣ１が誤動作するなどの不具合が発生すると
いう問題があった。
【０００５】本発明は上記問題点の解決を目的とするも
のであり、外来ノイズの影響を低減したタイマ時間切換
回路を提供しようとするものである。
【０００６】
【課題を解決するための手段】請求項１の発明は、上記
目的を達成するために、回路基板上に実装され所定のタ
イマ時間を限時するタイマ部のタイマ時間を回路基板の
外から切り換えるタイマ時間切換回路であって、複数の
抵抗とコンデンサとから成る時定数回路を有しこの時定
数回路の充放電動作の時定数に応じてタイマ時間を設定
するタイマ時間設定部と、複数の抵抗とコンデンサとか
ら成る時定数回路の充放電電流経路を変更する１乃至複
数の電界効果トランジスタとを回路基板上に実装し、１
乃至複数の電界効果トランジスタをオン・オフさせるス
イッチ手段を具備した切換部を回路基板に外付けして設
けたことを特徴とする。
【０００７】請求項２の発明は、上記目的を達成するた
めに、回路基板上に実装され所定のタイマ時間を限時す
るタイマ部のタイマ時間を回路基板の外から切り換える
タイマ時間切換回路であって、複数の抵抗とコンデンサ
とから成る時定数回路を有しこの時定数回路の充放電動
作の時定数に応じてタイマ時間を設定するタイマ時間設
定部と、複数の抵抗とコンデンサとから成る時定数回路
の充放電電流経路を変更する１乃至複数の電界効果トラ
ンジスタとを回路基板上に実装し、１乃至複数の電界効
果トランジスタをオン・オフさせるスイッチ手段を具備
した切換部を回路基板に外付けして設けるとともに切換
部から出力される電界効果トランジスタのオン・オフ制
御信号をインバータ論理回路を介して供給することを特
徴とする。
【０００８】請求項３の発明は、上記目的を達成するた
めに、回路基板上に実装され所定のタイマ時間を限時す
るタイマ部のタイマ時間を回路基板の外から切り換える
タイマ時間切換回路であって、複数の抵抗とコンデンサ
とから成る時定数回路を有しこの時定数回路の充放電動
作の時定数に応じてタイマ時間を設定するタイマ時間設
定部と、複数の抵抗とコンデンサとから成る時定数回路
の充放電電流経路を変更する１乃至複数の光によりトリ
ガされる電界効果トランジスタとを回路基板上に実装
し、１乃至複数の電界効果トランジスタとそれぞれ光結
合された発光素子を発光させて各電界効果トランジスタ
をオン・オフさせるスイッチ手段を具備した切換部を回
路基板に外付けして設けたことを特徴とする。
【０００９】請求項４の発明は、請求項１乃至請求項３
の発明において、少なくとも複数の抵抗とコンデンサと
から成る時定数回路の充放電電流経路を変更するスイッ
チ部を回路基板上に実装したことを特徴とする。
【００１０】
【作用】請求項１の発明の構成では、複数の抵抗とコン
デンサとから成る時定数回路を有しこの時定数回路の充
放電動作の時定数に応じてタイマ時間を設定するタイマ
時間設定部と、複数の抵抗とコンデンサとから成る時定
数回路の充放電電流経路を変更する１乃至複数の電界効
果トランジスタとを回路基板上に実装し、１乃至複数の
電界効果トランジスタをオン・オフさせるスイッチ手段
を具備した切換部を回路基板に外付けして設けることに
より、時定数回路に流れる充放電電流の経路を回路基板
の外に引き出すことなく変更することができるため、充
放電電流が回路基板内のみにしか流れなくなり、外来ノ
イズの影響を低減することができる。
【００１１】請求項２の発明の構成では、複数の抵抗と
コンデンサとから成る時定数回路を有しこの時定数回路
の充放電動作の時定数に応じてタイマ時間を設定するタ
イマ時間設定部と、複数の抵抗とコンデンサとから成る
時定数回路の充放電電流経路を変更する１乃至複数の電
界効果トランジスタとを回路基板上に実装し、１乃至複
数の電界効果トランジスタをオン・オフさせるスイッチ
手段を具備した切換部を回路基板に外付けして設けると
ともに切換部から出力される電界効果トランジスタのオ
ン・オフ制御信号をインバータ論理回路を介して供給す
ることにより、時定数回路に流れる充放電電流の経路を
回路基板の外に引き出すことなく変更することができる
ため、充放電電流が回路基板内のみにしか流れなくな
り、外来ノイズの影響を低減することができる。
【００１２】請求項３の発明の構成では、複数の抵抗と
コンデンサとから成る時定数回路を有しこの時定数回路
の充放電動作の時定数に応じてタイマ時間を設定するタ
イマ時間設定部と、複数の抵抗とコンデンサとから成る
時定数回路の充放電電流経路を変更する１乃至複数の光
によりトリガされる電界効果トランジスタとを回路基板
上に実装し、１乃至複数の電界効果トランジスタとそれ
ぞれ光結合された発光素子を発光させて各電界効果トラ
ンジスタをオン・オフさせるスイッチ手段を具備した切
換部を回路基板に外付けして設けたことにより、時定数
回路に流れる充放電電流の経路を回路基板の外に引き出
すことなく変更することができるため、充放電電流が回
路基板内のみにしか流れなくなり、しかも、時定数回路
と切換部とは電気的に絶縁されているため、外来ノイズ
の影響をさらに低減することができる。
【００１３】請求項４の発明の構成では、少なくとも複
数の抵抗とコンデンサとから成る時定数回路の充放電電
流経路を変更するスイッチ部を回路基板上に実装したこ
とにより、外付けの切換部だけでなく、回路基板上にお
いてもスイッチ部を用いてタイマ時間を切り換えること
ができる。
【００１４】
【実施例】
（実施例１）図１は本発明の第１の実施例を示す概略回
路構成図である。図１に示すように、本実施例の基本的
な構成は従来例のものと共通であり、共通する部分につ
いては同一の符号を付して説明は省略する。
【００１５】本実施例においては、タイマＩＣ１に外付
けされた抵抗Ｒ1 〜Ｒ3 の直列回路及びコンデンサＣ1
から成る時定数回路によりタイマ時間設定部を構成し、
さらに、抵抗Ｒ1 〜Ｒ3 の直列回路の抵抗Ｒ1 と抵抗Ｒ
2 との接続点及び抵抗Ｒ2 と抵抗Ｒ3 との接続点をそれ
ぞれグランドラインに接地するか否かを切り換えるＮチ
ャネルの電界効果トランジスタ（以下、ＦＥＴと略
す。）Ｑ1 ，Ｑ2 が設けてあって、これらのＦＥＴ
Ｑ1 ，Ｑ2 をプリント基板Ｂの外に設けた切換部２によ
ってオン・オフするようになっている。
【００１６】ＦＥＴＱ1 ，Ｑ2 はそれぞれソースを抵抗
Ｒ1 と抵抗Ｒ2 との接続点及び抵抗Ｒ2 と抵抗Ｒ3 との
接続点に接続し、ドレインをグランドラインに接続して
ある。また、ＦＥＴＱ1 ，Ｑ2 のゲートには、抵抗Ｒ0
及びコンデンサＣ0 から成るローパスフィルタを介して
グランドラインに一端が接続されたプルダウン抵抗Ｒｄ
の他端に接続してあって、ＦＥＴＱ1 ，Ｑ2 のゲートは
プルダウン抵抗Ｒｄによりグランドラインに接地される
ため、ＦＥＴＱ1 ，Ｑ2 は通常オフとなっている。
【００１７】各ＦＥＴＱ1 ，Ｑ2 のゲートからはプリン
ト基板Ｂの外に線路が引き出してあって、各引出線
Ｌ1 ，Ｌ2 には各線路に対応する接点ｒ1 ，ｒ2 が設け
てあり、さらに、何れの線路とも接続されない引出線Ｌ
3 に接点ｒ3 が設けてある。また、プリント基板Ｂ上に
は電源電圧を安定させるためのコンデンサＣ2 が実装し
てあって、このコンデンサＣ2 の非接地側端子からプリ
ント基板Ｂの外に引き出された引出線Ｌ3 にスイッチＳ
Ｗ1 が設けてあって、各接点ｒ1 〜ｒ3 を選択的にコン
デンサＣ2 と接続できるようにしてある。すなわち、本
実施例においては、接点ｒ1 〜ｒ3 とスイッチＳＷ1 に
より切換部２が構成してある。
【００１８】ここで、スイッチＳＷ1 を接点ｒ1 （また
は、接点ｒ2 ）に切り換えれば、ＦＥＴＱ1 （または、
ＦＥＴＱ2 ）のゲートがスイッチＳＷ1 を介して電源電
圧にプルアップされてＦＥＴＱ1 （または、ＦＥＴ
Ｑ2 ）をオンさせることができる。そして、ＦＥＴＱ1
（または、ＦＥＴＱ2 ）がオンすれば、抵抗Ｒ1 と抵抗
Ｒ 2 との接続点（または、抵抗Ｒ2 と抵抗Ｒ3 との接続
点）はＦＥＴＱ1 （または、ＦＥＴＱ2 ）を介してグラ
ンドラインに接地されるため、充放電電流の流れる経路
が変わり、タイマ時間に関与する合成抵抗値を変化させ
てタイマ時間を切り換えることができる。このとき、充
放電電流は、図１中矢印で示すようにＦＥＴＱ1 （また
は、ＦＥＴＱ2 ）を介してグランドラインに流れ、プリ
ント基板Ｂの外に引き出された引出線Ｌ1 〜Ｌ3 には流
れない。また、スイッチＳＷ1 を接点ｒ3 に切り換えれ
ば、ＦＥＴＱ1 ，Ｑ2 は何れもオフとなり、この場合に
は充放電電流は抵抗Ｒ1 〜Ｒ3 とコンデンサＣ1 のみを
流れ、勿論引出線Ｌ1 〜Ｌ3 には流れない。
【００１９】上記構成によれば、外来のノイズに晒され
た引出線Ｌ1 〜Ｌ3 に充放電電流を流すことなく、プリ
ント基板Ｂの外に設けた切換部２によってタイマ時間を
切り換えることができ、引出線Ｌ1 〜Ｌ3 に到来する外
来ノイズの影響をタイマＩＣ１に与えるのを防止し、タ
イマ時間が設定された時間と違ったり、タイマＩＣ１が
誤動作するのを防止することができる。なお、本実施例
においては、ＦＥＴＱ 1 ，Ｑ2 のゲートに、抵抗Ｒ0 及
びコンデンサＣ0 から成るローパスフィルタを設けてあ
るので、耐ノイズ性をさらに向上させることができる。
【００２０】（実施例２）図２は本発明の第２の実施例
を示す概略回路構成図である。図２に示すように、本実
施例の基本構成は従来例及び実施例１のものと共通であ
り、共通する部分には同一の符号を付して説明は省略
し、本実施例の特徴となる部分についてのみ説明する。
【００２１】本実施例は、実施例１においてＦＥＴ
Ｑ1 ，Ｑ2 のゲートにプルダウン抵抗Ｒｄを接続してグ
ランドラインに接地することに代えて、インバータ
３1 ，３2 とプルアップ抵抗Ｒｕを介して電源に接続し
たことを特徴とするものである。切換部１の接点ｒ1 ，
ｒ2 はそれぞれ引出線Ｌ1 ，Ｌ2 を介してインバータ３
1 ，３2 とプルアップ抵抗Ｒｕとの接続点に接続してあ
り、スイッチＳＷ1 を設けた引出線Ｌ4 はプリント基板
Ｂのグランドラインに接地してある。
【００２２】したがって、切換部２においてスイッチＳ
Ｗ1 を接点ｒ3 に切り換えたときには、プルアップ抵抗
Ｒｕを介してインバータ３1 ，３2 にはハイレベルの信
号が入力されるため、ＦＥＴＱ1 ，Ｑ2 のゲートはロー
レベルでオフとなる。この場合には充放電電流は抵抗Ｒ
1 〜Ｒ3 とコンデンサＣ1 のみを流れ、抵抗Ｒ1 〜Ｒ 3
の合成抵抗値とコンデンサＣ1 の容量値とでタイマ時間
が決まる。
【００２３】一方、切換部２においてスイッチＳＷ1 を
接点ｒ1 （または、接点ｒ2 ）に切り換えると、インバ
ータ３1 （または、インバータ３2 ）の入力側がスイッ
チＳＷ1 を介してグランドラインに接地されるため、イ
ンバータ３1 （または、インバータ３2 ）の入力がロー
レベルとなる。その結果、インバータ３1 （または、イ
ンバータ３2 ）の出力がハイレベルになるため、ＦＥＴ
Ｑ1 （または、ＦＥＴＱ2 ）がオンとなり、充放電電流
の流れる経路が変更されてタイマ時間が切り換わる。た
だし、このときにも、実施例１の場合と同様に、充放電
電流はＦＥＴＱ 1 （または、ＦＥＴＱ2 ）を介してグラ
ンドラインに流れ、プリント基板Ｂの外に引き出された
引出線Ｌ1 〜Ｌ3 には流れない。
【００２４】上記構成によれば、外来のノイズに晒され
た引出線Ｌ1 〜Ｌ3 に充放電電流を流すことなく、プリ
ント基板Ｂの外に設けた切換部２によってタイマ時間を
切り換えることができ、引出線Ｌ1 〜Ｌ3 に到来する外
来ノイズの影響をタイマＩＣ１に与えるのを防止し、タ
イマ時間が設定された時間と違ったり、タイマＩＣ１が
誤動作するのを防止することができる。なお、本実施例
においても実施例１と同様に、ＦＥＴＱ1 ，Ｑ2 のゲー
トに抵抗Ｒ0 及びコンデンサＣ0 から成るローパスフィ
ルタを設けてあるので、耐ノイズ性をさらに向上させる
ことができる。
【００２５】（実施例３）図３は本発明の第３の実施例
を示す概略回路構成図である。図３に示すように、本実
施例の基本構成は従来例及び実施例１のものと共通であ
り、共通する部分には同一の符号を付して説明は省略
し、本実施例の特徴となる部分についてのみ説明する。
【００２６】本実施例は、実施例１，２におけるＦＥＴ
Ｑ1 ，Ｑ2 の代わりに、ＭＯＳ出力のフォトカプラＰＣ
1 ，ＰＣ2 を用いた点に特徴を有するものである。すな
わち、抵抗Ｒ1 と抵抗Ｒ2 との接続点及び抵抗Ｒ2 と抵
抗Ｒ3 との接続点に、フォトカプラＰＣ1 ，ＰＣ2 を構
成するＭＯＳＦＥＴＱ1 ，Ｑ2 のソースが接続してあっ
て、ＭＯＳＦＥＴＱ1 ，Ｑ2 のドレインがプリント基板
Ｂのグランドラインに接地してある。
【００２７】一方、各ＭＯＳＦＥＴＱ1 ，Ｑ2 と光結合
されてフォトカプラＰＣ1 ，ＰＣ2を構成する発光ダイ
オードＬＥＤ1 ，ＬＥＤ2 がそのアノードを電源にプル
アップされるとともに、カソードがそれぞれ引出線
Ｌ1 ，Ｌ2 に接続されて設けてある。したがって、切換
部２においてスイッチＳＷ1 を接点ｒ3 に切り換えたと
きには、発光ダイオードＬＥＤ1 ，ＬＥＤ2 には駆動電
流が流れないため、ＭＯＳＦＥＴＱ1 ，Ｑ2 はトリガさ
れずにオフとなる。この場合には充放電電流は抵抗Ｒ 1
〜Ｒ3 とコンデンサＣ1 のみを流れ、抵抗Ｒ1 〜Ｒ3 の
合成抵抗値とコンデンサＣ1 の容量値とでタイマ時間が
決まる。
【００２８】一方、切換部２においてスイッチＳＷ1 を
接点ｒ1 （または、接点ｒ2 ）に切り換えると、発光ダ
イオードＬＥＤ1 （または、発光ダイオードＬＥＤ2 ）
のカソードがスイッチＳＷ1 及び電流制限用の抵抗Ｒ4
を介してグランドラインに接地されるため、発光ダイオ
ードＬＥＤ1 （または、発光ダイオードＬＥＤ2 ）に駆
動電流が流れる。その結果、発光ダイオードＬＥＤ
1 （または、発光ダイオードＬＥＤ2 ）が発光し、ＭＯ
ＳＦＥＴＱ1 （または、ＭＯＳＦＥＴＱ2 ）がトリガさ
れてオンとなり、充放電電流の流れる経路が変更されて
タイマ時間が切り換わる。ただし、このときにも、実施
例１，２の場合と同様に、充放電電流はＭＯＳＦＥＴＱ
1 （または、ＭＯＳＦＥＴＱ2 ）を介してグランドライ
ンに流れ、プリント基板Ｂの外に引き出された引出線Ｌ
1 〜Ｌ3 には流れない。
【００２９】上記構成によれば、外来のノイズに晒され
た引出線Ｌ1 〜Ｌ3 に充放電電流を流すことなく、プリ
ント基板Ｂの外に設けた切換部２によってタイマ時間を
切り換えることができ、引出線Ｌ1 〜Ｌ3 に到来する外
来ノイズの影響をタイマＩＣ１に与えるのを防止し、タ
イマ時間が設定された時間と違ったり、タイマＩＣ１が
誤動作するのを防止することができる。しかも、本実施
例においては、フォトカプラＰＣ1 ，ＰＣ2 を用いるこ
とにより切換部２と抵抗Ｒ1 〜Ｒ3 及びコンデンサＣ1
から成る時定数回路とを電気的に絶縁したから、上記実
施例１，２に比較しても、耐ノイズ性をさらに向上させ
ることができる。
【００３０】（実施例４）図４は本発明の第４の実施例
を示す概略回路構成図である。図４に示すように、本実
施例は実施例１の構成にプリント基板Ｂ上でタイマ時間
の切り換えを可能とするスイッチ部４を付加したもので
あって、他の構成については実施例１と共通であり、共
通する部分には同一の符号を付して説明は省略する。
【００３１】本実施例においては、抵抗Ｒ1 と抵抗Ｒ2
との接続点及び抵抗Ｒ2 と抵抗Ｒ3との接続点から線路
を引き出して設けた接点ｒa ，ｒb および他の何れの回
路部とも接続されない接点ｒc と、各接点ｒa 〜ｒc を
選択的にプリント基板Ｂのグランドラインに接地するた
めのスイッチＳＷ2 とをプリント基板Ｂ上に実装してス
イッチ部４が構成してある。ここで、スイッチＳＷ2 を
接点ｒa （または、接点ｒb ）に切り換えると、プリン
ト基板Ｂの外に設けた切換部２に関係なく、抵抗Ｒ1 と
抵抗Ｒ2 との接続点（または、抵抗Ｒ2 と抵抗Ｒ3 との
接続点）がグランドラインに接地されてタイマ時間が切
り換わる。すなわち、切換部２においてスイッチＳＷ1
を接点ｒ3 に切り換えておけば、プリント基板Ｂ上のス
イッチ部４のスイッチＳＷ2 によってタイマ時間を切り
換えることができ、反対に、スイッチ部４のスイッチＳ
Ｗ2 を接点ｒc に切り換えておけば、切換部２のスイッ
チＳＷ1 によってタイマ時間を切り換えることができ
る。
【００３２】上記構成によれば、実施例１の構成に加え
てスイッチ部４をプリント基板Ｂ上に実装したから、プ
リント基板Ｂ上のスイッチ部４においてもタイマ時間の
切り換えを行なうことができ、タイマ時間切換回路とし
ての使い勝手を向上させることができるという利点があ
る。なお、本実施例においては、実施例１の構成にスイ
ッチ部４を付加した構成を例示したが、実施例２あるい
は実施例３の構成にスイッチ部４を付加しても同様の効
果が得られることは言うまでもない。
【００３３】
【発明の効果】請求項１の発明は、回路基板上に実装さ
れ所定のタイマ時間を限時するタイマ部のタイマ時間を
回路基板の外から切り換えるタイマ時間切換回路であっ
て、複数の抵抗とコンデンサとから成る時定数回路を有
しこの時定数回路の充放電動作の時定数に応じてタイマ
時間を設定するタイマ時間設定部と、複数の抵抗とコン
デンサとから成る時定数回路の充放電電流経路を変更す
る１乃至複数の電界効果トランジスタとを回路基板上に
実装し、１乃至複数の電界効果トランジスタをオン・オ
フさせるスイッチ手段を具備した切換部を回路基板に外
付けして設けることにより、時定数回路に流れる充放電
電流の経路を回路基板の外に引き出すことなく変更する
ことができるため、充放電電流が回路基板内のみにしか
流れなくなり、外来ノイズの影響を低減することがで
き、ノイズの影響でタイマ時間が変化したり、タイマ部
が誤動作するのを防止することができるという効果があ
る。
【００３４】請求項２の発明は、回路基板上に実装され
所定のタイマ時間を限時するタイマ部のタイマ時間を回
路基板の外から切り換えるタイマ時間切換回路であっ
て、複数の抵抗とコンデンサとから成る時定数回路を有
しこの時定数回路の充放電動作の時定数に応じてタイマ
時間を設定するタイマ時間設定部と、複数の抵抗とコン
デンサとから成る時定数回路の充放電電流経路を変更す
る１乃至複数の電界効果トランジスタとを回路基板上に
実装し、１乃至複数の電界効果トランジスタをオン・オ
フさせるスイッチ手段を具備した切換部を回路基板に外
付けして設けるとともに切換部から出力される電界効果
トランジスタのオン・オフ制御信号をインバータ論理回
路を介して供給することにより、時定数回路に流れる充
放電電流の経路を回路基板の外に引き出すことなく変更
することができるため、充放電電流が回路基板内のみに
しか流れなくなり、外来ノイズの影響を低減することが
でき、ノイズの影響でタイマ時間が変化したり、タイマ
部が誤動作するのを防止することができるという効果が
ある。
【００３５】請求項３の発明は、回路基板上に実装され
所定のタイマ時間を限時するタイマ部のタイマ時間を回
路基板の外から切り換えるタイマ時間切換回路であっ
て、複数の抵抗とコンデンサとから成る時定数回路を有
しこの時定数回路の充放電動作の時定数に応じてタイマ
時間を設定するタイマ時間設定部と、複数の抵抗とコン
デンサとから成る時定数回路の充放電電流経路を変更す
る１乃至複数の光によりトリガされる電界効果トランジ
スタとを回路基板上に実装し、１乃至複数の電界効果ト
ランジスタとそれぞれ光結合された発光素子を発光させ
て各電界効果トランジスタをオン・オフさせるスイッチ
手段を具備した切換部を回路基板に外付けして設けたこ
とにより、時定数回路に流れる充放電電流の経路を回路
基板の外に引き出すことなく変更することができるた
め、充放電電流が回路基板内のみにしか流れなくなり、
しかも、時定数回路と切換部とは電気的に絶縁されてい
るため、外来ノイズの影響をさらに低減することがで
き、ノイズの影響でタイマ時間が変化したり、タイマ部
が誤動作するのをより確実に防止することができるとい
う効果がある。
【００３６】請求項４の発明は、少なくとも複数の抵抗
とコンデンサとから成る時定数回路の充放電電流経路を
変更するスイッチ部を回路基板上に実装したことによ
り、外付けの切換部だけでなく、回路基板上においても
スイッチ部を用いてタイマ時間を切り換えることがで
き、タイマ時間切換回路の使い勝手を向上させることが
できるという効果がある。
【図面の簡単な説明】
【図１】実施例１を示す概略回路構成図である。
【図２】実施例２を示す概略回路構成図である。
【図３】実施例３を示す概略回路構成図である。
【図４】実施例４を示す概略回路構成図である。
【図５】従来例を示す概略回路構成図である。
【符号の説明】
１ タイマＩＣ ２ 切換部 Ｒ1 〜Ｒ3 抵抗 Ｃ1 コンデンサ Ｑ1 ，Ｑ2 電界効果トランジスタ Ｂ プリント基板

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 回路基板上に実装され所定のタイマ時間
    を限時するタイマ部のタイマ時間を回路基板の外から切
    り換えるタイマ時間切換回路であって、複数の抵抗とコ
    ンデンサとから成る時定数回路を有しこの時定数回路の
    充放電動作の時定数に応じてタイマ時間を設定するタイ
    マ時間設定部と、複数の抵抗とコンデンサとから成る時
    定数回路の充放電電流経路を変更する１乃至複数の電界
    効果トランジスタとを回路基板上に実装し、１乃至複数
    の電界効果トランジスタをオン・オフさせるスイッチ手
    段を具備した切換部を回路基板に外付けして設けたこと
    を特徴とするタイマ時間切換回路。
  2. 【請求項２】 回路基板上に実装され所定のタイマ時間
    を限時するタイマ部のタイマ時間を回路基板の外から切
    り換えるタイマ時間切換回路であって、複数の抵抗とコ
    ンデンサとから成る時定数回路を有しこの時定数回路の
    充放電動作の時定数に応じてタイマ時間を設定するタイ
    マ時間設定部と、複数の抵抗とコンデンサとから成る時
    定数回路の充放電電流経路を変更する１乃至複数の電界
    効果トランジスタとを回路基板上に実装し、１乃至複数
    の電界効果トランジスタをオン・オフさせるスイッチ手
    段を具備した切換部を回路基板に外付けして設けるとと
    もに切換部から出力される電界効果トランジスタのオン
    ・オフ制御信号をインバータ論理回路を介して供給する
    ことを特徴とするタイマ時間切換回路。
  3. 【請求項３】 回路基板上に実装され所定のタイマ時間
    を限時するタイマ部のタイマ時間を回路基板の外から切
    り換えるタイマ時間切換回路であって、複数の抵抗とコ
    ンデンサとから成る時定数回路を有しこの時定数回路の
    充放電動作の時定数に応じてタイマ時間を設定するタイ
    マ時間設定部と、複数の抵抗とコンデンサとから成る時
    定数回路の充放電電流経路を変更する１乃至複数の光に
    よりトリガされる電界効果トランジスタとを回路基板上
    に実装し、１乃至複数の電界効果トランジスタとそれぞ
    れ光結合された発光素子を発光させて各電界効果トラン
    ジスタをオン・オフさせるスイッチ手段を具備した切換
    部を回路基板に外付けして設けたことを特徴とするタイ
    マ時間切換回路。
  4. 【請求項４】 少なくとも複数の抵抗とコンデンサとか
    ら成る時定数回路の充放電電流経路を変更するスイッチ
    部を回路基板上に実装したことを特徴とする請求項１乃
    至請求項３記載のタイマ時間切換回路。
JP32045894A 1994-12-22 1994-12-22 タイマ時間切換回路 Pending JPH08181592A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32045894A JPH08181592A (ja) 1994-12-22 1994-12-22 タイマ時間切換回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32045894A JPH08181592A (ja) 1994-12-22 1994-12-22 タイマ時間切換回路

Publications (1)

Publication Number Publication Date
JPH08181592A true JPH08181592A (ja) 1996-07-12

Family

ID=18121680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32045894A Pending JPH08181592A (ja) 1994-12-22 1994-12-22 タイマ時間切換回路

Country Status (1)

Country Link
JP (1) JPH08181592A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10271809A (ja) * 1997-03-28 1998-10-09 Mitsubishi Electric Corp スイッチング半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10271809A (ja) * 1997-03-28 1998-10-09 Mitsubishi Electric Corp スイッチング半導体装置

Similar Documents

Publication Publication Date Title
US4902914A (en) Logic circuit used in standard IC or CMOS logic level
JPH07502135A (ja) 負荷に応じてプログラム可能な出力バッファ構造
US4937469A (en) Switched current mode driver in CMOS with short circuit protection
US6335648B1 (en) Circuit using internal pull-up/pull-down resistor during reset
US7227118B2 (en) Light-emitting element driving circuit having a switching unit with a diode
US5777496A (en) Circuit for preventing more than one transistor from conducting
EP0417786A2 (en) A level shift circuit for achieving a high-speed processing and an improved output current capability
EP0469244A2 (en) Light emitting element drive circuit
JP3499157B2 (ja) クランプ回路及びそれを用いたインターフェース回路
JPH08181592A (ja) タイマ時間切換回路
EP0285157B1 (en) Tri-state output circuit
US6542012B2 (en) Circuit for driving gate of IGBT inverter
US6236234B1 (en) High-speed low-power consumption interface circuit
KR920009200B1 (ko) 바이씨모스 풀 스윙 구동회로
US7358791B2 (en) Discharge protection circuit
US6420804B1 (en) Circuit for switching direction of current
US6603219B2 (en) Semiconductor integrated circuit
US6653864B2 (en) Interface
JP4175193B2 (ja) Ｍｏｓ型半導体集積回路
JP2615890B2 (ja) 制御機器の入力装置
US6204702B1 (en) Arrangement for supplying circuits with direct currents
EP0387792A1 (en) Output buffer circuit
JPS58103230A (ja) スイツチング回路
JP4536274B2 (ja) 信号入力回路
JP2545730Y2 (ja) Ｉｃインターフェース回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040316