JPH08184647A

JPH08184647A - 半導体集積回路の設計方法

Info

Publication number: JPH08184647A
Application number: JP6327814A
Authority: JP
Inventors: Shigeo Ozawa; 重雄小澤
Original assignee: Matsushita Electronics Corp
Current assignee: Panasonic Holdings Corp
Priority date: 1994-12-28
Filing date: 1994-12-28
Publication date: 1996-07-16

Abstract

(57)【要約】【目的】パーシャルスキャン設計法において、容易に
必要最低限のスキャン機能付きフリップフロップ回路に
置換すべきフリップフロップ回路を選択する。【構成】ステップ１１でフリップフロップ回路を検出
した後、ステップ１２でこの検出したフリップフロップ
回路がフィードバック・ループ内に存在するか否かを判
断する。次に、ステップ１３でフィードバック・ループ
内に存在すると判断されたフリップフロップ回路をスキ
ャン機能付きフリップフロップ回路に置き換える。さら
に、ステップ１４〜１６で外部入力部から外部出力部に
至るまでスキャンチェーンで逐次連続に接続されたスキ
ャン機能付きフリップフロップ回路の集合を形成し、ス
テップ１７でスキャン機能付きフリップフロップ回路の
選択用入力部を外部出力部に接続する。最後に、ステッ
プ１８でＡＴＰＧを実行する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路のテス
トパターンの作成を自動で行うための方法の一つである
パーシャルスキャン設計法を採用した半導体集積回路の
設計方法に関するものである。

【０００２】

【従来の技術】近年、半導体集積回路の大規模化・同期
回路化に伴い、テストパターンを自動で作成するための
方法としてスキャン設計法が注目されている。スキャン
設計法とは、テストパターン作成を自動で行うときにボ
トルネックとなる第１のフリップフロップ回路を、接続
情報において第２のフリップフロップ回路に置き換え、
テストパターン作成を容易にする方法である。具体的に
は、接続情報において前記第２のフリップフロップ回路
を、一定条件下で連続したシフトレジスタ群とみなすこ
とにより、テストパターン作成を容易にする。ここで、
第２のフリップフロップ回路とは、データ用入力部（以
下スキャン用入力部と記す）と、使用するデータ用入力
部を切り換え可能な切り換え用入力部とを有するフリッ
プフロップ回路（以下スキャン機能付きフリップフロッ
プ回路と記す）である。スキャン設計法には大別してフ
ルスキャン設計法とパーシャルスキャン設計法がある。
フルスキャン設計法とは、テストパターン作成を自動で
行うために用いる自動テストパターン生成ツール（以下
ＡＴＰＧと記す）を実行するときに、全てのフリップフ
ロップ回路をスキャン機能付きフリップフロップ回路に
置き換えることにより、故障検出率の高いテストパター
ンを自動作成する方法であるが、全てのフリップフロッ
プ回路をスキャン機能付きフリップフロップ回路に置き
換えるため、回路規模がかなり増大するという欠点を有
する。一方、パーシャルスキャン設計法とは、「IEEE D
esign Test Comput., vol.5, pp.8-15, Apr. 1988, "De
signingcircuits with partial scan", V.D.Agrawal,
K.T.Cheng, D.D.Johnson, and T.Lin」に示されるよう
に、ＡＴＰＧを実行するときに、任意のフリップフロッ
プ回路のみをスキャン機能付きフリップフロップ回路に
置き換える方法で、回路規模の増大を必要最低限に抑え
ようとするものである。以下、従来のパーシャルスキャ
ン設計法を採用した半導体集積回路の設計方法について
説明する。図４は従来のパーシャルスキャン設計法を採
用した半導体集積回路の設計方法の基本的な流れ図であ
り、ステップ４１は半導体集積回路の接続情報に対して
ＡＴＰＧを実行する工程、ステップ４２はステップ４１
の実行結果をもとにスキャン機能付きフリップフロップ
回路に置き換えるべきフリップフロップ回路を選択する
工程、ステップ４３は接続情報においてステップ４２で
選択したフリップフロップ回路をスキャン機能付きフリ
ップフロップ回路に置き換える工程、ステップ４４はス
テップ４３で置換した一つのフリップフロップ回路の出
力部と他の置換した一つのフリップフロップ回路のデー
タ用入力部を接続し、外部入力部から外部出力部に至る
まで逐次連続に接続されたスキャン機能付きフリップフ
ロップ回路の集合を形成する工程、ステップ４５はステ
ップ４４において接続したスキャン機能付きフリップフ
ロップ回路の切り換え用入力部を外部入力部に接続する
工程、ステップ４６はステップ４５で切り換え用入力部
を接続したスキャン機能付きフリップフロップ回路を内
蔵する半導体集積回路に対して再びＡＴＰＧを実行する
工程である。

【０００３】以上のように構成されたパーシャルスキャ
ン設計法を採用した半導体集積回路の設計方法につい
て、以下その動作を説明する。まず、ステップ４１でＡ
ＴＰＧを実行すると、接続情報における内外部の全ての
信号線について故障を検出できるテストパターンを作成
しようとする。つまり前記信号線に出力部が接続された
回路に故障があったと仮定した場合に、前記回路を中心
として外部入力部または外部出力部に至るまで、接続さ
れる全ての回路について順々に、前記故障の状態を発見
できる（以下可制御性と記す）、かつ前記状態が外部出
力部から観測できる（以下可観測性と記す）ようなテス
トパターンを作成しようとする。このとき、ある信号線
について可制御性と可観測性を備えたテストパターンを
作成することが出来なかった場合、または作成すること
が困難であった場合は、前記信号線名と前記信号線につ
いての可制御性と可観測性を備えたテストパターン作成
のボトルネックとなった信号線名が出力される。次にス
テップ４２でステップ４１のＡＴＰＧの実行により出力
された信号線名をもとに任意のフリップフロップ回路を
選択する。このとき、全てのフリップフロップ回路を選
択したのでは回路規模が増大するため、必要最低限のも
のを選択する必要がある。次にステップ４３でステップ
４２の判断工程で選択したフリップフロップ回路をスキ
ャン機能付きフリップフロップ回路に置き換える。次に
ステップ４４でステップ４３において置き換えたスキャ
ン機能付きフリップフロップ回路について、一つの出力
部と他の一つのデータ入力部を、少なくとも１組の外部
入力部から外部出力部に至るまで逐次連続に接続された
前記スキャン機能付きフリップフロップ回路の集合が形
成されるような配線（以下スキャンチェーンと記す）で
接続する。次にステップ４５でステップ４４においてス
キャンチェーンで接続されたスキャン機能付きフリップ
フロップ回路の切り換え用入力部を外部入力部に接続す
る。最後に、ステップ４５において切り換え用入力部を
接続したスキャン機能付きフリップフロップ回路を内蔵
する半導体集積回路に対してステップ４６で再びＡＴＰ
Ｇを実行し、自動で作成したテストパターンが目的とす
る故障検出率を達成できているか否かを判断する。この
とき、目的とする故障検出率が達成できなかった場合に
は、ＡＴＰＧの結果をもとに再びステップ４２〜４６の
工程を目的とする故障検出率が達成できるまで繰り返
す。

【０００４】

【発明が解決しようとする課題】しかしながら、前記従
来の方法では、ＡＴＰＧの実行の結果として出力される
信号線名からどのフリップフロップ回路をスキャン機能
付きフリップフロップ回路に置き換えるべきかを判断す
るための、判断基準が明確になっていなかった。このた
め、この判断のとき特に製品時の回路規模の縮小化を重
視すると、置き換えるフリップフロップ回路の数を少な
くしてしまいがちになり、ＡＴＰＧの実行とこの判断を
複数回繰り返さなければ目的とする故障検出率を達成で
きず、テストパターン作成に膨大な時間を費やすという
問題があった。他方、この判断のとき特に処理時間の短
縮化を重視すると、不必要なフリップフロップ回路まで
スキャン機能付きフリップフロップ回路に置き換えるべ
きものと判断してしまい、不必要な回路規模の増大を招
くという問題があった。つまり、前記従来の方法では前
記回路規模と前記処理時間の問題を均衡させつつ、テス
トパターンの自動作成を行うことが困難であった。本発
明は前記従来の問題点を解決するものであり、容易に必
要最低限のスキャン機能付きフリップフロップ回路に置
換すべきフリップフロップ回路が選択できるパーシャル
スキャン設計法を採用した半導体集積回路の設計方法を
提供することを目的とする。

【０００５】

【課題を解決するための手段】この目的を達成するため
に請求項１に記載される本発明の半導体集積回路の設計
方法は、フィードバック・ループ内に存在する第１のフ
リップフロップ回路を、データ用入力部と使用するデー
タ用入力部を切り換え可能な切り換え用入力部を備えた
フリップフロップ回路に置き換えることにより、第２の
フリップフロップ回路とする工程からなる。

【０００６】請求項２に記載される本発明の半導体集積
回路の設計方法は、半導体集積回路が内蔵する全ての第
１のフリップフロップ回路を検出する工程と、第１のフ
リップフロップ回路がフィードバック・ループ内に存在
するか否かを判断する工程と、判断する工程でフィード
バック・ループ内に存在すると判断された第１のフリッ
プフロップ回路を、データ用入力部と使用するデータ用
入力部を切り換え可能な切り換え用入力部を備えたフリ
ップフロップ回路に置き換えることにより、第２のフリ
ップフロップ回路とする工程からなる。

【０００７】請求項３に記載される本発明の半導体集積
回路の設計方法は、半導体集積回路が内蔵する全ての第
１のフリップフロップ回路を検出する工程と、第１のフ
リップフロップ回路がフィードバック・ループ内に存在
するか否かを判断する工程と、判断する工程でフィード
バック・ループ内に存在すると判断された第１のフリッ
プフロップ回路に、データ用入力部と使用するデータ用
入力部を切り換え可能な切り換え用入力部を付加するこ
とにより、第２のフリップフロップ回路とする工程から
なる。

【０００８】請求項４に記載される本発明の半導体集積
回路の設計方法は、半導体集積回路が内蔵する全ての第
１のフリップフロップ回路を検出する工程と、第１のフ
リップフロップ回路が前記フィードバック・ループ内に
存在するか否かを判断する工程と、判断する工程でフィ
ードバック・ループ内に存在すると判断された第１のフ
リップフロップ回路を、データ用入力部と使用するデー
タ用入力部を切り換え可能な切り換え用入力部を備えた
フリップフロップ回路に置き換えることにより、第２の
フリップフロップ回路とする工程と、第２のフリップフ
ロップ回路が複数存在する場合に、少なくとも１組の外
部入力部と第２のフリップフロップ回路のデータ用入力
部を接続する工程と、一つの第２のフリップフロップ回
路の出力部と他の一つの第２のフリップフロップ回路の
データ用入力部を接続することで、外部入力部と逐次連
続に接続された第２のフリップフロップ回路の集合を形
成する工程と、逐次連続に接続された第２のフリップフ
ロップ回路の集合における、最終段の第２のフリップフ
ロップ回路の出力部と外部出力部を接続する工程と、全
ての第２のフリップフロップ回路の切り換え用入力部
を、外部入力部に接続する工程からなる。

【０００９】請求項５に記載される本発明の半導体集積
回路の設計方法は、半導体集積回路が内蔵する全ての第
１のフリップフロップ回路を検出する工程と、第１のフ
リップフロップ回路が前記フィードバック・ループ内に
存在するか否かを判断する工程と、判断する工程でフィ
ードバック・ループ内に存在すると判断された第１のフ
リップフロップ回路を、データ用入力部と使用するデー
タ用入力部を切り換え可能な切り換え用入力部を付加す
ることにより、第２のフリップフロップ回路とする工程
と、第２のフリップフロップ回路が複数存在する場合
に、少なくとも１組の外部入力部と前記第２のフリップ
フロップ回路のデータ用入力部を接続する工程と、一つ
の前記第２のフリップフロップ回路の出力部と他の一つ
の前記第２のフリップフロップ回路のデータ用入力部を
接続することで、外部入力部と逐次連続に接続された第
２のフリップフロップ回路の集合を形成する工程と、逐
次連続に接続された第２のフリップフロップ回路の集合
における、最終段の第２のフリップフロップ回路の出力
部と外部出力部を接続する工程と、全ての前記第２のフ
リップフロップ回路の切り換え用入力部を、外部入力部
に接続する工程からなる。

【００１０】

【作用】この構成によって、請求項１に記載される本発
明の半導体集積回路の設計方法は、フィードバック・ル
ープ内に存在するフリップフロップ回路のみをスキャン
機能付きフリップフロップ回路に置換することができる
ため、テストパターン作成を自動で行うための、回路規
模と処理時間の増大を必要最低限に抑えることができ
る。

【００１１】請求項２，３に記載される本発明の半導体
集積回路の設計方法は、請求項１の作用に加えて、フリ
ップフロップ回路を基準として、これがフィードバック
・ループ内に存在するか否かを判断するため、短時間で
スキャン機能付きフリップフロップ回路に置換すべきフ
リップフロップ回路を選択することができる。

【００１２】請求項４，５に記載される本発明の半導体
集積回路の設計方法は、請求項２，３の作用に加えて、
スキャンチェーンにより逐次連続に接続されたスキャン
機能付きフリップフロップ回路の集合を形成することに
より、外部入力部および外部出力部の数、つまり回路規
模の増大を抑えることができる。

【００１３】

【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。図１は本発明の一実施例における
半導体集積回路の設計方法の基本的な流れ図であり、フ
ィードバック・ループに着目している。フィードバック
・ループに着目した理由は、フィードバック・ループ内
に存在する回路の動作は、このフィードバック・ループ
によって帰還した信号に依存し、さらに前記信号は前記
回路の出力信号線の状態に依存するという堂々めぐりの
ため出力状態を決定しにくく、前記信号線について故障
を検出し得るテストパターンを作成するのが困難な場合
が多いからである。

【００１４】図１において、ステップ１１はフリップフ
ロップ回路を内蔵する半導体集積回路の接続情報におい
て前記フリップフロップ回路を検出する工程、ステップ
１２はステップ１１で検出したフリップフロップ回路が
フィードバック・ループ内に存在するか否かを接続情報
より判断する工程である。フリップフロップ回路がフィ
ードバック・ループ内に存在するか否かは、このフリッ
プフロップ回路の出力部から出発して、外部出力部また
は出発したフリップフロップ回路の入力部に到達するま
で、信号の流れすなわちフリップフロップ回路の出力
部、これに接続されている信号線、さらにこの信号線に
接続されている回路の入力部という順序で検索してい
く。この検索の結果、到達したのが出発したフリップフ
ロップ回路の入力部である場合には、このフリップフロ
ップ回路はフィードバック・ループ内に存在すると判断
する。一方、到達したのが外部出力部である場合には、
このフリップフロップ回路はフィードバック・ループ内
に存在しないと判断する。これらのステップ１１および
ステップ１２は全てのフリップフロップ回路に対して処
理を行うものであり、ここでフィードバック・ループ内
に存在すると判断されたフリップフロップ回路が、下記
ステップ１３〜１７の工程の対象となる。

【００１５】ステップ１３はステップ１２でフィードバ
ック・ループ内に存在すると判断されたフリップフロッ
プ回路をスキャン機能付きフリップフロップ回路に置き
換える工程である。このとき、一つのフィードバック・
ループ内に複数のフリップフロップ回路が存在するなら
ば、任意の一つのフリップフロップ回路のみをスキャン
機能付きフリップフロップ回路に置き換える。なお、ス
キャン機能付きフリップフロップ回路に置き換える代わ
りに、フリップフロップ回路にスキャン用入力部および
切り換え用入力部を付加する工程を用いても同等の効果
が得られる。

【００１６】ステップ１４は少なくとも１組のステップ
１３で置き換えられたスキャン機能付きフリップフロッ
プ回路のデータ用入力部と外部入力部を接続する工程で
ある。ステップ１５はスキャン機能付きフリップフロッ
プ回路をスキャンチェーンで接続し、ステップ１４で接
続した外部入力部から逐次連続接続となった前記スキャ
ン機能付きフリップフロップ回路の集合を形成する工程
である。ステップ１６はステップ１５で形成されたスキ
ャン機能付きフリップフロップ回路の集合における最終
段の前記スキャン機能付きフリップフロップ回路の出力
部と外部出力部を接続する工程である。

【００１７】ステップ１４〜１６における接続によっ
て、外部入力部から外部出力部にかけて逐次連続に接続
されたスキャン機能付きフリップフロップ回路の集合を
いくつか形成することにより、可制御性と可観測性に優
れた半導体集積回路とすることができる。つまり、同一
の集合におけるスキャン機能付きフリップフロップ回路
の出力状態は、切り換え用入力部を切り換え、かつシフ
ト動作を行うことにより、ステップ１４において接続し
た外部入力部の入力状態によって決定することが可能と
なり（以下スキャンインと記す）、かつ外部出力部によ
って観測することが可能となる。

【００１８】また、ステップ１４〜１６における接続に
は、大別して全てのスキャン機能付きフリップフロップ
回路をスキャンチェーンで接続する方法と、一切のもの
を接続しない方法がある。全てのスキャン機能付きフリ
ップフロップ回路をスキャンチェーンで接続する方法で
は、スキャン機能付きフリップフロップ回路の出力状態
を設定するためのシフト動作が多く必要であるため、テ
ストパターンは大きくなる傾向があるが、外部入力部の
数を少なくできるため、回路規模の増大を抑えることが
できるという利点を有する。他方、一切のスキャン機能
付きフリップフロップ回路をスキャンチェーンで接続し
ない方法では、外部入力部および外部出力部を多く設け
る必要があるため、回路規模が増大する傾向があるが、
スキャン機能付きフリップフロップ回路の出力状態を設
定するためのシフト動作は少なくてすむため、テストパ
ターンを小さくできるという利点を有する。また、全て
のスキャン機能付きフリップフロップ回路をスキャンチ
ェーンで接続すると、製造した半導体集積回路におい
て、スキャン機能付きフリップフロップ回路の位置がバ
ラバラになる可能性が高くなるため、スキャンインのタ
イミングがずれることによる、クロックスキューが生
じ、誤った信号がスキャンインされやすくなる。つま
り、スキャンチェーンで接続された２個のスキャン機能
付きフリップフロップ回路について考えた場合、１段目
のスキャン機能付きフリップフロップ回路のスキャンイ
ンのタイミングが２段目のものよりも非常に速ければ、
２段目のスキャン機能付きフリップフロップ回路は本来
スキャンインすべき入力信号ではなく、１段目のスキャ
ン機能付きフリップフロップ回路がスキャンインした入
力信号、すなわち２段目のスキャン機能付きフリップフ
ロップ回路が次にスキャンインすべき入力信号をスキャ
ンインしてしまう。従って、前記問題点を解決するため
には、回路規模の増大が許される限り、スキャンチェー
ンで接続されたスキャン機能付きフリップフロップ回路
の集合を、できる限り多く形成する必要がある。

【００１９】なお、ステップ１４〜１６の順序は、これ
に従わなければ同一の効果が得られないものではなく、
いずれの順序によっても同一の効果を得ることができ
る。

【００２０】ステップ１７は全てのスキャン機能付きフ
リップフロップ回路の切り換え用入力部を外部入力部に
接続する工程である。これにより、全てのスキャン機能
付きフリップフロップ回路を同時にスキャンイン可能な
状態にすることができる。ステップ１８はステップ１１
〜１７によって設計された半導体集積回路の接続情報に
対して、ＡＴＰＧと実行し、テストパターンを自動作成
する工程である。

【００２１】図２はフィードバック・ループ内にフリッ
プフロップ回路を内蔵する回路図であり、２１はフリッ
プフロップ回路、２２はフリップフロップ回路２１の入
力部、２３はフリップフロップ回路２１の出力部、２４
は論理回路、２５は論理回路２４の入力部、２６は論理
回路２４の出力部、２７はフリップフロップ回路２１の
出力部２３と論理回路２４の入力部２５を接続しフィー
ドバック・ループを形成する信号線、２８は論理回路２
４の出力部２６とフリップフロップ回路２１の入力部２
２を接続する信号線である。また、２９，３０はフィー
ドバック・ループ内に存在するフリップフロップ回路で
ある。さらに、３１はフリップフロップ回路、３２はフ
リップフロップ回路３１の出力部、３３は外部出力部、
３４はフリップフロップ回路３１の出力部３２と外部出
力部３３を接続する信号線、３５は半導体集積回路の一
部である。

【００２２】図３は本実施例の半導体集積回路の設計方
法を用いた半導体集積回路の回路図であり、３６，３７
はスキャン機能付きフリップフロップ回路、３８はスキ
ャン機能付きフリップフロップ回路３６の出力部、３
９，４０はスキャン用入力部、４１はスキャンチェー
ン、４２，４３は切り換え用入力部、４４，４５は外部
入力部、４６は外部出力部である。

【００２３】図１のような流れで構成された本実施例の
半導体集積回路の設計方法を、図２の回路について適用
した場合について、以下、その動作について図３の本実
施例の半導体集積回路の設計方法を用いた半導体集積回
路の例を用いて説明する。

【００２４】まず、図２においてフリップフロップ回路
２１を検出して、その出力部２３に接続されている信号
線２７を信号の流れにそって探索していき論理回路２４
の入力部２５に到達したら、さらにこの論理回路２４の
出力部２６に接続されている信号線２８を信号の流れに
そって探索する。このとき、検索を始めたフリップフロ
ップ回路２１の入力部２２に到達したため探索を終了す
る。この場合にはフリップフロップ回路２１はフィード
バック・ループ内に存在するものであると判断する。フ
リップフロップ回路２９およびフリップフロップ回路３
０についても同様にして、フィードバック・ループ内に
存在するものと判断する。

【００２５】次にフリップフロップ回路３１を検出し
て、その出力部３２に接続されている信号線３４を信号
の流れにそって探索してゆくが外部出力部３３に到達し
たため検索を終了する。この場合には、外部出力部３３
に到達したため、このフリップフロップ回路はフィード
バック・ループ内に存在しないと判断する。

【００２６】次に、フィードバック・ループ内に存在す
るものであると判断された、フリップフロップ回路２１
をスキャン機能付きフリップフロップ回路３６に置き換
える（図３）。ただし、フリップフロップ回路２９，３
０は一つのフィードバック・ループ内に存在するもので
あるため、フリップフロップ回路３０のみをスキャン機
能付きフリップフロップ回路３７に置き換える。なお、
フリップフロップ回路２９のみを置き換えてもよい。

【００２７】次に、外部入力部４４とスキャン機能付き
フリップフロップ回路３６のスキャン用入力部４０を接
続する。

【００２８】さらに、置き換えたスキャン機能付きフリ
ップフロップ回路３６の出力部３８とスキャン機能付き
フリップフロップ回路３７のスキャン用入力部３９をス
キャンチェーン４１で接続する。なお、テストパターン
の圧縮を重視するならば、出力部３８とスキャン用入力
部３９をスキャンチェーンで接続しなくてもよい。

【００２９】なお、スキャンチェーン４１によって形成
されたスキャン機能付きフリップフロップ回路の集合の
最終段であるスキャン機能付きフリップフロップ回路３
７の出力部は、もともと外部出力部４６に接続されてい
るため、何等の処理を施さない。

【００３０】最後に、切り換え用入力部４２，４３と外
部入力部４５を接続する。これにより、外部入力部４５
を切り換えることによりスキャン機能付きフリップフロ
ップ回路３６，３７を一連のフリップフロップ回路群と
みなすことができ、外部入力部４４に与えた入力信号を
容易にスキャン機能付きフリップフロップ回路３６，３
７の出力状態とすることができる。なお、テストパター
ンの圧縮を重視してスキャンチェーンで接続しなかった
場合には、同時にスキャンインする必要はないため、切
り換え用入力部４２，４３と外部入力部４５を接続する
必要は必ずしもない。

【００３１】以上のような本発明の一実施例の設計に基
づき製造された半導体集積回路におけるテストは、外部
入力部４４に与えたテストパターンを直接フィードバッ
ク・ループ内に存在するスキャン機能付きフリップフロ
ップ回路３６，３７にスキャンインすることが可能とな
るため、容易にフィードバック・ループによって帰還す
る信号を決定することができる。また、この構成によれ
ば、フィードバック・ループ内に存在する回路の出力状
態を、テスト時には強制的に設定することができ、かつ
観測することができるので、故障検出率の高いテストを
容易に行うことが可能となる。

【００３２】以上のように本実施例によれば、フィード
バック・ループ内に存在するフリップフロップ回路のみ
をスキャン機能付きフリップフロップ回路に置き換える
ことにより、短時間で目的とする故障検出率を達成する
テストパターンを自動作成し、かつそのための回路規模
の増大を必要最低限にとどめることができる。特にフリ
ップフロップ回路を基準として、これがフィードバック
ループ内に存在するか否かを判断するため、より短時間
でスキャン機能付きフリップフロップ回路に置換すべき
フリップフロップ回路を選択することができる。また、
スキャンチェーンによりスキャン機能付きフリップフロ
ップ回路を逐次連続に接続し集合を形成することによ
り、外部入力部および外部出力部の数をより少なくする
ことができる。さらに、一つのフィードバック・ループ
内に複数個のフリップフロップ回路が存在する場合に
は、任意の一つのもののみをスキャン機能付きフリップ
フロップ回路に置き換えるため、全てのものを置き換え
る方法に比べて回路規模の増大を抑えることができる。

【００３３】

【発明の効果】本発明は、フィードバック・ループ内に
存在するフリップフロップ回路のみをスキャン機能付き
フリップフロップ回路に置き換えることにより、短時間
で目的とする故障検出率を達成するテストパターンを自
動作成し、かつそのための回路規模の増大を必要最低限
にとどめることができる優れた半導体集積回路の設計方
法を実現するものである。

【図面の簡単な説明】

【図１】本発明の一実施例である半導体集積回路の設計
方法の基本的な流れ図

【図２】フィードバック・ループ内にフリップフロップ
回路を内蔵する回路図

【図３】本発明の一実施例である半導体集積回路の設計
方法を用いた半導体集積回路の回路図

【図４】従来のパーシャルスキャン設計法による半導体
集積回路の設計方法の基本的な流れ図

【符号の説明】

２１フリップフロップ回路２２入力部２３出力部２４論理回路２５入力部２６出力部２７，２８信号線２９〜３１フリップフロップ回路３２出力部３３外部出力部３４信号線３５半導体集積回路の一部３６，３７スキャン機能付きフリップフリップ回路３８出力部３９，４０スキャン用入力部４１スキャンチェーン４２，４３切り換え用入力部４４，４５外部入力部４６外部出力部

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｄ

Claims

【特許請求の範囲】

【請求項１】回路中にフィードバック・ループを有す
る半導体集積回路の接続情報において、前記フィードバ
ック・ループ内に第１のフリップフロップ回路が存在す
る場合に、前記第１のフリップフロップ回路を、データ
用入力部と使用するデータ用入力部を切り換え可能な切
り換え用入力部を備えたフリップフロップ回路に置き換
えることにより、第２のフリップフロップ回路とする工
程を有することを特徴とする半導体集積回路の設計方
法。
【請求項２】回路中にフィードバック・ループを有す
る半導体集積回路の接続情報において、前記半導体集積
回路が内蔵する全ての第１のフリップフロップ回路を検
出する工程と、前記第１のフリップフロップ回路が前記
フィードバック・ループ内に存在するか否かを判断する
工程と、前記判断する工程でフィードバック・ループ内
に存在すると判断された第１のフリップフロップ回路
を、データ用入力部と使用するデータ用入力部を切り換
え可能な切り換え用入力部を備えたフリップフロップ回
路に置き換えることにより、第２のフリップフロップ回
路とする工程とを有することを特徴とする半導体集積回
路の設計方法。
【請求項３】回路中にフィードバック・ループを有す
る半導体集積回路の接続情報において、前記半導体集積
回路が内蔵する全ての第１のフリップフロップ回路を検
出する工程と、前記第１のフリップフロップ回路が前記
フィードバック・ループ内に存在するか否かを判断する
工程と、前記判断する工程でフィードバック・ループ内
に存在すると判断された第１のフリップフロップ回路
に、データ用入力部と使用するデータ用入力部を切り換
え可能な切り換え用入力部を付加することにより、第２
のフリップフロップ回路とする工程とを有することを特
徴とする半導体集積回路の設計方法。
【請求項４】回路中にフィードバック・ループを有す
る半導体集積回路の接続情報において、前記半導体集積
回路が内蔵する全ての第１のフリップフロップ回路を検
出する工程と、前記第１のフリップフロップ回路が前記
フィードバック・ループ内に存在するか否かを判断する
工程と、前記判断する工程でフィードバック・ループ内
に存在すると判断された第１のフリップフロップ回路
を、データ用入力部と使用するデータ用入力部を切り換
え可能な切り換え用入力部を備えたフリップフロップ回
路に置き換えることにより、第２のフリップフロップ回
路とする工程と、前記第２のフリップフロップ回路が複
数存在する場合に、少なくとも１組の外部入力部と前記
第２のフリップフロップ回路のデータ用入力部を接続す
る工程と、一つの前記第２のフリップフロップ回路の出
力部と他の一つの前記第２のフリップフロップ回路のデ
ータ用入力部を接続することで、前記外部入力部と逐次
連続に接続された前記第２のフリップフロップ回路の集
合を形成する工程と、前記逐次連続に接続された第２の
フリップフロップ回路の集合における、最終段の前記第
２のフリップフロップ回路の出力部と外部出力部を接続
する工程と、全ての前記第２のフリップフロップ回路の
切り換え用入力部を、外部入力部に接続する工程とを有
することを特徴とする半導体集積回路の設計方法。
【請求項５】回路中にフィードバック・ループを有す
る半導体集積回路の接続情報において、前記半導体集積
回路が内蔵する全ての第１のフリップフロップ回路を検
出する工程と、前記第１のフリップフロップ回路が前記
フィードバック・ループ内に存在するか否かを判断する
工程と、前記判断する工程でフィードバック・ループ内
に存在すると判断された第１のフリップフロップ回路
を、データ用入力部と使用するデータ用入力部を切り換
え可能な切り換え用入力部を付加することにより、第２
のフリップフロップ回路とする工程と、前記第２のフリ
ップフロップ回路が複数存在する場合に、少なくとも１
組の外部入力部と前記第２のフリップフロップ回路のデ
ータ用入力部を接続する工程と、一つの前記第２のフリ
ップフロップ回路の出力部と他の一つの前記第２のフリ
ップフロップ回路のデータ用入力部を接続することで、
前記外部入力部と逐次連続に接続された前記第２のフリ
ップフロップ回路の集合を形成する工程と、前記逐次連
続に接続された第２のフリップフロップ回路の集合にお
ける、最終段の前記第２のフリップフロップ回路の出力
部と外部出力部を接続する工程と、全ての前記第２のフ
リップフロップ回路の切り換え用入力部を、外部入力部
に接続する工程とを有することを特徴とする半導体集積
回路の設計方法。